JP4583764B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4583764B2
JP4583764B2 JP2004006985A JP2004006985A JP4583764B2 JP 4583764 B2 JP4583764 B2 JP 4583764B2 JP 2004006985 A JP2004006985 A JP 2004006985A JP 2004006985 A JP2004006985 A JP 2004006985A JP 4583764 B2 JP4583764 B2 JP 4583764B2
Authority
JP
Japan
Prior art keywords
semiconductor device
gas
film forming
annealing
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004006985A
Other languages
English (en)
Other versions
JP2005203502A (ja
Inventor
智仁 奥平
剛司 林
浩志 藤原
靖 藤田
清輝 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Renesas Electronics Corp
Original Assignee
Tokyo Electron Ltd
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Renesas Electronics Corp filed Critical Tokyo Electron Ltd
Priority to JP2004006985A priority Critical patent/JP4583764B2/ja
Priority to TW093140857A priority patent/TWI250613B/zh
Priority to KR1020050001512A priority patent/KR101084590B1/ko
Priority to US11/033,739 priority patent/US7517800B2/en
Priority to CNB2005100040936A priority patent/CN100397594C/zh
Publication of JP2005203502A publication Critical patent/JP2005203502A/ja
Application granted granted Critical
Publication of JP4583764B2 publication Critical patent/JP4583764B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、チタンナイトライド膜を有する半導体装置およびその製造方法に関する。
従来、誘電体層としてＴａ2Ｏ5、ＨｆＯ2、ＢａＳｒＴｉＯ3などの金属酸化物の高誘電体を用いたキャパシタにおいては、上部電極として化学気相成長法（Chemical Vapor Deposition method、以下ＣＶＤ法という）により形成されたチタンナイトライド膜（以下、ＴｉＮ膜という）が用いられてきた。このＴｉＮ膜の製造条件としては原料ガスとしてハロゲン化チタンガス（たとえば、ＴｉＣｌ4ガス）とアンモニアガス（ＮＨ3ガス）を用いて、成膜温度は約６００℃で行なわれるのが一般的であった。
しかし、下部電極にポリシリコンを用いたＭＩＳ（Metal Insulator Silicon）キャパシタ、下部電極に金属または金属の導電性窒化物などをもちいたＭＩＭ（Metal Insulator Metal）キャパシタにおいては、上部電極のＴｉＮ膜を６００℃で形成するとキャパシタのリーク電流が増大するという問題があった。このため、ＴｉＮ膜の成膜温度を４００℃〜５００℃に下げて、ＴｉＮ膜を形成することが行なわれている（たとえば、特許文献１参照）。
ところが、ＴｉＮ膜の成膜温度を５００℃以下に下げると、キャパシタのリーク電流は小さくなるが、ＴｉＮ膜に異常成長物が発生する。かかる異常成長物は、上部電極であるＴｉＮ膜の加工の際、エッチング残渣として残り、本来絶縁されるべき上部電極とコンタクトプラグとが電気的接触が生じ、半導体装置の動作不良が発生する場合がある。
また、次世代トランジスタとして期待されている、ゲート絶縁体層としてＨｆＯ2などの高誘電体を用いるトランジスタにおいても、ゲート電極となるＴｉＮ膜形成時の低温化の要請がある。これは、上記高誘電率の金属酸化物は、４００℃〜５００℃の熱履歴により結晶化を起こし、その結果生じる結晶粒界または欠陥準位を介した電気伝導によりリーク電流が増加する問題がある。ところが、ＴｉＮ膜の成膜温度を４００℃以下に下げると、ＴｉＮ膜に異常成長物が多く生じるため、ゲート電極としてさらにタングステン（以下、Ｗという）などを埋め込むと、ＴｉＮ膜の異常成長物がある部分はＷの断面積が減少し、ＴｉＮに比べて電気抵抗の小さいＷに電流が集中し、エレクトロマイグレーション寿命が著しく低下する。
特開平０８−２７９５５８号公報
上記状況に鑑み、本発明は、ＣＶＤ法においてＴｉＮ膜の成膜温度を４５０℃以下、さらには４００℃以下に下げても、ＴｉＮ膜の異常成長物の発生が抑制された半導体装置およびその製造方法を提供することを目的とする。
本発明は、チタンナイトライド膜を含む半導体装置の製造方法であって、化学気相成長法によってチタンナイトライド膜を形成する成膜工程と、形成されたチタンナイトライド膜をアンモニアガスの雰囲気下で熱処理するアニール工程と、アンモニアガスをパージするアンモニアガスパージ工程と、さらに成膜工程、アニール工程およびアンモニアガスパージ工程を１回以上繰り返す工程とを含み、上記成膜工程は、原料ガスとしてハロゲン化チタンガスおよびアンモニアガスを用い、成膜温度が３００℃〜４５０℃、成膜圧力が１０Ｐａ〜１００Ｐａ、ハロゲン化チタンガスの分圧が１Ｐａ〜１０Ｐａ、アンモニアガスの分圧が９Ｐａ〜９９Ｐａの条件で行い、成膜工程毎に厚さが１ｎｍ〜５ｎｍのチタンナイトライド膜を形成し、上記アニール工程を２秒間〜６０秒間行なうことを特徴とする半導体装置の製造方法である。
上記のように、本発明によると、ＣＶＤ法においてＴｉＮの成膜温度を４５０℃以下、さらには４００℃以下に下げても、ＴｉＮ膜の異常成長物の発生が抑制された半導体装置およびその製造方法を提供することができる。
以下、本発明の実施の形態を図面に基づいて説明する。実施の形態１〜実施の形態３において、図１〜図３を参照して、本発明にかかる半導体装置の製造方法を説明する。図１〜図３のそれぞれの図において、横軸は時間を、横軸は原料ガスの分圧を示している。また、図中、Ｄは化学気相成長法によってチタンナイトライド膜を形成する成膜工程を、Ａはチタンナイトライド膜をアンモニアガスの雰囲気下で熱処理するアニール工程を、ＡＰはアンモニアガスをパージするアンモニアガスパージ工程を、ＤＰは原料ガスをパージする原料ガスパージ工程を示している。
（実施の形態１）
本発明にかかる半導体装置の一の製造方法は、図１を参照して、ＴｉＮ膜を含む半導体装置の製造方法であって、ＣＶＤ法によってＴｉＮ膜を形成する成膜工程（Ｄ工程）と、形成されたＴｉＮ膜をアンモニア（ＮＨ3）ガスの雰囲気下で熱処理するアニール工程（Ａ工程）と、ＮＨ3ガスをパージするＮＨ3ガスパージ工程（ＡＰ工程）と、さらに上記成膜工程、アニール工程およびＮＨ3ガスパージ工程を１回以上繰り返す工程とを含み、上記成膜工程は、原料ガスとしてハロゲン化チタンガスおよびＮＨ3ガスを用い、成膜温度が３００℃〜４５０℃、成膜圧力が１０Ｐａ〜１００Ｐａ、ハロゲン化チタンガスの分圧が１Ｐａ〜１０Ｐａ、ＮＨ3ガスの分圧が９Ｐａ〜９９Ｐａの条件で行い、成膜工程毎に厚さが１ｎｍ〜５ｎｍのチタンナイトライド膜を形成し、上記アニール工程を２秒間〜６０秒間行なうものである。かかる条件により、ＴｉＮ膜の成膜において異常成長物の発生が抑制することができる。特に、成膜工程毎のＴｉＮ膜の厚さを５ｎｍ以下として、成膜工程の後にアニール工程を設けることが、ＴｉＮ膜の異常成長を抑制するのに有効である。
ここで、上記成膜工程において、原料ガスとしてはハロゲン化チタンガスおよびＮＨ3ガスを用いる。成膜温度を低くしても、ＴｉＮ膜の成膜が可能な原料である。ハロゲン化チタンガスとしては、四塩化チタン（ＴｉＣｌ4）ガス、四ヨウ化チタン（ＴｉＩ4）ガスなどが好ましく用いられる。
成膜工程における成膜温度は、３００℃〜４５０℃である。３００℃未満であると連続したＴｉＮ膜を形成することができず、４５０℃を超えるとキャパシタの上部電極を形成する場合にキャパシタの誘電体層の還元が生じキャパシタのリーク電流が増大し、４００℃を超えるとトランジスタのゲート電極を形成する場合にゲート絶縁層の結晶化が生じトランジスタのリーク電流が増大する。かかる観点から、成膜温度は３００℃〜４００℃が好ましい。
成膜工程における成膜圧力は、１０Ｐａ〜１００Ｐａである。１０Ｐａ未満であると成膜速度が低下し、１００Ｐａを超えると表面モフォロジーが荒くなり異常成長物が発生し易くなる。かかる観点から、２５Ｐａ〜５０Ｐａが好ましい。かかる圧力は、原料ガスであるハロゲン化チタンガスおよびＮＨ3ガス、ならび希釈ガスとしてアルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガス、窒素ガス（Ｎ2）ガスなどの不活性ガスによって形成される。ここで、ＣＶＤ法においては、成膜温度が高温の場合、Ｎ2ガスは窒素を供給する原料ガスとしても用いられるが、本発明のように低い成膜温度（３００℃〜４５０℃）においては不活性ガスとしての働きを有する。
成膜工程におけるハロゲン化チタンの分圧は、１Ｐａ〜１０Ｐａである。１Ｐａ未満であると成膜速度が低下し、１０Ｐａを超えると異常成長物が発生し易くなる。かかる観点からハロゲン化チタンの分圧は２．５Ｐａ〜５Ｐａが好ましい。また、成膜工程におけるＮＨ3ガスの分圧は、９Ｐａ〜９９Ｐａである。９Ｐａ未満であると成膜速度が低下し、９９Ｐａを超えると異常成長物が発生し易くなる。かかる観点からＮＨ3ガスの分圧は２２．５Ｐａ〜４５Ｐａが好ましい。
成膜工程毎に成膜するＴｉＮ膜の厚さは、１ｎｍ〜５ｎｍである。１ｎｍ未満であるとキャパシタまたはトランジスタのリーク電流が増大し、５ｎｍを超えると異常成長物が発生し易くなる。かかる観点から、成膜工程毎に成膜するＴｉＮ膜の厚さは２．５ｎｍ〜５ｎｍが好ましい。
アニール工程におけるアニール時間は、２秒間〜６０秒間である。２秒間未満であるとＴｉＮ膜の密着性が低下し剥がれ易くなり、６０秒間を超えると誘電体層または絶縁層の還元が起こりキャパシタまたはトランジスタのリーク電流が増大する。かかる観点から、アニール時間は５秒間〜３０秒間が好ましい。
アニール工程におけるアニール圧力およびアニール温度は、特に制限はないが、アニール圧力およびアニール温度のうち少なくとも１つは、上記成膜工程における成膜圧力および成膜温度のうち少なくとも１つよりも大きいことが好ましい。少なくとも、アニール圧力を成膜圧力より高くするか、アニール温度を成膜温度より高くすることにより、ＴｉＮ膜中におけるハロゲンなどの不純物の除去が促進され、異常成長物の発生をさらに抑制することができる。ここで、アニール圧力は、成膜圧力の５倍〜２０倍であることが好ましい。５倍未満であると異常成長の抑制効果が小さく、２０倍を超えると誘電体層または絶縁層の還元が起こりキャパシタまたはトランジスタのリーク電流が増大する傾向にある。
アニール工程は、ＮＨ3ガス雰囲気下で行なわれる。また、ＮＨ3ガスとともにＡｒガス、Ｈｅガス、Ｎ2ガスなどの不活性ガスを併用することもできる。ここで、アニール圧力に対するＮＨ3ガスの分圧の比は、０．５〜１．０が好ましい。ＮＨ3ガスの分圧比が０．５未満であると異常成長の抑制効果が小さくなる。アニール温度は、成膜温度に比べて２５℃〜１５０℃高いことが好ましい。成膜温度との差が２５℃未満であると異常成長の抑制効果が小さく、１５０℃を超えると誘電体層または絶縁層の還元が起こりキャパシタまたはトランジスタのリーク電流が増大する傾向にある。
ＮＨ3ガスパージ工程は、ＮＨ3ガスをパージする方法には特に制限はないが、不活性ガスによってパージする工程または減圧引きによるパージ工程であることが好ましい。いずれの工程においても、効果的にＮＨ3ガスをパージすることができる。不活性ガスによってＮＨ3ガスをパージする工程においては、不活性ガスの圧力、流量には特に制限はないが、ガス圧力が大きく、流量が多いほどより効果的にＮＨ3ガスをパージすることができる。ここで、不活性ガスとしては、上記のようにＡｒガス、Ｈｅガス、Ｎ2ガスなどが好ましく用いられる。また、減圧引きによりＮＨ3ガスをパージする工程においては、アニール圧力より小さければ減圧の程度には特に制限はないが、１００Ｐａ以下が好ましく、１０Ｐａ以下がより好ましい。
ＮＨ3ガスパージ工程における不活性ガスによってパージする工程と減圧引きによるパージ工程とを比較すると、後者は前者に比べて、より効果的にＮＨ3ガスパージができるが、系内の圧力、温度変動が大きくなる。したがって、製品とする半導体装置の仕様、製造方法および製造装置の条件または制約に応じてより適切な工程を選択することができる。
また、ＮＨ3ガスパージ工程に、不活性ガスによるパージ工程および減圧引きによるパージ工程を含めることができる。不活性ガスによるパージ工程および減圧引きによるパージ工程を行なうことにより、ＮＨ3ガスパージ効率を高めるとともに、減圧引き時間を短縮することにより系内の圧力、温度変動を抑制することができる。
（実施の形態２）
本発明にかかる半導体装置の別の製造方法は、図２を参照して、ＴｉＮ膜を含む半導体装置の製造方法であって、ＣＶＤ法によってＴｉＮ膜を形成する成膜工程（Ｄ工程）と、原料ガスをパージする原料ガスパージ工程（ＤＰ工程）と、形成されたＴｉＮ膜をアンモニア（ＮＨ3）ガスの雰囲気下で熱処理するアニール工程（Ａ工程）と、ＮＨ3ガスをパージするＮＨ3ガスパージ工程（ＡＰ工程）と、さらに上記成膜工程、原料ガスパージ工程、アニール工程およびＮＨ3ガスパージ工程を１回以上繰り返す工程とを含み、上記成膜工程は、原料ガスとしてハロゲン化チタンガスおよびＮＨ3ガスを用い、成膜温度が３００℃〜４５０℃、成膜圧力が１０Ｐａ〜１００Ｐａ、ハロゲン化チタンガスの分圧が１Ｐａ〜１０Ｐａ、ＮＨ3ガスの分圧が９Ｐａ〜９９Ｐａの条件で行い、成膜工程毎に厚さが１ｎｍ〜５ｎｍのチタンナイトライド膜を形成し、上記アニール工程を２秒間〜６０秒間行なうものである。
実施の形態１においては、成膜工程の後に続けてアニール工程を行なうためアニール工程の初期において原料ガスであるハロゲン化チタンガスが残存し、ＮＨ3ガスと反応してＴｉＮ膜の成長が起こる場合があるが、本実施の形態においては成膜工程とアニール工程との間に原料ガスパージ工程を設けることによって、ハロゲン化チタンガスを確実に系外に排出することができるため、ＴｉＮ膜の厚さの制御をより正確に行なえるようになる。その他、成膜工程の条件、アニール工程の条件については、実施の形態１と同様である。
また、本実施の形態においても実施の形態１と同様に、アニール工程におけるアニール圧力およびアニール温度は、特に制限はないが、アニール圧力およびアニール温度のうち少なくとも１つは、上記成膜工程における成膜圧力および成膜温度のうち少なくとも１つよりも大きいことが好ましい。
原料ガスパージ工程は、原料ガスをパージする方法には特に制限はないが、不活性ガスによってパージする工程または減圧引きによるパージ工程であることが好ましい。いずれの工程においても、効果的に原料ガスをパージすることができる。不活性ガスによってＮＨ3ガスをパージする工程においては、不活性ガスの圧力、流量には特に制限はないが、ガス圧力が大きく、流量が多いほどより効果的に原料ガスをパージすることができる。ここで、不活性ガスとしては、上記のようにＡｒガス、Ｈｅガス、Ｎ2ガスなどが好ましく用いられる。また、減圧引きによりＮＨ3ガスをパージする工程においては、成膜圧力より小さければ減圧の程度には特に制限はないが、１０Ｐａ以下が好ましい。なお、ＮＨ3ガスパージ工程については、実施の形態１と同様である。
また、本実施の形態においても実施の形態１と同様に、上記原料ガスパージ工程およびＮＨ3ガスパージ工程のそれぞれを、不活性ガスによるパージ工程または減圧引きによるパージ工程とすること、上記原料ガスパージ工程および前記ＮＨ3ガスパージ工程の少なくとも１つの工程が、不活性ガスによるパージ工程および減圧引きによるパージ工程を含む工程とすることができる。
（実施の形態３）
本発明にかかる半導体装置のまた別の製造方法は、図３を参照して、ＴｉＮ膜を含む半導体装置の製造方法であって、ＣＶＤ法によってＴｉＮ膜を形成する成膜工程（Ｄ工程）と、形成されたＴｉＮ膜をＮＨ3ガスの雰囲気下で熱処理するアニール工程（Ａ工程）と、さらに上記成膜工程およびアニール工程を１回以上繰り返す工程とを含み、上記成膜工程は、原料ガスとしてハロゲン化チタンガスおよびＮＨ3ガスを用い、成膜温度が３００℃〜４５０℃、成膜圧力が１０Ｐａ〜１００Ｐａ、ハロゲン化チタンガスの分圧が１Ｐａ〜１０Ｐａ、ＮＨ3ガスの分圧が９Ｐａ〜９９Ｐａの条件で行い、成膜工程毎に厚さが１ｎｍ〜５ｎｍのチタンナイトライド膜を形成し、上記アニール工程を２秒間〜６０秒間行なうものである。
また、本実施の形態においても実施の形態１と同様に、アニール工程におけるアニール圧力およびアニール温度は、特に制限はないが、アニール圧力およびアニール温度のうち少なくとも１つは、上記成膜工程における成膜圧力および成膜温度のうち少なくとも１つよりも大きいことが好ましい。
実施の形態１および実施の形態２においては、成膜工程毎に形成するＴｉＮ膜の厚さを小さくして成膜工程およびアニール工程の回数を増大させると、成膜工程後の原料ガスパージ工程およびアニール工程後のＮＨ3ガスパージ工程に要する時間が大きくなり処理能力の低減という問題があるため、本実施の形態は、成膜工程後の原料ガスパージ工程および／またはアニール工程後のＮＨ3ガスパージ工程を省略して、処理能力の向上を図るものである。ただし、成膜工程からアニール工程、アニール工程から成膜工程へのガス切り替えの際にハロゲン化ガスとＮＨ3ガスとが制御できない状態で混在するため、ＴｉＮ膜の厚さ、抵抗率などの精密な制御は困難となる。このため、本実施の形態は、ＴｉＮ膜の厚さ、抵抗率などの精密な制御が必要となるトランジスタを含む半導体装置の製造方法としては適さないが、ＴｉＮ膜の厚さ、抵抗率などの精密な制御が必要とならないキャパシタを含む半導体装置の製造方法としては適用することができる。
つぎに、実施の形態４〜実施の形態７において、上記の半導体の製造方法によって製造されたＴｉＮ膜を含む半導体装置について説明する。
（実施の形態４）
本発明にかかる一の半導体装置は、図６を参照して、少なくとも、下部電極１０５と誘電体層１０６と上部電極１０７とを有するキャパシタを含む半導体装置であって、上記誘電体層１０６上に形成された上部電極１０７が、上記の半導体装置の製造方法により製造されたＴｉＮ膜である半導体装置である。すなわち、この半導体装置は、図６に示すように、シリコン基板１０１上に下層間絶縁層１０２、層間絶縁層１０４、上層間絶縁層１０８が順次積層されており、層間絶縁層１０４と上層間絶縁層１０８との間にキャパシタを構成する下部電極１０５、誘電体層１０６および上部電極１０７が形成されている。また、下部電極１０５はコンタクトプラグ１０３を介して、上層間絶縁層１０８上に形成された上部配線層１１０はコンタクトプラグ１０９を介して、それぞれ独立してシリコン基板１０１中に形成された導電層である不純物拡散領域２０２と電気的に接続されている。ここで、上部電極１０７はコンダクトプラグ１０３と電気的に絶縁されている。
本半導体装置においては、上部電極１０７が上記の半導体装置の製造方法により製造したＴｉＮ膜である。かかる製造方法により得られたＴｉＮ膜は、ＴｉＮ膜の異常成長物の発生が抑制されており、動作不良の少ないキャパシタを含む半導体装置が得られる。
ここで、異常成長物が発生したＴｉＮ膜を上部電極として用いる場合の問題点について、図１０を参照して、以下に説明する。たとえば、図１０（ａ）に示すような異常成長物１０７Ｐを有するＴｉＮ膜を上部電極１０７として用いた場合、上部電極１０７上にレジスト３０２のパターンを設けて上部電極１０７および誘電体層１０６をエッチングしてエッチング開口部３０６を設けると、図１０（ｂ）に示すように異常成長物１０７Ｐがエッチング残渣として残存する。続いて、レジスト３０２を除去し、上部電極１０７上に上層絶縁層１０８を形成した後、所定の位置にコンタクトプラグを作成するためのプラグ開口部３０４を設けると、図１０（ｃ）に示すようにプラグ開口部３０４内に異常成長物１０７Ｐの突起が生じる。この状態でプラグ開口部内にコンダクトプラグ１０９の埋め込みを行なうと、図１０（ｄ）に示すようにコンダクトプラグ１０９と上部電極１０７の電気的接触が生じ、半導体装置の作動不良が生じる。なお、図１０（ｂ）〜（ｄ）において、異常成長物１０７Ｐ近傍の拡大図は、半導体装置の上面方向からみた様子を表わす図である。
また、このようにして得られたＴｉＮ膜を上部電極とするキャパシタを含む半導体は、高温（６００℃）で成膜したＴｉＮ膜を用いた従来のキャパシタを含む半導体に比べて、リーク電流が小さいので、ＤＲＡＭ（Dynamic Random Access Memory）装置として用いる場合には、リフレッシュサイクルを長時間化できる、消費電力を低減できるなどの特長を有する。
（実施の形態５）
本発明にかかる別の半導体装置は、図７を参照して、少なくとも、下部電極１０５と誘電体層１０６と上部電極１０７とを有するキャパシタを含む半導体装置であって、上記誘電体層１０６上に形成された上部電極１０７が２以上の電極導電層からなり、この電極導電層の少なくとも１層が、上記の半導体装置の製造方法により製造されたＴｉＮ膜である半導体装置である。特に、２以上の電極導電層のうち誘導体層１０６に隣接する隣接電極導電層１０７Ａが、上記の半導体装置の製造方法により製造されたＴｉＮ膜である半導体装置である。
上記の半導体装置の製造方法により製造されたＴｉＮ膜は、厚さが大きくなると膜応力によりクラックが発生しやすくなるため、このＴｉＮ膜の厚さは１００ｎｍ以下であることが好ましい。一方、配線抵抗をさらに小さくすることが求められる場合には、上部電極の厚さを大きくする必要がある。このように、上部電極の厚さが１００ｎｍを超える半導体装置が必要な場合は、上部電極を２層以上の電極導電層として、上記の製造方法により製造されたＴｉＮ膜の厚さを１００ｎｍ以下とすることはきわめて有効な方法である。ここで、図７を参照して、上部電極１０７における隣接電極導電層１０７ＡとしてＣＶＤ法である上記製造方法により厚さ２０ｎｍのＴｉＮ膜を形成し、上部電極１０７における電極導電層１０７Ｂとしてスパッタ法により厚さ１００ｎｍのＴｉＮ膜を形成すると、隣接電極導電層１０７Ａのシート抵抗値は１ｋΩ／□程度であり、電極導電層１０７Ｂのシート抵抗値２Ω／□であるため、上部電極１０７としての合成シート抵抗値は２Ω／□以下に下げることができる。図７においては、スパッタ法により形成される電極導電層１０７Ｂは、ＣＶＤ法により形成される隣接電極導電層１０７Ａの上部水平部分上にのみ形成されているが、そのスパッタ法におけるカバレッジ特性によっては、隣接電極導電層１０７Ａの垂直部分上および下部水平部分上にも形成される場合がある。
上部電極１０７が、２以上の電極導電層からなる場合には、これらの電極導電層の少なくとも１層、特に、２以上の電極導電層のうち誘導体層１０６に隣接する隣接電極導電層１０７Ａが上記の異常成長物の発生が抑制されたＴｉＮ膜であることにより、動作不良の少ないキャパシタを含む半導体装置が得られる。
（実施の形態６）
本発明にかかるまた別の半導体装置は、図８を参照して、少なくとも、ゲート絶縁層２０３とゲート電極２０４とを有するトランジスタを含む半導体装置であって、ゲート絶縁層２０３上に形成されたゲート電極２０４が、上記の半導体装置の製造方法により製造されたＴｉＮ膜である半導体装置である。すなわち、この半導体装置は、シリコン基板１０１上に、層間絶縁層２０６、上層間絶縁層２０８が順次積層されており、層間絶縁層２０６と上層間絶縁層２０８との間にゲート絶縁層２０３、ゲート電極２０４が形成されている。また、上層間絶縁層２０８上に形成された上部配線層１１０はコンタクトプラグ１０９を介して、シリコン基板１０１中に形成された導電層である不純物拡散領域２０２と電気的に接続されている。ここで、ゲート絶縁層２０３には、通常ＨｆＯ2などの高誘電体材料が用いられているため、ゲート絶縁層の結晶化を抑制するためには、４００℃以下のＴｉＮ膜形成プロセスが好ましいところ、上記の半導体装置の製造方法によりＴｉＮ膜を製造することにより、ゲート絶縁層の結晶化を抑制することができ、リーク電流の小さいトランジスタが得られる。
（実施の形態７）
本発明にかかるさらに別の半導体装置は、図９を参照して、少なくとも、ゲート絶縁層２０３とゲート電極２０４とを有するトランジスタを含む半導体装置であって、ゲート絶縁層２０３上に形成されたゲート電極２０４が２以上のゲート導電層からなり、前記ゲート導電層の少なくとも１層が、上記の半導体装置の製造方法により製造されたＴｉＮ膜である半導体装置である。特に、上記２以上のゲート導電層のうちゲート絶縁層２０３に隣接する隣接ゲート導電層２０４Ａが、上記の半導体装置の製造方法により製造されたＴｉＮ膜であることを特徴とする。
ゲート電極が２以上のゲート導電層からなる場合は、これらのゲート導電層の少なくとも１層、特に、２以上のゲート導電層のうちゲート絶縁層２０３に隣接する隣接電極導電層２０４ＡのＴｉＮ膜を上記の半導体装置の製造方法により製造することにより、ゲート絶縁層の結晶化を抑制することができ、リーク電流の小さいトランジスタが得られる。
ここで、異常成長物が発生したＴｉＮ膜をゲート電極２０４の隣接電極導電層２０４Ａとして用いる場合の問題点について、図１１を参照して、以下に説明する。図１１に示すように、隣接電極導電層２０４Ａとして異常成長物２０４Ｐが発生したＴｉＮ膜を用いると、ゲート電極２０４のゲート導電層２０４Ｂとしてのタングステン（Ｗ）を埋め込む場合に、ＴｉＮ膜の異常成長物２０４Ｐがある部分はゲート導電層２０４ＢであるＷの断面積が減少し、ＴｉＮに比べて電気抵抗の小さいＷに電流が集中し、エレクトロマイグレーション寿命が著しく低下する。したがって、ゲート電極が２以上のゲート導電層からなる場合は、これらのゲート導電層の少なくとも１層を上記の異常成長物がないＴｉＮ膜とすることにより上記問題点も解消することができる。
本発明にかかる半導体装置の製造法について、実施例に基づいてさらに具体的に説明する。
（比較例１）
成膜工程（Ｄ工程）において、ＣＶＤ法により、成膜温度を３５０℃、成膜圧力５０Ｐａ（ここで、ＴｉＣｌ4分圧５Ｐａ、ＮＨ3分圧４５Ｐａ）、ＴｉＣｌ4流量５０ｓｃｃｍ（ｓｃｃｍとは、標準状態（０℃、１０１３ｈＰａ）における流量（ｃｍ3／ｍｉｎ）を示す単位）、ＮＨ3流量５００ｓｃｃｍの条件で厚さ２５ｎｍのＴｉＮ膜を形成した。次のアニール工程（Ａ工程）において、アニール温度を３５０℃、成膜圧力５０Ｐａ（ここで、ＮＨ3圧５０Ｐａ）、ＮＨ3流量５００ｓｃｃｍの条件で３０秒間アニールを行なった。次のＮＨ3ガスパージ工程における最初の工程（ＡＰ１工程）として、Ｎ2ガスを用いて圧力５０Ｐａで３０秒間ＮＨ3ガスのパージを行い、さらにＮＨ3ガスパージ工程における次の工程（ＡＰ２工程）として、減圧ポンプを用いて３０秒間減圧引きを行なって圧力を１０Ｐａとした。こうして得られたＴｉＮ膜の表面を走査型電子顕微鏡（Scanning Electron microscope；以下、ＳＥＭ）で観察すると、図１３に示すように、白く現れる異常成長が多く発生していた。また、このＴｉＮ膜を上部電極とするキャパシタを含む半導体装置のリーク電流特性を図１２の点線に示す。
（実施例１）
図４を参照して、成膜工程（Ｄ工程）において、ＣＶＤ法により、成膜温度を３５０℃、成膜圧力５０Ｐａ（ここで、ＴｉＣｌ4分圧５Ｐａ、ＮＨ3分圧４５Ｐａ）、ＴｉＣｌ4流量５０ｓｃｃｍ、ＮＨ3流量５００ｓｃｃｍの条件で厚さ５ｎｍのＴｉＮ膜を形成した。次のアニール工程（Ａ工程）において、アニール温度を３５０℃、成膜圧力５０Ｐａ（ここで、ＮＨ3圧５０Ｐａ）、ＮＨ3流量５００ｓｃｃｍの条件で３０秒間アニールを行なった。次のＮＨ3ガスパージ工程における最初の工程（ＡＰ１工程）として、Ｎ2ガスを用いて圧力５０Ｐａで３０秒間ＮＨ3ガスのパージを行い、さらにＮＨ3ガスパージ工程における次の工程（ＡＰ２工程）として、減圧ポンプを用いて３０秒間減圧引きを行なって１０Ｐａまで減圧した。上記、成膜工程、アニール工程、ＮＨ3ガスパージ工程（Ｎ2ガスによるパージ工程および減圧引きによるパージ工程）をさらに４回繰り返して、厚さ２５ｎｍのＴｉＮ膜を形成した。このＴｉＮ膜の表面をＳＥＭで観察すると、図１４に示すように、異常成長の発生が抑制された。
（実施例２）
図４を参照して、成膜工程（Ｄ工程）において、ＣＶＤ法により、成膜温度を３５０℃、成膜圧力５０Ｐａ（ここで、ＴｉＣｌ4分圧５Ｐａ、ＮＨ3分圧４５Ｐａ）、ＴｉＣｌ4流量５０ｓｃｃｍ、ＮＨ3流量５００ｓｃｃｍの条件で厚さ５ｎｍのＴｉＮ膜を形成した。次のアニール工程（Ａ工程）において、アニール温度を４００℃、成膜圧力４００Ｐａ（ここで、ＮＨ3圧４００Ｐａ）、ＮＨ3流量５００ｓｃｃｍの条件で３０秒間アニールを行なった。次のＮＨ3ガスパージ工程における最初の工程（ＡＰ１工程）として、Ｎ2ガスを用いて圧力４００Ｐａで３０秒間ＮＨ3ガスのパージを行い、さらにＮＨ3ガスパージ工程における次の工程（ＡＰ２工程）として、減圧ポンプを用いて３０秒間減圧引きを行なって５０Ｐａまで減圧した。上記、成膜工程、アニール工程、ＮＨ3ガスパージ工程（Ｎ2ガスによりパージ工程および減圧引きによるパージ工程）をさらに４回繰り返して、厚さ２５ｎｍのＴｉＮ膜を形成した。このＴｉＮ膜の表面をＳＥＭで観察すると、図１５に示すように、異常成長の発生がさらに抑制された。
また、このＴｉＮ膜を上部電極とするキャパシタを含む半導体装置のリーク電流特性を図１２の実線に示す。なお、図１２の破線は、成膜温度６００℃とした以外は比較例１と同様にして形成したＴｉＮ膜を上部電極とする上部電極とするキャパシタを含む半導体装置のリーク電流特性を示す。図１２から明らかなように、成膜温度３５０℃でＴｉＮ膜を形成した実施例２および比較例１の半導体装置のリーク電流は、成膜温度６００℃でＴｉＮ膜を形成した半導体装置のリーク電流に比べて小さくなり、良好なリーク電流特性を示した。
（実施例３）
図５を参照して、成膜工程（Ｄ工程）において、ＣＶＤ法により、成膜温度を３５０℃、成膜圧力５０Ｐａ（ここで、ＴｉＣｌ4分圧５Ｐａ、ＮＨ3分圧４５Ｐａ）、ＴｉＣｌ4流量５０ｓｃｃｍ、ＮＨ3流量５００ｓｃｃｍの条件で厚さ５ｎｍのＴｉＮ膜を形成した。次の原料ガスのパージ工程（ＤＰ工程）において、Ｎ2ガスを用いて圧力５０Ｐａで３０秒間ＮＨ3ガスのパージを行なった。次のアニール工程（Ａ工程）において、アニール温度を４００℃、成膜圧力４００Ｐａ（ここで、ＮＨ3圧４００Ｐａ）、ＮＨ3流量５００ｓｃｃｍの条件で３０秒間アニールを行なった。次のＮＨ3ガスパージ工程における最初の工程（ＡＰ１工程）として、Ｎ2ガスを用いて圧力４００Ｐａで３０秒間ＮＨ3ガスのパージを行い、さらにＮＨ3ガスパージ工程における次の工程（ＡＰ２工程）として、減圧ポンプを用いて３０秒間減圧引きを行なって５０Ｐａまで減圧した。上記、成膜工程、アニール工程、ＮＨ3ガスパージ工程（Ｎ2ガスによりパージ工程および減圧引きによるパージ工程）をさらに４回繰り返して、厚さ２５ｎｍのＴｉＮ膜を形成した。このＴｉＮ膜の表面をＳＥＭで観察すると、実施例２と場合と同様に、異常成長の発生が抑制されていた。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
上記のように、本発明は、ＴｉＮ膜を含む半導体装置およびその製造方法において、ＴｉＮ膜の異常成長物の発生が抑制された半導体装置およびその製造方法を提供するために広く利用することが可能である。
本発明にかかる半導体装置の一の製造方法を説明する模式図である。 本発明にかかる半導体装置の別の製造方法を説明する模式図である。 本発明にかかる半導体装置のまた別の製造方法を説明する模式図である。 本発明にかかる半導体装置のさらに別の製造方法を説明する模式図である。 本発明にかかる半導体装置のさらにまた別の製造方法を説明する模式図である。 本発明にかかる一の半導体装置を示す概略断面図である。 本発明にかかる別の半導体装置を示す概略断面図である。 本発明にかかるまた別の半導体装置を示す概略断面図である。 本発明にかかるさらに別の半導体装置を示す概略断面図である。 異常成長物が発生したＴｉＮ膜をキャパシタの上部電極として用いる場合の問題点を説明する図である。（ａ）は異常成長物が発生した上部電極を示し、（ｂ）は上部電極のエッチング工程を示し、（ｃ）はプラグ開口部を設ける工程を示し。（ｄ）はプラグ開口部内へのコンダクトプラグ１０９の埋め込み工程を示す。 異常成長物が発生したＴｉＮ膜をトタンジスタのゲート電極として用いる場合の問題点を説明する図である。 キャパシタを含む半導体装置のリーク電流特性を示す図である。 従来の半導体装置の製造方法によって得られた一のＴｉＮ膜のＳＥＭ写真である。 本発明にかかる半導体装置の製造方法によって得られた一のＴｉＮ膜のＳＥＭ写真である。 本発明にかかる半導体装置の製造方法によって得られた別のＴｉＮ膜のＳＥＭ写真である。
符号の説明
１０１ シリコン基板、１０２ 下層間絶縁層、１０３，１０９ コンタクトプラグ、１０４，２０６ 層間絶縁層、１０５ 下部電極、１０６ 誘電体層、１０７ 上部電極、１０７Ａ 隣接電極導電層、１０７Ｂ 電極導電層、１０７Ｐ，２０４Ｐ 異常成長物、１０８，２０８ 上層間絶縁層、１１０ 上部配線層、２０１ 分離絶縁層、２０２ 不純物層拡散領域、２０３ ゲート絶縁層、２０４ ゲート電極、２０４Ａ 隣接ゲート導電層、２０４Ｂ ゲート導電層、３０４ プラグ開口部、３０６ エッチング開口部。

Claims (16)

  1. チタンナイトライド膜を含む半導体装置の製造方法であって、
    化学気相成長法によってチタンナイトライド膜を形成する成膜工程と、形成されたチタンナイトライド膜をアンモニアガスの雰囲気下で熱処理するアニール工程と、前記アンモニアガスをパージするアンモニアガスパージ工程と、さらに前記成膜工程、前記アニール工程および前記アンモニアガスパージ工程を１回以上繰り返す工程とを含み、
    前記成膜工程は、原料ガスとしてハロゲン化チタンガスおよびアンモニアガスを用い、成膜温度が３００℃〜４５０℃、成膜圧力が１０Ｐａ〜１００Ｐａ、ハロゲン化チタンガスの分圧が１Ｐａ〜１０Ｐａ、アンモニアガスの分圧が９Ｐａ〜９９Ｐａの条件で行い、 前記成膜工程毎に厚さが１ｎｍ〜５ｎｍのチタンナイトライド膜を形成し、
    前記アニール工程を、２秒間〜６０秒間行なうことを特徴とする半導体装置の製造方法。
  2. 前記アニール工程におけるアニール圧力およびアニール温度のうち少なくとも１つは、前記成膜工程における成膜圧力および成膜温度のうち少なくとも１つよりも大きいことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記アンモニアガスパージ工程が、不活性ガスによるパージ工程または減圧引きによるパージ工程である請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記アンモニアガスパージ工程が、不活性ガスによるパージ工程および減圧引きによるパージ工程を含む請求項１または請求項２に記載の半導体装置の製造方法。
  5. チタンナイトライド膜を含む半導体装置の製造方法であって、
    化学気相成長法によってチタンナイトライド膜を形成する成膜工程と、原料ガスをパージする原料ガスパージ工程と、形成されたチタンナイトライド膜をアンモニアガスの雰囲気下で熱処理するアニール工程と、前記アンモニアガスをパージするアンモニアガスパージ工程と、さらに前記成膜工程、前記原料ガスパージ工程、前記アニール工程および前記アンモニアガスパージ工程を１回以上繰り返す工程とを含み、
    前記成膜工程は、原料ガスとしてハロゲン化チタンガスおよびアンモニアガスを用い、成膜温度が３００℃〜４５０℃、成膜圧力が１０Ｐａ〜１００Ｐａ、ハロゲン化チタンガスの分圧が１Ｐａ〜１０Ｐａ、アンモニアガスの分圧が９Ｐａ〜９９Ｐａの条件で行い、 前記成膜工程毎に厚さが１ｎｍ〜５ｎｍのチタンナイトライド膜を形成し、
    前記アニール工程を、２秒間〜６０秒間行なうことを特徴とする半導体装置の製造方法。
  6. 前記アニール工程におけるアニール圧力およびアニール温度のうち少なくとも１つは、前記成膜工程における成膜圧力および成膜温度のうち少なくとも１つよりも大きいことを特徴とする請求項５に記載の半導体装置の製造方法。
  7. 前記原料ガスパージ工程および前記アンモニアガスパージ工程のそれぞれが、不活性ガスによるパージ工程または減圧引きによるパージ工程である請求項５または請求項６に記載の半導体装置の製造方法。
  8. 前記原料ガスパージ工程および前記アンモニアガスパージ工程の少なくとも１つの工程が、不活性ガスによるパージ工程および減圧引きによるパージ工程を含む請求項５または請求項６に記載の半導体装置の製造方法。
  9. チタンナイトライド膜を含む半導体装置の製造方法であって、
    化学気相成長法によってチタンナイトライド膜を形成する成膜工程と、形成されたチタンナイトライド膜をアンモニアガスの雰囲気下で熱処理するアニール工程と、さらに前記成膜工程および前記アニール工程を１回以上繰り返す工程とを含み、
    前記成膜工程は、原料ガスとしてハロゲン化チタンガスおよびアンモニアガスを用い、成膜温度が３００℃〜４５０℃、成膜圧力が１０Ｐａ〜１００Ｐａ、ハロゲン化チタンガスの分圧が１Ｐａ〜１０Ｐａ、アンモニアガスの分圧が９Ｐａ〜９９Ｐａの条件で行い、 前記成膜工程毎に厚さが１ｎｍ〜５ｎｍのチタンナイトライド膜を形成し、
    前記アニール工程を、２秒間〜６０秒間行なうことを特徴とする半導体装置の製造方法。
  10. 前記アニール工程におけるアニール圧力およびアニール温度のうち少なくとも１つは、前記成膜工程における成膜圧力および成膜温度のうち少なくとも１つよりも大きいことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 少なくとも、下部電極と誘電体層と上部電極とを有するキャパシタを含む半導体装置であって、
    前記誘電体層上に形成された前記上部電極が、請求項１〜請求項１０のいずれかに記載の半導体装置の製造方法により製造されたチタンナイトライド膜であることを特徴とする半導体装置。
  12. 少なくとも、下部電極と誘電体層と上部電極とを有するキャパシタを含む半導体装置であって、
    前記誘電体層上に形成された前記上部電極が２以上の電極導電層からなり、前記電極導電層の少なくとも１層が、請求項１〜請求項１０のいずれかに記載の半導体装置の製造方法により製造されたチタンナイトライド膜であることを特徴とする半導体装置。
  13. 少なくとも、下部電極と誘電体層と上部電極とを有するキャパシタを含む半導体装置であって、
    前記誘電体層上に形成された前記上部電極が２以上の電極導電層からなり、前記電極導電層のうち誘導体層に隣接する隣接電極導電層が、請求項１〜請求項１０のいずれかに記載の半導体装置の製造方法により製造されたチタンナイトライド膜であることを特徴とする半導体装置。
  14. 少なくとも、ゲート絶縁層とゲート電極とを有するトランジスタを含む半導体装置であって、
    前記ゲート絶縁層上に形成された前記ゲート電極が、請求項１〜請求項１０のいずれかに記載の半導体装置の製造方法により製造されたチタンナイトライド膜であることを特徴とする半導体装置。
  15. 少なくとも、ゲート絶縁層とゲート電極とを有するトランジスタを含む半導体装置であって、
    前記ゲート絶縁層上に形成された前記ゲート電極が２以上のゲート導電層からなり、前記ゲート導電層の少なくとも１層が、請求項１〜請求項１０のいずれかに記載の半導体装置の製造方法により製造されたチタンナイトライド膜であることを特徴とする半導体装置。
  16. 少なくとも、ゲート絶縁層とゲート電極とを有するトランジスタを含む半導体装置であって、
    前記ゲート絶縁層上に形成された前記ゲート電極が２以上のゲート導電層からなり、前記ゲート導電層のうちゲート絶縁層に隣接する隣接ゲート導電層が、請求項１〜請求項１０のいずれかに記載の半導体装置の製造方法により製造されたチタンナイトライド膜であることを特徴とする半導体装置。
JP2004006985A 2004-01-14 2004-01-14 半導体装置およびその製造方法 Expired - Fee Related JP4583764B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004006985A JP4583764B2 (ja) 2004-01-14 2004-01-14 半導体装置およびその製造方法
TW093140857A TWI250613B (en) 2004-01-14 2004-12-28 Semiconductor device and manufacturing method thereof
KR1020050001512A KR101084590B1 (ko) 2004-01-14 2005-01-07 반도체장치 및 그 제조방법
US11/033,739 US7517800B2 (en) 2004-01-14 2005-01-13 Semiconductor device and manufacturing method thereof
CNB2005100040936A CN100397594C (zh) 2004-01-14 2005-01-14 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004006985A JP4583764B2 (ja) 2004-01-14 2004-01-14 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005203502A JP2005203502A (ja) 2005-07-28
JP4583764B2 true JP4583764B2 (ja) 2010-11-17

Family

ID=34737288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004006985A Expired - Fee Related JP4583764B2 (ja) 2004-01-14 2004-01-14 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US7517800B2 (ja)
JP (1) JP4583764B2 (ja)
KR (1) KR101084590B1 (ja)
CN (1) CN100397594C (ja)
TW (1) TWI250613B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136133B2 (en) 2013-07-02 2015-09-15 Tokyo Electron Limited Method of depositing film

Families Citing this family (184)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4583764B2 (ja) * 2004-01-14 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006245306A (ja) * 2005-03-03 2006-09-14 Renesas Technology Corp 半導体装置の製造方法
JP2011168881A (ja) 2010-01-25 2011-09-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
US8652573B2 (en) 2010-07-15 2014-02-18 Asm International N.V. Method of CVD-depositing a film having a substantially uniform film thickness
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
JP6017396B2 (ja) * 2012-12-18 2016-11-02 東京エレクトロン株式会社 薄膜形成方法および薄膜形成装置
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
JP6245643B2 (ja) * 2013-03-28 2017-12-13 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
KR102306200B1 (ko) * 2014-01-24 2021-09-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6294151B2 (ja) 2014-05-12 2018-03-14 東京エレクトロン株式会社 成膜方法
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
JP6851173B2 (ja) * 2016-10-21 2021-03-31 東京エレクトロン株式会社 成膜装置および成膜方法
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
TWI779134B (zh) 2017-11-27 2022-10-01 荷蘭商Ａｓｍ智慧財產控股私人有限公司 用於儲存晶圓匣的儲存裝置及批爐總成
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
KR102657269B1 (ko) 2018-02-14 2024-04-16 에이에스엠 아이피 홀딩 비.브이. 주기적 증착 공정에 의해 기판 상에 루테늄-함유 막을 증착하는 방법
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) * 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
TWI819010B (zh) 2018-06-27 2023-10-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
CN109166797A (zh) * 2018-07-11 2019-01-08 上海华虹宏力半导体制造有限公司 TiN薄膜刻蚀方法
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的***及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
JP7509548B2 (ja) 2019-02-20 2024-07-02 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
CN110459468A (zh) * 2019-08-29 2019-11-15 上海华力集成电路制造有限公司 TiN薄膜的刻蚀方法
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220006455A (ko) 2020-07-08 2022-01-17 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
WO2022059325A1 (ja) * 2020-09-16 2022-03-24 株式会社Kokusai Electric 半導体装置の製造方法、プログラム、基板処理装置及び基板処理方法
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06510089A (ja) * 1991-08-16 1994-11-10 マティリアルズ　リサーチ　コーポレイション 低比抵抗窒化チタン膜の製造方法
JP2001308032A (ja) * 2000-02-03 2001-11-02 Applied Materials Inc １０００Åを超える厚さの低残留ハロゲン含有ＴｉＮ膜を堆積する方法及び装置
JP2002299283A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体装置の製造方法
JP2003077864A (ja) * 2001-09-03 2003-03-14 Tokyo Electron Ltd 成膜方法
JP2003213418A (ja) * 2002-01-18 2003-07-30 Tokyo Electron Ltd 成膜方法
JP2004042897A (ja) * 2002-07-11 2004-02-12 Robert Bosch Gmbh 乗員拘束手段を駆動するための回路装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3569023B2 (ja) 1995-04-06 2004-09-22 川崎マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7393561B2 (en) * 1997-08-11 2008-07-01 Applied Materials, Inc. Method and apparatus for layer by layer deposition of thin films
JP3214422B2 (ja) * 1997-12-02 2001-10-02 日本電気株式会社 半導体装置の製造装置および半導体装置の製造方法
KR100428521B1 (ko) * 1999-04-20 2004-04-29 도쿄 엘렉트론 가부시키가이샤 ＩＣ 제조에서의 ＰＥＣＶＤ－Ｔｉ 및 ＣＶＤ－ＴｉＮ 막의 단일 챔버 처리 방법
US6555183B2 (en) * 1999-06-11 2003-04-29 Applied Materials, Inc. Plasma treatment of a titanium nitride film formed by chemical vapor deposition
KR100422565B1 (ko) * 2001-06-12 2004-03-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
AU2003242099A1 (en) * 2002-06-10 2003-12-22 Tokyo Electron Limited Processing device and processing method
JP3574651B2 (ja) * 2002-12-05 2004-10-06 東京エレクトロン株式会社 成膜方法および成膜装置
JP4583764B2 (ja) * 2004-01-14 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06510089A (ja) * 1991-08-16 1994-11-10 マティリアルズ　リサーチ　コーポレイション 低比抵抗窒化チタン膜の製造方法
JP2001308032A (ja) * 2000-02-03 2001-11-02 Applied Materials Inc １０００Åを超える厚さの低残留ハロゲン含有ＴｉＮ膜を堆積する方法及び装置
JP2002299283A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体装置の製造方法
JP2003077864A (ja) * 2001-09-03 2003-03-14 Tokyo Electron Ltd 成膜方法
JP2003213418A (ja) * 2002-01-18 2003-07-30 Tokyo Electron Ltd 成膜方法
JP2004042897A (ja) * 2002-07-11 2004-02-12 Robert Bosch Gmbh 乗員拘束手段を駆動するための回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136133B2 (en) 2013-07-02 2015-09-15 Tokyo Electron Limited Method of depositing film

Also Published As

Publication number Publication date
TW200527596A (en) 2005-08-16
CN100397594C (zh) 2008-06-25
JP2005203502A (ja) 2005-07-28
TWI250613B (en) 2006-03-01
US20050153573A1 (en) 2005-07-14
US7517800B2 (en) 2009-04-14
KR101084590B1 (ko) 2011-11-17
KR20050074898A (ko) 2005-07-19
CN1641843A (zh) 2005-07-20

Similar Documents

Publication Publication Date Title
JP4583764B2 (ja) 半導体装置およびその製造方法
JP5247059B2 (ja) 五酸化タンタル層を用いた集積回路用コンデンサを製造するための方法
US5994240A (en) Method for cleaning semiconductor wafers
US6326258B1 (en) Method of manufacturing semiconductor device having thin film capacitor
TW200816390A (en) Method for fabricating a capacitor in a semiconductor device
JP4925494B2 (ja) 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法
JP2004320022A (ja) 半導体素子のキャパシタ及びその製造方法
KR100347547B1 (ko) 반도체 소자의 캐패시터 제조 방법
US6338996B1 (en) Semiconductor memory device production method
KR20060035392A (ko) 커패시터를 포함하는 반도체 소자 및 그 제조방법
JP3957732B2 (ja) 半導体装置の製造方法
JP2007165733A (ja) 半導体装置及びその製造方法
JP2000091532A (ja) 半導体装置及び半導体装置の製造方法
KR100495921B1 (ko) 스트레스 제거를 위한 반도체 소자의 제조 방법
JP4937771B2 (ja) 成膜方法及びキャパシタ形成方法
KR100565767B1 (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
JP2000058789A (ja) 半導体装置の製造方法
JP2814962B2 (ja) 半導体装置の製造方法
KR100902106B1 (ko) 텅스텐함유막이 포함된 패턴을 구비한 반도체소자의 제조방법
KR100532428B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
JP3439381B2 (ja) 半導体装置の製造方法
JP3302917B2 (ja) 半導体装置の製造方法
JP2005191358A (ja) 強誘電体膜の熱処理方法、容量素子及びその製造方法
JP2005252051A (ja) 半導体装置の製造方法
KR20040001882A (ko) 루테늄막의 형성 방법 및 그를 이용한 캐패시터의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080225

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100901

R150 Certificate of patent or registration of utility model

Ref document number: 4583764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees