JP4582452B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4582452B2
JP4582452B2 JP2005072449A JP2005072449A JP4582452B2 JP 4582452 B2 JP4582452 B2 JP 4582452B2 JP 2005072449 A JP2005072449 A JP 2005072449A JP 2005072449 A JP2005072449 A JP 2005072449A JP 4582452 B2 JP4582452 B2 JP 4582452B2
Authority
JP
Japan
Prior art keywords
layer
expansion
film
expanded
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005072449A
Other languages
Japanese (ja)
Other versions
JP2005303276A (en
Inventor
智行 渡辺
淳 芳之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHI Corp
Original Assignee
IHI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHI Corp filed Critical IHI Corp
Priority to JP2005072449A priority Critical patent/JP4582452B2/en
Publication of JP2005303276A publication Critical patent/JP2005303276A/en
Application granted granted Critical
Publication of JP4582452B2 publication Critical patent/JP4582452B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体基板（ウエハ）の上に絶縁膜を備えた半導体装置の製造方法に関する。更に詳しくは、上記絶縁膜中に生ずるボイド（気泡）や絶縁膜の埋め込みが不十分であるために生ずる開気孔を完全に消滅させることができる半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device having an insulating film on a semiconductor substrate (wafer). More specifically, the present invention relates to a method for manufacturing a semiconductor device that can completely eliminate voids (bubbles) generated in the insulating film and open pores generated due to insufficient embedding of the insulating film.

例えば、半導体装置の製造工程においてＭＯＳＦＥＴのゲート電極が半導体基板の上に突出して形成されることによりそれらに隣接するゲート電極間に凹部ができゲート電極とそれらのゲート電極間とによって凹凸・段差（トレンチ）ができる。この段差が大きくなると、露光により配線パターンを描画する際の焦点ずれが生じたり、配線を交差して形成する場合に交差部のラップ部分が薄くなり断線の原因となったりするなど、半導体装置の欠陥につながるような問題が発生する。このため、このような段差を解消する方法として、段差に化学的気相成長法（ＣＶＤ）によりＢＰＳＧ膜やＰＳＧ膜等の層間絶縁膜を成膜した上で、この層間絶縁膜の表面を何らかの方法で平坦化することが行われる。   For example, in the manufacturing process of a semiconductor device, a gate electrode of a MOSFET is formed so as to protrude on a semiconductor substrate, thereby forming a recess between adjacent gate electrodes. Trench). When this level difference becomes large, defocusing occurs when drawing a wiring pattern due to exposure, or when the wiring is crossed, the lap part of the crossing portion becomes thin and causes disconnection. Problems that lead to defects occur. Therefore, as a method of eliminating such a step, an interlayer insulating film such as a BPSG film or a PSG film is formed on the step by chemical vapor deposition (CVD), and the surface of the interlayer insulating film is Planarization is performed by a method.

ところで、近年、半導体装置の高集積化、大容量化に伴う微細化、高密度化が進むにつれ構造のアスペクト比（構造物の横方向寸法に対する深さ方向寸法の比）が高くなり、製作工程において構造の段差が大きくなる傾向にある。そのため、上述した層間絶縁膜の成膜に際して、絶縁膜中にボイド（気泡）が発生する確率が高くなってきており、また、トレンチへの絶縁膜の成膜の不均一や成膜量不足（成膜不良）により絶縁膜に開気孔が生ずる場合もある。図１０は、従来の半導体装置の製造過程における半導体装置の断面形状を示すものであり、図１０（ａ）は半導体基板５０上の素子により形成された凹凸５１の上に成膜された層間絶縁膜５２中にボイド５３を生じた場合を示し、図１０（ｂ）は層間絶縁膜５２に開気孔５４を生じた場合を示している。なお、図１０において、符号５５はバリアー層である。 By the way, in recent years, the aspect ratio of the structure (ratio of the dimension in the depth direction to the lateral dimension of the structure) increases as the integration of semiconductor devices increases in size and density along with the increase in capacity. There is a tendency that the level difference of the structure becomes large. For this reason, when the above-described interlayer insulating film is formed, there is a high probability that voids (bubbles) are generated in the insulating film, and the insulating film is not uniformly formed in the trench or the amount of film formation is insufficient ( In some cases, open pores may be generated in the insulating film due to film formation failure. FIG. 10 shows a cross-sectional shape of a semiconductor device in the process of manufacturing a conventional semiconductor device. FIG. 10A shows an interlayer insulation film formed on unevenness 51 formed by elements on a semiconductor substrate 50. FIG. 10B shows a case where voids 53 are formed in the film 52, and FIG. 10B shows a case where open pores 54 are generated in the interlayer insulating film 52. In FIG. 10, reference numeral 55 denotes a barrier layer.

従来、層間絶縁膜を成膜した半導体基板を、常圧（０．１ＭＰａ）の不活性ガス雰囲気中で９００℃の温度で熱処理するか、又は、常圧の酸素又は水蒸気雰囲気中で９００℃より若干低い温度で熱処理することにより、絶縁膜を流動化（リフロー）させることにより平坦化が行われており、このリフロー処理により絶縁膜中に生じたボイドや開気孔も消滅させていた。これに関連する先行技術として、下記特許文献１及び２が開示されている。   Conventionally, a semiconductor substrate on which an interlayer insulating film is formed is heat-treated at 900 ° C. in an inert gas atmosphere at normal pressure (0.1 MPa), or from 900 ° C. in an oxygen or water vapor atmosphere at normal pressure. By performing heat treatment at a slightly low temperature, the insulating film is planarized by fluidizing (reflowing), and voids and open pores generated in the insulating film by this reflowing process have also disappeared. The following patent documents 1 and 2 are disclosed as prior art related to this.

特許文献1の「半導体装置の絶縁膜の平坦化方法」は、半導体装置のＢＰＳＧ膜を比較的低温，短時間で効果的にリフローすることを目的とし、半導体装置の基板上の凹凸面上に形成された絶縁膜を熱フローにより平坦化する方法において、熱フローを酸素又は、水蒸気を含む雰囲気中において３ａｔｍ以上の圧力下で行うものである。そして、この方法により、絶縁膜に拡散する酸素量及びその拡散速度が増大し、従来に比し低温でかつ短時間でＢＰＳＧ膜の良好なリフローを実現している。   Patent Document 1 “Method for planarizing insulating film of semiconductor device” aims at effectively reflowing the BPSG film of the semiconductor device at a relatively low temperature in a short time, on the uneven surface on the substrate of the semiconductor device. In the method of planarizing the formed insulating film by heat flow, the heat flow is performed under a pressure of 3 atm or more in an atmosphere containing oxygen or water vapor. By this method, the amount of oxygen diffused in the insulating film and the diffusion rate thereof are increased, and a good reflow of the BPSG film is realized at a lower temperature and in a shorter time than in the past.

特許文献２の「半導体装置の製造方法」は、低温処理により十分な平坦性を得ることを目的とし、半導体基板上の素子を形成し、この素子上にシリコン窒化膜を形成し、この上にホウ素とリンを含むＢＰＳＧ膜を形成し、更にその上に塗布法によりホウ素もしくはリンの少なくとも一方を含むＳＯＧ膜を形成する。その上で、基板を水蒸気を含む高圧雰囲気中で熱処理を行う。これにより、ＳＯＧ膜をゲル状化し、外部からの高圧により膜自身に圧力が加えられて平坦化される。 The “method for manufacturing a semiconductor device” in Patent Document 2 aims to obtain sufficient flatness by low-temperature processing, and forms an element on a semiconductor substrate, forms a silicon nitride film on the element, and forms an element on the element. A BPSG film containing boron and phosphorus is formed, and an SOG film containing at least one of boron and phosphorus is formed thereon by a coating method. Then, the substrate is heat-treated in a high-pressure atmosphere containing water vapor. As a result, the SOG film is gelled and flattened by applying pressure to the film itself by high pressure from the outside.

特開平５−６７６０７号広報JP-A-5-67607 特開平１０−２７５８０５号広報JP-A-10-275805

上述した特許文献１の「半導体装置の絶縁膜の平坦化方法」では、従来のリフロー処理温度より低い８００℃で熱処理を行うことができ、特許文献２の「半導体装置の製造方法」では、リフロー処理温度を７００℃以下にすることができる。また、リフロー処理による絶縁膜の流動化により、絶縁膜中に生じたボイドや開気孔を消滅させることが期待できる。しかしながら、特許文献１、２のような７００℃〜８００℃の熱処理温度は、微細化レベルの素子特性では悪影響を与える温度であるため、半導体装置の一層の集積化にあたっては熱処理によるダメージ低減のためにさらなる処理温度の低温化が望まれている。また、高い流動性が得られる高温度の処理においてもボイドの発生位置や大きさによりボイドが完全に消滅せずに残留してしまう場合があり、これはデバイスの欠陥原因となり得る。特にボイドの大きさが微小化するに従い、流動時の浮力による効果が低下するため、ボイドが残留する可能性は益々高くなる。また、絶縁膜に開気孔が発生した場合、リフロー処理時には絶縁膜の表面張力により開気孔表面が平坦化されるものの、開気孔が閉じて凹凸（溝）が埋め込まれることはなかった。   In the above-described “planarization method of an insulating film of a semiconductor device” in Patent Document 1, heat treatment can be performed at 800 ° C. lower than the conventional reflow processing temperature, and in “Patent Document 2”, a reflow process is performed. The processing temperature can be 700 ° C. or lower. In addition, voids and open pores generated in the insulating film can be expected to disappear due to fluidization of the insulating film by reflow treatment. However, since the heat treatment temperature of 700 ° C. to 800 ° C. as in Patent Documents 1 and 2 is a temperature that adversely affects the device characteristics at the miniaturization level, in further integration of the semiconductor device, in order to reduce damage due to the heat treatment. In addition, further reduction in processing temperature is desired. Further, even in a high-temperature process where high fluidity is obtained, the void may remain without completely disappearing depending on the generation position and size of the void, which may cause a defect in the device. In particular, as the size of the voids becomes smaller, the effect of buoyancy during flow decreases, so the possibility that voids remain will increase more and more. In addition, when open pores were generated in the insulating film, the surface of the open pores was flattened by the surface tension of the insulating film during the reflow process, but the open pores were not closed and the irregularities (grooves) were not embedded.

本発明は上述した問題を解決するために創案されたものである。すなわち本発明の目的は、従来よりも低い熱処理温度で、かつ、完全に層間絶縁膜のボイドを消滅させることができ、さらに、層間絶縁膜に生じた開気孔を埋め込むことができる半導体装置の製造方法を提供することにある。   The present invention has been developed to solve the above-described problems. That is, an object of the present invention is to manufacture a semiconductor device capable of completely eliminating voids in an interlayer insulating film at a lower heat treatment temperature than that of the prior art and further embedding open pores generated in the interlayer insulating film. It is to provide a method.

上記目的を達成するため、本発明の半導体装置の製造方法は、半導体基板上の素子により形成された凹凸の上に、該素子への水分の浸入を防止する酸化防止層を成膜する第１成膜工程と、
この酸化防止層の上に、酸化雰囲気中で熱処理することにより酸化して膨張し得る膨張層を成膜する第２成膜工程と、
この膨張層の上に、酸化雰囲気中で熱処理することにより流動化し得る絶縁膜を凹凸が埋め込まれるように成膜する第３成膜工程と、
酸化防止層、膨張層及び絶縁膜が成膜された前記半導体基板を酸化雰囲気中で熱処理し、絶縁膜を流動化させるとともに膨張層を酸化させて膨張させることにより、絶縁膜中に生じた気泡を消滅させる膨張工程とを含み、
前記膨張層は、アモルファスシリコン又はシリサイドからなる、ことを特徴としている（請求項１）。 In order to achieve the above object, a method for manufacturing a semiconductor device according to the present invention is a first method in which an anti-oxidation layer that prevents moisture from entering a device is formed on the unevenness formed by the device on the semiconductor substrate. A film forming process;
A second film forming step of forming an expansion layer on the antioxidant layer, which can be oxidized and expanded by heat treatment in an oxidizing atmosphere;
A third film-forming step of forming an insulating film that can be fluidized by heat treatment in an oxidizing atmosphere on the expansion layer so that the unevenness is embedded ;
Bubbles generated in the insulating film by heat-treating the semiconductor substrate on which the antioxidant layer, the expanding layer and the insulating film are formed in an oxidizing atmosphere to fluidize the insulating film and oxidize and expand the expanding layer and a expansion step to eliminate the,
The expansion layer is made of amorphous silicon or silicide (claim 1).

また、本発明の半導体装置の製造方法は、半導体基板上の素子により形成された凹凸の上に、該素子への水分の浸入を防止する酸化防止層を成膜する第１成膜工程と、
この酸化防止層の上に、酸化雰囲気中で熱処理することにより酸化して膨張し得る膨張層を成膜する第２成膜工程と、
この膨張層の上に、酸化雰囲気中で熱処理することにより流動化し得る絶縁膜を凹凸が埋め込まれるように成膜する第３成膜工程と、
酸化防止層、膨張層及び絶縁膜が成膜された前記半導体基板を酸化雰囲気中で熱処理し、絶縁膜を流動化させるとともに膨張層を酸化させて膨張させることにより、絶縁膜中に生じた気泡を消滅させる膨張工程とを含み、
前記膨張層は、アルミニウムもしくはタンタル又はこれらの合金からなる、ことを特徴としている（請求項２）。 Further, the method for manufacturing a semiconductor device of the present invention includes a first film forming step of forming an antioxidant layer for preventing moisture from entering the element on the unevenness formed by the element on the semiconductor substrate;
A second film forming step of forming an expansion layer on the antioxidant layer, which can be oxidized and expanded by heat treatment in an oxidizing atmosphere;
A third film-forming step of forming an insulating film that can be fluidized by heat treatment in an oxidizing atmosphere on the expansion layer so that the unevenness is embedded ;
Bubbles generated in the insulating film by heat-treating the semiconductor substrate on which the antioxidant layer, the expanding layer and the insulating film are formed in an oxidizing atmosphere to fluidize the insulating film and oxidize and expand the expanding layer and a expansion step to eliminate the,
The expansion layer is made of aluminum, tantalum, or an alloy thereof (Claim 2 ).

また、上記本発明の半導体装置の製造方法において、好ましくは、前記絶縁膜は、リン、ヒ素、ボロン、フッ素及びハロゲン化物のうち少なくとも一種類を含有するシリコン酸化膜である（請求項３）。 In the method for manufacturing a semiconductor device of the present invention, preferably, the insulating film is a silicon oxide film containing phosphorus, arsenic, boron, at least one kind of fluorine and halide (claim 3).

また、本発明の半導体装置の製造方法は、半導体基板上の素子により形成された凹凸の上に、該素子への水分の浸入を防止する酸化防止層を成膜する第１成膜工程と、この酸化防止層の上に、酸化雰囲気中で熱処理することにより酸化して膨張、流動化し得るとともに絶縁性をもつ膨張流動層を凹凸が埋め込まれるように成膜する第２成膜工程と、酸化防止層及び膨張流動層が成膜された前記半導体基板を酸化雰囲気中で熱処理し、膨張流動層を酸化させて膨張させるとともに流動化させることにより、膨張流動層中に生じた気泡又は膨張流動層に生じた開気孔を消滅させる膨張工程とを含む、ことを特徴としている（請求項４）。 Further, the method for manufacturing a semiconductor device of the present invention includes a first film forming step of forming an antioxidant layer for preventing moisture from entering the element on the unevenness formed by the element on the semiconductor substrate; A second film-forming step of forming an insulating fluidized layer on the anti-oxidation layer by heat treatment in an oxidizing atmosphere so as to oxidize, expand, and fluidize, and to have an unevenness embedded therein ; The semiconductor substrate on which the prevention layer and the expanded fluidized layer are formed is heat-treated in an oxidizing atmosphere, and the expanded fluidized bed is oxidized and expanded and fluidized to generate bubbles or an expanded fluidized bed in the expanded fluidized bed. And an expansion step of eliminating the open pores generated in the step (Claim 4 ).

また、上記本発明の半導体装置の製造方法において、好ましくは、前記膨張流動層は、ボロン、リン及びフッ素のうち少なくとも一種類を含有するポリシリコン又はアモルファスシリコンからなる（請求項５）。 In the method for manufacturing a semiconductor device of the present invention, preferably, the expanded fluidized bed, boron, made of polysilicon or amorphous silicon containing at least one kind of phosphorus and fluorine (claim 5).

また、本発明の半導体装置の製造方法は、半導体基板上の素子により形成された凹凸の上に、該素子への水分の浸入を防止する酸化防止層を成膜する第１成膜工程と、
この酸化防止層が成膜された凹凸の表面に、該凹凸が埋め込まれないように、酸化雰囲気中で熱処理することにより酸化して膨張すると共に絶縁性をもつに至る膨張層を成膜する第２成膜工程と、
酸化防止層及び膨張層が成膜された前記半導体基板を酸化雰囲気中で熱処理し、膨張層を酸化させて膨張させる膨張工程と、を含み、
前記第２成膜工程において、前記膨張工程における膨張層の膨張によって前記凹凸が埋め込まれる程度の厚さの膨張層を成膜し、
前記膨張層は、アモルファスシリコン又はシリサイドからなる、ことを特徴としている（請求項６）。 Further, the method for manufacturing a semiconductor device of the present invention includes a first film forming step of forming an antioxidant layer for preventing moisture from entering the element on the unevenness formed by the element on the semiconductor substrate;
In order to prevent the unevenness from being embedded in the surface of the unevenness on which the antioxidant layer is formed, a thermal expansion process is performed in an oxidizing atmosphere to oxidize and expand and to form an expanded layer that has insulation properties. 2 film forming steps;
An expansion step of heat-treating the semiconductor substrate on which the antioxidant layer and the expansion layer are formed in an oxidizing atmosphere to oxidize and expand the expansion layer, and
In the second film formation step, forming an expansion layer having a thickness to the extent that the irregularities are embedded by expansion of the expansion layer in the expansion step ,
The expansion layer is made of amorphous silicon or silicide (Claim 6 ).

また、上記本発明の半導体装置の製造方法において、好ましくは、前記酸化防止層はシリコン窒化膜からなる（請求項７）。 In the method for manufacturing a semiconductor device of the invention, preferably, the antioxidant layer is formed of a silicon nitride film (claim 7).

また、上記本発明の半導体装置の製造方法において、好ましくは、前記膨張工程における酸化雰囲気の圧力は大気圧以上であり、かつ、熱処理温度は４００℃乃至８００℃である（請求項８）。 In the method for manufacturing a semiconductor device of the present invention, preferably, the pressure of the oxidizing atmosphere in the expansion step is equal to or higher than atmospheric pressure, and the heat treatment temperature is 400 ° C. to 800 ° C. (Claim 8 ).

本発明の半導体装置の製造方法によれば、半導体基板上の素子により形成された凹凸の上に酸化防止層を形成し、その上に膨張層を形成し、その上に絶縁膜を形成し、そしてこれらが形成された半導体基板を高圧酸化雰囲気で熱処理し、絶縁膜を流動化させるとともに膨張層を酸化、膨張させることにより、絶縁膜の流動化を助勢し、これにより絶縁膜中に生じたボイド（気泡）を完全に消滅させることができる。   According to the method for manufacturing a semiconductor device of the present invention, an antioxidant layer is formed on the unevenness formed by the elements on the semiconductor substrate, an expansion layer is formed thereon, an insulating film is formed thereon, Then, the semiconductor substrate on which these are formed is heat-treated in a high-pressure oxidizing atmosphere to fluidize the insulating film and oxidize and expand the expansion layer, thereby assisting fluidization of the insulating film, and thereby generated in the insulating film. Voids (bubbles) can be completely eliminated.

また、本発明の半導体装置の製造方法によれば、半導体基板上の素子により形成された凹凸の上に酸化防止層を形成し、その上に膨張流動層を形成し、そしてこれらが形成された半導体基板を高圧酸化雰囲気で熱処理し、膨張流動層を膨張させるとともに流動化させることにより、膨張流動層中に発生したボイド（気泡）を完全に消滅させることができる。また、膨張流動層の埋め込みが不十分であるために開気孔が生じた場合でも、膨張および流動化の効果により開気孔の埋め込みが行われるため、開気孔を消滅させることができる。   Further, according to the method for manufacturing a semiconductor device of the present invention, the antioxidant layer is formed on the unevenness formed by the elements on the semiconductor substrate, the expanded fluidized layer is formed thereon, and these are formed. By heat-treating the semiconductor substrate in a high-pressure oxidizing atmosphere to expand and fluidize the expanded fluidized bed, voids (bubbles) generated in the expanded fluidized bed can be completely eliminated. Further, even when open pores are generated due to insufficient embedding of the expanded fluidized bed, the open pores can be eliminated because the open pores are embedded due to the effects of expansion and fluidization.

また、本発明の半導体装置の製造方法によれば、半導体基板上の素子により形成された凹凸の上に、酸化防止層を形成し、その凹凸の表面に膨張層を形成し、そしてこれらが形成された半導体基板を酸化雰囲気中で熱処理し、膨張層を酸化させて膨張させ、その際に、第２成膜工程において、膨張工程における膨張層の膨張によって凹凸が埋め込まれる程度の厚さの膨張層を成膜するので、膨張行程を実施したときに膨張層が酸化膨張し、これにより凹凸が埋め込まれる。かかる方法では、凹凸が埋め込まれないように、凹凸の表面に膨張層を形成するので、従来技術のように、凹凸の埋め込み時にボイドや開気孔を生じることがそもそも無い。そして、膨張工程において膨張層が膨張すると、凹凸内で対向する膨張層同士が自身の幅方向の膨張により互いに接触し、この結果、凹凸が埋め込まれるのである。もちろん、凹凸が埋め込まれた後の膨張層には、ボイドや開気孔は存在しない。   Further, according to the method for manufacturing a semiconductor device of the present invention, an antioxidant layer is formed on the unevenness formed by the elements on the semiconductor substrate, and an expansion layer is formed on the uneven surface, and these are formed. The formed semiconductor substrate is heat-treated in an oxidizing atmosphere to oxidize and expand the expansion layer. At that time, in the second film formation step, the expansion is so thick that the unevenness is buried by the expansion of the expansion layer in the expansion step. Since the layer is formed, when the expansion process is performed, the expansion layer oxidizes and expands, thereby filling the unevenness. In such a method, an expansion layer is formed on the surface of the unevenness so that the unevenness is not embedded. Therefore, unlike the prior art, voids and open pores are not generated in the first place when the unevenness is embedded. Then, when the expansion layer expands in the expansion step, the expansion layers facing each other in the unevenness come into contact with each other by expansion in the width direction thereof, and as a result, the unevenness is embedded. Of course, there are no voids or open pores in the expanded layer after the irregularities are embedded.

流動効果のみを期待した従来のリフロー処理の場合、ボイドが小さくなるほど流体抵抗が増大するため、処理温度を上げるか、もしくは処理時間を長くする必要があった。しかし、本発明のように膨張層を絶縁膜の流動化を助勢するために用いた場合、熱処理の温度と時間は膨張層の膨張量に依存するため、ボイドが小さくなるほどボイドを消滅させるための膨張層の膨張量が少なくて済むことから、処理温度の低温化又は処理時間の短縮化を図ることができる。また、膨張流動層を膨張、流動させた場合も、熱処理の温度および時間は膨張流動層の膨張量に依存するため、同様に処理温度の低温化又は処理時間の短縮化を図ることができる。また、膨張層を酸化膨張させて、それ自身で凹凸を埋め込んだ場合も熱処理の温度および時間は膨張層の膨張量に依存するため、同様に処理温度の低温化又は処理時間の短縮化を図ることができる。   In the case of the conventional reflow process that expects only the flow effect, the fluid resistance increases as the void becomes smaller. Therefore, it is necessary to increase the processing temperature or lengthen the processing time. However, when the expansion layer is used to assist fluidization of the insulating film as in the present invention, since the temperature and time of the heat treatment depend on the expansion amount of the expansion layer, the void becomes smaller as the void becomes smaller. Since the expansion amount of the expansion layer is small, the processing temperature can be lowered or the processing time can be shortened. Also, when the expanded fluidized bed is expanded and fluidized, the temperature and time of the heat treatment depend on the expansion amount of the expanded fluidized bed, so that the processing temperature can be similarly lowered or the processing time can be shortened. Also, when the expansion layer is oxidatively expanded and the unevenness is embedded by itself, the temperature and time of the heat treatment depend on the expansion amount of the expansion layer, so that the processing temperature is similarly lowered or the processing time is shortened. be able to.

したがって、本発明の半導体装置の製造方法によれば、従来よりも処理温度の低温化を図ることができるとともに、絶縁膜中にボイドや開気孔のない半導体装置を製造することができ、装置の歩留まりを向上させることができるという効果が得られる。   Therefore, according to the method for manufacturing a semiconductor device of the present invention, the processing temperature can be lowered as compared with the conventional method, and a semiconductor device having no voids or open pores in the insulating film can be manufactured. The effect that the yield can be improved is obtained.

以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。なお、各図において、同一部分には同一符号を付し、重複した説明を省略する。   DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described in detail with reference to the accompanying drawings. In each figure, the same portions are denoted by the same reference numerals, and redundant description is omitted.

まず、本発明の第１の実施形態による半導体装置の製造方法について説明する。本発明の第１の実施形態による半導体装置の製造方法は、半導体基板上の素子により形成された凹凸の上に、酸化防止層を成膜する第１成膜工程と、膨張層を成膜する第２成膜工程と、絶縁膜を成膜する第３成膜工程と、これらが成膜された半導体基板を熱処理し膨張層を膨張させる膨張工程とを含むものである。以下、各工程について説明する。   First, a method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described. In the method for manufacturing a semiconductor device according to the first embodiment of the present invention, a first film forming step of forming an antioxidant layer on the irregularities formed by elements on a semiconductor substrate, and forming an expansion layer The process includes a second film forming process, a third film forming process for forming an insulating film, and an expansion process for expanding the expanded layer by heat-treating the semiconductor substrate on which the film is formed. Hereinafter, each step will be described.

図１は、本発明の第１の実施形態による半導体装置の製造方法を適用する半導体装置の断面形状を示すものである。まず、図１（ａ）に示すように、半導体基板１１上に形成されたゲート絶縁膜やゲート電極等の配線構造物（素子）によりできた凹凸１（トレンチ）に、減圧化学的気相成長法（以下「ＬＰＣＶＤ」という。）により第１層として酸化防止層２を成膜する第１成膜工程を実施する。本実施形態では、凹凸１の溝の大きさは幅１μｍ、深さ２．５μｍであり、これに１５０ｎｍ厚の酸化防止層２を成膜した。この酸化防止層２は、例えばリシコン窒化膜からなり、後工程での処理による水分が素子まで浸入しないようにするための保護膜（バリアー層）として機能する。 FIG. 1 shows a cross-sectional shape of a semiconductor device to which a semiconductor device manufacturing method according to a first embodiment of the present invention is applied. First, as shown in FIG. 1A, low-pressure chemical vapor deposition is performed on unevenness 1 (trench) made of a wiring structure (element) such as a gate insulating film and a gate electrode formed on a semiconductor substrate 11. A first film formation step of forming the antioxidant layer 2 as the first layer by a method (hereinafter referred to as “LPCVD”) is performed. In this embodiment, the size of the groove of the irregularities 1 is 1 μm wide and 2.5 μm deep, and the antioxidant layer 2 having a thickness of 150 nm is formed thereon. The antioxidant layer 2 is made of, for example, a silicon nitride film, and functions as a protective film (barrier layer) for preventing moisture from being processed in a subsequent process from entering the device.

次に、図１（ｂ）に示すように、第１層である酸化防止層２の上に、第２層としてＬＰＣＶＤにより、酸化雰囲気中で熱処理することで酸化により膨張し得る膨張層３を成膜する第２成膜工程を実施する。膨張層３の厚さは最終的に後述する絶縁膜４中に生じるであろうボイド幅の２分の１以上となる厚さとなるように形成する。本実施形態では１００ｎｍ厚の膨張層３を成膜した。この膨張層３は、ポリシリコン、アモルファスシリコン又はシリサイドからなる膜であるのが好ましい。また、アルミニウムもしくはタンタル又はこれらの合金からなる膜であってもよい。さらに、膨張層としては上記以外にも、酸化雰囲気中で酸化されて膨張する性質をもつ全ての物質を採用することができる。   Next, as shown in FIG. 1B, an expansion layer 3 that can be expanded by oxidation by heat treatment in an oxidizing atmosphere by LPCVD as a second layer on the antioxidant layer 2 that is the first layer. A second film forming step for forming a film is performed. The expansion layer 3 is formed so as to have a thickness that is half or more of a void width that will eventually be formed in an insulating film 4 to be described later. In this embodiment, the expansion layer 3 having a thickness of 100 nm is formed. The expansion layer 3 is preferably a film made of polysilicon, amorphous silicon, or silicide. Alternatively, a film made of aluminum, tantalum, or an alloy thereof may be used. Furthermore, as the expansion layer, in addition to the above, all substances having the property of being expanded in an oxidizing atmosphere and expanding can be employed.

次に、図１（ｃ）に示すように、第２層である膨張層３の上に、常圧化学的気相成長法（以下「ＡＰＣＶＤ」という。）により、第３層として絶縁膜４を凹凸が埋まる程度に成膜する第３成膜工程を実施する。この絶縁膜４は、リン、ヒ素、ボロン、フッ素及びハロゲン化物のうち少なくとも一種類を含有するシリコン酸化膜（ＢＰＳＧ膜、ＰＳＧ膜等）であるのが好ましい。このとき、同図に示すように、絶縁膜４の中にボイド５（気泡）を生じている。   Next, as shown in FIG. 1C, the insulating film 4 is formed as a third layer on the expansion layer 3 as the second layer by an atmospheric pressure chemical vapor deposition method (hereinafter referred to as “APCVD”). A third film forming step for forming the film so as to fill the unevenness is performed. The insulating film 4 is preferably a silicon oxide film (BPSG film, PSG film, etc.) containing at least one of phosphorus, arsenic, boron, fluorine, and halide. At this time, voids 5 (bubbles) are generated in the insulating film 4 as shown in FIG.

次に、上記の第１層から第３層が形成された半導体基板１１を酸素又は水蒸気を含む雰囲気（酸化雰囲気）中で熱処理を行い、膨張層３を酸化させて膨張させる膨張工程を実施する。   Next, the semiconductor substrate 11 on which the first to third layers are formed is heat-treated in an atmosphere (oxidizing atmosphere) containing oxygen or water vapor, and an expansion step is performed in which the expansion layer 3 is oxidized and expanded. .

ここで、図２は、ポリシリコン及び単結晶シリコンの酸化膜厚の酸化処理時間依存性を示すものであり、横軸に酸化処理時間［ｍｉｎ］をとり、縦軸に酸化膜厚［ｎｍ］をとっている。図中、「ｐ−Ｓｉ」はポリシリコンを示し、「ｃ−Ｓｉ（１００）」は単結晶シリコン（１００）を示している。熱処理は、水蒸気を含む雰囲気中で温度及び圧力がそれぞれ６００℃、２ＭＰａの条件下で実施した。この結果から、ポリシリコン、単結晶シリコンともに、酸化処理時間に比例して酸化膜厚は厚くなる傾向があることが分かる。   Here, FIG. 2 shows the dependency of the oxide film thickness of polysilicon and single crystal silicon on the oxidation treatment time. The horizontal axis represents the oxidation treatment time [min], and the vertical axis represents the oxide film thickness [nm]. Have taken. In the figure, “p-Si” indicates polysilicon, and “c-Si (100)” indicates single crystal silicon (100). The heat treatment was performed under conditions of a temperature and a pressure of 600 ° C. and 2 MPa, respectively, in an atmosphere containing water vapor. From this result, it can be seen that the thickness of the oxide film tends to increase in proportion to the oxidation processing time for both polysilicon and single crystal silicon.

図３は、単結晶シリコンの酸化膜厚の酸化処理温度依存性を示すものであり、横軸に酸化処理時間［ｍｉｎ］をとり、縦軸に酸化膜厚［ｎｍ］をとっている。図中、「○」、「■」、「▲」はそれぞれ処理温度を示しており、「○」は６００℃、「■」は５８０℃、「▲」は５５０℃を示し、いずれも水蒸気を含む雰囲気中で２ＭＰａの圧力条件下で熱処理を実施した。この結果から、単結晶シリコンは酸化処理温度に対し指数的に酸化膜厚が厚くなる傾向があることが分かる。   FIG. 3 shows the oxidation treatment temperature dependence of the oxide film thickness of single crystal silicon. The horizontal axis represents the oxidation treatment time [min], and the vertical axis represents the oxide film thickness [nm]. In the figure, “○”, “■” and “▲” indicate treatment temperatures, respectively, “◯” indicates 600 ° C., “■” indicates 580 ° C., and “▲” indicates 550 ° C. Heat treatment was performed under a pressure condition of 2 MPa in an atmosphere containing the same. From this result, it can be seen that single crystal silicon tends to have an oxide film thickness that increases exponentially with respect to the oxidation treatment temperature.

図４は、単結晶シリコンの酸化膜厚の酸化圧力依存性を示すものであり、横軸に酸化処理圧力［ＭＰａ］をとり、縦軸に酸化速度［ｎｍ／ｍｉｎ］をとっている。熱処理は、水蒸気を含む雰囲気中で６００℃の加熱条件下で実施した。この結果から、単結晶シリコンは酸化処理圧力に比例して酸化膜厚が厚くなる傾向があることが分かる。   FIG. 4 shows the oxidation pressure dependence of the oxide film thickness of single crystal silicon, with the horizontal axis representing the oxidation treatment pressure [MPa] and the vertical axis representing the oxidation rate [nm / min]. The heat treatment was performed under a heating condition of 600 ° C. in an atmosphere containing water vapor. From this result, it can be seen that single crystal silicon tends to have a thick oxide film thickness in proportion to the oxidation treatment pressure.

熱処理の一例として、水蒸気を含む雰囲気において２ＭＰａの圧力条件下、及び６００℃の加熱条件下で熱処理を行ったところ、ポリシリコンの酸化レートは約４６ｎｍ／Ｈｒ、アモルファスシリコンの酸化レートは約２４ｎｍ／Ｈｒであり、ボイド径が５０ｎｍ程度の場合、膨張層がポリシリコン層であるときは２時間程度を要し、膨張層がアモルファスシリコン層であるときは４時間程度を要した。   As an example of the heat treatment, when heat treatment is performed in an atmosphere containing water vapor under a pressure condition of 2 MPa and a heating condition of 600 ° C., the oxidation rate of polysilicon is about 46 nm / Hr, the oxidation rate of amorphous silicon is about 24 nm / When it was Hr and the void diameter was about 50 nm, it took about 2 hours when the expansion layer was a polysilicon layer, and about 4 hours when the expansion layer was an amorphous silicon layer.

そこで、これらの結果を踏まえ、膨張工程では、酸化雰囲気において大気圧（約０．１ＭＰａ）以上の圧力条件下で、及び４００℃〜８００℃の加熱条件下で熱処理を行うことが好ましい。図４の結果から、膨張層３の酸化速度は処理圧力に比例するため、具体的な処理圧力は、生産性等の観点から実用的な処理時間を下回らないような圧力に設定される。この熱処理により、第２層として成膜した膨張層３は高圧酸化雰囲気により酸化され、膨張層３がポリシリコン層であるときは酸化シリコンに変化し、ポリシリコン層は酸化によって２倍程度の厚さまで膨張する。このとき、加熱により粘性が低下して流動化した第３層であるＢＰＳＧ等の絶縁膜４は、膨張層３の膨張により圧縮され、図５（ａ）のように絶縁膜４中のボイド５も縮小していく。そして、熱処理の最終段階では、図５（ｂ）のように膨張層３の膨張によりボイド５が完全に消滅する。   Therefore, based on these results, in the expansion step, it is preferable to perform heat treatment in an oxidizing atmosphere under a pressure condition of atmospheric pressure (about 0.1 MPa) or more and under a heating condition of 400 ° C. to 800 ° C. From the result of FIG. 4, since the oxidation rate of the expansion layer 3 is proportional to the processing pressure, the specific processing pressure is set to a pressure that does not fall below a practical processing time from the viewpoint of productivity and the like. By this heat treatment, the expanded layer 3 formed as the second layer is oxidized in a high-pressure oxidizing atmosphere, and when the expanded layer 3 is a polysilicon layer, it is changed to silicon oxide, and the polysilicon layer is about twice as thick by oxidation. It expands. At this time, the insulating film 4 such as BPSG, which is the third layer whose viscosity is lowered and fluidized by heating, is compressed by the expansion of the expansion layer 3, and the void 5 in the insulating film 4 as shown in FIG. Will also shrink. Then, at the final stage of the heat treatment, the void 5 disappears completely due to the expansion of the expansion layer 3 as shown in FIG.

また、この段階で、不純物を含むＢＰＳＧ等の絶縁膜４からの不純物が、酸化・膨張した膨張層３に拡散し、最終的には絶縁膜４と同様の層となり、ボイドフリーの層間絶縁膜として機能する。例えば、膨張層３がポリシリコン、絶縁膜４がＢＰＳＧ膜であるときは、ポリシリコンは酸化により酸化シリコンとなり、これにＢＰＳＧ膜からの不純物が拡散して最終的にはＰＢＳＧ膜となる。   Further, at this stage, impurities from the insulating film 4 such as BPSG containing impurities diffuse into the oxidized / expanded expanded layer 3 and finally become the same layer as the insulating film 4, and a void-free interlayer insulating film Function as. For example, when the expansion layer 3 is polysilicon and the insulating film 4 is a BPSG film, the polysilicon is oxidized to silicon oxide, and impurities from the BPSG film are diffused therein, and finally the PBSG film is formed.

このように、本発明の第１の実施の形態によれば、半導体基板１１上の素子により形成された凹凸１の上に酸化防止層２を形成し、その上に膨張層３を形成し、その上に絶縁膜４を形成し、そしてこれらが形成された半導体基板１１を高圧酸化雰囲気で熱処理し、絶縁膜４を流動化させるとともに膨張層３を酸化、膨張させることにより、絶縁膜４の流動化を助勢するため絶縁膜４中に生じたボイド５（気泡）を完全に消滅させることができるという効果が得られる。この結果、装置の歩留まりを向上させることができる。   As described above, according to the first embodiment of the present invention, the antioxidant layer 2 is formed on the unevenness 1 formed by the elements on the semiconductor substrate 11, and the expansion layer 3 is formed thereon. An insulating film 4 is formed thereon, and the semiconductor substrate 11 on which the insulating film 4 is formed is heat-treated in a high-pressure oxidizing atmosphere to fluidize the insulating film 4 and oxidize and expand the expansion layer 3. Since the fluidization is assisted, voids 5 (bubbles) generated in the insulating film 4 can be completely eliminated. As a result, the yield of the apparatus can be improved.

流動効果のみを期待した従来のリフロー処理の場合、ボイドが小さくなるほど流体抵抗が増大するため、処理温度を上げるか、もしくは処理時間を長くする必要があった。しかし、本発明のように膨張層３を絶縁膜４の流動化を助勢するために用いた場合、熱処理の温度と時間は膨張層３の膨張量に依存するため、ボイド５が小さくなるほどボイド５を消滅させるための膨張層３の膨張量が少なくて済むことから、処理温度の低温化又は処理時間の短縮化を図ることができる。 In the case of the conventional reflow process that expects only the flow effect, the fluid resistance increases as the void becomes smaller. Therefore, it is necessary to increase the processing temperature or lengthen the processing time. However, when the expansion layer 3 is used to assist fluidization of the insulating film 4 as in the present invention, the temperature and time of the heat treatment depend on the expansion amount of the expansion layer 3, so that the void 5 becomes smaller as the void 5 becomes smaller. Since the expansion amount of the expansion layer 3 for eliminating the heat is small, the processing temperature can be lowered or the processing time can be shortened.

次に本発明の第２の実施の形態による半導体装置の製造方法について説明する。本発明による第２の実施形態による半導体装置の製造方法は、半導体基板１１上の素子により形成された凹凸１の上に、酸化防止層を成膜する第１成膜工程と、膨張流動層を成膜する第２成膜工程と、これらが成膜された半導体基板１１を熱処理し膨張流動層を膨張させる膨張工程とを含むものである。以下、各工程について説明する。   Next, a method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described. The method for manufacturing a semiconductor device according to the second embodiment of the present invention includes a first film forming step of forming an antioxidant layer on the unevenness 1 formed by elements on the semiconductor substrate 11, and an expanded fluidized layer. The process includes a second film forming process for forming a film and an expansion process for expanding the expanded fluidized bed by heat-treating the semiconductor substrate 11 on which the film is formed. Hereinafter, each step will be described.

図６は、本発明の第２の実施形態による半導体装置の製造方法を適用する半導体装置の断面形状を示すものである。まず、図６（ａ）に示すように、半導体基板１１上の素子により形成された凹凸１に、ＬＰＣＶＤにより第１層として酸化防止層２を成膜する第１成膜工程を実施する。この酸化防止層２は第１の実施形態と同様のものである。   FIG. 6 shows a cross-sectional shape of a semiconductor device to which the semiconductor device manufacturing method according to the second embodiment of the present invention is applied. First, as shown in FIG. 6A, a first film forming step is performed in which an antioxidant layer 2 is formed as a first layer by LPCVD on the unevenness 1 formed by the elements on the semiconductor substrate 11. This antioxidant layer 2 is the same as in the first embodiment.

次に、図６（ｂ）に示すように、第１層である酸化防止層２の上に、第２層としてＬＰＣＶＤにより、酸化雰囲気中で熱処理することで酸化して膨張、流動化し得るとともに絶縁性をもつ膨張流動層６を凹凸１が埋まる程度に成膜する第２成膜工程を実施する。このとき、同図に示すように、膨張流動層６の中にボイド５（気泡）を生じたり、図６（ｃ）のように凹凸１に対する膨張流動層６の埋め込みが不十分であると開気孔７を生じたりする。この膨張流動層６は、ボロン、リン、及びフッ素のうち少なくとも一種類を含有するポリシリコン（ドープドポリシリコン）又はアモルファスシリコン（ドープドアモルファスシリコン）からなるのが好ましい。また、膨張流動層６としては上記以外にも、酸化雰囲気中で酸化されて膨張するとともに流動化し、酸化により絶縁性をもつ全ての物質を採用することができる。   Next, as shown in FIG. 6 (b), the second layer can be oxidized and expanded and fluidized by heat treatment in an oxidizing atmosphere by LPCVD as the second layer on the antioxidant layer 2. A second film forming step is performed in which the inflated fluidized bed 6 having insulating properties is formed to such an extent that the unevenness 1 is filled. At this time, as shown in the same figure, voids 5 (bubbles) are formed in the expanded fluidized bed 6, or when the expanded fluidized layer 6 is not sufficiently embedded in the irregularities 1 as shown in FIG. 6C. Pore 7 is generated. The expanded fluidized bed 6 is preferably made of polysilicon (doped polysilicon) or amorphous silicon (doped amorphous silicon) containing at least one of boron, phosphorus, and fluorine. In addition to the above, the expanded fluidized bed 6 can employ any material that is oxidized and expanded in an oxidizing atmosphere and fluidizes and has an insulating property due to oxidation.

次に、上記の第１層及び第２層が形成された半導体基板１１に対して酸化雰囲気中で熱処理を行い、膨張流動層を膨張、流動化させる膨張工程を実施する。膨張工程では、第１の実施形態と同様に、酸化雰囲気において大気圧（約０．１ＭＰａ）以上の圧力条件下、及び４００℃〜８００℃の加熱条件下で熱処理を行うことが好ましい。この熱処理により、第２層として成膜した膨張流動層６は高圧酸化雰囲気により酸化され、膨張流動層６がドープドポリシリコン又はドープドアモルファスシリコンであるときは、リン、ボロン等を含んだ酸化シリコン（ＢＳＧ、ＰＳＧ、ＢＰＳＧ等）に変化する。膨張流動層６は、この酸化過程において膨張するとともに、熱処理により粘性が低下して流動化する。このとき、膨張流動層６は最大で２倍程度まで膨張する。   Next, the semiconductor substrate 11 on which the first layer and the second layer are formed is subjected to a heat treatment in an oxidizing atmosphere to perform an expansion process for expanding and fluidizing the expanded fluidized bed. In the expansion step, as in the first embodiment, it is preferable to perform the heat treatment in an oxidizing atmosphere under a pressure condition of atmospheric pressure (about 0.1 MPa) or higher and a heating condition of 400 ° C. to 800 ° C. By this heat treatment, the expanded fluidized layer 6 formed as the second layer is oxidized in a high-pressure oxidizing atmosphere. When the expanded fluidized layer 6 is doped polysilicon or doped amorphous silicon, it is oxidized containing phosphorus, boron, or the like. Change to silicon (BSG, PSG, BPSG, etc.). The expanded fluidized bed 6 expands in this oxidation process, and is fluidized with its viscosity lowered by heat treatment. At this time, the expanded fluidized bed 6 expands up to about twice.

これにより、膨張流動層６中のボイド５は圧縮されて図７（ａ）のように縮小していき、熱処理の最終段階では図７（ｂ）のように完全に消滅する。また、開気孔７を生じている場合でも、膨張流動層６が熱処理により膨張、流動化することにより、図８（ａ）のように開気孔７はその表面が平坦化された後、図８（ｂ）のようにボイド８に遷移していく。そして、その後は図７（ａ）と同様に圧縮されて縮小し、最終的には図７（ｂ）と同様に完全に埋め込まれ、ボイド８は消滅する。   Thereby, the void 5 in the expanded fluidized bed 6 is compressed and contracted as shown in FIG. 7A, and completely disappears as shown in FIG. 7B at the final stage of the heat treatment. Further, even when the open pores 7 are formed, the expanded fluidized bed 6 is expanded and fluidized by heat treatment, so that the surfaces of the open pores 7 are flattened as shown in FIG. Transition to the void 8 as shown in FIG. After that, it is compressed and reduced in the same manner as in FIG. 7A, and finally it is completely embedded in the same manner as in FIG. 7B, and the void 8 disappears.

このように、本発明の第２の実施形態による半導体装置の製造方法によれば、半導体基板１１上の素子により形成された凹凸１の上に酸化防止層１を成膜し、その上に膨張流動層６を成膜し、そしてこれらが成膜された半導体装置を高圧酸化雰囲気で熱処理し、膨張流動層６を膨張させるとともに流動化させることにより、膨張流動層６中に発生したボイド５（気泡）を完全に消滅させることができるという効果が得られる。また、凹凸１に対する膨張流動層６の埋め込みが不十分であるために開気孔７が生じた場合でも、膨張および流動化の効果により開気孔７の埋め込みが行われるため、開気孔７を消滅させることができるという効果が得られる。この結果、装置の歩留まりを向上させることができる。   As described above, according to the method for manufacturing a semiconductor device according to the second embodiment of the present invention, the antioxidant layer 1 is formed on the unevenness 1 formed by the elements on the semiconductor substrate 11 and expanded thereon. The fluidized bed 6 is formed, and the semiconductor device on which these films are formed is heat-treated in a high-pressure oxidizing atmosphere to expand and fluidize the expanded fluidized layer 6, thereby generating voids 5 ( The effect that bubbles can be completely eliminated is obtained. Further, even if the open pores 7 are generated due to insufficient embedding of the expanded fluidized bed 6 with respect to the unevenness 1, the open pores 7 are embedded due to the effects of expansion and fluidization, and thus the open pores 7 are extinguished. The effect that it can be obtained. As a result, the yield of the apparatus can be improved.

また、膨張流動層６を膨張、流動させた場合、第１の実施形態と同様に、熱処理の温度および時間は膨張流動層６の膨張量に依存するため、ボイド５が小さくなるほどボイド５を消滅させるための膨張層の膨張量が少なくて済むことから、同様に処理温度の低温化又は処理時間の短縮化を図ることができる。   Further, when the expanded fluidized bed 6 is expanded and fluidized, the temperature and time of the heat treatment depend on the expansion amount of the expanded fluidized bed 6 as in the first embodiment, so the void 5 disappears as the void 5 becomes smaller. Since the expansion amount of the expansion layer for causing the expansion is small, the processing temperature can be similarly lowered or the processing time can be shortened.

次に本発明の第３の実施の形態による半導体装置の製造方法について説明する。   Next, a method for fabricating a semiconductor device according to the third embodiment of the present invention will be described.

本発明による第３の実施形態による半導体装置の製造方法は、半導体基板１１上の素子により形成された凹凸１の上に、酸化防止層を成膜する第１成膜工程と、膨張層を成膜する第２成膜工程と、これらが成膜された半導体基板１１を熱処理し膨張層を膨張させる膨張工程とを含むものである。以下、各工程について説明する。   The method of manufacturing a semiconductor device according to the third embodiment of the present invention includes a first film forming step of forming an antioxidant layer on the unevenness 1 formed by elements on the semiconductor substrate 11, and an expansion layer. This includes a second film forming step for forming a film and an expansion step for expanding the expanded layer by heat-treating the semiconductor substrate 11 on which the film is formed. Hereinafter, each step will be described.

図９は、本発明の第３の実施形態による半導体装置の製造方法を適用する半導体装置の断面形状を示すものである。まず、図９（ａ）に示すように、半導体基板１１上の素子により形成された凹凸１に、ＬＰＣＶＤにより第１層として酸化防止層２を成膜する第１成膜工程を実施する。この酸化防止層２は第１の実施形態と同様のものである。   FIG. 9 shows a cross-sectional shape of a semiconductor device to which the semiconductor device manufacturing method according to the third embodiment of the present invention is applied. First, as shown in FIG. 9A, a first film-forming step is performed in which the antioxidant layer 2 is formed as a first layer on the unevenness 1 formed by the elements on the semiconductor substrate 11 by LPCVD. This antioxidant layer 2 is the same as in the first embodiment.

次に、図９（ａ）に示すように、第１層である酸化防止層２の上に、第２層としてＬＰＣＶＤにより、膨張層３を成膜する第２成膜工程を実施する。第２成膜工程で成膜する膨張層３は、酸化雰囲気中で熱処理することで酸化により膨張すると共に絶縁性をもつに至る性質を有する。この第２成膜工程では、凹凸１が埋め込まれないように、凹凸１の表面に膨張層３を形成する。このとき、膨張層３の凹凸の幅方向の厚さｔは、後述する膨張工程を実施したときに膨張層３が酸化膨張し、これにより凹凸１が隙間無く埋め込まれる程度の厚さとする。   Next, as shown in FIG. 9A, a second film-forming step is performed in which an expansion layer 3 is formed as a second layer by LPCVD on the antioxidant layer 2 as the first layer. The expansion layer 3 formed in the second film formation process has a property of being expanded by oxidation and having insulating properties by heat treatment in an oxidizing atmosphere. In the second film formation step, the expansion layer 3 is formed on the surface of the unevenness 1 so that the unevenness 1 is not embedded. At this time, the thickness t in the width direction of the unevenness of the expansion layer 3 is set to such a thickness that the expansion layer 3 oxidizes and expands when an expansion step described later is performed, and thereby the unevenness 1 is embedded without a gap.

この膨張層３は、ポリシリコン、アモルファスシリコン又はシリサイドからなる膜であるのが好ましい。また、膨張層３としては上記以外にも、酸化雰囲気中で酸化されて膨張すると共に絶縁性をもつに至る性質をもつ全ての物質を採用することができる。   The expansion layer 3 is preferably a film made of polysilicon, amorphous silicon, or silicide. In addition to the above, the expansion layer 3 may be made of any substance that has the property of being expanded in an oxidizing atmosphere and having an insulating property.

上述したように、膨張層３がポリシリコンである場合、後述する膨張工程において、最終的には、膨張層は元の膜厚の２倍程度まで膨張する。したがって、膨張層３がポリシリコンである場合は、凹凸１の溝幅方向の膨張層３の膜厚ｔが、凹凸１の溝の最大幅Ｗの約４分の１以上となるように膨張層３を成膜すれば、後述する膨張工程において、凹凸１が隙間無く埋め込まれることになる。なお、膨張層３にポリシリコン以外の物質を適用する場合も、膨張工程の最終段階における膨張量を考慮して、酸化膨張により凹凸１が隙間無く埋め込まれるように、成膜の厚さを設定する。   As described above, when the expansion layer 3 is polysilicon, in the expansion step described later, the expansion layer finally expands to about twice the original film thickness. Therefore, when the expansion layer 3 is polysilicon, the expansion layer 3 has a thickness t of the expansion layer 3 in the groove width direction of the unevenness 1 that is at least about ¼ of the maximum width W of the groove of the unevenness 1. If the film 3 is formed, the unevenness 1 is embedded without a gap in the expansion step described later. Even when a material other than polysilicon is applied to the expansion layer 3, the film thickness is set so that the unevenness 1 is embedded without gaps by oxidative expansion in consideration of the expansion amount in the final stage of the expansion process. To do.

次に、上記の第１層及び第２層が形成された半導体基板１１に対して酸化雰囲気中で熱処理を行い、膨張流動層を膨張させる膨張工程を実施する。膨張工程では、第１及び第２の実施形態と同様に、酸化雰囲気において大気圧（約０．１ＭＰａ）以上の圧力条件下、及び４００℃〜８００℃の加熱条件下で熱処理を行うことが好ましい。この熱処理により、第２層として成膜した膨張層３は高圧酸化雰囲気により酸化され、膨張層３がポリシリコン層であるときは、酸化シリコンに変化し、ポリシリコンは酸化によって２倍程度の厚さまで膨張する。そして、膨張工程において膨張層３が膨張すると、凹凸１内で対向する膨張層３同士が自身の幅方向の膨張により互いに接触し、この結果、図１０（ａ）、（ｂ）に順に示すように、隙間無く凹凸１が埋め込まれる。なお、酸化シリコンに変化した膨張層３は、層間絶縁膜として機能する。   Next, the semiconductor substrate 11 on which the first layer and the second layer are formed is subjected to a heat treatment in an oxidizing atmosphere to perform an expansion process for expanding the expanded fluidized bed. In the expansion step, as in the first and second embodiments, it is preferable to perform heat treatment in an oxidizing atmosphere under a pressure condition of atmospheric pressure (about 0.1 MPa) or higher and a heating condition of 400 ° C. to 800 ° C. . By this heat treatment, the expanded layer 3 formed as the second layer is oxidized in a high-pressure oxidizing atmosphere, and when the expanded layer 3 is a polysilicon layer, it is changed to silicon oxide, and the polysilicon is about twice as thick by oxidation. It expands. And when the expansion layer 3 expand | swells in an expansion | swelling process, the expansion layers 3 which oppose in the unevenness | corrugation 1 mutually contact by expansion | swelling of the width direction, As a result, as shown to FIG. 10 (a), (b) in order. In addition, the unevenness 1 is embedded without a gap. The expanded layer 3 changed to silicon oxide functions as an interlayer insulating film.

このように、本発明の第３の実施形態によれば、半導体基板１１上の素子により形成された凹凸１の上に、酸化防止層２を形成し、その凹凸の表面に膨張層３を形成し、そしてこれらが形成された半導体基板１１を酸化雰囲気中で熱処理し、膨張層３を酸化させて膨張させ、その際に、第２成膜工程において、膨張工程における膨張層３の膨張によって凹凸１が埋め込まれる程度の厚さの膨張層３を成膜するので、膨張行程を実施したときに膨張層が酸化膨張し、これにより凹凸が隙間無く埋め込まれる。   Thus, according to the third embodiment of the present invention, the antioxidant layer 2 is formed on the unevenness 1 formed by the elements on the semiconductor substrate 11, and the expansion layer 3 is formed on the uneven surface. Then, the semiconductor substrate 11 on which these are formed is heat-treated in an oxidizing atmosphere, and the expansion layer 3 is oxidized and expanded. At that time, in the second film formation step, the expansion and contraction is caused by expansion of the expansion layer 3 Since the expansion layer 3 having a thickness enough to embed 1 is formed, the expansion layer oxidizes and expands when the expansion process is performed, so that the unevenness is embedded without a gap.

また、かかる方法では、凹凸１が埋め込まれないように、凹凸１の表面に膨張層３を形成するので、従来技術のように、凹凸１の埋め込み時にボイドや開気孔を生じることがそもそも無い。もちろん、凹凸１が埋め込まれた後の膨張層３には、ボイドや開気孔は存在しない。したがって、装置の歩留まりを向上させることができる。   Further, in this method, the expansion layer 3 is formed on the surface of the unevenness 1 so that the unevenness 1 is not embedded. Therefore, unlike the prior art, no voids or open pores are generated when the unevenness 1 is embedded. Of course, there are no voids or open pores in the expanded layer 3 after the irregularities 1 are embedded. Therefore, the yield of the apparatus can be improved.

また、膨張層を酸化膨張させて、それ自身で凹凸を埋め込んだ場合、第１及び第２の実施形態と同様に、熱処理の温度および時間は膨張層の膨張量に依存するため、同様に処理温度の低温化又は処理時間の短縮化を図ることができる。   Further, when the expansion layer is oxidatively expanded and the unevenness is embedded by itself, as in the first and second embodiments, the temperature and time of the heat treatment depend on the expansion amount of the expansion layer. The temperature can be lowered or the processing time can be shortened.

なお、本発明は上述した実施の形態に限定されず、本発明の要旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。   In addition, this invention is not limited to embodiment mentioned above, Of course, a various change can be added in the range which does not deviate from the summary of this invention.

本発明の第１の実施形態による半導体装置の製造方法を適用した半導体装置の断面形状を示す図である。It is a figure which shows the cross-sectional shape of the semiconductor device to which the semiconductor device manufacturing method by the 1st Embodiment of this invention is applied. ポリシリコン及び単結晶シリコンの酸化膜厚の処理時間依存性を示す図である。It is a figure which shows the processing time dependence of the oxide film thickness of a polysilicon and a single crystal silicon. 単結晶シリコンの酸化膜厚の処理温度依存性を示す図である。It is a figure which shows the process temperature dependence of the oxide film thickness of a single crystal silicon. 単結晶シリコンの酸化膜厚の処理圧力依存性を示す図である。It is a figure which shows the process pressure dependence of the oxide film thickness of a single crystal silicon. 本発明の第１の実施形態による半導体装置の製造方法により絶縁膜中のボイドを消滅させる様子を示す図である。It is a figure which shows a mode that the void in an insulating film is eliminated with the manufacturing method of the semiconductor device by the 1st Embodiment of this invention. 本発明の第２の実施形態による半導体装置の製造方法を適用した半導体装置の断面形状を示す図である。It is a figure which shows the cross-sectional shape of the semiconductor device to which the manufacturing method of the semiconductor device by the 2nd Embodiment of this invention is applied. 本発明の第２の実施形態による半導体装置の製造方法により膨張流動層中のボイドを消滅させる様子を示す図である。It is a figure which shows a mode that the void in an expansion | swelling fluidized bed is eliminated with the manufacturing method of the semiconductor device by the 2nd Embodiment of this invention. 本発明の第２の実施形態による半導体装置の製造方法により膨張流動層の開気孔を消滅させる様子を示す図である。It is a figure which shows a mode that the open pore of an expansion | swelling fluidized bed is extinguished with the manufacturing method of the semiconductor device by the 2nd Embodiment of this invention. 本発明の第３の実施形態による半導体装置の製造方法を説明する図である。It is a figure explaining the manufacturing method of the semiconductor device by the 3rd Embodiment of this invention. 半導体基板上に成膜された絶縁膜中のボイド及び開気孔を示す図である。It is a figure which shows the void and open pore in the insulating film formed into a film on the semiconductor substrate.

符号の説明Explanation of symbols

１ 凹凸（トレンチ）
２ 酸化防止層
３ 膨張層
４ 絶縁膜
５ ボイド（気泡）
６ 膨張流動層
７ 開気孔
８ ボイド
１１ 半導体基板 1 Unevenness (trench)
2 Antioxidation layer 3 Expansion layer 4 Insulating film 5 Void (bubble)
6 Expanded fluidized bed 7 Open pores 8 Void 11 Semiconductor substrate

Claims (8)

半導体基板上の素子により形成された凹凸の上に、該素子への水分の浸入を防止する酸化防止層を成膜する第１成膜工程と、
この酸化防止層の上に、酸化雰囲気中で熱処理することにより酸化して膨張し得る膨張層を成膜する第２成膜工程と、
この膨張層の上に、酸化雰囲気中で熱処理することにより流動化し得る絶縁膜を凹凸が埋め込まれるように成膜する第３成膜工程と、
酸化防止層、膨張層及び絶縁膜が成膜された前記半導体基板を酸化雰囲気中で熱処理し、絶縁膜を流動化させるとともに膨張層を酸化させて膨張させることにより、絶縁膜中に生じた気泡を消滅させる膨張工程とを含み、
前記膨張層は、アモルファスシリコン又はシリサイドからなる、ことを特徴とする半導体装置の製造方法。 A first film forming step of forming an anti-oxidation layer on the unevenness formed by the element on the semiconductor substrate to prevent moisture from entering the element;
A second film forming step of forming an expansion layer on the antioxidant layer, which can be oxidized and expanded by heat treatment in an oxidizing atmosphere;
A third film-forming step of forming an insulating film that can be fluidized by heat treatment in an oxidizing atmosphere on the expansion layer so that the unevenness is embedded ;
Bubbles generated in the insulating film by heat-treating the semiconductor substrate on which the antioxidant layer, the expanding layer and the insulating film are formed in an oxidizing atmosphere to fluidize the insulating film and oxidize and expand the expanding layer and a expansion step to eliminate the,
The method for manufacturing a semiconductor device, wherein the expansion layer is made of amorphous silicon or silicide. 半導体基板上の素子により形成された凹凸の上に、該素子への水分の浸入を防止する酸化防止層を成膜する第１成膜工程と、
この酸化防止層の上に、酸化雰囲気中で熱処理することにより酸化して膨張し得る膨張層を成膜する第２成膜工程と、
この膨張層の上に、酸化雰囲気中で熱処理することにより流動化し得る絶縁膜を凹凸が埋め込まれるように成膜する第３成膜工程と、
酸化防止層、膨張層及び絶縁膜が成膜された前記半導体基板を酸化雰囲気中で熱処理し、絶縁膜を流動化させるとともに膨張層を酸化させて膨張させることにより、絶縁膜中に生じた気泡を消滅させる膨張工程とを含み、
前記膨張層は、アルミニウムもしくはタンタル又はこれらの合金からなる、ことを特徴とする半導体装置の製造方法。 A first film forming step of forming an anti-oxidation layer on the unevenness formed by the element on the semiconductor substrate to prevent moisture from entering the element;
A second film forming step of forming an expansion layer on the antioxidant layer, which can be oxidized and expanded by heat treatment in an oxidizing atmosphere;
A third film-forming step of forming an insulating film that can be fluidized by heat treatment in an oxidizing atmosphere on the expansion layer so that the unevenness is embedded ;
Bubbles generated in the insulating film by heat-treating the semiconductor substrate on which the antioxidant layer, the expanding layer and the insulating film are formed in an oxidizing atmosphere to fluidize the insulating film and oxidize and expand the expanding layer and a expansion step to eliminate the,
The method for manufacturing a semiconductor device, wherein the expansion layer is made of aluminum, tantalum, or an alloy thereof. 前記絶縁膜は、リン、ヒ素、ボロン、フッ素及びハロゲン化物のうち少なくとも一種類を含有するシリコン酸化膜である、ことを特徴とする請求項１乃至２のいずれかに記載の半導体装置の製造方法。 3. The method of manufacturing a semiconductor device according to claim 1, wherein the insulating film is a silicon oxide film containing at least one of phosphorous, arsenic, boron, fluorine, and halide. . 半導体基板上の素子により形成された凹凸の上に、該素子への水分の浸入を防止する酸化防止層を成膜する第１成膜工程と、
この酸化防止層の上に、酸化雰囲気中で熱処理することにより酸化して膨張、流動化し得るとともに絶縁性をもつ膨張流動層を凹凸が埋め込まれるように成膜する第２成膜工程と、
酸化防止層及び膨張流動層が成膜された前記半導体基板を酸化雰囲気中で熱処理し、膨張流動層を酸化させて膨張させるとともに流動化させることにより、膨張流動層中に生じた気泡又は膨張流動層に生じた開気孔を消滅させる膨張工程とを含む、ことを特徴とする半導体装置の製造方法。 A first film forming step of forming an anti-oxidation layer on the unevenness formed by the element on the semiconductor substrate to prevent moisture from entering the element;
A second film-forming step of forming an inflated fluidized layer on the anti-oxidation layer so as to be embedded with irregularities while being oxidized and expanded and fluidized by heat treatment in an oxidizing atmosphere; and
The semiconductor substrate on which the antioxidant layer and the expanded fluidized layer are formed is heat-treated in an oxidizing atmosphere, and the expanded fluidized bed is oxidized and expanded and fluidized, thereby generating bubbles or expanded fluid in the expanded fluidized bed. A method of manufacturing a semiconductor device, comprising: an expansion step of eliminating open pores generated in the layer. 前記膨張流動層は、ボロン、リン及びフッ素のうち少なくとも一種類を含有するポリシリコン又はアモルファスシリコンからなる、ことを特徴とする請求項４に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 4 , wherein the expanded fluidized bed is made of polysilicon or amorphous silicon containing at least one of boron, phosphorus, and fluorine. 半導体基板上の素子により形成された凹凸の上に、該素子への水分の浸入を防止する酸化防止層を成膜する第１成膜工程と、
この酸化防止層が成膜された凹凸の表面に、該凹凸が埋め込まれないように、酸化雰囲気中で熱処理することにより酸化して膨張すると共に絶縁性をもつに至る膨張層を成膜する第２成膜工程と、
酸化防止層及び膨張層が成膜された前記半導体基板を酸化雰囲気中で熱処理し、膨張層を酸化させて膨張させる膨張工程と、を含み、
前記第２成膜工程において、前記膨張工程における膨張層の膨張によって前記凹凸が埋め込まれる程度の厚さの膨張層を成膜し、
前記膨張層は、アモルファスシリコン又はシリサイドからなる、ことを特徴とする半導体装置の製造方法。 A first film forming step of forming an anti-oxidation layer on the unevenness formed by the element on the semiconductor substrate to prevent moisture from entering the element;
In order to prevent the unevenness from being embedded in the surface of the unevenness on which the antioxidant layer is formed, a thermal expansion process is performed in an oxidizing atmosphere to oxidize and expand and to form an expanded layer that has insulation properties. 2 film forming steps;
An expansion step of heat-treating the semiconductor substrate on which the antioxidant layer and the expansion layer are formed in an oxidizing atmosphere to oxidize and expand the expansion layer, and
In the second film formation step, forming an expansion layer having a thickness to the extent that the irregularities are embedded by expansion of the expansion layer in the expansion step ,
The method for manufacturing a semiconductor device, wherein the expansion layer is made of amorphous silicon or silicide. 前記酸化防止層はシリコン窒化膜からなる、ことを特徴とする請求項１乃至６のいずれかに記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to any one of claims 1 to 6 wherein the antioxidant layer is formed of a silicon nitride film, it is characterized. 前記膨張工程における酸化雰囲気の圧力は大気圧以上であり、かつ、熱処理温度は４００℃乃至８００℃である、ことを特徴とする請求項１乃至７のいずれかに記載の半導体装置の製造方法 The pressure of the oxidizing atmosphere in the expansion step is not less than atmospheric pressure, and the heat treatment temperature is 400 ° C. to 800 ° C., a manufacturing method of a semiconductor device according to any one of claims 1 to 7, characterized in that
JP2005072449A 2004-03-16 2005-03-15 Manufacturing method of semiconductor device Expired - Fee Related JP4582452B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005072449A JP4582452B2 (en) 2004-03-16 2005-03-15 Manufacturing method of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004073675 2004-03-16
JP2005072449A JP4582452B2 (en) 2004-03-16 2005-03-15 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2005303276A JP2005303276A (en) 2005-10-27
JP4582452B2 true JP4582452B2 (en) 2010-11-17

Family

ID=35334369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005072449A Expired - Fee Related JP4582452B2 (en) 2004-03-16 2005-03-15 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4582452B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102043854B1 (en) * 2013-09-30 2019-11-12 엘지디스플레이 주식회사 Display device
SG11202006867QA (en) * 2018-01-24 2020-08-28 Applied Materials Inc Seam healing using high pressure anneal

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6347946A (en) * 1986-08-18 1988-02-29 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH03155635A (en) * 1989-11-14 1991-07-03 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH04241420A (en) * 1991-01-16 1992-08-28 Nec Corp Manufacture of semiconductor device
JPH10275805A (en) * 1997-03-31 1998-10-13 Nec Corp Manufacture of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6347946A (en) * 1986-08-18 1988-02-29 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH03155635A (en) * 1989-11-14 1991-07-03 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH04241420A (en) * 1991-01-16 1992-08-28 Nec Corp Manufacture of semiconductor device
JPH10275805A (en) * 1997-03-31 1998-10-13 Nec Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JP2005303276A (en) 2005-10-27

Similar Documents

Publication Publication Date Title
KR100923192B1 (en) Process for fabricating semiconductor device
US6511888B1 (en) Method of fabricating a semiconductor device using trench isolation method including hydrogen annealing step
JP2008305974A (en) Oxide film forming application composition and manufacturing method of semiconductor device using the same
JP2006140488A (en) Storage capacitor and method for manufacturing the same
JP2005005669A (en) Manufacturing method of semiconductor element
JP4582452B2 (en) Manufacturing method of semiconductor device
JP2000031264A (en) Semiconductor device and fabrication thereof
KR100505450B1 (en) Method for fabricating semiconductor device using damascene process
JPH11233621A (en) Semiconductor device and its manufacture
JPH11176936A (en) Method for burying insulation film in region having fine line width and high aspect ratio
JP3472738B2 (en) Circuit manufacturing method, semiconductor device
JP5613388B2 (en) Manufacturing method of semiconductor device
CN1244144C (en) Method for forming low dielectric constant dielectric layer and conductive interconnector structure
JP4125562B2 (en) Wiring formation method in semiconductor device manufacture
KR101082090B1 (en) Method for fabricating trench isolation in semiconductor device
JP2005158899A (en) Semiconductor memory device and its manufacturing method
KR100381964B1 (en) Method of formimg insulation layer and semiconductor device formed by using the same
JP3039350B2 (en) Method for manufacturing semiconductor device
KR100522760B1 (en) method for fabricating memory device having tungsten bitline
JP4967207B2 (en) Manufacturing method of semiconductor device
JP2001345322A (en) Method for manufacturing semiconductor device
JP2006080261A (en) Structure of semiconductor device and manufacturing method thereof
KR100465835B1 (en) Method for fabricating semiconductor device
KR100533646B1 (en) Method of fabricating PMD layer
JP2006216946A (en) Method for processing structured surface

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100806

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees