JP4580657B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4580657B2
JP4580657B2 JP2004022912A JP2004022912A JP4580657B2 JP 4580657 B2 JP4580657 B2 JP 4580657B2 JP 2004022912 A JP2004022912 A JP 2004022912A JP 2004022912 A JP2004022912 A JP 2004022912A JP 4580657 B2 JP4580657 B2 JP 4580657B2
Authority
JP
Japan
Prior art keywords
gate electrode
oxide film
layer
forming
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004022912A
Other languages
English (en)
Other versions
JP2005217245A (ja
Inventor
信昭 安武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004022912A priority Critical patent/JP4580657B2/ja
Priority to US11/044,630 priority patent/US7244988B2/en
Priority to CNB2005100067394A priority patent/CN100418234C/zh
Publication of JP2005217245A publication Critical patent/JP2005217245A/ja
Priority to US11/808,490 priority patent/US7602016B2/en
Priority to US11/808,457 priority patent/US7598568B2/en
Application granted granted Critical
Publication of JP4580657B2 publication Critical patent/JP4580657B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/2807—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being Si or Ge or C and their alloys except Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置およびその製造方法に係り、特にレイズド・ソース／ドレイン(raised S/D)構造を有するMISFET（絶縁ゲート型トランジスタ）の構造に関する。
半導体集積回路において、素子の高集積化に伴い、設計ルールも年々縮小してきている。MIS型の半導体集積回路においては、ゲート長の縮小に伴う短チャネル効果を抑制するため、拡散層深さを浅くすることが要求されている。同時に、拡散層深さを浅くすることによる拡散層抵抗の増大を防ぐ必要がある。これらの拡散層深さを浅く、かつ拡散層抵抗を低く保つために、ソース／ドレイン領域のみシリコン層をエピタキシャル成長させて持ち上げたレイズド・ソース／ドレイン構造と、シリコンと金属との化合物であるシリサイドを自己整合的に形成したサリサイド構造とを組み合わせることが有効である。
図１３（ａ）および（ｂ）は、従来のレイズド・ソース／ドレイン構造を有するMOSFET（ゲート酸化膜型トランジスタ）の微細なポリシリコンゲート電極を加工する時の様子を説明するために断面構造を模式的に示している。
シリコン基板130上にゲート酸化膜131を介して堆積されたポリシリコン上をハードマスク133で覆った状態でエッチング加工により微細なゲート長のゲート電極134を形成し、ゲート電極側面を酸化膜（例えばTEOS膜）135で覆い、LDD構造の浅い拡散層136を形成する。この後、SiN膜を堆積し、異方性エッチングによりゲート側壁絶縁膜137を形成し、LDD構造の深い拡散層138を形成する。上記異方性エッチング時に、ハードマスク133の形状が劣化し、ゲート電極134の肩部の上方付近でハードマスク133の欠落（肩落ち）あるいは薄膜化が生じ易い。さらに、ゲート側壁絶縁膜137の下部をエッチングにより除去するためにフッ酸化膜(DHF)処理を行う時、ゲート電極側面の酸化膜135が後退する。
この後、レイズド・ソース／ドレイン構造を形成するためにソース／ドレイン領域のみシリコン層130aをエピタキシャル成長させようとする時、図１３（ｂ）に示すように、ゲート電極134の肩部からハードマスク133の欠落部に向かってポリシリコン134aの成長が起り易く、成長したポリシリコン134aによつてゲート電極134とレイズド・ソース／ドレイン領域との間で短絡を引き起こすおそれがある。
なお、特許文献１には、エレベーテッド（レイズド）・ソース／ドレイン構造を有するMIS 型の半導体装置において、半導体基板から突出したゲート電極の側壁に複数の側壁層構造を配設することによって、基板から側壁層が離間して生じる間隙にエレベーテッド・ソース／ドレイン領域の少なくとも一部の領域が充填される構造が開示されている。
特開２００２−２３１９４２号公報
上記したように従来のレイズド・ソース／ドレイン構造を有するMOSFETは、ゲート電極の微細化に伴い、ゲート電極とソース／ドレイン領域との間で短絡を引き起こすおそれがあるという問題があった。
本発明は上記の問題点を解決すべくなされたもので、レイズド・ソース／ドレイン構造を有するMOSFETのゲート電極の微細化に伴ってゲート電極とソース／ドレイン領域との間で短絡を引き起こす問題を防止し得る半導体装置を提供することを目的とする。
本発明の半導体装置は、半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の上部側面には前記ゲート電極側から前記ゲート電極上部側面に接して前記ゲート電極の上面より上方へ延長する第１の窒化膜、酸化膜および第２の窒化膜の順に配置された三層構造を有し、前記ゲート電極の下部側面には前記ゲート電極側から前記ゲート電極に接する前記酸化膜および第２の窒化膜の順に配置された二層構造を有するゲート側壁絶縁膜と、前記半導体基板の表面に選択的に形成された不純物領域およびその表面から成長された不純物領域からなるレイズド・ソース／ドレイン領域とを具備する絶縁ゲート型トランジスタが形成されたことを特徴とする。
また、本発明の半導体装置の製造方法は、シリコン基板上にゲート酸化膜を介してポリシリコン・ゲルマニウム層、ポリシリコン層および第１の酸化膜を順次堆積する工程と、
前記第１の酸化膜をパターンニングし、前記第１の酸化膜のパターンをハードマスクとして異方性エッチングにより前記ポリシリコン層をエッチングする工程と、全面に第１の窒化膜を成膜し、異方性エッチングにより前記第１の窒化膜をエッチングして第１のゲート側壁を形成する工程と、前記第１の酸化膜のパターンおよび第１のゲート側壁をマスクとして選択エッチングを行って、前記ポリシリコン・ゲルマニウム層をエッチングすることにより、ポリシリコン・ゲルマニウム層が上層のポリシリコン層よりも細い形状を有するゲート電極を形成する工程と、前記シリコン基板の表面に選択的にソース／ドレイン領域の浅い拡散層を形成する工程と、全面に第２の酸化膜および第２の窒化膜を順次堆積した後、リソグラフィ法および異方性エッチングを用いて前記第２の窒化膜および第２の酸化膜をパターンニングすることにより、幅の太い形状を有する前記ゲート電極上部の側面には三重側壁が存在し、前記幅の太い形状を有する前記ゲート電極上部より細い幅を有する前記ゲート電極下部の側面には二重側壁が存在するゲート電極側壁を形成する工程と、選択エピタキシャル成長法により前記ソース／ドレイン領域上にシリコンを成長させてレイズド・ソース／ドレイン領域を形成する工程と、イオン注入法により前記シリコン基板の表面に前記ソース／ドレイン領域の深い拡散層を形成する工程と、前記ゲート電極上の前記第１の酸化膜を除去した後に、前記ゲート電極上および前記ソース／ドレイン領域上にシリサイド層を形成する工程と、前記ソース／ドレイン領域にコンタクトする配線を形成する工程とを具備することを特徴とする。
本発明の半導体装置およびその製造方法によれば、レイズド・ソース／ドレイン構造を有するMOSFETのゲート電極の微細化に伴ってゲート電極とソース／ドレイン領域との間で短絡を引き起こす問題を防止することができる。
＜第１の実施形態＞
図１乃至図８は、本発明の第１の実施形態に係るレイズド・ソース／ドレイン構造を有するMOSFETの製造工程を示す断面図である。
まず、図１に示すように、シリコン(Si)基板10上に浅い溝の素子分離領域(STI)11を形成し、基板上全面にゲート酸化膜12を形成した後、ポリシリコン・ゲルマニウム(poly-SiGe)層13、ポリシリコン(poly-Si)層14および第１の酸化膜（SiO2膜）15を順次堆積する。
次に、図２に示すように、リソグラフィ(Lithography)法および異方性エッチングを用いてSiO2膜15をパターンニングし、このSiO2膜15のパターンをハードマスクとして異方性エッチングにより前記ポリシリコン層14／ポリシリコン・ゲルマニウム層13の上部（ポリシリコン層14）のみをエッチングする。
次に、図３に示すように、第１の窒化膜(SiN膜)を10nm程度成膜し、異方性エッチングにより第１の窒化膜をエッチングして第１のゲート側壁16を形成する。続いて、前記SiO2膜15のパターンおよび第１のゲート側壁16をマスクとして選択エッチングを行うことにより、前記ポリシリコン層14／ポリシリコン・ゲルマニウム層13の下部（ポリシリコン・ゲルマニウム層13）をエッチングしてゲート電極20を形成する。このゲート電極20は、図４に示すように、ポリシリコン・ゲルマニウム層13が上層のポリシリコン層14よりも細い（つまり、ゲート電極20の下部の幅が上部の幅よりも細い）ノッチ形状を有する。次に、イオン注入を行い、シリコン(Si)基板10の表面に選択的にLDD（ライトリー・ドープト・ドレイン）構造の浅い拡散層（エクステンション領域；SDE）21aを形成する。
次に、図５に示すように、第２の酸化膜（例えばTEOS酸化膜）17および第２の窒化膜18を順次堆積した後、リソグラフィ法および異方性エッチングを用いて第２の窒化膜18およびTEOS酸化膜17をパターンニングし、ゲート電極側壁を形成する。これにより、ゲート電極20の側面には、上部のみ三重側壁（第１のゲート側壁16である第１の窒化膜、TEOS酸化膜17および第２の窒化膜18）が存在し、下部は二重側壁（TEOS酸化膜17および第２の窒化膜18）が存在する。
次に、図６に示すように、選択エピタキシャル成長法によりソース／ドレイン形成予定領域上にシリコンを成長（シリコン成長部を21bで示す）させ、イオン注入法によりシリコン基板の表面にLDD構造のソース／ドレイン領域の深い拡散層21cを形成することにより、レイズド・ソース／ドレイン領域を形成する。この時、ゲート電極20の上部が第１のゲート側壁16である第１の窒化膜で覆われ、ゲート電極20の肩部の露出が防止されているので、ゲート電極20の肩部からのポリシリコン成長が抑制される。
次に、ウェットエッチングによりゲート電極20上の第１の酸化膜15を除去した後に、図７に示すように、ゲート電極20上およびレイズド・ソース／ドレイン領域上にシリサイド層（例えばNiSi層）22を形成する。
この後、図８に示すように、通常の工程により、レイズド・ソース／ドレイン領域にコンタクトする配線を形成する。ここで、23は第３の窒化膜、24は層間絶縁膜、25はメタル配線プラグおよびメタル配線である。
上記したように第１の実施形態のレイズド・ソース／ドレイン構造を有するMOSFETによれば、以下に述べるような効果が得られる。
（１）ゲート電極20の上部のみに第１の窒化膜からなる側壁16を形成することによってゲート電極20の肩部の露出を防ぎ、レイズド・ソース／ドレイン領域の形成時にゲート電極20の肩部からのポリシリコン成長を抑制することができる。
（２）選択エッチングの可能なポリシリコン層14／ポリシリコン・ゲルマニウム層13の二層構造のゲート電極20を用いることにより、側壁16分に対応するゲート電極20の寸法の太りを吸収できるだけでなく、リソグラフィの限界寸法以下のゲート電極長を実現することができる。
（３）ゲート電極20のノッチ形状がソース・ドレイン・エクステンション領域を形成するためのイオン注入に対してオフセットを与える（オフセットスペーサーと同様の効果を有する）ので、短チャネル効果を改善することができる。
＜第２の実施形態＞
図９乃至図１０は、本発明の第２の実施形態に係るレイズド・ソース／ドレイン構造を有するMOSFETの製造工程を示す断面図である。
まず、図９に示すように、第１の実施形態と同様に、積層されたポリシリコン層14／ポリシリコン・ゲルマニウム層13上のSiO2膜15のパターニングまで実施し、SiO2膜15のパターンをマスクとしてポリシリコン層14の途中までエッチングする。
続いて、図１０に示すように、第１の窒化膜を10nm程度成膜し、異方性エッチングにより第１の窒化膜をエッチングして第１のゲート側壁１６を形成した後、SiO2膜15のパターンおよび第１のゲート側壁16をマスクとしてポリシリコン層14／ポリシリコン・ゲルマニウム層13をエッチングする。この時、選択エッチングを行うことにより、ポリシリコン・ゲルマニウム層13が上層のポリシリコン層14よりも細いノッチ形状を有するゲート電極20bが形成される。以降の工程は、第１の実施形態と同様である。
＜第３の実施形態＞
図１１乃至図１２は、本発明の第３の実施形態に係るレイズド・ソース／ドレイン構造を有するMOSFETの製造工程を示す断面図である。
まず、図１１に示すように、第１の実施形態と同様に、ポリシリコン層14／ポリシリコン・ゲルマニウム層13上のSiO2膜15のパターンニングまで実施し、SiO2膜15のパターンをマスクとしてポリシリコン・ゲルマニウム層13の途中までエッチングする。
続いて、図１２に示すように、第１の窒化膜を10nm程度成膜し、異方性エッチングにより第１の窒化膜をエッチングして第１のゲート側壁16を形成した後、SiO2膜15のパターンおよび第１のゲート側壁16をマスクとして積層されたポリシリコン層14／ポリシリコン・ゲルマニウム層13をエッチングする。この時、選択エッチングを行うことにより、ポリシリコン・ゲルマニウム層13のうちでゲート側壁がない下層部分がゲート側壁を有する上層部分よりも細いノッチ形状を有するゲート電極20aが形成される。以降の工程は、第１の実施形態と同様である。
本発明の第１の実施形態に係るレイズド・ソース／ドレイン構造を有するMOSFETの製造工程の一部を示す断面図。 図１の工程に続く工程を示す断面図。 図２の工程に続く工程を示す断面図。 図３の工程に続く工程を示す断面図。 図４の工程に続く工程を示す断面図。 図５の工程に続く工程を示す断面図。 図６の工程に続く工程を示す断面図。 図７の工程に続く工程を示す断面図。 本発明の第２の実施形態に係るレイズド・ソース／ドレイン構造を有するMOSFETの製造工程の一部を示す断面図。 図９の工程に続く工程を示す断面図。 本発明の第３の実施形態に係るレイズド・ソース／ドレイン構造を有するMOSFETの製造工程の一部を示す断面図。 図１１の工程に続く工程を示す断面図。 従来のレイズド・ソース／ドレイン構造を有するMOSFETの微細なポリシリコンゲート電極を加工する時の様子を説明するために構造を模式的に示す断面図。
符号の説明
10…シリコン基板、11…浅い溝の素子分離領域、12…ゲート酸化膜、13…ポリシリコン・ゲルマニウム層、14…ポリシリコン層、15…第１の酸化膜、16…第１のゲート側壁（第１の窒化膜）、17…第２の酸化膜、18…第２の窒化膜、20…ゲート電極、21…ソース／ドレイン領域、21a…ソース／ドレイン領域の浅い拡散層、21b…ソース／ドレイン領域のシリコン成長部、21ｃ…ソース／ドレイン領域の深い拡散層、22…シリサイド、23…層間絶縁膜、24…メタル配線プラグおよびメタル配線。

Claims (8)

  1. 半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、
    前記ゲート電極の上部側面には前記ゲート電極側から前記ゲート電極上部側面に接して前記ゲート電極の上面より上方へ延長する第１の窒化膜、酸化膜および第２の窒化膜の順に配置された三層構造を有し、前記ゲート電極の下部側面には前記ゲート電極側から前記ゲート電極に接する前記酸化膜および第２の窒化膜の順に配置された二層構造を有するゲート側壁絶縁膜と、
    前記半導体基板の表面に選択的に形成された不純物領域およびその表面から成長された不純物領域からなるレイズド・ソース／ドレイン領域
    とを具備する絶縁ゲート型トランジスタが形成されたことを特徴とする半導体装置。
  2. 前記レイズド・ソース／ドレイン領域は、表面にシリサイド層を有することを特徴とする請求項１記載の半導体装置。
  3. 前記ゲート電極は、ポリシリコン・ゲルマニウム層、ポリシリコン層およびシリサイド層からなる積層構造を有することを特徴とする請求項１または２記載の半導体装置。
  4. 前記ゲート電極は、前記下部の幅が前記上部の幅よりも細い形状を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記レイズド・ソース／ドレイン領域は、不純物濃度が薄い領域と不純物濃度が濃い領域とからなるLDD構造を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. シリコン基板上にゲート酸化膜を介してポリシリコン・ゲルマニウム層、ポリシリコン層および第１の酸化膜を順次堆積する工程と、
    前記第１の酸化膜をパターンニングし、前記第１の酸化膜のパターンをハードマスクとして異方性エッチングにより前記ポリシリコン層をエッチングする工程と、
    全面に第１の窒化膜を成膜し、異方性エッチングにより前記第１の窒化膜をエッチングして第１のゲート側壁を形成する工程と、
    前記第１の酸化膜のパターンおよび第１のゲート側壁をマスクとして選択エッチングを行って、前記ポリシリコン・ゲルマニウム層をエッチングすることにより、ポリシリコン・ゲルマニウム層が上層のポリシリコン層よりも細い形状を有するゲート電極を形成する工程と、
    前記シリコン基板の表面に選択的にソース／ドレイン領域の浅い拡散層を形成する工程と、
    全面に第２の酸化膜および第２の窒化膜を順次堆積した後、リソグラフィ法および異方性エッチングを用いて前記第２の窒化膜および第２の酸化膜をパターンニングすることにより、幅の太い形状を有する前記ゲート電極上部の側面には三重側壁が存在し、前記幅の太い形状を有する前記ゲート電極上部より細い幅を有する前記ゲート電極下部の側面には二重側壁が存在するゲート電極側壁を形成する工程と、
    選択エピタキシャル成長法により前記ソース／ドレイン領域上にシリコンを成長させてレイズド・ソース／ドレイン領域を形成する工程と、
    イオン注入法により前記シリコン基板の表面に前記ソース／ドレイン領域の深い拡散層を形成する工程と、
    前記ゲート電極上の前記第１の酸化膜を除去した後に、前記ゲート電極上および前記ソース／ドレイン領域上にシリサイド層を形成する工程と、
    前記ソース／ドレイン領域にコンタクトする配線を形成する工程
    とを具備することを特徴とする半導体装置の製造方法。
  7. シリコン基板上にゲート酸化膜を介してポリシリコン・ゲルマニウム層、ポリシリコン層および第１の酸化膜を順次堆積する工程と、
    前記第１の酸化膜をパターンニングし、前記第１の酸化膜のパターンをハードマスクとして異方性エッチングにより前記ポリシリコン層を深さ方向の途中までエッチングする工程と、
    全面に第１の窒化膜を成膜し、異方性エッチングにより前記第１の窒化膜をエッチングして第１のゲート側壁を形成する工程と、
    前記第１の酸化膜のパターンおよび第１のゲート側壁をマスクとして選択エッチングを行って、前記ポリシリコン層および前記ポリシリコン・ゲルマニウム層をエッチングすることにより、ポリシリコン・ゲルマニウム層が上層のポリシリコン層よりも細い形状を有するゲート電極を形成する工程と、
    前記シリコン基板の表面に選択的にソース／ドレイン領域の浅い拡散層を形成する工程と、
    全面に第２の酸化膜および第２の窒化膜を順次堆積した後、リソグラフィ法および異方性エッチングを用いて前記第２の窒化膜および第２の酸化膜をパターンニングすることにより、幅の太い形状を有する前記ゲート電極上部の側面には三重側壁および二重側壁が存在し、前記幅の太い形状を有する前記ゲート電極上部より細い幅を有する前記ゲート電極下部の側面には二重側壁が存在するゲート電極側壁を形成する工程と、
    選択エピタキシャル成長法により前記ソース／ドレイン領域上にシリコンを成長させてレイズド・ソース／ドレイン領域を形成する工程と、
    イオン注入法により前記シリコン基板の表面に前記ソース／ドレイン領域の深い拡散層を形成する工程と、
    前記ゲート電極上の前記第１の酸化膜を除去した後に、前記ゲート電極上および前記ソース／ドレイン領域上にシリサイド層を形成する工程と、
    前記ソース／ドレイン領域にコンタクトする配線を形成する工程
    とを具備することを特徴とする半導体装置の製造方法。
  8. シリコン基板上にゲート酸化膜を介してポリシリコン・ゲルマニウム層、ポリシリコン層および第１の酸化膜を順次堆積する工程と、
    前記第１の酸化膜をパターンニングし、前記第１の酸化膜のパターンをハードマスクとして異方性エッチングにより前記ポリシリコン層をエッチングするとともに前記ポリシリコン・ゲルマニウム層を深さ方向の途中までエッチングする工程と、
    全面に第１の窒化膜を成膜し、異方性エッチングにより前記第１の窒化膜をエッチングして第１のゲート側壁を形成する工程と、
    前記第１の酸化膜のパターンおよび第１のゲート側壁をマスクとして選択エッチングを行って、前記ポリシリコン・ゲルマニウム層をエッチングすることにより、ポリシリコン・ゲルマニウム層の一部が上層のポリシリコン層よりも細い形状を有するゲート電極を形成する工程と、
    前記シリコン基板の表面に選択的にソース／ドレイン領域の浅い拡散層を形成する工程と、
    全面に第２の酸化膜および第２の窒化膜を順次堆積した後、リソグラフィ法および異方性エッチングを用いて前記第２の窒化膜および第２の酸化膜をパターンニングすることにより、幅の太い形状を有する前記ゲート電極上部の側面には三重側壁が存在し、前記ゲート電極上部と同じ幅の形状を有する前記ゲート電極下部の側面には三重側壁および前記ゲート電極上部より細い幅を有する前記ゲート電極下部の側面には二重側壁が存在するゲート電極側壁を形成する工程と、
    選択エピタキシャル成長法により前記ソース／ドレイン領域上にシリコンを成長させてレイズド・ソース／ドレイン領域を形成する工程と、
    イオン注入法により前記シリコン基板の表面に前記ソース／ドレイン領域の深い拡散層を形成する工程と、
    前記ゲート電極上の前記第１の酸化膜を除去した後に、前記ゲート電極上および前記ソース／ドレイン領域上にシリサイド層を形成する工程と、
    前記ソース／ドレイン領域にコンタクトする配線を形成する工程
    とを具備することを特徴とする半導体装置の製造方法。
JP2004022912A 2004-01-30 2004-01-30 半導体装置およびその製造方法 Expired - Fee Related JP4580657B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004022912A JP4580657B2 (ja) 2004-01-30 2004-01-30 半導体装置およびその製造方法
US11/044,630 US7244988B2 (en) 2004-01-30 2005-01-28 Semiconductor apparatus and method of manufacturing the same
CNB2005100067394A CN100418234C (zh) 2004-01-30 2005-01-31 半导体器件及其制造方法
US11/808,490 US7602016B2 (en) 2004-01-30 2007-06-11 Semiconductor apparatus and method of manufacturing the same
US11/808,457 US7598568B2 (en) 2004-01-30 2007-06-11 Semiconductor apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004022912A JP4580657B2 (ja) 2004-01-30 2004-01-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005217245A JP2005217245A (ja) 2005-08-11
JP4580657B2 true JP4580657B2 (ja) 2010-11-17

Family

ID=34805684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004022912A Expired - Fee Related JP4580657B2 (ja) 2004-01-30 2004-01-30 半導体装置およびその製造方法

Country Status (3)

Country Link
US (3) US7244988B2 (ja)
JP (1) JP4580657B2 (ja)
CN (1) CN100418234C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745296B2 (en) * 2005-06-08 2010-06-29 Globalfoundries Inc. Raised source and drain process with disposable spacers
US7605045B2 (en) * 2006-07-13 2009-10-20 Advanced Micro Devices, Inc. Field effect transistors and methods for fabricating the same
JP2008171999A (ja) * 2007-01-11 2008-07-24 Toshiba Corp 半導体装置およびその製造方法
US7880241B2 (en) * 2007-02-23 2011-02-01 International Business Machines Corporation Low-temperature electrically activated gate electrode and method of fabricating same
KR20110042614A (ko) * 2009-10-19 2011-04-27 삼성전자주식회사 반도체 소자 및 그 형성방법
US9048254B2 (en) * 2009-12-02 2015-06-02 United Microelectronics Corp. Semiconductor structure having a metal gate with side wall spacers
KR20160148795A (ko) * 2015-06-16 2016-12-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR20220158340A (ko) * 2021-05-24 2022-12-01 삼성전자주식회사 게이트 구조체를 갖는 반도체 소자들 및 그 형성 방법
FR3138965A1 (fr) * 2022-08-19 2024-02-23 Stmicroelectronics (Crolles 2) Sas Transistor MOSFET

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226964A (ja) * 1985-04-01 1986-10-08 Hitachi Ltd Ｍｏｓ電界効果トランジスタおよびその製造方法
JPS6344770A (ja) * 1986-08-12 1988-02-25 Mitsubishi Electric Corp 電界効果型トランジスタの製造方法
JP2000269550A (ja) * 1999-03-17 2000-09-29 Mitsubishi Materials Corp Ｃａ２Ｓｉからなる発光または受光材料およびこれらを用いた素子
JP2002329861A (ja) * 2001-05-01 2002-11-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003031707A (ja) * 2001-06-29 2003-01-31 Hynix Semiconductor Inc 不揮発性メモリセルの製造方法
JP2003179227A (ja) * 2001-10-04 2003-06-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2003249657A (ja) * 2002-02-22 2003-09-05 Sony Corp 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274555B1 (ko) * 1991-06-26 2000-12-15 윌리엄 비. 켐플러 절연 게이트 전계 효과 트랜지스터 구조물 및 이의 제조 방법
US6284613B1 (en) * 1999-11-05 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Method for forming a T-gate for better salicidation
JP4056195B2 (ja) * 2000-03-30 2008-03-05 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4447128B2 (ja) * 2000-07-12 2010-04-07 富士通マイクロエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
JP3725465B2 (ja) 2000-11-28 2005-12-14 株式会社東芝 半導体装置及びその製造方法
US6596599B1 (en) * 2001-07-16 2003-07-22 Taiwan Semiconductor Manufacturing Company Gate stack for high performance sub-micron CMOS devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61226964A (ja) * 1985-04-01 1986-10-08 Hitachi Ltd Ｍｏｓ電界効果トランジスタおよびその製造方法
JPS6344770A (ja) * 1986-08-12 1988-02-25 Mitsubishi Electric Corp 電界効果型トランジスタの製造方法
JP2000269550A (ja) * 1999-03-17 2000-09-29 Mitsubishi Materials Corp Ｃａ２Ｓｉからなる発光または受光材料およびこれらを用いた素子
JP2002329861A (ja) * 2001-05-01 2002-11-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003031707A (ja) * 2001-06-29 2003-01-31 Hynix Semiconductor Inc 不揮発性メモリセルの製造方法
JP2003179227A (ja) * 2001-10-04 2003-06-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2003249657A (ja) * 2002-02-22 2003-09-05 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US7598568B2 (en) 2009-10-06
CN100418234C (zh) 2008-09-10
US7602016B2 (en) 2009-10-13
CN1649173A (zh) 2005-08-03
US20070241397A1 (en) 2007-10-18
US20070241396A1 (en) 2007-10-18
US20050170597A1 (en) 2005-08-04
JP2005217245A (ja) 2005-08-11
US7244988B2 (en) 2007-07-17

Similar Documents

Publication Publication Date Title
US7719043B2 (en) Semiconductor device with fin-type field effect transistor and manufacturing method thereof.
JP4667736B2 (ja) 多重チャンネルを有するモストランジスターの製造方法
JP4744812B2 (ja) 上昇されたソース／ドレーン構造を有するｍｏｓトランジスタ及びこの製造方法
US7598568B2 (en) Semiconductor apparatus and method of manufacturing the same
JP2009111200A (ja) 半導体装置及びその製造方法
JP2007027738A (ja) 半導体装置及びその製作方法
JP2005116633A (ja) 半導体装置及びその製造方法
EP3288069A1 (en) Semiconductor device and fabrication method thereof
KR100414735B1 (ko) 반도체소자 및 그 형성 방법
JP2007027348A (ja) 半導体装置及びその製造方法
JP2007103456A (ja) 半導体装置及びその製造方法
JP2007088138A (ja) 半導体装置の製造方法
JP2007317796A (ja) 半導体装置および半導体装置の製造方法
KR100654360B1 (ko) 반도체 집적 회로 장치와 그 제조 방법
US11195934B2 (en) Structure and method for bi-layer self-aligned contact
KR20080006268A (ko) 터널링 전계 효과 트랜지스터의 제조 방법
KR100625394B1 (ko) 반도체 소자의 제조 방법
KR100982959B1 (ko) 반도체 소자의 제조 방법
KR100911986B1 (ko) 반도체 소자의 제조 방법
JP2009212364A (ja) 半導体装置およびその製造方法
KR100774794B1 (ko) Ｍｏｓ 트랜지스터의 구조 및 제조방법
JP2006253300A (ja) 半導体装置およびその製造方法
JP2007019206A (ja) 半導体装置及びその製造方法
KR100247811B1 (ko) 반도체장치의 제조방법
JP2005079290A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees