JP4575288B2 - 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム - Google Patents
記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム Download PDFInfo
- Publication number
- JP4575288B2 JP4575288B2 JP2005350819A JP2005350819A JP4575288B2 JP 4575288 B2 JP4575288 B2 JP 4575288B2 JP 2005350819 A JP2005350819 A JP 2005350819A JP 2005350819 A JP2005350819 A JP 2005350819A JP 4575288 B2 JP4575288 B2 JP 4575288B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- bit
- threshold
- information
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
第1の実施の形態にかかる記憶媒体再生装置は、読出した2ビットの情報の誤りをビットごとに検出し、誤りが検出された場合に、メモリ素子に記憶された符号を判定するための閾値を変更して再度情報を読み出すものである。
第1の実施の形態では、正負の電荷を蓄積することのできるメモリ素子を用い、閾値の1つを“0”に固定することにより、読み出し時に誤りが検出されたときの正常な閾値の判別処理を高速化していた。正負のうち一方の電荷のみを蓄積することのできるメモリ素子であっても、閾値の1つを固定にすることができれば、同様の効果を得ることができる。
101 誤り検出符号生成部
102 誤り訂正符号生成部
103a、103b、103c、103d、103e 書込み制御部
104a、104b、104c、104d、104e 比較部
105 誤り訂正部
106 誤り検出部
107 閾値生成部
110 記憶部
110a 情報記憶部
110b B0誤り検出符号記憶部
110c B1誤り検出符号記憶部
110d B0誤り訂正符号記憶部
110e B1誤り訂正符号記憶部
401 閾値生成制御部
402 レジスタ
403 ROM
404 D/Aコンバータ
Claims (6)
- 最小および最大の値のいずれか一方を固定値0とした3つの閾値に対する電荷量の大小で定まる4つの範囲に対し隣接する符号間のハミング距離が1となるように関連付けられた2ビットの符号を表すために、前記4つの範囲の各々に対応した電荷量の電荷をそれぞれが蓄積可能である複数の記憶素子によって構成される記憶手段であって、複数の記憶素子のうち2以上の記憶素子に情報を記憶し、複数の記憶素子のうち前記情報が記憶された記憶素子以外の記憶素子に、前記情報が記憶された複数の記憶素子のそれぞれが表す2ビットの符号から右ビットを取り出した第1ビット群に誤りが存在するか否かを検出する右ビット誤り検出符号を記憶し、複数の記憶素子のうち前記情報および前記右ビット誤り検出符号が記憶された記憶素子以外の記憶素子に、前記情報が記憶された複数の記憶素子のそれぞれが表す2ビットの符号から左ビットを取り出した第2ビット群に誤りが存在するか否かを検出する左ビット誤り検出符号を記憶する記憶手段と、
前記記憶素子から、前記3つの閾値を用いて、各記憶素子が保持する電荷量により各2ビットの符号を読み出す読出手段と、
前記読出手段にて前記情報が記憶された記憶素子から読み出された各2ビットの符号の前記第1ビット群および前記第2ビット群のそれぞれに対して、前記情報が記憶された記憶素子以外の記憶素子から読み出された前記右ビット誤り検出符号および前記左ビット誤り検出符号により、誤りが存在するか否かを検出する誤り検出手段と、
前記誤り検出手段によって、前記第1ビット群および前記第2ビット群の少なくとも一方に誤りが検出された場合に、誤りが検出されたビット群に対応する閾値であって固定値0以外の閾値を異なる値に変更する閾値変更手段と、
を備えたことを特徴とする記憶媒体再生装置。 - 前記閾値変更手段は、前記3つの閾値のうちの最小の値が固定値0の場合は、固定値0以外の閾値のうち値が小さい閾値が、誤りが存在するビットに対応する閾値であれば、固定値0以外の閾値のうち値が小さい閾値を、固定値0と固定値0以外の閾値のうち値が大きい閾値との間の異なる値に変更し、又、固定値0以外の閾値のうち値が大きい閾値が、誤りが存在するビットに対応する閾値であれば、固定値0以外の閾値のうち値が大きい閾値を、固定値0以外の閾値のうち値が小さい閾値と前記記憶素子に蓄積可能な電荷量の最大値との間の異なる値に変更し、前記3つの閾値のうちの最大の値が固定値0の場合は、固定値0以外の閾値のうち値が小さい閾値が、誤りが存在するビットに対応する閾値であれば、固定値0以外の閾値のうち値が小さい閾値を、前記記憶素子に蓄積可能な電荷量の最小値と固定値0以外の閾値のうち値が大きい閾値との間の異なる値に変更し、又、固定値0以外の閾値のうち値が大きい閾値が、誤りが存在するビットに対応する閾値であれば、固定値0以外の閾値のうち値が大きい閾値を、固定値0以外の閾値のうち値が小さい閾値と固定値0との間の異なる値に変更することを特徴とする請求項1に記載の記憶媒体再生装置。
- 前記閾値変更手段は、誤りが存在するビットに対応する閾値であって固定値0以外の閾値を、前記読出手段が符号を読み出す際に用いた値の絶対値より小さい絶対値を有する値に変更することを特徴とする請求項1に記載の記憶媒体再生装置。
- 前記閾値変更手段は、誤りが存在するビットに対応する閾値であって固定値0以外の閾値を、前記読出手段が符号を読み出す際に用いた値の絶対値より小さい絶対値を有する値であって、前記電荷の放電特性に応じて算出した値に変更することを特徴とする請求項3に記載の記憶媒体再生装置。
- 最小および最大の値のいずれか一方を固定値0とした3つの閾値に対する電荷量の大小で定まる4つの範囲に対し隣接する符号間のハミング距離が1となるように関連付けられた2ビットの符号を表すために、前記4つの範囲の各々に対応した電荷量の電荷をそれぞれが蓄積可能である複数の記憶素子によって構成される記憶手段であって、複数の記憶素子のうち2以上の記憶素子に情報を記憶し、複数の記憶素子のうち前記情報が記憶された記憶素子以外の記憶素子に、前記情報が記憶された複数の記憶素子のそれぞれが表す2ビットの符号から右ビットを取り出した第1ビット群に誤りが存在するか否かを検出する右ビット誤り検出符号を記憶し、複数の記憶素子のうち前記情報および前記右ビット誤り検出符号が記憶された記憶素子以外の記憶素子に、前記情報が記憶された複数の記憶素子のそれぞれが表す2ビットの符号から左ビットを取り出した第2ビット群に誤りが存在するか否かを検出する左ビット誤り検出符号を記憶する記憶手段から、前記3つの閾値を用いて、各記憶素子が保持する電荷量により各2ビットの符号を読み出す読出ステップと、
前記読出ステップにて前記情報が記憶された記憶素子から読み出された各2ビットの符号の前記第1ビット群および前記第2ビット群のそれぞれに対して、前記情報が記憶された記憶素子以外の記憶素子から読み出された前記右ビット誤り検出符号および前記左ビット誤り検出符号により、誤りが存在するか否かを検出する誤り検出ステップと、
前記誤り検出ステップによって、前記第1ビット群および前記第2ビット群の少なくとも一方に誤りが検出された場合に、誤りが検出されたビット群に対応する閾値であって固定値0以外の閾値を異なる値に変更する閾値変更ステップと、
を含むことを特徴とする記憶媒体再生方法。 - 最小および最大の値のいずれか一方を固定値0とした3つの閾値に対する電荷量の大小で定まる4つの範囲に対し隣接する符号間のハミング距離が1となるように関連付けられた2ビットの符号を表すために、前記4つの範囲の各々に対応した電荷量の電荷をそれぞれが蓄積可能である複数の記憶素子によって構成される記憶手段であって、複数の記憶素子のうち2以上の記憶素子に情報を記憶し、複数の記憶素子のうち前記情報が記憶された記憶素子以外の記憶素子に、前記情報が記憶された複数の記憶素子のそれぞれが表す2ビットの符号から右ビットを取り出した第1ビット群に誤りが存在するか否かを検出する右ビット誤り検出符号を記憶し、複数の記憶素子のうち前記情報および前記右ビット誤り検出符号が記憶された記憶素子以外の記憶素子に、前記情報が記憶された複数の記憶素子のそれぞれが表す2ビットの符号から左ビットを取り出した第2ビット群に誤りが存在するか否かを検出する左ビット誤り検出符号を記憶する記憶手段から、前記3つの閾値を用いて、各記憶素子が保持する電荷量により各2ビットの符号を読み出す読出手順と、
前記読出手順にて前記情報が記憶された記憶素子から読み出された各2ビットの符号の前記第1ビット群および前記第2ビット群のそれぞれに対して、前記情報が記憶された記憶素子以外の記憶素子から読み出された前記右ビット誤り検出符号および前記左ビット誤り検出符号により、誤りが存在するか否かを検出する誤り検出手順と、
前記誤り検出手順によって、前記第1ビット群および前記第2ビット群の少なくとも一方に誤りが検出された場合に、誤りが検出されたビット群に対応する閾値であって固定値0以外の閾値を異なる値に変更する閾値変更手順と、
をコンピュータに実行させるための記憶媒体再生プログラム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005350819A JP4575288B2 (ja) | 2005-12-05 | 2005-12-05 | 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
US11/468,621 US7590919B2 (en) | 2005-12-05 | 2006-08-30 | Apparatus, method and computer program product for reading information stored in storage medium, and storage medium for storing information based on charge amount |
CN200610142989A CN100576346C (zh) | 2005-12-05 | 2006-10-26 | 信息读取装置和方法、和相关存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005350819A JP4575288B2 (ja) | 2005-12-05 | 2005-12-05 | 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009278003A Division JP2010055745A (ja) | 2009-12-07 | 2009-12-07 | 記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007157239A JP2007157239A (ja) | 2007-06-21 |
JP4575288B2 true JP4575288B2 (ja) | 2010-11-04 |
Family
ID=38120190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005350819A Active JP4575288B2 (ja) | 2005-12-05 | 2005-12-05 | 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7590919B2 (ja) |
JP (1) | JP4575288B2 (ja) |
CN (1) | CN100576346C (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9711240B2 (en) | 2015-01-08 | 2017-07-18 | Kabushiki Kaisha Toshiba | Memory system |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4660353B2 (ja) * | 2005-11-01 | 2011-03-30 | 株式会社東芝 | 記憶媒体再生装置 |
JP4575288B2 (ja) | 2005-12-05 | 2010-11-04 | 株式会社東芝 | 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
US7653846B2 (en) * | 2006-12-28 | 2010-01-26 | Intel Corporation | Memory cell bit valve loss detection and restoration |
WO2008084489A1 (en) * | 2007-01-08 | 2008-07-17 | Ashok Vishwanath Sathe | System of actuation of drive coupling to engage and disengage the drive to rotary tool holders |
JP2008217857A (ja) * | 2007-02-28 | 2008-09-18 | Toshiba Corp | メモリコントローラ及び半導体装置 |
US7966547B2 (en) * | 2007-07-02 | 2011-06-21 | International Business Machines Corporation | Multi-bit error correction scheme in multi-level memory storage system |
JP4564520B2 (ja) | 2007-08-31 | 2010-10-20 | 株式会社東芝 | 半導体記憶装置およびその制御方法 |
KR101425958B1 (ko) * | 2007-09-06 | 2014-08-04 | 삼성전자주식회사 | 멀티-비트 데이터를 저장하는 메모리 시스템 및 그것의읽기 방법 |
JP4538034B2 (ja) * | 2007-09-26 | 2010-09-08 | 株式会社東芝 | 半導体記憶装置、及びその制御方法 |
US8139412B2 (en) * | 2007-10-31 | 2012-03-20 | Agere Systems Inc. | Systematic error correction for multi-level flash memory |
CN101632068B (zh) * | 2007-12-28 | 2015-01-14 | 株式会社东芝 | 半导体存储装置 |
JP4461170B2 (ja) | 2007-12-28 | 2010-05-12 | 株式会社東芝 | メモリシステム |
KR101515122B1 (ko) * | 2008-02-15 | 2015-04-27 | 삼성전자주식회사 | 저장된 데이터의 오류에 기반하여 기준 전압을 제어하는 방법과 메모리 데이터 검출 장치 |
JP4489127B2 (ja) | 2008-02-29 | 2010-06-23 | 株式会社東芝 | 半導体記憶装置 |
JP4439569B2 (ja) * | 2008-04-24 | 2010-03-24 | 株式会社東芝 | メモリシステム |
JP2010009548A (ja) * | 2008-06-30 | 2010-01-14 | Toshiba Corp | 記憶装置、制御装置、記憶システム、および記憶方法 |
JP2010015195A (ja) * | 2008-06-30 | 2010-01-21 | Toshiba Corp | 記憶制御装置及び記憶制御方法 |
JP2010015197A (ja) | 2008-06-30 | 2010-01-21 | Toshiba Corp | ストレージ制御装置、データ復元装置およびストレージシステム |
JP5242264B2 (ja) * | 2008-07-07 | 2013-07-24 | 株式会社東芝 | データ制御装置、ストレージシステムおよびプログラム |
US8291297B2 (en) * | 2008-12-18 | 2012-10-16 | Intel Corporation | Data error recovery in non-volatile memory |
JP4551958B2 (ja) * | 2008-12-22 | 2010-09-29 | 株式会社東芝 | 半導体記憶装置および半導体記憶装置の制御方法 |
JP5268710B2 (ja) * | 2009-02-27 | 2013-08-21 | 株式会社東芝 | 半導体記憶装置 |
US8458416B2 (en) * | 2009-09-08 | 2013-06-04 | Lsi Corporation | Systems and methods for selecting bit per cell density of a memory cell based on data typing |
JP5039193B2 (ja) | 2010-09-22 | 2012-10-03 | 株式会社東芝 | 半導体記憶装置および制御方法 |
US8898535B2 (en) * | 2010-12-03 | 2014-11-25 | Infineon Technologies Ag | Apparatus and method for detecting an error within a coded binary word |
JP5740296B2 (ja) | 2011-12-16 | 2015-06-24 | 株式会社東芝 | 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム |
US9189313B2 (en) | 2012-08-27 | 2015-11-17 | Kabushiki Kaisha Toshiba | Memory system having NAND-type flash memory and memory controller with shift read controller and threshold voltage comparison module |
US9189322B2 (en) | 2012-08-31 | 2015-11-17 | Kabushiki Kaisha Toshiba | Memory system |
KR102143517B1 (ko) | 2013-02-26 | 2020-08-12 | 삼성전자 주식회사 | 에러 정정회로를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 동작방법 |
US9530523B2 (en) * | 2014-06-25 | 2016-12-27 | Intel Corporation | Thermal disturb as heater in cross-point memory |
US9607703B2 (en) | 2014-09-08 | 2017-03-28 | Kabushiki Kaisha Toshiba | Memory system |
CN105182909B (zh) * | 2015-10-10 | 2017-11-10 | 东北林业大学 | 用于连续平压群集控制***的误差识别方法和装置 |
US10679718B2 (en) * | 2017-10-04 | 2020-06-09 | Western Digital Technologies, Inc. | Error reducing matrix generation |
CN113571115A (zh) * | 2021-06-30 | 2021-10-29 | 长江存储科技有限责任公司 | 对存储器进行编程的方法及存储器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332096A (ja) * | 2000-05-16 | 2001-11-30 | Hitachi Ltd | 不揮発性半導体メモリおよび不揮発性半導体メモリを用いた記録再生装置 |
JP2002324400A (ja) * | 2001-02-20 | 2002-11-08 | Toshiba Corp | 半導体記憶装置のデータ書き込み方法及び半導体記憶装置 |
WO2004070731A1 (en) * | 2003-01-28 | 2004-08-19 | Sandisk Corporation | Non-volatile semiconductor memory with large erase blocks storing cycle counts |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0210574A (ja) * | 1988-06-28 | 1990-01-16 | Matsushita Electric Ind Co Ltd | 復調回路 |
US5459742A (en) * | 1992-06-11 | 1995-10-17 | Quantum Corporation | Solid state disk memory using storage devices with defects |
US5602857A (en) * | 1993-09-21 | 1997-02-11 | Cirrus Logic, Inc. | Error correction method and apparatus |
JP4160139B2 (ja) * | 1997-12-12 | 2008-10-01 | オリンパス株式会社 | 情報記録再生装置 |
JP3923685B2 (ja) * | 1999-09-13 | 2007-06-06 | 富士通株式会社 | 復号方法および復号装置 |
JP2002056671A (ja) * | 2000-08-14 | 2002-02-22 | Hitachi Ltd | ダイナミック型ramのデータ保持方法と半導体集積回路装置 |
US6799291B1 (en) * | 2000-11-20 | 2004-09-28 | International Business Machines Corporation | Method and system for detecting a hard failure in a memory array |
JP4041445B2 (ja) * | 2003-09-19 | 2008-01-30 | ソニー・エリクソン・モバイルコミュニケーションズ株式会社 | 復号装置、通信装置および復号方法 |
US7363553B2 (en) * | 2003-10-24 | 2008-04-22 | Tyco Telecommunications (Us) Inc. | System and method for adjusting soft decision thresholds in a soft-decision error correction system |
US7716413B2 (en) * | 2004-02-15 | 2010-05-11 | Sandisk Il Ltd. | Method of making a multi-bit-cell flash memory |
KR100716972B1 (ko) * | 2004-02-19 | 2007-05-10 | 삼성전자주식회사 | 기록/재생 방법 |
US7308525B2 (en) * | 2005-01-10 | 2007-12-11 | Sandisk Il Ltd. | Method of managing a multi-bit cell flash memory with improved reliablility and performance |
JP4660353B2 (ja) * | 2005-11-01 | 2011-03-30 | 株式会社東芝 | 記憶媒体再生装置 |
JP4575288B2 (ja) | 2005-12-05 | 2010-11-04 | 株式会社東芝 | 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム |
-
2005
- 2005-12-05 JP JP2005350819A patent/JP4575288B2/ja active Active
-
2006
- 2006-08-30 US US11/468,621 patent/US7590919B2/en active Active
- 2006-10-26 CN CN200610142989A patent/CN100576346C/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001332096A (ja) * | 2000-05-16 | 2001-11-30 | Hitachi Ltd | 不揮発性半導体メモリおよび不揮発性半導体メモリを用いた記録再生装置 |
JP2002324400A (ja) * | 2001-02-20 | 2002-11-08 | Toshiba Corp | 半導体記憶装置のデータ書き込み方法及び半導体記憶装置 |
WO2004070731A1 (en) * | 2003-01-28 | 2004-08-19 | Sandisk Corporation | Non-volatile semiconductor memory with large erase blocks storing cycle counts |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9711240B2 (en) | 2015-01-08 | 2017-07-18 | Kabushiki Kaisha Toshiba | Memory system |
US10347353B2 (en) | 2015-01-08 | 2019-07-09 | Toshiba Memory Corporation | Memory system |
Also Published As
Publication number | Publication date |
---|---|
CN1979680A (zh) | 2007-06-13 |
US7590919B2 (en) | 2009-09-15 |
JP2007157239A (ja) | 2007-06-21 |
US20070130496A1 (en) | 2007-06-07 |
CN100576346C (zh) | 2009-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4575288B2 (ja) | 記憶媒体、記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム | |
JP4660353B2 (ja) | 記憶媒体再生装置 | |
JP4413840B2 (ja) | 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム | |
JP5399403B2 (ja) | マルチレベルフラッシュメモリの系統誤差訂正 | |
US10417086B2 (en) | Data write method and memory storage device using the same | |
KR100760886B1 (ko) | 기록가능한 트랙킹 셀 | |
TWI574277B (zh) | 記憶體裝置中之錯誤校正操作 | |
TWI613661B (zh) | 用於補償快閃裝置之標稱電壓變化之系統及方法 | |
US9881695B2 (en) | Short detection and inversion | |
US8316279B2 (en) | Method of estimating and correcting errors in memory cells | |
US9594615B2 (en) | Estimating flash quality using selective error emphasis | |
KR101684037B1 (ko) | 조절가능한 충전 상태 레벨(들)을 사용하여 메모리 셀을 프로그래밍하는 장치 및 방법 | |
US10031865B2 (en) | Memory system, storage device, and method for controlling memory system | |
US8164953B2 (en) | Memory and boundary searching method thereof | |
JP2010108029A (ja) | 不揮発性メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム | |
JP5781047B2 (ja) | 記憶媒体 | |
JP2010055745A (ja) | 記憶媒体 | |
US20130170295A1 (en) | Semiconductor memory device and operation method thereof | |
JP2012190538A (ja) | 記憶装置、記憶媒体再生方法および記憶媒体再生プログラム | |
JP2010055746A (ja) | 記憶媒体再生装置、記憶媒体再生方法および記憶媒体再生プログラム | |
KR100697792B1 (ko) | 기억 매체 재생 장치, 기억 매체 재생 방법, 및 기억 매체로부터 정보를 판독하기 위한 컴퓨터 판독가능 매체 | |
JP2003100095A (ja) | 半導体集積回路装置 | |
CN114627951A (zh) | 存储器装置和存储器装置中的错误校正方法 | |
JP2009176393A (ja) | 不揮発性半導体記憶装置及びその自動テスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100819 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4575288 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |