JP4574761B2 - Interface device - Google Patents
Interface device Download PDFInfo
- Publication number
- JP4574761B2 JP4574761B2 JP17110599A JP17110599A JP4574761B2 JP 4574761 B2 JP4574761 B2 JP 4574761B2 JP 17110599 A JP17110599 A JP 17110599A JP 17110599 A JP17110599 A JP 17110599A JP 4574761 B2 JP4574761 B2 JP 4574761B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- address
- ports
- determined
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、電子連動装置の制御盤等に好適なインタフェース装置に関するものである。
【0002】
【従来の技術】
従来、電子連動装置の制御盤等の入出力インタフェースでは、システムの安全性或は信頼性を向上するため、冗長構成をとっている。そして、たとえば待機2重系の場合、主系、冗長系ごとに入出力部用のハードウエアを用意し、主系に故障等の異常が発生したときは、外部の切替え回路により主系から冗長系への切替えを行っている。
【0003】
【発明が解決しようとする課題】
前述の従来例では、▲1▼外部に特別の系切替え回路が必要である、▲2▼特定の部位の故障であっても、系単位で切り替わる方式であるため故障部位以外の入出力部も切り替わる、▲3▼主系ブロック,冗長系ブロックというブロック分けが必要なため装置の小型化ができない、▲4▼ユニット実装枚数が冗長構成のため倍となりコストアップとなるといった問題がある。
【0004】
本発明は、このような状況のもとでなされたもので、簡潔な構成で、小型,ローコストのインタフェース装置を提供することを目的とするものである。
【0005】
【課題を解決するための手段】
前記目的を達成するため、本発明では、インタフェース装置を次のとおりに構成する。
【0006】
(1)電子連動装置に用いられるインタフェース装置であって、フォトカプラを介して外部機器に接続され、夫々アドレスを付与された2個のポートを1個の系として、同一の前記外部機器からの同一信号を受ける複数個の前記系を有する1個のインタフェースユニットと、正常時に前記外部機器からの同一信号が通るすべての前記系において、2個のポートを経由した前記信号を比較し、前記2個のポートを経由した前記信号が互に異なるとき、その2個のポートを有する前記系を異常と判定することにより、前記インタフェースユニットにおける各系のポートの異常を判定する系異常判定手段と、正常時に前記外部機器からの同一信号を受け、前記系異常判定手段により異常と判定されていない系のうち、前記外部機器からの前記信号を受けるポートを有する系として選択された使用系のポートの異常を前記系異常判定手段が判定したとき、前記使用系のポートのアドレスを、前記使用系として選択された系のポートのアドレスから、前記系異常判定手段により異常と判定されていない異なる系のポートのアドレスに変更するポートアドレス変更手段とを備えたインタフェース装置。
(2)前記(1)記載のインタフェース装置において、前記ポートアドレス変更手段は、変更前の前記使用系のポートのアドレスに一定数を加算または減算してポートのアドレスの変更を行うインタフェース装置。
【0012】
【発明の実施の形態】
以下本発明の実施の形態を2重系インタフェース装置の実施例により詳しく説明する。
【0013】
【実施例】
図1は実施例である“2重系インタフェース装置”の動作説明図である。図1に示すように、1個の入力用ユニットにおけるポート0,1をA系に割り振り、同ユニットのポート2,3をB系に割り振り、ポート0〜3を入力ライン5に接続する。そして、ポート0〜3に0000〜0003のアドレスを付け、ソフトウエアによりアドレスを指定して使用ポートを選択し、20 〜27 の8ビットのパラレル信号を入力する。
【0014】
ここでA系のポート0,1をアドレス0000H、0001Hで選択し、両ポートの信号が同じとき(たとえば“ハイレベル”と“ハイレベル”)は、A系のポート0,1は正常と判定し、両ポートの信号が異なるとき(たとえば“ハイレベル”と“ローレベル”)は、A系のポート0,1は異常と判定する。B系のポートについても同様で、B系のポート2,3をアドレス0002,0003で選択し、両ポートの信号が同じときは、B系のポート2,3は正常と判定し、両ポートの信号が異なるときは、B系のポート2,3は異常と判定する。
【0015】
A系が使用系の場合に、A系のポート0,1について異常の判定をしたときは、使用するポートのアドレスを0000から0002へ、また0001から0003へ変更し、正常動作を維持することができる。
【0016】
図2のフローチャートにより、前述のアドレス変更(アドレスずらし)について詳しく説明する。立上げ時に、前述のようにして、A系,B系両方の入力部が正常かチェックし、正常であれば、A系を使用系としイニシャル完了とする。
【0017】
S1にて使用系がA系か判断し、この場合A系なのでS2へ進む。S2にて前述のようにして、A系入力部であるポート0,1が正常であるか判定し、正常であればこのフローを終了する。A系入力部を異常と判定したときはS3へ進み、前述のようにして、B系入力部であるポート2,3が正常であるか判定する。S3にて正常と判定したときは、S4にて、入力ポートのアドレスをA系からB系用に変更する。すなわち、アドレス0000,0001に夫々2(α=2)を加算し(ずらして)て0002,0003とし、使用ポートをA系の0,1からB系の2,3に変更し、S5にてA系故障の情報を作成しこのフローを終了する。
【0018】
A系異常等の理由でB系が使用系になっている場合は、S1からS6へ移り、前述のようにして、B系入力部であるポート2,3が正常であるか判定し、正常であれば、このフローを終了する。S6にてB系入力部を異常と判定したときはS7へ進む。S7にてA系入力部が正常か判定し、正常と判定したときはS8にて入力ポートアドレスをB系からA系に変更する。すなわち、アドレス0002,0003から夫々2を減算(ずらして)して0000,0001とし、使用ポートをB系の2,3からA系の0,1に変更し、S5にてB系故障の情報を作成しこのフローを終了する。
【0019】
S3にて、前述のようにして、B系入力部であるポート2,3の異常を判定したとき、およびS7にて、同様にして、A系入力部であるポート0,1の異常を判定したときは、A系入力部、B系入力部が共に異常、すなわちポート0〜3が全て異常なので、S9へ進み、システムを停止する。
【0020】
(変形)
前記実施例は、入力用のインタフェース装置の例であるが、出力用のインタフェース装置についても診断用の入力情報との組合せにより同様の構成で実施することができる。
【0021】
また、入力用のインタフェース装置と出力用のインタフェース装置を同一のユニットにおけるポートを用いて構成し、入出力のインタフェース装置の形で実施することができる。
【0022】
また、前記実施例は、A系,B系の2重系の例であるが、同様に、C系,D系と系を追加し、3重系以上の多重系の形で実施することができる。
【0023】
更に、前記実施例は、各系に2個のポートを割り振る例であるが、これに限らず、各系に2n個(nは2以上の整数)のポートを割り振る形で実施することができる。この例では、ポートの異常を判定した場合、使用ポートを、異常を判定したポートを含む系の全てのポートから他の系の全てのポートに変更する形で実施するか、あるいは、使用ポートを、異常を判定したポートのみを、このポートに対応する他の系のポートに変更する形で実施することができる。
【0024】
ところで、電子連動装置の制御盤等で用いるこの種のインタフェース装置では、入力ラインとこれに接続される装置との間の電位差、あるいは入力ラインを介して装置内に侵入するノイズ等により装置が誤動作するのを防止するため、インタフェース部にフォトカプラを用いることが多い。このためインタフェース部に異常が発生する頻度が高くなるが、前記実施例およびその変形により容易に対処することができ、システムの安全性あるいは信頼性を向上することができる。
【0025】
以上説明したように、前記実施例およびその変形によれば、外部に特別の系切替え回路を必要せず、主系ブロック、冗長系ブロックといったブロック分けを必要とせず、ユニットの実装枚数が1枚ですみ、簡潔な構成で、小型,ローコストのインタフェース装置を提供することができる。
【0026】
【発明の効果】
以上説明したように、本発明によれば、簡潔な構成で、小型、ローコストのインタフェース装置を提供することができる。
【図面の簡単な説明】
【図1】実施例の動作説明図
【図2】実施例の動作を示すフローチャート
【符号の説明】
0〜3 入力用ユニットのポート[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an interface device suitable for a control panel of an electronic interlocking device.
[0002]
[Prior art]
Conventionally, an input / output interface such as a control panel of an electronic interlocking device has a redundant configuration in order to improve system safety or reliability. For example, in the case of a standby duplex system, hardware for the input / output unit is prepared for each of the main system and the redundant system. Switching to the system.
[0003]
[Problems to be solved by the invention]
In the above-described conventional example, (1) a special system switching circuit is required outside. (2) Even if a failure occurs in a specific part, the system is switched on a system basis. There is a problem that (3) main system blocks and redundant system blocks need to be switched, so that the size of the apparatus cannot be reduced, and (4) the number of units mounted is doubled due to the redundant configuration, resulting in increased costs.
[0004]
The present invention has been made under such circumstances, and an object thereof is to provide a small-sized and low-cost interface device with a simple configuration.
[0005]
[Means for Solving the Problems]
To achieve the above object, the present invention constitutes an interface device to the next Noto cage.
[0006]
(1) An interface device used in an electronic interlocking device, which is connected to an external device via a photocoupler, and has two ports each assigned an address as one system, from the same external device. In one interface unit having a plurality of systems that receive the same signal and all the systems through which the same signal from the external device passes normally, the signals that have passed through two ports are compared, and the 2 A system abnormality determining means for determining an abnormality of each system port in the interface unit by determining that the system having the two ports is abnormal when the signals passing through the plurality of ports are different from each other ; The system receives the same signal from the external device during normal operation, and the signal from the external device is not determined as abnormal by the system abnormality determination means. When kicking use system ports that are selected as a system having ports abnormality determines said system abnormality determination means, the address of the port of the used system, the address of the port of the selected system as the used system, before An interface device comprising port address changing means for changing to an address of a different system port that has not been determined to be abnormal by the recording abnormality determination means.
(2) In the above (1) interface device, wherein the port address change means, add or subtract to the interface device to change the address of the port a certain number to the address port of the use-based before the change.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described in detail below with reference to examples of dual interface devices.
[0013]
【Example】
FIG. 1 is a diagram for explaining the operation of the “double interface device” according to the embodiment. As shown in FIG. 1,
[0014]
Here, when the
[0015]
If the A system is used, and an abnormality is determined for the
[0016]
The above-described address change (address shift) will be described in detail with reference to the flowchart of FIG. At the time of start-up, as described above, it is checked whether the input parts of both the A system and the B system are normal, and if normal, the A system is used and the initial completion is made.
[0017]
In S1, it is determined whether the used system is the A system. In S2, as described above, it is determined whether the
[0018]
If the B system is in use due to an A system abnormality or the like, the process proceeds from S1 to S6, and as described above, it is determined whether the
[0019]
In S3, when the abnormality of the
[0020]
(Deformation)
The above embodiment is an example of an input interface device, but an output interface device can also be implemented with a similar configuration by combining with input information for diagnosis.
[0021]
Further, the input interface device and the output interface device can be configured using ports in the same unit, and can be implemented in the form of an input / output interface device.
[0022]
The above embodiment is an example of a double system of A system and B system. Similarly, a system of C system and D system can be added and implemented in the form of a triple system or more. it can.
[0023]
Furthermore, although the said Example is an example which allocates two ports to each system, it is not restricted to this, It can implement in the form which allocates 2n ports (n is an integer greater than or equal to 2) to each system. . In this example, when a port error is determined, change the used port from all ports in the system including the port where the error is determined to all ports in other systems, or change the used port to Only the port for which the abnormality is determined can be changed to a port of another system corresponding to this port.
[0024]
By the way, in this type of interface device used in a control panel of an electronic interlocking device, the device malfunctions due to a potential difference between the input line and a device connected to the input line or noise entering the device via the input line. In order to prevent this, a photocoupler is often used for the interface section. For this reason, although the frequency of occurrence of an abnormality in the interface unit increases, it can be easily dealt with by the embodiment and its modifications, and the safety or reliability of the system can be improved.
[0025]
As described above, according to the above-described embodiment and its modification, no special system switching circuit is required outside, no block division such as a main system block and a redundant system block is required, and the number of mounted units is one. In short, it is possible to provide a small, low-cost interface device with a simple configuration.
[0026]
【The invention's effect】
As described above, according to the present invention, a compact and low-cost interface device can be provided with a simple configuration.
[Brief description of the drawings]
FIG. 1 is an operation explanatory diagram of the embodiment. FIG. 2 is a flowchart showing the operation of the embodiment.
0-3 Input unit port
Claims (2)
フォトカプラを介して外部機器に接続され、夫々アドレスを付与された2個のポートを1個の系として、同一の前記外部機器からの同一信号を受ける複数個の前記系を有する1個のインタフェースユニットと、
正常時に前記外部機器からの同一信号が通るすべての前記系において、2個のポートを経由した前記信号を比較し、前記2個のポートを経由した前記信号が互に異なるとき、その2個のポートを有する前記系を異常と判定することにより、前記インタフェースユニットにおける各系のポートの異常を判定する系異常判定手段と、
正常時に前記外部機器からの同一信号を受け、前記系異常判定手段により異常と判定されていない系のうち、前記外部機器からの前記信号を受けるポートを有する系として選択された使用系のポートの異常を前記系異常判定手段が判定したとき、前記使用系のポートのアドレスを、前記使用系として選択された系のポートのアドレスから、前記系異常判定手段により異常と判定されていない異なる系のポートのアドレスに変更するポートアドレス変更手段とを備えたことを特徴とするインタフェース装置。 An interface device used for an electronic interlocking device,
One interface having a plurality of systems that receive the same signal from the same external device, with two ports each connected to an external device via a photocoupler and assigned addresses as one system Unit,
In all the systems through which the same signal from the external device passes under normal conditions, the signals passing through the two ports are compared, and when the signals passing through the two ports are different from each other, A system abnormality determination means for determining an abnormality of a port of each system in the interface unit by determining that the system having a port is abnormal;
Among the systems that receive the same signal from the external device at the normal time and are not determined to be abnormal by the system abnormality determination means , the port of the used system selected as the system having the port that receives the signal from the external device when it is determined that the system abnormality determination unit abnormality, the address of the port of the used system, different from the selected system address of the port as the use system, is not determined to be abnormal by the previous SL system abnormality determination unit system An interface device comprising: port address changing means for changing to the address of the port.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17110599A JP4574761B2 (en) | 1999-06-17 | 1999-06-17 | Interface device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17110599A JP4574761B2 (en) | 1999-06-17 | 1999-06-17 | Interface device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001005741A JP2001005741A (en) | 2001-01-12 |
JP4574761B2 true JP4574761B2 (en) | 2010-11-04 |
Family
ID=15917078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17110599A Expired - Lifetime JP4574761B2 (en) | 1999-06-17 | 1999-06-17 | Interface device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4574761B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4757216B2 (en) * | 2007-03-08 | 2011-08-24 | 株式会社京三製作所 | Dual terminal equipment |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0478244A (en) * | 1990-07-18 | 1992-03-12 | Nec Corp | Signal processor |
JPH04365238A (en) * | 1991-06-13 | 1992-12-17 | Nec Corp | Device and method for duplexing communication processing |
JPH0816421A (en) * | 1994-07-04 | 1996-01-19 | Hitachi Ltd | Electronic device with simplex/duplex switching input/ output port, and fault tolerance system |
JPH0991233A (en) * | 1995-09-27 | 1997-04-04 | Nec Corp | Network connection device |
JPH09326810A (en) * | 1996-06-06 | 1997-12-16 | Nippon Denki Ido Tsushin Kk | Connection changeover method on occurrence of fault |
JPH1141246A (en) * | 1997-07-22 | 1999-02-12 | Fujitsu Ltd | Duplex system for network connection device |
-
1999
- 1999-06-17 JP JP17110599A patent/JP4574761B2/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0478244A (en) * | 1990-07-18 | 1992-03-12 | Nec Corp | Signal processor |
JPH04365238A (en) * | 1991-06-13 | 1992-12-17 | Nec Corp | Device and method for duplexing communication processing |
JPH0816421A (en) * | 1994-07-04 | 1996-01-19 | Hitachi Ltd | Electronic device with simplex/duplex switching input/ output port, and fault tolerance system |
JPH0991233A (en) * | 1995-09-27 | 1997-04-04 | Nec Corp | Network connection device |
JPH09326810A (en) * | 1996-06-06 | 1997-12-16 | Nippon Denki Ido Tsushin Kk | Connection changeover method on occurrence of fault |
JPH1141246A (en) * | 1997-07-22 | 1999-02-12 | Fujitsu Ltd | Duplex system for network connection device |
Also Published As
Publication number | Publication date |
---|---|
JP2001005741A (en) | 2001-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8826288B2 (en) | Computing with both lock-step and free-step processor modes | |
JPS6347849A (en) | Mode switching system | |
JPH11143729A (en) | Fault tolerant computer | |
JP4574761B2 (en) | Interface device | |
JP4731364B2 (en) | Multiplexing control system and multiplexing method thereof | |
EP0686921B1 (en) | Decentralized system and multiprocessor system | |
JP3858696B2 (en) | Multiplexing control system and multiplexing method thereof | |
JPH0320774B2 (en) | ||
JPH0652130A (en) | Multiprocessor system | |
JPS6282453A (en) | Input/output control system | |
JPS6232739A (en) | Switching control system | |
JPS61134846A (en) | Electronic computer system | |
SU615483A1 (en) | Computing system | |
JP2946541B2 (en) | Redundant control system | |
JPH0662114A (en) | Inter-processor diagnostic processing system | |
JPH04149742A (en) | Duplex operation system for computing element | |
JPH02173852A (en) | Bus diagnostic device | |
US9606795B1 (en) | Providing intelligent components access to an external interface | |
SU618875A1 (en) | Three-channel redundancy device | |
JPS6234436A (en) | Data trouble detecting circuit | |
JPH0225916A (en) | Disk controller and disk system | |
JPS61148539A (en) | Information processor | |
JPS607304B2 (en) | multiprocessing device | |
JPH0527994A (en) | Erroneous output prevention method for digital equipment | |
JPS6057092B2 (en) | Storage device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100713 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100819 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4574761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |