JP4574128B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP4574128B2
JP4574128B2 JP2003139734A JP2003139734A JP4574128B2 JP 4574128 B2 JP4574128 B2 JP 4574128B2 JP 2003139734 A JP2003139734 A JP 2003139734A JP 2003139734 A JP2003139734 A JP 2003139734A JP 4574128 B2 JP4574128 B2 JP 4574128B2
Authority
JP
Japan
Prior art keywords
transistor
current
scanning line
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003139734A
Other languages
English (en)
Other versions
JP2004046135A5 (ja
JP2004046135A (ja
Inventor
和隆 犬飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003139734A priority Critical patent/JP4574128B2/ja
Publication of JP2004046135A publication Critical patent/JP2004046135A/ja
Publication of JP2004046135A5 publication Critical patent/JP2004046135A5/ja
Application granted granted Critical
Publication of JP4574128B2 publication Critical patent/JP4574128B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体集積回路及びその駆動方法の技術に関する。また、本発明の半導体集積回路を備えた駆動回路部と画素部とを備えた発光装置に関する。特に、本発明の半導体集積回路を駆動回路部の信号線駆動回路に適応したアクティブマトリクス型の発光装置に関する。
【0002】
【従来の技術】
近年、有機発光ダイオード(Organic Light Emitting Diode : OLED)等の自発光素子を用いた発光装置の研究開発が進められている。OLEDは、陽極と、陰極と、前記陽極と前記陰極との間に有機化合物層が挟まれた構造を有している。OLEDを用いた発光装置は、動画表示に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の携帯電話や携帯情報端末(PDA)をはじめ、次世代ディスプレイとして大きく注目されている。
【0003】
ところで、自発光素子を用いた発光装置に多階調の画像を表示するときの駆動方法の一つとして、電流入力方式が挙げられる。この電流入力方式は映像信号として、電流値形式のデータを画素へ書き込むことにより、該発光素子の輝度を制御する方式である。電流入力方式の映像信号は、アナログ値(アナログ駆動方式)、デジタル値(デジタル駆動方式)いずれの場合もあり得る。
【0004】
上記の電流入力方式の信号線駆動回路としては、例えば図10(A)に示すような回路が提案されている(A. Yumoto et al., Proc. Asia Display / IDW '01 p.p.1395-1398 (2001)参照)。図10(A)では、各信号線に対して一対の電流源回路が設けられている。図10(A)に記載される回路の構成は、信号線に一対の電流源回路であるA1とB1、A2とB2、…が接続されており、この電流源回路は、電流値形式の映像信号(映像信号電流)を読み込み、記憶する動作と、信号線を介して画素に信号を書き出す動作とをAとBが交互に行う。すなわち電流源回路Aで信号電流を読み込み、設定する動作を行うときには、電流源回路Bで信号線を介して画素領域に設けられた発光素子へ信号が書き出される動作を行い、また逆に電流源回路Aで信号線を介して画素領域に設けられた発光素子へ信号が書き出される動作を行うときには、電流源回路Bで信号電流を読み込み、設定する動作を行う。
【0005】
この電流源回路A、電流源回路Bの動作タイミングを図10(B)に示す。図10(B)は次の動作を模式的にブロック図で表現した。第k行目選択期間(水平期間)に、回路A1が信号を読み込み、記憶する動作(R1)を行っているときは、回路B1が信号線へ信号を書き出す動作(W1)を行い、また次の第(k+1)行目選択期間に、A1が信号線へ信号を書き出す動作(W1)を行っているときは、回路B1が信号を読み込み、記憶する動作(R1)を行う。また図10(C)は、この電流源回路を備えた発光装置全体の略図を示している。
【0006】
【発明が解決しようとする課題】
しかし、上述の駆動回路では、各信号線に一対の電流源回路を設けるため、図10(C)に示す電流源回路の面積が大きくなり、信号線駆動回路の小型化が難しい。その結果、発光装置において信号線駆動回路が占める割合が大きく、狭額縁化の妨げとなり、画素領域の面積が小さくなってしまう。
【0007】
そこで本発明は、各信号線に対して電流源回路を一つ設けた回路構成で、階調表示を行う新たな駆動方法を提供することを目的とする。また本発明は電流源回路の面積が小さい信号線駆動回路を使用することで、発光装置の小型化や狭額縁化を達成することを目的とする。
【0008】
【課題を解決するための手段】
本発明は上記課題を解決するために、一行分の選択期間(水平期間)中に、信号を読み込み、設定する期間(読み込み期間)と、設定された信号を画素へ書き出す期間(書き出し期間)とを別々に設ける駆動方法を提供するものである。また本発明は、各信号線に一つの電流源回路を設ける構成の発光装置を提供するものである。
【0009】
本発明はまず、一行分の選択期間(水平期間)を複数の期間に分割する。そして、この分割された期間の一つにおいて、ある列では、信号線駆動回路中の電流源回路から画素へ映像信号を書き出す(書き出し)動作を行い、他のある列は信号線駆動回路中の電流源回路に信号電流を読み込む(読み込み)動作を行う。この分割された期間の別の一つにおいて、前記ある列では読み込み動作を行い、前記他のある列では、書き出し動作を行う。
【0010】
例えば第1の走査線(Ga)と第2の走査線(Gb)を設ける。全ての画素は、信号線から該画素へ映像信号を取り入れる画素スイッチトランジスタと電流記憶保持トランジスタとを備えているものとする。その場合で、任意の行において、一部の画素は該電流記憶保持トランジスタのゲートが第2の走査線(Gb)に接続されている。該行において、他の画素は該電流記憶保持トランジスタのゲートが第3の走査線(Gc)に接続されているとする。各画素の画素スイッチトランジスタは第1の走査線(Ga)に接続されているとする。本発明は、水平期間を第2の走査線(Gb)を選択する期間と第3の走査線(Gc)を選択する期間に分割する。第2の走査線(Gb)を選択する期間では、第2の走査線(Gb)に接続された電流記憶保持トランジスタを有する画素へ信号を書き出す(書き出し)動作と同時に、選択されていない第3の走査線(Gc)に接続された電流記憶保持トランジスタを有する画素への信号線の電流源回路に映像信号電流を読み込む(読み込み)動作とを行う。同様に、第3の走査線(Gc)を選択する期間では、第3の走査線(Gc)に接続されたトランジスタを有する画素へ信号を書き出す(書き出し)動作と同時に、選択されていない第2の走査線(Gb)に接続された電流記憶保持トランジスタを有する画素への信号線に接続する電流源回路に信号電流を読み込む(読み込み)動作とを行う。
【0011】
本発明の駆動方法により、発光装置において信号線駆動回路が占める割合を小さくすることができ、画素領域の占める面積が相対的に大きい狭額縁化を達成することができる。
【0012】
さらに本発明では、映像信号電流の各入力線を複数の電流源回路で共有する発光装置を提供するものである。よって発光装置は、映像信号の入力端子(配線)の数を大きく削減することができ、周辺ICチップの実装が容易となる。FPCの接続部での接続不良による歩留まり悪化も回避できる。
【0013】
なお明細書における有機発光ダイオード(Organic Light Emitting Diode : OLED)の有機化合物層は、有機化合物を含む層を示しており、さらに無機材料や金属、金属錯体などを含むものであってもよい。また有機化合物層には、正孔注入層、正孔輸送層、発光層、ブロッキング層、電子輸送層及び電子注入層等が含まれる。
【0014】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて説明する。なお、実施の形態を説明するための全図において、同一部分には同一の符号を付し、その繰り返しの説明は省略する。
【0015】
(実施の形態1)
図5に本発明の信号線駆動回路の一例を示す。なお図5は、電流源回路A1、A2、・・・A(n-1)、Anの周辺部を示している。
【0016】
信号線駆動回路は、電流源回路A1、A2、・・・A(n-1)、Anと、制御信号a1、a2、a(n-1)、an、によりオン・オフを制御される映像信号入力スイッチ(Sw)とを有している。各電流源回路A1、A2、・・・A(n-1)、Anは、各信号線S1、S2、・・・、S(n-1)、Snに映像信号電流を出力する。そして画素部には、前記信号線Sと概略垂直に第1の走査線(Ga)と第2、第3の走査線(Gb、Gc)とが設けられ、マトリクス状に画素が配置される。各画素は画素スイッチトランジスタ(Tr1)と電流記憶保持トランジスタ(Tr2)を備えている。
【0017】
各電流源回路は信号線と、映像信号入力スイッチ(Sw)とに接続されている。各行の各画素スイッチトランジスタ(Tr1)のゲート電極は該行の第1の走査線(Ga)に接続され、各電流記憶保持トランジスタ(Tr2)のゲート電極は該行の第2の走査線(Gb)又は第3の走査線(Gc)のいずれかに接続されている。
【0018】
次に図6を参照して、本例の駆動方法の説明をする。図6(A)は、一行選択期間における選択、非選択(本例ではHighで選択、導通、Lowで非選択、絶縁とする)のタイミングを示した図であり、図6(B)は電流源回路への読み込み(R)と、発光素子への書き出し(W)とをブロックで示した図である。
【0019】
図6(A)に示すように一行選択期間をT1とT2のように複数(2個)に分割する。この分けられた一つの期間、例えばT1の間では、Highの信号が入力され第2の走査線(Gb)が選択される。また、第m行選択期間では、第2の走査線(Gb)と接続される電流記憶保持トランジスタTr2 m1、Tr2 m2はオン状態となり、トランジスタTr1 m1、Tr1 m2に接続される信号線S1、S2から映像電流が画素へ書き出される(図6(B)W1、W2の領域)。このとき、制御信号a1、a2は映像信号入力スイッチ(Sw)をオフ状態(Low)とする信号となり、入力信号は電流源回路A1、A2へ読み込まれないようになっている。そしてT1の間、選択されない(Low)第3の走査線(Gc)に接続される電流記憶保持トランジスタTr2 m(n-1)、Tr2 mnはオフ状態であり、画素へ信号は書き出されない。このとき、制御信号a(n-1)、anは順次Highとなり、スイッチをオン状態とし、電流源回路A(n-1)、Anへ電流が読み込まれる(図6(B)R(n-1)、Rnの領域)。
【0020】
また第m行選択期間中の別の期間、T2の間では、Highの信号が入力され第3の走査線(Gc)が選択される。そして、第3の走査線(Gc)と接続される電流記憶保持トランジスタTr2 m(n-1)、Tr2 mnはオン状態となり、トランジスタTr2 m(n-1)、Tr2 mnに接続される信号線S(n-1)、Snから映像信号電流が画素へ書き出される(図6(B)W(n-1)、Wnの領域)。このとき、制御信号a(n-1)、anはLowとなり、入力信号は電流源回路A(n-1)、Anへは、読み込まれないようになっている。そしてT2の間、選択されない(Low)第2の走査線(Gb)に接続されるトランジスタTr2 m1、Tr2 m2はオフ状態となり、画素へ映像信号は書き出されない。このとき、制御信号a1、a2は順次Highとなり、電流源回路A1、A2へ電流が読み込まれる(図6(B)R1、R2の領域)。
【0021】
次に、電流源回路の構成例を説明する。図7には、電流源回路A1、A2・・・に設けられる定電流源の例が記載されている。なお、図7に記載の電流源回路は低電圧側に使用する電流源回路の例であるが、本発明は、これに限られるものではない。また、トランジスタの極性、電圧の高低により、ソース電極またはドレイン電極とは入れ替わることがあるためトランジスタのソース電極またはドレイン電極を第1電極または第2電極と記載する。
【0022】
まず図7(A)の回路を説明する。図7(A)の定電流源は、第1トランジスタ701と、第2トランジスタ702と、第3トランジスタ703と、第4トランジスタ704と、第3トランジスタ703のゲート・ソース間電圧を保持する容量素子709とを有している。第1トランジスタ701は図5のスイッチSw1、Sw2、・・・、Sw(n-1)、Swnに相当する。
【0023】
第1トランジスタ701のゲート電極は、第2トランジスタ702のゲート電極と接続され、第1トランジスタ701の第1電極は、第2トランジスタ702の第2電極と、第3トランジスタ703の第1電極と、第4トランジスタ704の第1電極とに接続されている。第2トランジスタ702の第1電極は第3トランジスタ703のゲート電極と接続されている。第4トランジスタ704の第2電極は信号線と接続されている。容量素子709は、第3トランジスタ703のゲート電極と、第2電極との間に接続されている。
【0024】
まず、信号電流読み込み動作を説明する。第1トランジスタ701と第2トランジスタ702の各ゲート電極に入力される制御信号anによって、第1トランジスタ701と第2トランジスタ702はオン状態となる。第3トランジスタ703に第1トランジスタ701を介して、信号電流を流す。このとき、第3トランジスタのソース・ゲート間と、ソース・ドレイン間の電圧は、それぞれ等しい。その後、第1トランジスタ701と第2トランジスタ702とをオフ状態にする。すると、容量素子709に蓄積された電荷として映像信号の電流値が記憶されるため、第3トランジスタ703は、信号電流を流す能力をもつことになる。
次に信号電流書き出し動作を説明する。制御信号bnから入力された信号によって、第4トランジスタ704がオン状態となり、読み込み動作により記憶されていた信号電流が第3トランジスタ703から第4トランジスタ704を介して信号線S1へ書き出される。
【0025】
続いて、図7(B)の回路について説明する。図7(B)の電流源回路は、第1トランジスタ711と、第2トランジスタ712と、カレントミラー回路を構成する第3トランジスタ713及び第4トランジスタ714と、第3トランジスタのゲート・ソース間電圧を保持する容量素子719とを有している。第1トランジスタ711は図5のスイッチSw1に相当する。なお、第3トランジスタ713と第4トランジスタ714とは、同じ大きさを有していてもよい。
【0026】
第1トランジスタ711のゲート電極は、第2トランジスタ712のゲート電極に接続され、第1トランジスタ711の第1電極は第2トランジスタ712の第2電極と、第3トランジスタ713の第1電極とに接続されている。第2トランジスタ712の第1電極は第3トランジスタ713のゲート電極に接続されている。第4トランジスタ714の第1電極は信号線と接続されている。
【0027】
信号電流読み込み動作を説明する。まず、第1トランジスタ711と第2トランジスタ712の各ゲート電極に入力される制御信号anによって、これらの第1トランジスタ711と第2トランジスタ712はオン状態となる。そして第3トランジスタ713に第1トランジスタを介して映像信号電流を流す。このとき、第3トランジスタ713のソース・ゲート間とソース・ドレイン間の電圧は等しくなっている。その後、第1トランジスタ711と第2トランジスタ712をオフ状態にする。すると、容量素子719に蓄積された電荷として、映像信号の電流値が記憶されるため、第3トランジスタ713及び第4トランジスタ714は、信号電流を流す能力を持つことになる。次に、信号電流書き出し動作を説明する。第4トランジスタ714から信号線S1へ信号電流が書き出される。なお、第4トランジスタ714と信号線との間に第5トランジスタを設けて、制御信号bnにより信号電流が信号線へ流れるタイミングを制御しても構わない。
【0028】
以上が、本発明の定電流源回路の構成例である。但し、図7(A)、(B)の構成、接続または動作方法に限定されず、定電流を流すことのできる回路であればよい。
【0029】
次に本発明の画素について説明する。図8には、隣り合う二つの画素の構成例を示す。本発明の画素回路は映像信号に応じた信号電流を記憶、発生できる方式(電流入力方式と称する)のものであればよい。なお、トランジスタの極性により、ソース電極とドレイン電極との接続は変わるため、トランジスタのソース電極またはドレイン電極を第1電極または第2電極と記載する。
【0030】
まず図8(A)を説明する。一つの画素は、信号線830、第1の走査線(Ga)831、第2の走査線(Gb)832、第3の走査線(Gc)833、電源線834、第1トランジスタ801、第2トランジスタ802、第3トランジスタ803、第4トランジスタ804、容量素子809、自発光素子820とを有する。第1トランジスタは画素スイッチトランジスタ、第2トランジスタは電流記憶保持トランジスタ、第4トランジスタは自発光素子駆動用のトランジスタである。
【0031】
第1トランジスタ801と第4トランジスタ804のゲート電極は第1の走査線(Ga)831に接続され、第1トランジスタ801の第1電極は信号線830に接続され、第1トランジスタ801の第2電極は第2トランジスタ802の第1電極と、第3トランジスタ803の第1電極と、第4トランジスタ804の第1電極とに接続されている。第2トランジスタ802のゲート電極は、第2の走査線(Gb)832に接続され、第2トランジスタ802の第2電極は第3トランジスタ803のゲート電極と、容量素子809とに接続されている。第3トランジスタ803の第2電極は電源線834に接続される。第4トランジスタ804の第2電極は、発光素子820の一方の電極に接続されている。容量素子809は、第3トランジスタのゲート電極と、第2電極との間に設置され、第4トランジスタ804のゲート・ソース間電圧を保持する。電源線834及び発光素子820の他方の電極は、それぞれ所定の電位に設定される。
【0032】
隣の画素も同様な構成を有しているが、次の点が異なる。すなわち、第2トランジスタ802のゲート電極は、第3の走査線(Gc)833に接続される点である。
【0033】
また図8(B)の一つの画素は、信号線830、第1の走査線(Ga)831、第2の走査線(Gb)832、第3の走査線(Gc)833、電源線834、第1トランジスタ811、第2トランジスタ812、第3トランジスタ813、第4トランジスタ814、容量素子819、自発光素子820を有する。第1トランジスタは、画素スイッチトランジスタ、第2トランジスタは電流記憶保持トランジスタ、第4トランジスタは自発光素子駆動用のトランジスタである。なお、第3トランジスタ813と第4トランジスタ814とは、同じ大きさを有していてもよい。
【0034】
第1トランジスタ811のゲート電極は、第1の走査線(Ga)831に接続され、第1トランジスタ811の第1電極は信号線830に接続され、第1トランジスタ811の第2電極は第2トランジスタの第1電極と、第3トランジスタ813の第1電極とに接続されている。第2トランジスタ812のゲート電極は第2の走査線(Gb)832に接続され、第2トランジスタ812の第2電極は第3トランジスタ813のゲート電極と、第4トランジスタ814のゲート電極とに接続されている。第3トランジスタ813の第2電極と第4トランジスタの第1電極とは電源線834に接続されている。第4トランジスタの第2電極は発光素子820の一方の電極に接続されている。容量素子819は第3トランジスタのゲート電極と第2電極との間に設置され、第3トランジスタのゲート・ソース間電圧を保持する。電源線834及び発光素子820の他方の電極は、それぞれ所定の電位に設定されている。
【0035】
隣の画素も同様な構成を有しているが、次の点が異なる。すなわち、第2トランジスタ802のゲート電極は、第3の走査線(Gc)833に接続される点である。
【0036】
このように、図8(A)又は図8(B)の例の画素は、第2トランジスタのゲート電極が第2の走査線(Gb)または第3の走査線(Gc)のいずれかに接続することが特徴である。
【0037】
以上のように本発明は、ゲート選択期間を例えばT1とT2のように複数の期間に分け、T1またはT2の期間に、選択される走査線に接続されたトランジスタを有する画素へ信号を書き出す(書き出し)動作と、選択されない走査線に接続された信号線に接続する電流源回路に信号電流を読み込む(読み込み)動作とを同一行選択期間に行うことを特徴とする。本発明の駆動方法により、信号線駆動回路の面積が小さくでき、発光装置を小型化することが可能となる。また発光装置において信号線駆動回路が占める割合が小さく、画素領域の占める面積が大きい狭額縁化を達成することができる。
【0038】
さらに本実施の形態では、映像信号の各入力線それぞれを複数の電流源回路が共有するため、外部からの映像信号を取り込むための端子数を大きく減らすことができる。外部との接続端子数が削減される結果、接続不良による歩留まり悪化も避けることができる。
【0039】
【実施例】
以下、実施例に基づいて本発明を具体的に説明する。
【0040】
(実施例1)
本実施例では映像信号電流の各入力線それぞれを4つの電流源回路で共有する場合の構成と駆動方法を説明する。また、本実施例の画素構成や定電流源は図7(A)(B)、図8(A)(B)を用いて上述した回路を用いればよい。但し図7(A)(B)、図8(A)(B)に限定されるものではない。
【0041】
図1に映像信号の各入力線それぞれを4つの電流源回路で共有する構成を示す。図1は、電流源回路A1、A2、・・・と、制御信号a1、a2、・・・によりオン・オフを制御される映像信号入力スイッチSw1、Sw2、・・・と、信号線S1、S2、・・・と、を有している。そして各信号線と概略垂直に第1の走査線(Ga)と第2、第3の走査線(Gb)、(Gc)とが設けられ、信号線と第1の走査線(Ga)または第2、第3の走査線(Gb)、(Gc)との交点には各画素が配置されている。各画素には、画素スイッチトランジスタTr1 11、Tr1 12、・・・及び電流記憶保持トランジスタTr2 11、Tr2 12、・・・が設けられている。
【0042】
信号線駆動回路の各電流源回路は信号線と、映像信号入力スイッチとに接続されている。電流記憶保持トランジスタTr2 11、Tr2 12のゲート電極は第2の走査線(Gb)に接続され、電流記憶保持トランジスタTr2 13、Tr2 14のゲート電極は、第3の走査線(Gc)に接続されている。画素スイッチトランジスタTr1 11、Tr1 12、Tr1 13、Tr1 14の第1電極(ソース電極またはドレイン電極)は各信号線S1、S2、S3、S4と接続され、ゲート電極は第1の走査線(Ga)に接続されている。また、電流源回路A1、A2、A3、A4は、それぞれのスイッチを介して、1本の映像信号電流入力線に接続している。
【0043】
次に図2(A)(B)を参照して、本発明の駆動方法の説明をする。第一行目の第一列〜第四列目までについて説明するが、他行についても同様である。図2(A)は、一行選択期間における選択、非選択(本例ではHighで選択・導通、Lowで非選択・絶縁とする)のタイミングを示した図であり、図2(B)は信号線駆動回路内の電流源回路への読み込み(R)と、該電流源回路から画素への書き出し(W)とを示したブロック図である。
【0044】
図2(A)に示すように一行選択期間をt1とt2に分割する。 第一行目の選択期間では、t1、t2を通して該行の第1の走査線(Ga)はHighであり、各画素スイッチトランジスタTr1 11、Tr1 12、Tr1 13、Tr1 14はオン状態である。t1の期間では、第2の走査線(Gb)にはLowの信号が入力されたまま、第3の走査線(Gc)にHighの信号が入力される。従って、第3の走査線(Gc)に接続されているトランジスタTr2 13、Tr2 14はオン状態となり、信号線S3、S4から映像信号電流は画素に記憶できる状態となる(図2(B)W3、W4の領域)。このとき、制御信号a3、a4は映像信号入力スイッチをオフ状態(Low)とする信号となり、映像信号は電流源回路A3、A4へ読み込まれないようになっている。このt1の間、選択されない(Low)第2の走査線(Gb)に接続されているトランジスタTr2 11、Tr2 12はオフ状態となっており、画素に映像信号電流は記憶されない。このとき、制御信号a1、a2はHighで、映像信号入力スイッチをオン状態とし、電流源回路A1、A2へ映像信号電流が読み込まれる(図2(B)R1、R2の領域)。
【0045】
またt2の期間では、第3の走査線(Gc)にはLowの信号が入力されたまま、第2の走査線(Gb)にHighの信号が入力される。従って、第2の走査線(Gb)に接続されているトランジスタTr2 11、Tr2 12はオン状態となり、信号線S1、S2から映像信号電流は画素に記憶できる状態となる(図2(B)W1、W2の領域)。このとき、制御信号a1、a2はスイッチをオフ状態(Low)とする信号となり、入力信号は電流源回路A1、A2へ読み込まれないようになっている。このt2の間、選択されない(Low)第3の走査線(Gc)に接続されているトランジスタTr2 13、Tr2 14はオフ状態となっており、画素に映像信号電流は記憶されない。このとき、制御信号a3、a4はHighで、映像信号入力スイッチをオン状態とし、電流源回路A3、A4へ電流が読み込まれる(図2(B)R3、R4の領域)。
【0046】
以上のように本発明は、一行選択期間を複数(本実施例ではt1とt2の二つ)の期間に分割し、画素へ映像信号電流を書き出す(書き出し)動作と、信号線駆動回路内の電流源回路に信号電流を読み込む(読み込み)動作とを同一行選択期間内に行うことを特徴とする。本発明の駆動方法により、信号線駆動回路の面積が小さくでき、発光装置を小型化することが可能となる。また発光装置において信号線駆動回路が占める割合が小さく、画素領域の占める面積が大きい狭額縁化を達成することができる。
【0047】
さらに本実施の形態では、映像信号の各入力線それぞれを複数の電流源回路が共有するため、外部からの映像信号を取り込むための端子数を大きく減らすことができる。外部との接続端子数が削減される結果、接続不良による歩留まり悪化も避けることができる。
【0048】
(実施例2)
本実施例では映像信号の各入力線それぞれを8つの電流源回路で共有する場合の構成と駆動方法を説明する。また、本実施例の画素回路や定電流源回路は図7、図8を用いて上述した回路を用いればよい。但し図7、図8に限定されるものではない。
【0049】
図3に映像信号の各入力線それぞれを8つの電流源回路で共有する構成を示す。図3は、電流源回路A1、A2、…、と、制御信号a1、a2、…、によりオン・オフを制御される映像信号入力スイッチと、信号線S1、S2、…、と、を有している。そして各信号線と概略垂直に第1の走査線(Ga)と第2、第3の走査線(Gb)、(Gc)とが設けられ、信号線と第1の走査線(Ga)または第2、第3の走査線(Gb)、(Gc)との交点には各画素が配置されている。各画素には、画素スイッチトランジスタTr1 11、Tr1 12、…、及び電流記憶保持トランジスタTr2 11、Tr2 12、…が設けられている。
【0050】
信号線駆動回路の各電流源回路は信号線と、映像信号入力スイッチとに接続されている。電流記憶保持トランジスタTr2 11、Tr2 12、Tr2 13、Tr2 14のゲート電極は第2の走査線(Gb)に接続され、電流記憶保持トランジスタTr2 15、Tr2 16、Tr2 17、Tr2 18のゲート電極は、第3の走査線(Gc)に接続されている。画素スイッチトランジスタTr11 1、Tr12 1、…、Tr17 1、Tr18 1の第1電極(ソース電極またはドレイン電極)は各信号線S1、S2、…、S7、S8と接続され、ゲート電極は第1の走査線(Ga)に接続されている。また、電流源回路A1、A2、…、A7、A8は、それぞれのスイッチを介して、1本の映像信号電流入力線に接続している。
【0051】
次に図4を参照して、本発明の駆動方法の説明をする。第1行目の第一列から第八列までについてのみ説明するが、他列、他行についても同様である。図4(A)は、一行選択期間における選択、非選択(本例ではHighで選択・導通、Lowで非選択・絶縁とする)のタイミングを示した図であり、図4(B)は信号線駆動回路内の電流源回路への読み込み(R)と、該電流源回路から画素への書き出し(W)を示したブロック図である。
【0052】
図4(A)に示すように一行選択期間をt1とt2に分割する。第1行目の選択期間ではt1、t2を通して該行の第1の走査線(Ga)はHighであり、各画素スイッチトランジスタTr1 11、Tr1 12、…、Tr1 17、Tr1 18はオン状態である。t1の期間では、第2の走査線(Gb)にはLowの信号が入力されたまま、第3の走査線(Gc)にHighの信号が入力される。従って、第3の走査線(Gc)に接続されているトランジスタTr2 15、Tr2 16、Tr2 17、Tr2 18はオン状態となり、信号線S5、S6、S7、S8から映像信号電流は画素に記憶できる状態となる(図4(B)W5、W6、W7、W8の領域)。このとき、制御信号a5、a6、a7、a8は映像信号入力スイッチをオフ状態(Low)とする信号となり、映像信号は電流源回路A5、A6、A7、A8へ読み込まれないようになっている。このt1の間、選択されない(Low)第2の走査線(Gb)に接続されているトランジスタTr2 11、Tr2 12、Tr2 13、Tr2 14はオフ状態となっており、画素に映像信号電流は記憶されない。このとき、制御信号a1、a2、a3、a4はHighで、映像信号入力スイッチをオン状態とし、電流源回路A1、A2、A3、A4へ映像信号電流が読み込まれる(図4(B)R1、R2、R3、R4の領域)。
【0053】
またt2の期間では、第3の走査線(Gc)にはLowの信号が入力されたまま、第2の走査線(Gb)にHighの信号が入力される。従って、第2の走査線(Gb)に接続されているトランジスタTr2 11、Tr2 12、Tr2 13、Tr2 14はオン状態となり、信号線S1、S2、S3、S4から映像信号電流は画素に記憶できる状態となる(図2(B)W1、W2、W3、W4の領域)。このとき、制御信号a1、a2、a3、a4はスイッチをオフ状態(Low)とする信号となり、入力信号は電流源回路A1、A2、A3、A4へ読み込まれないようになっている。このt2の間、選択されない(Low)第3の走査線(Gc)に接続されているトランジスタTr2 15、Tr2 16、Tr2 17、Tr2 18はオフ状態となっており、画素に映像信号電流は記憶されない。このとき、制御信号a5、a6、a7、a8はHighで、映像信号入力スイッチをオン状態とし、電流源回路A5、A6、A7、A8へ電流が読み込まれる(図4(B)R5、R6、R7、R8の領域)。
【0054】
以上のように本発明は、一行選択期間を複数(本実施例ではt1とt2の二つ)の期間に分割し、画素へ映像信号電流を書き出す(書き出し)動作と、信号線駆動回路内の電流源回路に信号電流を読み込む(読み込み)動作とを同一行選択期間内に行うことを特徴とする。本発明の駆動方法により、信号線駆動回路の面積が小さくでき、発光装置を小型化することが可能となる。また発光装置において信号線駆動回路が占める割合が小さく、画素領域の占める面積が大きい狭額縁化を達成することができる。
【0055】
さらに本実施の形態では、映像信号の各入力線それぞれを複数の電流源回路が共有するため、外部からの映像信号を取り込むための端子数を大きく減らすことができる。外部との接続端子数が削減される結果、接続不良による歩留まり悪化も避けることができる。
【0056】
(実施例3)
図9に本発明を用いた発光装置の概略図を示す。図9(A)は、発光素子が設けられた画素がマトリクス状に配置される画素領域と、電流源回路を有する信号線駆動回路と、第1の走査線駆動回路と、第2の走査線駆動回路とを有する発光装置である。この第1の走査線駆動回路は第1の走査線(Ga)と接続され、第2の走査線駆動回路は、第2の走査線(Gb)と接続される。なお、第1及び第2の走査線駆動回路の配置は、画素領域を挟んで対称に設けられているが、画素領域の同じ側に設けられていても構わない。
【0057】
第1の走査線駆動回路及び第2の走査線駆動回路の構成について図9(B)を用いて説明する。第1の走査線駆動回路及び第2の走査線駆動回路は、シフトレジスタ、バッファを有する。動作を簡単に説明すると、シフトレジスタは、クロック信号(G-CLK)、スタートパルス(S-SP)及びクロック反転信号(G-CLKb)に従って、順次サンプリングパルスを出力する。その後バッファで増幅されたサンプリングパルスは、走査線に入力されて1行ずつ選択状態にしていく。そして選択された走査線によって、制御される画素には、順に信号線から信号電流が書き込まれる。
【0058】
なおシフトレジスタと、バッファの間にはレベルシフタ回路を配置した構成にしてもよい。レベルシフタ回路を配置することによって、電圧振幅を大きくすることが出来る。
【0059】
本発明の駆動方法により、信号線駆動回路の面積、特に電流源回路の面積を小さくできる。なお、走査線駆動回路は2つに増えているが、信号線駆動回路の面積と比較すると走査線駆動回路の面積は小さいため、発光装置の小型化や軽量化、狭額縁化を達成することができる。
【0060】
また画素へ映像信号電流を書き出す(書き出し)動作と、電流源回路に信号電流を読み込む(読み込み)動作をより速く行うため、信号線駆動回路を複数設けてもよい。
【0061】
(実施例4)
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図11に示す。
【0062】
図11(A)は発光装置であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明の発光装置は表示部2003に用いることができる。また本発明により、図11(A)に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用発光装置が含まれる。
【0063】
図11(B)はデジタルスチルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明の発光装置は表示部2102に用いることができる。また本発明により、図11(B)に示すデジタルスチルカメラが完成される。
【0064】
図11(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明の発光装置は表示部2203に用いることができる。また本発明により、図11(C)に示す発光装置が完成される。
【0065】
図11(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明の発光装置は表示部2302に用いることができる。また本発明により、図11(D)に示すモバイルコンピュータが完成される。
【0066】
図11(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明の発光装置はこれら表示部A、B2403、2404に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。また本発明により、図11(E)に示すDVD再生装置が完成される。
【0067】
図11(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。本発明の発光装置は表示部2502に用いることができる。また本発明により、図11(F)に示すゴーグル型ディスプレイが完成される。
【0068】
図11(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609等を含む。本発明の発光装置は表示部2602に用いることができる。また本発明により、図11(G)に示すビデオカメラが完成される。
【0069】
ここで図11(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明の発光装置は表示部2703に用いることができる。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図11(H)に示す携帯電話が完成される。
【0070】
なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【0071】
また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【0072】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【0073】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例の電子機器は、実施例1〜実施例3に示したいずれの構成の信号線駆動回路を用いることができる。
【0074】
【発明の効果】
本発明は、信号線駆動回路内の電流源回路を一列あたり一つだけ設ける。その上で、一行選択期間(水平期間)を複数の期間に分割する。この分割された各期間で、該行のある列は、画素へ映像信号電流を書き出す(書き出し)動作を行い、該行の別のある列は、信号線駆動回路内の電流源回路に映像信号電流を読み込む(読み込み)動作を行う。該分割された期間ごとに書き出し動作、読み込み動作を行う列は異なる。このように、信号線駆動回路内の電流源回路を一列あたり一つだけに抑えることにより、電流源回路の面積が小さい信号線駆動回路を提供し、発光装置の狭額縁化を達成することができる。
【0075】
さらに本発明は、信号線駆動回路内において、各映像信号電流入力線は複数の電流源回路で共有される。そのため、外部から映像信号を取り込むための端子数を減らすことができる。外部との接続端子数が削減される結果、接続不良による歩留まり悪化も避けることができる。
【図面の簡単な説明】
【図1】本発明の発光装置の構成を示す図。
【図2】本発明の発光装置の駆動タイミングを示す図。
【図3】本発明の発光装置の構成を示す図。
【図4】本発明の発光装置の駆動タイミングを示す図。
【図5】本発明の発光装置の構成を示す図。
【図6】本発明の発光装置の駆動タイミングを示す図。
【図7】電流源回路の概略を示す図。
【図8】画素構成の概略を示す図。
【図9】本発明の発光装置の概略を示す図。
【図10】従来の発光装置の概略を示す図
【図11】本発明の発光装置を用いた電子機器を示す図。

Claims (5)

  1. 電流源回路A、A、A、Aと、
    第1トランジスタである映像信号入力スイッチSw、Sw、Sw、Swと、を有する信号線駆動回路を有し、
    各映像信号入力スイッチSw、Sw、Sw、Swは各制御信号a、a、a、aによって制御され、
    各電流源回路A、A、A、Aは、各信号線S、S、S、Sに映像信号電流を出力し、
    各電流源回路A、A、A、Aは、少なくとも第2トランジスタと、第3トランジスタと、第4トランジスタと、容量素子とを有し、
    前記第1トランジスタのゲートは前記第2トランジスタのゲートと電気的に接続され、
    前記第1トランジスタのソース及びドレインの一方は、前記第2トランジスタのソース及びドレインの他方、前記第3トランジスタのソースおよびドレインの一方及び前記第4トランジスタのソースおよびドレインの一方に電気的に接続され、
    前記第1トランジスタのソース及びドレインの他方は映像信号電流入力線に電気的に接続され、
    前記第2トランジスタのソースおよびドレインの一方は前記第3トランジスタのゲートと電気的に接続され、
    前記第4トランジスタのソースおよびドレインの他方は前記信号線に接続され、
    前記容量素子は、前記第3トランジスタのゲートと、ソースおよびドレインの他方との間に電気的に接続され、
    第1の走査線Ga(m)、第2の走査線Gb(m)及び第3の走査線Gc(m)と、
    画素スイッチトランジスタTr m1、Tr m2、Tr m3、Tr m4と、
    電流記憶保持トランジスタTr m1、Tr m2、Tr m3、Tr m4と、を有する画素部を有し、
    各画素スイッチトランジスタTr m1、Tr m2、Tr m3、Tr m4のゲートは前記第1の走査線Ga(m)に電気的に接続され、ソース及びドレインの一方は各信号線S、S、S、Sに電気的に接続され、ソース及びドレインの他方は各電流記憶保持トランジスタTr m1、Tr m2、Tr m3、Tr m4のソース及びドレインの一方に電気的に接続され、
    前記電流記憶保持トランジスタTr m1、Tr m2のゲートは前記第2の走査線Gb(m)に電気的に接続され、前記電流記憶保持トランジスタTr m3、Tr m4のゲートは前記第3の走査線Gc(m)に電気的に接続され、
    ゲート選択期間はt1及びt2を有し、
    ゲート選択期間t1では、
    前記第1の走査線Ga(m)が選択され、前記画素スイッチトランジスタTr m1、Tr m2、Tr m3、Tr m4はオン状態となり、
    前記第3の走査線Gc(m)が選択され、前記電流記憶保持トランジスタTr m3、Tr m4はオン状態となり、前記画素スイッチトランジスタTr m3、Tr m4に接続された前記信号線S、Sから映像信号電流が画素へ書き出され、
    前記制御信号a及びaは、前記映像信号入力スイッチSw及びSwをオフ状態とする信号となり、前記電流源回路A及びAへ電流が読み込まれず、
    前記第2の走査線Gb(m)は選択されず、前記電流記憶保持トランジスタTr m1、Tr m2はオフ状態であり、
    前記制御信号a及びaは、順次、前記映像信号入力スイッチSw及びSwをオン状態とする信号となり、前記電流源回路A及びAへ電流が読み込まれ、
    ゲート選択期間t2では、
    前記第1の走査線Ga(m)が選択され、前記画素スイッチトランジスタTr m1、Tr m2、Tr m3、Tr m4はオン状態となり、
    前記第2の走査線Gb(m)が選択され、前記電流記憶保持トランジスタTr m1、Tr m2はオン状態となり、前記画素スイッチトランジスタTr m1、Tr m2に接続される前記信号線S、Sから映像信号電流が画素へ書き出され、
    前記制御信号a及びaは、前記映像信号入力スイッチSw及びSwをオフ状態とする信号となり、前記電流源回路A及びAへ電流が読み込まれず、
    前記第3の走査線Gc(m)は選択されず、前記電流記憶保持トランジスタTr m3、Tr m4はオフ状態であり、
    前記制御信号a及びaは、順次、前記映像信号入力スイッチSw及びSwをオン状態とする信号となり、前記電流源回路A及びAへ電流が読み込まれ、
    映像信号電流の前記電流源回路への読み込み動作は、
    前記第1トランジスタ及び前記第2トランジスタをオン状態にして、前記第3トランジスタに前記第1トランジスタを介して電流を流し、前記容量素子に電荷が蓄積され、
    前記第1トランジスタ及び前記第2トランジスタをオフ状態にして、前記映像信号電流の電流値を、前記容量素子に蓄積された電荷として記憶することによって行われ、
    映像信号電流の前記電流源回路からの書き出し動作は、
    前記第4トランジスタをオン状態にし、前記読み込み動作により記憶された映像信号電流が前記第3トランジスタから前記第4トランジスタを介して前記信号線へ書き出されることによって行われることを特徴とする発光装置。
  2. 請求項において、
    前記画素部の各画素は、前記信号線、前記第1の走査線、前記第2の走査線、前記第3の走査線、電源線、前記画素スイッチトランジスタ、前記電流記憶保持トランジスタ、第5トランジスタ、自発光素子駆動用のトランジスタ、第2の容量素子及び自発光素子と、を有し、
    前記画素スイッチトランジスタのゲートは前記第1の走査線に電気的に接続され、ソース及びドレインの一方は前記信号線に電気的に接続され、ソース及びドレインの他方は前記電流記憶保持トランジスタのソース及びドレインの一方、前記第5トランジスタのソース及びドレインの一方及び前記自発光素子駆動用のトランジスタのソースおよびドレインの一方に電気的に接続され、
    前記電流記憶保持トランジスタのゲートは前記第2の走査線又は前記第3の走査線電気的に接続され、ソース及びドレインの他方は前記第5トランジスタのゲート及び前記第2の容量素子の一方の電極に電気的に接続され、
    前記第5トランジスタのソース及びドレインの他方は前記電源線及び前記第2の容量素子の他方の電極に電気的に接続され、
    前記自発光素子駆動用のトランジスタのゲートは前記第1の走査線に電気的に接続され、ソース及びドレインの他方は前記自発光素子の一方の電極に電気的に接続されることを特徴とする発光装置。
  3. 請求項において、前記自発光素子はOLEDであることを特徴とする発光装置。
  4. 請求項1乃至のいずれか一において、前記電流源回路は画素と同一の基板上に形成されていることを特徴とする発光装置。
  5. 請求項1乃至請求項のいずれか1に記載の発光装置は、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末、記録媒体を備えた画像再生装置のいずれかであることを特徴とする発光装置。
    【0000】
JP2003139734A 2002-05-17 2003-05-19 発光装置 Expired - Fee Related JP4574128B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003139734A JP4574128B2 (ja) 2002-05-17 2003-05-19 発光装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002143897 2002-05-17
JP2003139734A JP4574128B2 (ja) 2002-05-17 2003-05-19 発光装置

Publications (3)

Publication Number Publication Date
JP2004046135A JP2004046135A (ja) 2004-02-12
JP2004046135A5 JP2004046135A5 (ja) 2006-06-22
JP4574128B2 true JP4574128B2 (ja) 2010-11-04

Family

ID=31719515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003139734A Expired - Fee Related JP4574128B2 (ja) 2002-05-17 2003-05-19 発光装置

Country Status (1)

Country Link
JP (1) JP4574128B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009204978A (ja) * 2008-02-28 2009-09-10 Sony Corp El表示パネルモジュール、el表示パネル及び電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000293245A (ja) * 1999-04-09 2000-10-20 Sharp Corp 定電流駆動装置および定電流駆動半導体集積回路
JP2001042827A (ja) * 1999-08-03 2001-02-16 Pioneer Electronic Corp ディスプレイ装置及びディスプレイパネルの駆動回路
JP2001312243A (ja) * 2000-02-22 2001-11-09 Semiconductor Energy Lab Co Ltd 画像表示装置およびその駆動回路
JP2002049354A (ja) * 2000-05-08 2002-02-15 Semiconductor Energy Lab Co Ltd 自発光装置およびそれを用いた電気器具
JP2003195807A (ja) * 2001-12-14 2003-07-09 Ind Technol Res Inst アクティブマトリクスoledの整合電流駆動構造
JP2004004789A (ja) * 2002-04-24 2004-01-08 Seiko Epson Corp 電子装置、電子機器、および電子装置の駆動方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000293245A (ja) * 1999-04-09 2000-10-20 Sharp Corp 定電流駆動装置および定電流駆動半導体集積回路
JP2001042827A (ja) * 1999-08-03 2001-02-16 Pioneer Electronic Corp ディスプレイ装置及びディスプレイパネルの駆動回路
JP2001312243A (ja) * 2000-02-22 2001-11-09 Semiconductor Energy Lab Co Ltd 画像表示装置およびその駆動回路
JP2002049354A (ja) * 2000-05-08 2002-02-15 Semiconductor Energy Lab Co Ltd 自発光装置およびそれを用いた電気器具
JP2003195807A (ja) * 2001-12-14 2003-07-09 Ind Technol Res Inst アクティブマトリクスoledの整合電流駆動構造
JP2004004789A (ja) * 2002-04-24 2004-01-08 Seiko Epson Corp 電子装置、電子機器、および電子装置の駆動方法

Also Published As

Publication number Publication date
JP2004046135A (ja) 2004-02-12

Similar Documents

Publication Publication Date Title
US6909243B2 (en) Light-emitting device and method of driving the same
JP4628447B2 (ja) 半導体装置
US7425937B2 (en) Device and driving method thereof
US9620060B2 (en) Semiconductor device including transistors, switches and capacitor, and electronic device utilizing the same
US8593381B2 (en) Method of driving light-emitting device
JP2020016905A (ja) 表示装置
JPWO2003038795A1 (ja) 信号線駆動回路、並びに発光装置及びその駆動方法
JP2008203885A (ja) 半導体装置
JP3923341B2 (ja) 半導体集積回路およびその駆動方法
US7961160B2 (en) Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device
JP4397811B2 (ja) 半導体装置、el表示装置、及び電子機器
JP4034086B2 (ja) 発光装置及び電子機器
JP4574128B2 (ja) 発光装置
JP2002049354A (ja) 自発光装置およびそれを用いた電気器具
JP4467900B2 (ja) 発光装置の駆動方法
JP2004093994A (ja) 表示装置、発光装置及び電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060510

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees