JP4572367B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）層に形成された電界効果型トランジスタを含む半導体装置およびその製造方法に関する。

近年の半導体装置の微細化に伴い、低消費電力で高速動作性を実現できる半導体装置として、ＳＯＩ層に形成された電界効果型トランジスタが注目されている。このように、絶縁層上に形成された半導体層を素子分離する方法の一つにメサ（ＭＥＳＡ）型の素子分離方法がある。メサ型による素子分離では、絶縁層上の半導体層の素子分離領域を形成したい領域にマスク層を形成し、半導体層を絶縁層が露出するまで除去することにより行われる。つまり、絶縁層上に独立した島状の半導体層を形成することで、素子分離が行われるのである。
特開平６−２６８２２４号公報

上述したメサ型の素子分離方法により島状の半導体層を形成する場合、島状の半導体層の側壁において、寄生ＭＯＳトランジスタが生じてしまうことがある。このように寄生ＭＯＳトランジスタが生じる一因としては、次のようなことが考えられる。島状の半導体層にゲートを形成するとき、ゲート電極はゲート絶縁膜を介し、半導体層上部と側壁部を覆う形で形成される。このとき側壁上端部は、上方からの電界と側壁からの電界の影響を受けることになり、電界集中により、チャネルが形成されやすくなり、通常の閾値電圧より低い閾値電圧を持つ寄生ＭＯＳが発生する。この寄生ＭＯＳトランジスタの発生を一因とするリーク電流の低減を図るために、特許文献１では、島状の半導体層の上面に形成されるゲート絶縁層の膜厚を側面に形成される側壁絶縁層と比して大きくする技術が記載されている。しかし、近年の半導体装置の微細化に伴い、ゲート絶縁層および側壁絶縁層の膜厚の制御が困難となることがあり、また、膜厚の制御だけではリーク電流の低減を十分に図ることができないこともある。

本発明の目的は、絶縁層上の島状半導体層に形成された電界効果型トランジスタであって、リーク電流の低減が図られた半導体装置およびその製造方法を提供することにある。

本発明の半導体装置は、絶縁層と、
前記絶縁層の上方に設けられた島状半導体層と、
前記島状半導体層の表面に設けられたゲート絶縁層と、
前記島状半導体層に形成されたソース領域およびドレイン領域と、
前記ゲート絶縁層の上方に設けられたゲート電極と、を含み、
前記島状半導体層は、その側部に前記ソース領域およびドレイン領域と異なる導電型
不純物領域を有している。

本発明の半導体装置によれば、島状半導体層の側部には不純物領域が設けられているため、島状半導体層の側面で発生しうる寄生ＭＯＳトランジスタのしきい値を変動させることができる。たとえば、高濃度の不純物領域を設ける場合には、寄生ＭＯＳトランジスタのしきい値を高くすることができる。そのため、メサ型の素子分離が行われた半導体装置であっても、側面での寄生ＭＯＳトランジスタの発生が抑制された半導体装置を提供することができる。その結果、電気特性に優れ、信頼性の高い半導体装置を提供することができる。

なお、本発明において、特定のＡ層の上方にＢ層が設けられているとは、Ａ層の上に直接Ｂ層が設けられている場合の他にＡ層の上に他の層を介してＢ層が設けられている場合を含むものとする。

本発明の半導体装置は、第１領域と該第１領域と比してその表面が低い位置に設けられている第２領域とを有する絶縁層と、
前記絶縁層の上方に設けられた島状半導体層と、
前記島状半導体層の表面に設けられたゲート絶縁層と、
前記島状半導体層に形成されたソース領域およびドレイン領域と、
前記ゲート絶縁層の上方に設けられたゲート電極と、
前記島状半導体層の側部に設けられた前記ソース領域およびドレイン領域と異なる導電型の不純物領域と、を含み、
前記島状半導体層は、前記第１領域の上方に設けられた第１部分と、前記第２領域の上方に設けられた第２部分とからなる。

本発明の半導体装置において、島状半導体層は、第１領域の絶縁層の上方に設けられた第１部分と、第１領域と比して絶縁層の膜厚が小さい第２領域の上方に設けられた第２部分とからなる。第２部分は、その表面が低い位置にある第２領域の絶縁層の上方に設けられているため、第２部分の底面は、露出していることになる。そのため、露出した底面部分に寄生ＭＯＳトランジスタが生じることがある。このことは、ＭＯＳトランジスタのスタンバイ時の消費電力の増大を招いたり、また、ＭＯＳトランジスタのしきい値やＯＮ電流のばらつきを招くこととなる。本発明の半導体装置によれば、島状半導体層の側部に不純物領域を設けることで、島状半導体層の側面および底面での寄生ＭＯＳトランジスタの発生を抑制することができる。その結果、電気特性に優れ、信頼性の高い半導体装置を提供することができる。

本発明の半導体装置は、さらに下記の態様をとることができる。

本発明の半導体装置において、前記島状半導体層は、前記第１部分と、該第１部分の両側方に設けられた前記第２部分とからなることができる。この態様によれば、島状半導体層の両側部の底面は、絶縁層と接することがない。そのため、第２部分の底面で寄生ＭＯＳトランジスタが発生することがあるが、側部に設けられた不純物領域により、側面および底面での寄生ＭＯＳトランジスタの発生を抑制することができる。その結果、電気特性に優れ、信頼性の高い半導体装置を提供することができる。

本発明の半導体装置において、前記不純物領域は、前記島状半導体層のうち前記第２部分に設けられていることができる。

本発明の半導体装置において、前記不純物領域は、前記島状半導体層の上部および下部の少なくともいずれか一方に不純物濃度のピークを有することができる。この態様によれば、島状半導体層の角部に不純物濃度が高い態様をとることができる。島状半導体層の角部では、電界の集中が起こりやすいために、特に寄生ＭＯＳトランジスタが発生しやすくなる。しかし、この態様では、島状半導体層のうち角部の不純物濃度をより高くしているために、そのような問題を回避することができる。

本発明の半導体装置において、前記不純物領域の不純物濃度は、前記ゲート絶縁層の下方に設けられるチャネル領域の不純物濃度と比して大きいものであることができる。

この態様によれば、島状半導体層の側部で発生しうる寄生ＭＯＳトランジスタのしきい値が本来のＭＯＳトランジスタのしきい値よりも高くなっている。そのため、ＭＯＳトランジスタを動作させた場合（ゲート電極に電圧を印加させた場合）に、島状半導体層の側面で寄生ＭＯＳトランジスタが発生することを確実に抑制することができる。

本発明の半導体装置において、前記半導体層は、ＳＯＩ層であることができる。この態様によれば、低消費電力化および高速動作性が実現された半導体装置を提供することができる。

本発明の半導体装置において、前記絶縁層は、ガラス基板であることができる。この態様によれば、薄膜トランジスタ（ＴＦＴ；Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｔｏｒ）に本発明を適用することができ、信頼性の高い薄膜トランジスタを提供することができる。

本発明の半導体装置において、前記半導体層は、単結晶シリコン層、アモルファスシリコン層、多結晶シリコン層およびシリコンゲルマニウム層のいずれかであることができる。

本発明の半導体装置の製造方法は、
絶縁層の上方に半導体層が設けられた基板を準備する工程と、
前記半導体層の所定の領域を除去することにより、島状半導体層を形成する工程と、
前記島状半導体層の側部に不純物領域を形成する工程と、
前記島状半導体層の上方にゲート絶縁層を形成する工程と、
前記ゲート絶縁層の上方にゲート電極を形成する工程と
前記島状半導体層に、前記不純物領域の導電型とは異なる導電型のソース領域およびドレイン領域を形成する工程と、を含む。

本発明の半導体装置の製造方法によれば、島状半導体層の側部にソース領域およびドレイン領域とは異なる導電型の不純物領域が設けられた半導体装置を製造することができる。このように、島状半導体層の側部に所定の導電型の不純物領域を設けることにより、島状半導体層の側面での寄生ＭＯＳトランジスタの発生が抑制された半導体装置を製造することができる。

本発明の半導体装置の製造方法は、
（ａ）絶縁層の上方に半導体層が設けられた基板を準備する工程と、
（ｂ）前記半導体層の所定の領域を除去することにより、島状半導体層を形成する工程と、
（ｃ）露出している前記絶縁層の一部を除去し、第１領域と該第１領域と比してその表面が低い位置にある第２領域を形成する工程と、
（ｄ）前記島状半導体層の側部に不純物領域を形成する工程と、
（ｅ）前記島状半導体層の上方にゲート絶縁層を形成する工程と、
（ｆ）前記ゲート絶縁層の上方にゲート電極を形成する工程と
（ｇ）前記島状半導体層に、前記不純物領域の導電型とは異なる導電型のソース領域およびドレイン領域を形成する工程と、を含む。

本発明の半導体装置の製造方法によれば、島状半導体層の側部にソース領域およびドレイン領域とは異なる導電型の不純物領域が設けられた半導体装置を製造することができる。このように、島状半導体層の側部に所定の導電型の不純物領域を設けることにより、島状半導体層の側面での寄生ＭＯＳトランジスタの発生が抑制された半導体装置を製造することができる。

本発明の半導体装置の製造方法は、さらに、下記の態様をとることができる。

本発明の半導体装置の製造方法では、前記（ｃ）において、前記絶縁層は、前記島状半導体層の底面の一部が露出するように除去されることができる。この態様によれば、島状半導体層の底面の一部が、絶縁層と接しないこととなり、島状半導体層の底面側にも寄生ＭＯＳトランジスタが発生することがある。しかし、島状半導体層の側部に設けられた不純物領域により、底面側においても寄生ＭＯＳトランジスタの発生が抑制された半導体装置を製造することができる。

本発明の半導体装置の製造方法において、前記不純物領域の形成は、島状半導体層の上方にマスク層を形成した後、斜めイオン注入法により行われることができる。この態様によれば、斜めイオン注入法を用いることにより、簡易な工程で島状半導体層の側部に前記不純物領域を形成することができる。

本発明の半導体装置の製造方法において、前記不純物領域の形成は、島状半導体層の側部が露出するようなマスク層を形成した後、不純物を導入することで行われることができる。

本発明の半導体装置の製造方法において、前記不純物領域の導入は、イオン注入法により行われ、該イオン注入は、異なる注入エネルギーで複数回行われることができる。この態様によれば、不純物領域において、部分的に不純物濃度が大きい領域を形成したり、その幅が部分的に大きい箇所を形成することができる。そのため、特に電界が集中しやすい角部の不純物濃度を大きくすることで、より確実に寄生ＭＯＳトランジスタの発生を抑制することができる。

本発明の半導体装置の製造方法において、前記マスク層は、ハードマスクであることができる。

本発明の半導体装置の製造方法において、前記マスク層は、前記島状半導体層のパターニングに用いたマスク層と同一であることができる。この態様によれば、前記不純物領域を形成する際に島状半導体層の上方を覆うマスク層を新たに形成する工程を設ける必要がないため、製造工程を増加することなく、不純物領域の形成を行うことができる。

以下、本発明の実施の形態について説明する。

１．第１の実施の形態
１．１．半導体装置
本実施の形態にかかる半導体装置について、図１，２を参照しながら説明する。図１は、本実施の形態にかかる半導体装置を模式的に示す平面図であり、図２（Ａ）は、図１のＡ−Ａ線に沿った断面を模式的に示す断面図であり、（Ｂ）は、図１のＢ−Ｂ線に沿った断面を模式的に示す断面図である。

図１に示すように、島状半導体層１０には、ゲート電極２４を挟んで向合うようにソース領域およびドレイン領域（以下、「ソース／ドレイン領域」という）２６が形成されている。ゲート電極２４は、島状半導体層１０の表面を覆うゲート絶縁層２０の上に設けられている。図２（Ａ），（Ｂ）の断面図を参照しながら、さらに説明する。図２（Ａ），（Ｂ）に示すように、本実施の形態の半導体装置は、支持基板６の上に絶縁層８が設けられ、この絶縁層８の上に島状半導体層１０が設けられている。図２（Ａ），（Ｂ）に示すように、島状半導体層１０の表面には、ゲート絶縁層２０が設けられ、このゲート絶縁層２０の上に、ゲート電極２４が設けられている。島状半導体層１０では、ゲート電極２４を挟んだそれぞれの領域にソース／ドレイン領域２６が形成されている。

島状半導体層１０はその側部に不純物領域２８を有している。不純物領域２８は、ソース／ドレイン領域２６とは異なる導電型の不純物が導入されてなる領域である。その不純物領域２８の不純物濃度は、ゲート絶縁層２０の下方に形成されるチャネル領域の不純物濃度と比して大きいことが好ましい。このように、チャネル領域の不純物濃度と比して大きい不純物濃度を有することで、島状半導体層１０の側面での寄生ＭＯＳトランジスタの発生が抑制されるためである。不純物領域２８は、図１からわかるように、島状半導体層１０の最外周に輪状の形状を有して設けられている。なお、不純物領域２８のうちゲート電極２４と重なる領域（図２（Ａ）に示される不純物領域２８）の導電型は、ソース／ドレイン領域２６と異なる導電型となる。一方、不純物領域２８のうちゲート電極２４と重なることのない領域の導電型は、ソース／ドレイン領域２６の濃度が該不純物領域２８の濃度より高いために、ソース／ドレイン領域と同じ導電型になっている。

本実施の形態の半導体装置によれば、島状半導体層１０の側部には不純物領域２８が設けられているため、島状半導体層１０の側面で発生しうる寄生ＭＯＳトランジスタのしきい値を制御することができる。たとえば、高濃度の不純物領域２８を設ける場合には、寄生ＭＯＳトランジスタのしきい値を高くすることができる。そのため、本実施の形態のようにメサ型の素子分離が行われた半導体装置であっても、側面での寄生ＭＯＳトランジスタの発生が抑制された半導体装置を提供することができる。その結果、リーク電流が抑制されて電気特性に優れ、信頼性の高い半導体装置を提供することができる。

１．２．半導体装置の製造方法
次に、図３〜７を参照しつつ、本実施の形態にかかる半導体装置の製造方法について説明する。図３〜７は、本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図であり、図３〜６および図７（Ａ）は、図２（Ａ）に対応した断面を示す図であり、図７（Ｂ）は、図２（Ｂ）に対応した断面を示す図である。

（１）まず、図３に示すように、支持基板６の上に、絶縁層８および半導体層１０ａが順次積層されたＳＯＩ基板を準備する。半導体層１０ａとしては、単結晶シリコン層、アモルファスシリコン層、多結晶シリコン層およびシリコンゲルマニウム層などを例示することができる。

その後、半導体層１０ａの上に、熱酸化膜３０および窒化シリコン膜３２を順次形成する。この熱酸化膜３０および窒化シリコン膜３２は、後述する工程において、島状半導体層１０（図２参照）の側部に不純物領域２８（図２参照）を形成する際にマスク層の役割を果たす。熱酸化膜３０および窒化シリコン膜３２は、公知の製造方法により形成することができる。ついで、窒化シリコン膜３２の上に、所定のパターンを有するレジスト層Ｒ１を形成する。レジスト層Ｒ１は、島状半導体層１０を形成したい領域に形成されている。

（２）次に、図４に示すように、トランジスタ形成領域を画定するために半導体層１０ａの素子分離を行ない、島状半導体層１０を形成する。島状半導体層１０の形成は、メサ型の素子分離方法により行なわれる。メサ型の素子分離では、まず、半導体層１０ａの上方に形成されたレジスト層Ｒ１をマスクとして、熱酸化膜３０および窒化シリコン膜３２をエッチングする。レジスト層Ｒ１、熱酸化膜３０および窒化シリコン膜３２をマスクとして、半導体層１０ａを絶縁層８が露出するまで除去する。これにより、島状半導体層１０が形成される。半導体層１０ａの除去は、公知の一般的なエッチング方法により行なうことができる。その後、レジスト層Ｒ１をアッシングなどにより除去する。
ついで、必要に応じて、しきい値を調整するために、所定の導電型の不純物を半導体層１０ａに導入する。不純物の導入は、たとえば、公知のイオン注入技術などにより行うことができる。

（３）次に、島状半導体層１０の側部に不純物領域２８（図１，２参照）を形成する。不純物領域２８は、島状半導体層１０の上に熱酸化膜３０および窒化シリコン膜３２が残存している状態で、図５に示すように、斜めイオン注入法により所定の導電型の不純物を注入する。このとき、同一の絶縁層８上に設けられた他の島状半導体層（図示せず）であって、その島状半導体層がチャネルの導電型が異なるＭＯＳトランジスタを形成する領域である場合には、不純物が導入されることのないようマスク層（図示せず）を形成した状態で行う。不純物領域２８は、その不純物濃度がチャネル領域となる領域の不純物濃度より高くなるように、不純物の注入量を制御して形成されることが好ましい。また、実質的にＭＯＳトランジスタの形成領域が小さくなってしまわないように、不純物領域２８の幅が所望の幅となるように、必要に応じて、不純物の注入エネルギーなどを制御することができる。

不純物領域２８の形成では、島状半導体層１０において、ソース／ドレイン領域２６やチャネル領域が形成される領域には、不純物が注入されることのないようマスク層を形成して行われる。本実施の形態の製造方法では、島状半導体層１０の形成時にマスクとして用いた熱酸化膜３０および窒化シリコン膜３２（いわゆるハードマスク）を不純物領域２８の形成の際のマスクとして兼ねることができる。そのため、島状半導体層１０の形成と、不純物領域２８の形成とでマスク層を別々に形成する必要がなく、工程数の削減を図ることができる。また、不純物を島状半導体層１０に注入した後に、必要に応じて、熱処理などの拡散処理を施してもよい。

（４）次に、図６に示すように、熱酸化膜３０および窒化シリコン膜３２を除去する。これにより、不純物領域２８をその側部に有する島状半導体層１０を形成することができる。このとき、図１に参照されるように、不純物領域２８は、島状導体層１０の最外周に輪状の形状を有して設けられることになる。

（５）次に、図７（Ａ），（Ｂ）に示すように、島状半導体層１０の表面を覆うように、ゲート絶縁層２０を形成する。ゲート絶縁層２０としては、たとえば、酸化シリコン膜を熱酸化法などにより形成することができる。ついで、ゲート絶縁層２０の上にゲート電極２４を形成する。ゲート電極２４の形成では、まず、島状半導体層１０の全面に導電層（図示せず）を形成する。その後、導電層をパターニングすることで、図７（Ａ），（Ｂ）に示すように、ゲート電極２４が形成される。導電層としては、たとえば、多結晶シリコン層をなどを用いる。

ついで、図２（Ａ），（Ｂ）に参照されるように、ソース／ドレイン領域２６を形成する。ソース／ドレイン領域２６は、不純物領域２８とは異なる導電型の不純物を島状半導体層１０の所望の領域に注入することにより形成される。また、島状半導体層１０に不純物を導入した後に、熱処理などの拡散処理を施してもよい。以上の工程により、本実施の形態の半導体装置を製造することができる。

本実施の形態の半導体装置の製造方法によれば、島状半導体層１０の上面を覆った状態で不純物を斜めイオン注入により、島状半導体層１０の側部に導入するという簡易な工程により、島状半導体層１０の側部にソース／ドレイン領域２６とは異なる導電型の不純物領域２８を有する半導体装置を製造することができる。このように、島状半導体層１０の側部に所定の導電型の不純物領域２８を設けることにより、島状半導体層１０の側面での寄生ＭＯＳトランジスタの発生が抑制された半導体装置を製造することができる。その結果、リーク電流が抑制され電気特性の優れた半導体装置を製造することができる。

２．第２の実施の形態
２．１．半導体装置
本実施の形態にかかる半導体装置について、図８を参照しつつ説明する。第２の実施の形態にかかる半導体装置を模式的に示す平面図は、第１の実施の形態の半導体装置を模試的に示す平面図を示す図１と同様であるので、図１を参照されたい。図８は、本実施の形態にかかる半導体装置を模式的に示す断面図であり、（Ａ）は、図１のＡ−Ａ線に沿った断面を模式的に示す断面図であり、（Ｂ）は、図１のＢ−Ｂ線に沿った断面を模式的に示す断面図である。

図１に示すように、第１の実施の形態にかかる半導体装置と同様に、島状半導体層１０には、ゲート電極２４を挟むようにソース／ドレイン領域２６が形成されている。ゲート電極２４は、島状半導体層１０の表面を覆うゲート絶縁層２０の上に設けられている。次に、図８（Ａ），（Ｂ）を参照しつつ断面構造について説明する。図８（Ａ），（Ｂ）に示すように、本実施の形態の半導体装置は、支持基板６の上に絶縁層８が設けられ、この絶縁層８の上に島状半導体層１０が設けられている。図８（Ａ），（Ｂ）に示すように、島状半導体層１０の表面には、ゲート絶縁層２０が設けられ、このゲート絶縁層２０の上に、ゲート電極２４が設けられている。島状半導体層１０では、ゲート電極２４の側方にソース／ドレイン領域２６が形成されている。

本実施の形態の半導体装置では、図８（Ａ），（Ｂ）に示すように、島状半導体層１０の下端の絶縁層８は、第１領域８Ａと第２領域Ｂとを有し、第２領域８Ｂの絶縁層８の膜厚は、第１領域８Ａの絶縁層８の膜厚と比して小さい。つまり、第２領域８Ｂでは、絶縁層８の表面の高さが、第１領域８Ａと比して低いものとなっている。島状半導体層１０は、第１領域８Ａの上に設けられている第１部分１０Ａと、第２領域８Ｂの上方に設けられている第２部分１０Ｂとからなり、第２部分１０Ｂの底面は、絶縁層８と接していない。

島状半導体層１０はその側部に不純物領域２８を有している。不純物領域２８は、ソース／ドレイン領域２６とは異なる導電型の不純物が導入されてなる領域である。本実施の形態では、第２部分１０Ｂに不純物領域２８が設けられている場合を示す。不純物領域２８の不純物濃度は、ゲート絶縁層２０の下方に形成されるチャネル領域の不純物濃度と比して大きいことが好ましい。このように、チャネル領域の不純物濃度と比して大きい不純物濃度を有することで、島状半導体層１０の側面での寄生ＭＯＳトランジスタの発生が抑制されるためである。不純物領域２８は、図１からわかるように、島状半導体層１０の最外周に輪状の形状を有して設けられている。なお、不純物領域２８のうちゲート電極２４と重なる領域（図８（Ａ）に示される不純物領域２８）の導電型は、ソース／ドレイン領域２６と異なる導電型となる。一方、不純物領域２８のうちゲート電極２４と重なることのない領域の導電型は、ソース／ドレイン領域２６の濃度が該不純物領域２８の濃度より高いために、ソース／ドレイン領域と同じ導電型になっている。

第２の実施の形態の半導体装置では、島状半導体層１０は、第１領域８Ａの絶縁層８の上方に設けられた第１部分１０Ａと、第１領域８Ａと比して絶縁層８の膜厚が小さい第２領域８Ｂの上方に設けられた第２部分１０Ｂとからなる。第２部分１０Ｂは、その表面が低い位置にある第２領域８Ｂの絶縁層８の上方に設けられているため、第２部分１０Ｂの底面は、露出していることになる。そのため、露出した底面部分に寄生ＭＯＳトランジスタが生じることがある。特に、該露出した底面の側壁近傍では、結晶方位の違いによる酸化膜の薄膜化や電界集中が大きく、閾値電圧の低い寄生MOSトランジスタが生じ易い。このことは、ＭＯＳトランジスタのスタンバイ時の消費電力の増大を招いたり、また、ＭＯＳトランジスタのしきい値やＯＮ電流のばらつきを招くこととなる。しかし、本実施の形態の半導体装置によれば、島状半導体層１０の側部に不純物領域２８を設けることで、島状半導体層１０の側面および底面での寄生ＭＯＳトランジスタの発生を抑制することができる。その結果、電気特性に優れ、信頼性の高い半導体装置を提供することができる。なお、図８（Ａ）においては、島状半導体１０の第２部分１０Ｂと不純物領域２８とが、ほぼ一致している場合を示した。しかし、第２部分１０Ｂの底面が平坦で表面の結晶面方位と同じで、電界集中が生じない場合には、第２部分１０Ｂは、該不純物領域２８よりも広く取ることができる。

２．２．半導体装置の製造方法
次に、図９〜１２を参照しつつ、本実施の形態にかかる半導体装置の製造方法について説明する。図９〜１２は、本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図であり、図９〜１１および図１２（Ａ）は、図８（Ａ）に対応した断面を示す図であり、図１２（Ｂ）は、図８（Ｂ）に対応した断面を示す図である。なお、以下の説明では、第１の実施の形態の製造方法と同様にできる工程については、その詳細な説明を省略することもある。

（１）まず、図９に示すように、支持基板６の上に、絶縁層８および半導体層１０ａが順次積層されたＳＯＩ基板を準備する。半導体層１０ａとしては、単結晶シリコン層、アモルファスシリコン層、多結晶シリコン層およびシリコンゲルマニウム層などを例示することができる。その後、半導体層１０ａの上に、所定のパターンを有するレジスト層Ｒ１を形成する。レジスト層Ｒ１は、島状半導体層１０を形成したい領域の上に形成されている。

（２）次に、レジスト層Ｒ１（図９参照）をマスクとして、半導体層１０ａのエッチングを行い、図１０に示すように、島状半導体層１０を形成する。島状半導体層１０の形成は、メサ型の素子分離方法により行なわれる。なお、特に図示していないが、この工程では同一の絶縁層８上に、他の島状半導体層も形成されている。半導体層１０ａの除去は、公知の一般的なエッチング方法により行なうことができる。その後、レジスト層Ｒ１をアッシングなどにより除去する。ついで、必要に応じて、しきい値を調整するために、所定の導電型の不純物を島状半導体層１０に導入する。不純物の導入は、たとえば、公知のイオン注入技術などにより行うことができる。

ついで、図１０に示すように、島状半導体層１０の上に、レジスト層Ｒ１と比してパターンの小さいマスク層を形成する。マスク層としては、レジスト層Ｒ２を形成することができる。レジスト層Ｒ２をマスクとして、島状半導体層１０に所定の導電型の不純物を注入する。これにより、図１０に示すように、島状半導体層１０の側部に不純物領域２８が形成される。このとき、同一の絶縁層８上に設けられた他の島状半導体層（図示せず）であって、その島状半導体層がチャネルの導電型が異なるＭＯＳトランジスタを形成する領域である場合には、不純物が導入されることのないようマスク層（図示せず）を形成した状態で行う。不純物領域２８は、その不純物濃度がチャネル領域となる領域の不純物濃度より高くなるように、不純物の注入量を制御して形成されることが好ましい。また、実質的にＭＯＳトランジスタの形成領域が小さくなってしまわないように、不純物領域２８の幅が所望の幅となるように、必要に応じて、不純物の注入エネルギーなどを制御することができる。また、不純物を島状半導体層１０に注入した後に、必要に応じて、熱処理などの拡散処理を施してもよい。その後、レジスト層Ｒ２をアッシングなどにより除去する。

（３）次に、特に図示していないが、同一の絶縁層８の上に設けられた他の島状半導体層に駆動電圧の異なる他のＭＯＳトランジスタのゲート絶縁層（図示せず）を形成する。

一般に、駆動電圧の異なるＭＯＳトランジスタを同一基板上に混載する場合には、それぞれのゲート絶縁層の膜厚は異なるものとなる。このように膜厚の異なるゲート絶縁層を作り分けるには、もっとも大きい膜厚となるゲート絶縁層は熱酸化工程を複数回繰り返して形成され、また、もっとも小さい膜厚となるゲート絶縁層は、不要な熱酸化膜を選択的に繰り返し除去した後、最終の一回の熱酸化工程で形成されるという方法がある。

上述の方法により、膜厚の異なるゲート絶縁層を作り分ける場合、ゲート絶縁層の膜厚が小さいＭＯＳトランジスタが形成される島状半導体層１０を、その上方に有する絶縁層８は、複数回のエッチング工程により、絶縁層８の膜厚が小さい領域が形成されてしまう。さらには、２回目以降のエッチングでは、先のエッチングにより生じた膜厚の小さい領域と大きい領域の段差部分からエッチング液が入り込み、島状半導体層１０の底面に位置する絶縁層８までが部分的に除去されることがある。これにより、図１１に示すように、絶縁層８は、第１領域１０Ａと、第１領域１０Ａと比して表面の高さが低い位置にある第２領域８Ｂとを有することとなる。そして、島状半導体層１０は、第１領域８Ａの上に形成されて第１部分１０Ａと、第２領域８Ｂの上方に設けられ、底面が露出している第２部分１０Ｂとから構成されることになる。

図１１に示すように、先の工程で設けられた不純物領域２８は、結果的には、第２部分１０Ｂの全体あるいは一部分に設けられる。

（４）島状半導体層１０の表面を覆うように、ゲート絶縁層２０を形成する。ゲート絶縁層２０としては、たとえば、酸化シリコン膜を熱酸化法などにより形成することができる。ついで、ゲート絶縁層２０の上にゲート電極２４を形成する。ゲート電極２４の形成では、まず、島状半導体層１０の全面に導電層（図示せず）を形成する。その後、導電層をパターニングすることで、図１２（Ａ），（Ｂ）に示すように、ゲート電極２４が形成される。導電層としては、たとえば、多結晶シリコン層などを用いる。

ついで、図８（Ａ），（Ｂ）に参照されるように、ソース／ドレイン領域２６を形成する。ソース／ドレイン領域２６は、不純物領域２８とは異なる導電型の不純物を島状半導体層１０の所望の領域に注入することにより形成される。また、島状半導体層１０に不純物を導入した後に、熱処理などの拡散処理を施してもよい。以上の工程により、本実施の形態の半導体装置を製造することができる。

第２の実施の形態の半導体装置の製造方法によれば、島状半導体層１０の側部にソース／ドレイン領域２６とは異なる導電型の不純物領域２８が設けられた半導体装置を製造することができる。本実施の形態の半導体装置の製造方法では、絶縁層８の第１領域８Ａの上に設けられた第１部分１０Ａと、第２領域８Ｂの上方であって、絶縁層８とは接することのない第２部分１０Ｂとからなる島状半導体層１０が形成される。そのため、第２部分１０Ｂの底面側で寄生ＭＯＳトランジスタが発生することがあるが、不純物領域２８により、底面側においても寄生ＭＯＳトランジスタの発生が抑制された半導体装置を製造することができる。その結果、底面と側面とでの寄生ＭＯＳトランジスタの発生が抑制され、リーク電流が低減し電気特性の優れた半導体装置を製造することができる。

また、半導体層１０の第２部分１０Ｂの領域の底面が平坦で表面との面方位が同じ場合、第２部分１０Ｂを不純物領域２８より広く設定した場合には、第２部分１０Ｂの底面には、半導体層１０Ａ，１０Ｂの表面に形成されたＭＯＳと同じ閾値電圧を持つＭＯＳトランジスタが形成できる。この第２部分１０Ｂの半導体層の底面側に生じるＭＯＳトランジスタは、閾値電圧が目的とするＭＯＳトランジスタと同じため、ＯＮ電流の増加に寄与し、半導体装置の性能を向上させることができる。

（変形例１）
次に、第２の実施の形態の変形例について、図１３を参照しつつ説明する。この変形例では、不純物領域２８が、その上部もしくは下部の一方に不純物濃度のピークを有する点が、第２の実施の形態と異なる。図１３は、変形例１にかかる半導体装置を模式的に示す断面図であり、図８（Ｂ）に示した断面図と同様の箇所を示す図である。

図１３に示すように、支持基板６の上に、第１領域８Ａと、第１領域８Ａと比して絶縁層８の表面が低い位置にある第２領域８Ｂとを有する絶縁層８が設けられている。絶縁層８の上には、島状半導体層１０が設けられ、島状半導体層１０は、第１領域８Ａの上に設けられた第１部分１０Ａと、第２領域８Ｂの上方に設けられた第２部分１０Ｂとからなる。

島状半導体層１０の上には、上述の実施の形態と同様で、ゲート絶縁層２４、ゲート電極２４が設けられている。島状半導体層１０の側部には、不純物領域２８が設けられている。この変形例では、第２部分１０Ｂに不純物領域２８が設けられている場合を示す。不純物領域２８は、その上方と下方に不純物濃度のピークを有する。つまり、島状半導体層１０の角部では、他の領域と比して不純物濃度が大きいものとなっている。

次に、この変形例にかかる半導体装置の製造方法について説明する。本変形例にかかる半導体装置は、たとえば、第２の実施の形態の半導体装置の製造方法における不純物領域２８の形成工程を変更することで形成することができる。図１０に示されるように、レジスト層Ｒ２を形成する。このレジスト層Ｒ２をマスクとして、所定の導電型の不純物をイオン注入する。このイオン注入を行う際のエネルギーを制御して、複数回のイオン注入を行うことにより、下方と上方とに不純物濃度のピークを有する不純物領域２８を形成することができる。

本変形例による半導体装置によれば、不純物領域２８は、島状半導体層１０の角部において不純物濃度が高い態様をとることができる。島状半導体層１０の角部では、特に電界の集中が起こりやすく、寄生ＭＯＳトランジスタが発生しやすい。しかし、本変形例によれば、島状半導体層１０の不純物濃度を高くすることで、そのような問題を回避することができる。

（変形例２）
次に、本発明の変形例２にかかる半導体装置について図１４を参照しつつ説明する。変形例２にかかる半導体装置では、上記の実施例とは不純物領域２８が異なる例である。図１４は、変形例２にかかる半導体装置を模式的に示す断面図であり、図８（Ｂ）に示した断面図と同様の箇所を示す図である。

図１４に示すように、島状半導体層１０の上には、上述の実施の形態と同様で、ゲート絶縁層２０、ゲート電極２４が設けられている。島状半導体層１０の側部には、不純物領域２８が設けられている。第２部分１０Ｂの上端側と下端側とに設けられた不純物領域２８の幅Ｘは、内側の幅と比して大きいものとなっている。すなわち、島状半導体１０の一方の側部にはコの字型の不純物領域２８が、他の側部には逆コの字型の不純物領域２８が設けられている。

変形例２にかかる半導体装置の製造方法としては、第２の実施の形態の不純物領域２８の形成工程を変更すればよい。たとえば、図１０に参照されるように、レジスト層Ｒ２を形成し、このレジスト層Ｒ２をマスクとして、所定の導電型の不純物をイオン注入により導入する。このイオン注入を行う際のエネルギーを制御して、複数回のイオン注入を行うことにより、下端側と上端側とに設けられる不純物領域２８のその幅が大きくなるよう形成することができる。

変形例２による半導体装置によれば、島状半導体層１０の上端側および下端側に設けられる不純物領域２８の幅が内側の幅と比して大きくすることができる。このように、電界が集中しやすい島状半導体層１０の角部に設けられる不純物領域をより大きいものとすることで、寄生ＭＯＳトランジスタの発生をより抑制することができる。その結果、特性の良好な半導体装置を提供することができる。

なお、本発明は上述の実施の形態に限定されることなく、本発明の要旨の範囲内で変形が可能である。たとえば、上述の実施の形態では、ＬＤＤ領域またはエクステンション領域を設けない場合の半導体装置を例として説明したが、これに限定されず、ＬＤＤ領域またはエクステンション領域を設けてもよい。この態様の半導体装置を製造する場合には、ゲート電極２４を形成した後に、ＬＤＤ領域またはエクステンション領域のための不純物注入を行う。その後、ゲート電極２４の側面にサイドウォール絶縁層を形成し、ソース／ドレイン領域２６の形成を行うことで、製造することができる。

また、本実施の形態の製造方法では、島状半導体層１０をパターニングした後に斜めイオン注入法により、島状半導体層１０の側部に不純物領域２８を形成する場合を説明した。しかし、この製造方法に限定されることなく、たとえば、以下のような方法をとることができる。半導体層１０ａの上方に、不純物領域２８が形成される領域と素子分離領域が形成される領域との上方に開口を有する第１マスク層を形成する。その後、不純物領域２８のための不純物を半導体層１０ａに注入する。ついで、島状半導体層１０を形成するための第２マスク層を形成し、この第２マスク層を用いて半導体層１０ａをパターニングする。この、第２マスク層は第１マスク層と比して不純物領域２８の幅の分だけ大きなパターンを有している。これにより、その側部に不純物領域２８を有する島状半導体層１０を形成することができる。この態様では、斜めイオン注入法を用いることなく、側部に不純物領域２８を有する島状半導体層１０を形成することができる。

また、第２の実施の形態の半導体装置では、膜厚の異なるゲート絶縁層を作り分ける工程で、島状半導体層１０の底面の絶縁層８が除去される場合について説明した。しかし、島状半導体層１０の底面の絶縁層８が除去されてしまう工程は、この工程に限られない。たとえば、清浄な半導体層表面にゲート絶縁層を形成するために、犠牲酸化膜の形成とそのエッチングを繰り返し行うことによっても同様の現象が起こることがある。

また、本実施の形態では、ＳＯＩ基板を例として説明したが、これに限定されず、ガラス基板上に設けられたシリコン層を有する場合にも適用することができる。

また、変形例１、２では、第２の実施の形態の半導体装置に変形例を適用した場合を例として説明したが、これに限定されることはなく、第１の実施の形態の半導体装置の不純物領域２８を変形させてもよい。

変形例１では、不純物領域２８が上部と下部とに不純物濃度のピークを有する場合を例として説明したが、これに限定されることなく上部または下部のどちらか一方に設けられていてもよい。また、上部と下部とに不純物濃度のピークを有する場合、上部と下部の濃度は、必ずしも同一である必要はない。

変形例２では、不純物領域２８の上側と下側の幅が、内側の幅と比して大きい場合を説明したが、これに限定されることなく、上側または下側の幅が大きくなるように形成されていてもよい。

第１の実施の形態の半導体装置を模式的に示す平面図。 第１の実施の形態の半導体装置を示し、（Ａ）は、図１のＡ−Ａ線に沿った断面図であり、（Ｂ）は、図１のＢ−Ｂ線に沿った断面図。 第１の実施の形態の半導体装置の製造工程を模式的に示す断面図。 第１の実施の形態の半導体装置の製造工程を模式的に示す断面図。 第１の実施の形態の半導体装置の製造工程を模式的に示す断面図。 第１の実施の形態の半導体装置の製造工程を模式的に示す断面図。 第１の実施の形態の半導体装置の製造工程を示し、（Ａ）は、図２（Ａ）に対応した断面図であり、（Ｂ）は、図２（Ｂ）に対応した断面図。 第２の実施の形態の半導体装置を示し、（Ａ）は、図２（Ａ）に対応した断面図であり、（Ｂ）は、図２（Ｂ）に対応した断面図。 第２の実施の形態の半導体装置の製造工程を模式的に示す断面図。 第２の実施の形態の半導体装置の製造工程を模式的に示す断面図。 第２の実施の形態の半導体装置の製造工程を模式的に示す断面図。 第２の実施の形態の半導体装置の製造工程を示し、（Ａ）は、図８（Ａ）に対応した断面図であり、（Ｂ）は、図８（Ｂ）に対応した断面図。 変形例１の半導体装置を模式的に示す断面図。 変形例２の半導体装置を模式的に示す断面図。

符号の説明

６ 支持基板、 ８ 絶縁層、 ８Ａ 第１領域、 ８Ｂ 第２領域、 １０ 半導体層、 １０Ａ 第１部分、 １０Ｂ 第２部分 ２０ ゲート絶縁層、 ２４ ゲート電極、 ２６ ソース／ドレイン領域、 ２８ 不純物領域、 ３０ 熱酸化膜、 ３２ 窒化シリコン膜

Claims (13)

1. 絶縁層と、
   前記絶縁層の上方に設けられた島状半導体層と、
   前記島状半導体層の表面に設けられたゲート絶縁層と、
   前記島状半導体層に形成されたソース領域およびドレイン領域と、
   前記ゲート絶縁層の上方に設けられたゲート電極と、を含み、
   前記島状半導体層は、その側部に前記ソース領域およびドレイン領域と異なる導電型の不純物領域を有し、
   前記不純物領域は、前記島状半導体層の上部および下部の少なくともいずれか一方に不純物濃度のピークを有する、半導体装置。
2. 第１領域と該第１領域と比してその表面が低い第２領域とを有する絶縁層と、
   前記絶縁層の上方に設けられた島状半導体層と、
   前記島状半導体層の表面に設けられたゲート絶縁層と、
   前記島状半導体層に形成されたソース領域およびドレイン領域と、
   前記ゲート絶縁層の上方に設けられたゲート電極と、
   前記島状半導体層の側部に設けられた前記ソース領域およびドレイン領域と異なる導電型の不純物領域と、を含み、
   前記島状半導体層は、前記第１領域の上方に設けられた第１部分と、該第１部分の両側方に設けられた前記第２領域の上方に設けられた第２部分とからなり、
   前記不純物領域は、前記島状半導体層の上部および下部の少なくともいずれか一方に不純物濃度のピークを有する、半導体装置。
3. 請求項２において、
   前記不純物領域は、前記島状半導体層のうち前記第２部分に設けられている、半導体装置。
4. 請求項３において、
   前記不純物領域は、前記島状半導体層のうち前記第２部分と一致する、半導体装置。
5. 請求項１〜４のいずれかにおいて、
   前記不純物領域の不純物濃度は、前記ゲート絶縁層の下方に設けられるチャネル領域の不純物濃度と比して大きい、半導体装置。
6. 請求項１〜５のいずれかにおいて、
   前記半導体層は、ＳＯＩ層である、半導体装置。
7. 請求項１〜６のいずれかにおいて、
   前記絶縁層は、ガラス基板である、半導体装置。
8. 請求項１〜７のいずれかにおいて、
   前記半導体層は、単結晶シリコン層、アモルファスシリコン層、多結晶シリコン層およびシリコンゲルマニウム層のいずれかである、半導体装置。
9. 絶縁層の上方に半導体層が設けられた基板を準備する工程と、
   前記半導体層の所定の領域を除去することにより、島状半導体層を形成する工程と、
   前記島状半導体層の側部に不純物領域を形成する工程と、
   前記島状半導体層の上方にゲート絶縁層を形成する工程と、
   前記ゲート絶縁層の上方にゲート電極を形成する工程と
   前記島状半導体層に、前記不純物領域の導電型とは異なる導電型のソース領域およびドレイン領域を形成する工程と、を含み、
   前記不純物領域の形成は、島状半導体層の側部が露出するようなマスク層を形成した後、イオン注入法により不純物を導入することで行われ、
   前記イオン注入は、異なる注入エネルギーで複数回行われることにより、前記島状半導体層の上部および下部の少なくともいずれか一方に不純物濃度のピークを有する前記不純物領域を形成する、半導体装置の製造方法。
10. （ａ）絶縁層の上方に半導体層が設けられた基板を準備する工程と、
    （ｂ）前記半導体層の所定の領域を除去することにより、島状半導体層を形成する工程と、
    （ｃ）前記島状半導体層の底面の一部が露出するように、前記絶縁層の一部を除去し、第１領域と該第１領域と比してその表面が低い位置にある第２領域を形成する工程と、
    （ｄ）前記島状半導体層の側部に不純物領域を形成する工程と、
    （ｅ）前記島状半導体層の上方にゲート絶縁層を形成する工程と、
    （ｆ）前記ゲート絶縁層の上方にゲート電極を形成する工程と
    （ｇ）前記島状半導体層に、前記不純物領域の導電型とは異なる導電型のソース領域およびドレイン領域を形成する工程と、を含み、
    前記不純物領域の形成は、島状半導体層の側部が露出するようなマスク層を形成した後、イオン注入法により不純物を導入することで行われ、
    前記イオン注入は、異なる注入エネルギーで複数回行われることにより、前記島状半導体層の上部および下部の少なくともいずれか一方に不純物濃度のピークを有する前記不純物領域を形成する、半導体装置の製造方法。
11. 請求項１０において、
    前記不純物領域は、前記島状半導体層のうち前記第２領域の上方の底面が露出している部分の全体に設けられる、半導体装置の製造方法。
12. 請求項９〜１１のいずれかにおいて、
    前記マスク層は、ハードマスクである、半導体装置の製造方法。
13. 請求項９〜１１のいずれかにおいて、
    前記マスク層は、前記島状半導体層のパターニングに用いたマスク層と同一である、半導体装置の製造方法。

Images