JP4571070B2 - Voltage generation circuit and signal processing circuit using the same - Google Patents

Voltage generation circuit and signal processing circuit using the same Download PDF

Info

Publication number
JP4571070B2
JP4571070B2 JP2005360566A JP2005360566A JP4571070B2 JP 4571070 B2 JP4571070 B2 JP 4571070B2 JP 2005360566 A JP2005360566 A JP 2005360566A JP 2005360566 A JP2005360566 A JP 2005360566A JP 4571070 B2 JP4571070 B2 JP 4571070B2
Authority
JP
Japan
Prior art keywords
voltage
generation circuit
resistor
circuit
voltage generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005360566A
Other languages
Japanese (ja)
Other versions
JP2007166298A (en
Inventor
博文 小森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005360566A priority Critical patent/JP4571070B2/en
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to PCT/JP2006/324292 priority patent/WO2007066672A1/en
Priority to CN2010101098992A priority patent/CN101877588B/en
Priority to KR1020077025745A priority patent/KR20080071484A/en
Priority to US12/096,528 priority patent/US7936228B2/en
Priority to TW095145440A priority patent/TW200733569A/en
Publication of JP2007166298A publication Critical patent/JP2007166298A/en
Application granted granted Critical
Publication of JP4571070B2 publication Critical patent/JP4571070B2/en
Priority to US13/072,959 priority patent/US20110170698A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)

Description

本発明は、オーディオ信号に対する信号処理などを行う信号処理回路において、電源電圧と接地電位の中点電圧を生成する電圧生成回路に関する。   The present invention relates to a voltage generation circuit that generates a midpoint voltage between a power supply voltage and a ground potential in a signal processing circuit that performs signal processing on an audio signal.

オーディオ信号処理を行う場合、電源電圧と接地電位の中点電圧を基準電圧として、信号の増幅などを行うのが一般的である。このような基準電圧を簡易に生成するための電圧生成回路としては、電源端子と、接地端子間に直列に接続された抵抗値の等しい２つの分圧抵抗を設け、電源電圧を分圧する回路が広く用いられる。   When performing audio signal processing, signal amplification is generally performed using a midpoint voltage between a power supply voltage and a ground potential as a reference voltage. As a voltage generation circuit for easily generating such a reference voltage, there is a circuit that provides two voltage dividing resistors of equal resistance connected in series between a power supply terminal and a ground terminal, and divides the power supply voltage. Widely used.

特開平９−１９０６９８号公報JP-A-9-190698

この場合、電源電圧が変動しても、基準電圧が変動しないように、抵抗の分圧点と、接地間に、容量値の大きなキャパシタを設けるのが一般的である。このキャパシタと、分圧抵抗とは、時定数回路を構成する。分圧抵抗による電力消費を低減するために、その抵抗値は大きく設定されることから、キャパシタと分圧抵抗で形成される時定数回路の時定数は非常に大きくなる。その結果、電源の立ち上げ時において、キャパシタが充電されるまでの時間が長くなり、基準電圧が立ち上がるまでの時間が長くなるという問題があった。   In this case, generally, a capacitor having a large capacitance value is provided between the voltage dividing point of the resistor and the ground so that the reference voltage does not fluctuate even if the power supply voltage fluctuates. This capacitor and the voltage dividing resistor constitute a time constant circuit. In order to reduce the power consumption due to the voltage dividing resistor, the resistance value is set large, so that the time constant of the time constant circuit formed by the capacitor and the voltage dividing resistor becomes very large. As a result, when the power source is turned on, there is a problem that the time until the capacitor is charged becomes longer and the time until the reference voltage rises becomes longer.

本発明はこうした課題に鑑みてなされたものであり、その目的は、電源電圧を分圧する電圧生成回路の起動時間の短縮にある。   The present invention has been made in view of these problems, and an object thereof is to shorten the startup time of a voltage generation circuit that divides a power supply voltage.

本発明のある態様は、電源端子に印加された電源電圧と、接地端子に印加された接地電圧を分圧し、出力端子から出力する電圧生成回路に関する。この電圧生成回路は、電源端子と接地端子間に直列に接続された第１、第２抵抗を含み、２つの抵抗の接続点が、出力端子に接続された第１分圧回路と、出力端子と接地端子間に設けられた出力キャパシタと、電源端子と接地端子間に直列に接続された第３、第４抵抗を含む第２分圧回路と、第３、第４抵抗の接続点の電圧が、出力端子の電圧より高いときアクティブとなり、出力キャパシタに電流を供給する充電回路と、を備える。   One embodiment of the present invention relates to a voltage generation circuit that divides a power supply voltage applied to a power supply terminal and a ground voltage applied to a ground terminal and outputs the divided voltage from an output terminal. The voltage generation circuit includes first and second resistors connected in series between a power supply terminal and a ground terminal, a first voltage dividing circuit in which a connection point of the two resistors is connected to the output terminal, and an output terminal An output capacitor provided between the power supply terminal and the ground terminal; a second voltage dividing circuit including third and fourth resistors connected in series between the power supply terminal and the ground terminal; and a voltage at a connection point of the third and fourth resistances Is activated when the voltage is higher than the voltage at the output terminal, and includes a charging circuit that supplies current to the output capacitor.

この態様によると、電源電圧を立ち上げる際に、電源電圧の立ち上がりに対して、出力端子の電圧の立ち上がりが遅れるため、充電回路がアクティブとなる。その結果、出力キャパシタには、第１抵抗に加えて、充電回路からも電荷が供給されるため、起動時間を短縮することができる。   According to this aspect, when the power supply voltage is raised, since the rise of the voltage at the output terminal is delayed with respect to the rise of the power supply voltage, the charging circuit becomes active. As a result, the output capacitor is supplied with the charge from the charging circuit in addition to the first resistor, so that the startup time can be shortened.

充電回路は、電源端子と出力端子間に直列に接続された第１スイッチと、第３、第４抵抗の接続点の電圧を、出力端子の電圧と比較する第１コンパレータと、を含んでもよい。第１スイッチは、第１コンパレータの出力信号に応じてオンオフしてもよい。   The charging circuit may include a first switch connected in series between the power supply terminal and the output terminal, and a first comparator that compares the voltage at the connection point of the third and fourth resistors with the voltage of the output terminal. . The first switch may be turned on / off according to the output signal of the first comparator.

充電回路は、第１スイッチと直列に接続された第５抵抗をさらに含んでもよい。第５抵抗の抵抗値は、第１、第２、第３、第４抵抗の抵抗値の１／１０００倍から１／１０の範囲に設定してもよい。
第５抵抗の抵抗値を低く設定することにより、時定数を小さく設定することができ、短時間で出力電圧を立ち上げることができる。 The charging circuit may further include a fifth resistor connected in series with the first switch. The resistance value of the fifth resistor may be set in a range of 1/1000 times to 1/10 times the resistance value of the first, second, third, and fourth resistors.
By setting the resistance value of the fifth resistor low, the time constant can be set small and the output voltage can be raised in a short time.

第１コンパレータは、入力オフセット電圧を有してもよい。第１コンパレータの入力にオフセット電圧を設定することにより、電源電圧や出力電圧のわずかな変動によって充電回路の第１スイッチがオンオフを繰り返すのを防止することができる。   The first comparator may have an input offset voltage. By setting an offset voltage at the input of the first comparator, it is possible to prevent the first switch of the charging circuit from repeatedly turning on and off due to slight fluctuations in the power supply voltage and the output voltage.

電圧生成回路は、第３、第４抵抗の接続点の電圧が、出力端子の電圧より低いときアクティブとなり、出力キャパシタから電流を引き抜く放電回路をさらに備えてもよい。
この場合、さらに起動時間を短縮することができる。 The voltage generation circuit may further include a discharge circuit that becomes active when the voltage at the connection point of the third and fourth resistors is lower than the voltage at the output terminal and draws current from the output capacitor.
In this case, the activation time can be further shortened.

放電回路は、接地端子と出力端子間に直列に接続された第２スイッチと、第３、第４抵抗の接続点の電圧を、出力端子の電圧と比較する第２コンパレータと、を含み、第２スイッチは、第２コンパレータの出力信号に応じてオンオフしてもよい。   The discharge circuit includes a second switch connected in series between the ground terminal and the output terminal, and a second comparator that compares the voltage at the connection point of the third and fourth resistors with the voltage of the output terminal. The two switches may be turned on / off according to the output signal of the second comparator.

放電回路は、第２スイッチと直列に接続された第６抵抗をさらに含んでもよい。第６抵抗の抵抗値は、第１、第２、第３、第４抵抗の抵抗値の１／１０００倍から１／１０の範囲に設定されてもよい。   The discharge circuit may further include a sixth resistor connected in series with the second switch. The resistance value of the sixth resistor may be set in a range from 1/1000 times to 1/10 of the resistance value of the first, second, third, and fourth resistors.

第２コンパレータは、入力オフセット電圧を有してもよい。   The second comparator may have an input offset voltage.

第１分圧回路の第１抵抗および第２抵抗、第２分圧回路の第３抵抗および第４抵抗は、それぞれペアリングして形成されてもよい。   The first resistor and the second resistor of the first voltage dividing circuit, and the third resistor and the fourth resistor of the second voltage dividing circuit may be formed by pairing, respectively.

本発明の別の態様は、信号処理回路である。この信号処理回路は、電圧生成回路を含み、当該電圧生成回路から出力される電圧を基準電圧として所定の信号処理を行う。   Another aspect of the present invention is a signal processing circuit. The signal processing circuit includes a voltage generation circuit, and performs predetermined signal processing using the voltage output from the voltage generation circuit as a reference voltage.

この態様によると、電源電圧が立ち上がってすぐに、基準電圧が立ち上がるため、信号処理を直ちに開始することができる。   According to this aspect, since the reference voltage rises immediately after the power supply voltage rises, signal processing can be started immediately.

上述の信号処理回路は、オーディオ信号をステレオコンポジット信号に変換するステレオ変調器と、ステレオ変調器から出力されるステレオコンポジット信号によって周波数変調された被変調信号を生成する周波数変調器と、周波数変調器により生成された被変調信号を増幅する電力増幅器と、を含んでもよい。ステレオ変調器および周波数変調器の少なくとも一方は、電圧生成回路から出力される電圧にもとづき動作してもよい。   The signal processing circuit described above includes a stereo modulator that converts an audio signal into a stereo composite signal, a frequency modulator that generates a modulated signal that is frequency-modulated by the stereo composite signal output from the stereo modulator, and a frequency modulator. And a power amplifier that amplifies the modulated signal generated by. At least one of the stereo modulator and the frequency modulator may operate based on a voltage output from the voltage generation circuit.

信号処理回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。信号処理回路を１つのＬＳＩとして集積化することにより、回路面積を削減することができる。   The signal processing circuit may be integrated on a single semiconductor substrate. “Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate. By integrating the signal processing circuit as one LSI, the circuit area can be reduced.

なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。   It should be noted that any combination of the above-described constituent elements, and those obtained by replacing constituent elements and expressions of the present invention with each other among methods, apparatuses, systems, etc. are also effective as embodiments of the present invention.

本発明に係る電圧生成回路によれば、起動時間を短縮することができる。   According to the voltage generation circuit of the present invention, the startup time can be shortened.

図１は、本発明の実施の形態に係る電圧生成回路１００の構成を示す回路図である。電圧生成回路１００は、電源端子１０２に印加された電源電圧Ｖｄｄと、接地端子ＧＮＤに印加された接地電圧（０Ｖ）を分圧し、出力端子１０４から出力する。本実施の形態において、電圧生成回路１００は、電源電圧の中点電圧Ｖｄｄ／２を生成するものとする。   FIG. 1 is a circuit diagram showing a configuration of a voltage generation circuit 100 according to an embodiment of the present invention. The voltage generation circuit 100 divides the power supply voltage Vdd applied to the power supply terminal 102 and the ground voltage (0 V) applied to the ground terminal GND, and outputs them from the output terminal 104. In the present embodiment, it is assumed that voltage generation circuit 100 generates midpoint voltage Vdd / 2 of the power supply voltage.

電圧生成回路１００は、第１分圧回路１０、第２分圧回路２０、充電回路３０を備える。第１分圧回路１０は、電源端子１０２と接地端子ＧＮＤ間に直列に接続された第１抵抗Ｒ１、第２抵抗Ｒ２を含む。本実施の形態において、第１抵抗Ｒ１、第２抵抗Ｒ２はペアリングして形成され、その抵抗値は等しく設計される。第１抵抗Ｒ１、第２抵抗Ｒ２の抵抗値は、消費電流を低減するため、大きく設定するのが望ましく、たとえば、数十ｋΩから１ＭΩ程度の範囲に設定する。   The voltage generation circuit 100 includes a first voltage dividing circuit 10, a second voltage dividing circuit 20, and a charging circuit 30. The first voltage dividing circuit 10 includes a first resistor R1 and a second resistor R2 connected in series between the power supply terminal 102 and the ground terminal GND. In the present embodiment, the first resistor R1 and the second resistor R2 are formed by pairing, and the resistance values are designed to be equal. The resistance values of the first resistor R1 and the second resistor R2 are preferably set large in order to reduce current consumption. For example, the resistance values are set in the range of several tens of kΩ to 1 MΩ.

第１抵抗Ｒ１、第２抵抗Ｒ２の接続点は、出力端子１０４に接続される。出力端子１０４と接地端子ＧＮＤ間には、出力キャパシタＣ１が設けられる。電圧生成回路１００は、出力キャパシタＣ１に現れる電圧（以下、基準電圧Ｖｒｅｆという）を、出力端子１０４から出力する。基準電圧Ｖｒｅｆの安定化のためには、出力キャパシタＣ１の容量値は大きい方が望ましく、たとえば０．０１μＦから１μＦの範囲に設定するのが好ましい。   A connection point between the first resistor R 1 and the second resistor R 2 is connected to the output terminal 104. An output capacitor C1 is provided between the output terminal 104 and the ground terminal GND. The voltage generation circuit 100 outputs a voltage (hereinafter referred to as a reference voltage Vref) appearing at the output capacitor C1 from the output terminal 104. In order to stabilize the reference voltage Vref, it is desirable that the capacitance value of the output capacitor C1 is large. For example, it is preferable to set the capacitance in the range of 0.01 μF to 1 μF.

第２分圧回路２０は、電源端子１０２と接地端子ＧＮＤ間に直列に接続された第３抵抗Ｒ３、第４抵抗Ｒ４を含む。第３抵抗Ｒ３、第４抵抗Ｒ４はペアリングして形成され、その抵抗値は等しく設計される。第３抵抗Ｒ３、第４抵抗Ｒ４の抵抗値は、消費電流を低減するため、大きく設定するのが望ましく、たとえば、数十ｋΩから１ＭΩ程度の範囲に設定する。なお、第１抵抗Ｒ１〜第４抵抗Ｒ４をすべて同じ抵抗値に設定し、すべてをペアリングして構成しても良い。   The second voltage dividing circuit 20 includes a third resistor R3 and a fourth resistor R4 connected in series between the power supply terminal 102 and the ground terminal GND. The third resistor R3 and the fourth resistor R4 are formed by pairing, and their resistance values are designed to be equal. The resistance values of the third resistor R3 and the fourth resistor R4 are preferably set large in order to reduce current consumption. For example, the resistance values are set in the range of several tens of kΩ to 1 MΩ. The first resistor R1 to the fourth resistor R4 may all be set to the same resistance value, and all may be paired.

充電回路３０は、第３抵抗Ｒ３、第４抵抗Ｒ４の接続点の電圧（以下、検出電圧Ｖｄｅｔという）を、出力端子１０４の基準電圧Ｖｒｅｆと比較し、Ｖｄｅｔ＞Ｖｒｅｆのときアクティブ、Ｖｄｅｔ＜Ｖｒｅｆのとき非アクティブとなる。充電回路３０はアクティブのとき、出力キャパシタＣ１に対して充電電流Ｉｃ１を供給し、非アクティブのとき電流の供給を停止する。   The charging circuit 30 compares the voltage at the connection point of the third resistor R3 and the fourth resistor R4 (hereinafter referred to as the detection voltage Vdet) with the reference voltage Vref of the output terminal 104, and is active when Vdet> Vref, Vdet <Vref It becomes inactive at. The charging circuit 30 supplies the charging current Ic1 to the output capacitor C1 when active, and stops supplying the current when inactive.

充電回路３０は、第５抵抗Ｒ５、第１スイッチＳＷ１、第１コンパレータ３２を含む。第５抵抗Ｒ５および第１スイッチＳＷ１は、電源端子１０２と出力端子１０４間に直列に接続される。第１コンパレータ３２は、検出電圧Ｖｄｅｔと、出力端子１０４の基準電圧Ｖｒｅｆを比較する。第１スイッチＳＷ１は、第１コンパレータ３２の出力信号に応じてオンオフする。すなわち、第１スイッチＳＷ１は、Ｖｄｅｔ＞Ｖｒｅｆのときオン、Ｖｄｅｔ＜Ｖｒｅｆのときオフする。充電回路３０は、第１スイッチＳＷ１がオンのときアクティブ、第１スイッチＳＷ１がオフのとき非アクティブとなる。第１スイッチＳＷ１は、ＭＯＳトランジスタあるいはバイポーラトランジスタを用いて構成することができる。   The charging circuit 30 includes a fifth resistor R5, a first switch SW1, and a first comparator 32. The fifth resistor R5 and the first switch SW1 are connected in series between the power supply terminal 102 and the output terminal 104. The first comparator 32 compares the detection voltage Vdet with the reference voltage Vref of the output terminal 104. The first switch SW1 is turned on / off according to the output signal of the first comparator 32. That is, the first switch SW1 is turned on when Vdet> Vref, and turned off when Vdet <Vref. The charging circuit 30 is active when the first switch SW1 is on and inactive when the first switch SW1 is off. The first switch SW1 can be configured using a MOS transistor or a bipolar transistor.

第５抵抗Ｒ５の抵抗値は、第１抵抗Ｒ１〜第４抵抗Ｒ４の抵抗値の１／１０００倍から１／１０の範囲に設定するのが望ましい。たとえば、第１抵抗Ｒ１〜第４抵抗Ｒ４を５００ｋΩとした場合、第５抵抗Ｒ５は、１ｋΩ程度とする。   The resistance value of the fifth resistor R5 is desirably set in a range of 1/1000 times to 1/10 of the resistance value of the first resistor R1 to the fourth resistor R4. For example, when the first resistor R1 to the fourth resistor R4 are 500 kΩ, the fifth resistor R5 is about 1 kΩ.

実施の形態において、第１コンパレータ３２は、入力オフセット電圧Ｖｏｆｓ１を有することが望ましい。入力オフセット電圧Ｖｏｆｓ１の値は、数十ｍＶ〜数百ｍＶ程度、より具体的には、１０ｍＶから３００ｍＶ程度に設定するのが好ましい。第１コンパレータ３２に入力オフセット電圧Ｖｏｆｓ１を設定した場合、第１スイッチＳＷ１は、Ｖｄｅｔ＞Ｖｒｅｆ＋Ｖｏｆｓ１のときオン、Ｖｄｅｔ＜Ｖｒｅｆ＋Ｖｏｆｓ１のときオフとなる。   In the embodiment, the first comparator 32 desirably has the input offset voltage Vofs1. The value of the input offset voltage Vofs1 is preferably set to about several tens to several hundred mV, more specifically, about 10 mV to 300 mV. When the input offset voltage Vofs1 is set in the first comparator 32, the first switch SW1 is turned on when Vdet> Vref + Vofs1, and turned off when Vdet <Vref + Vofs1.

以上のように構成された電圧生成回路１００によれば、定常状態において、出力端子１０４から、Ｖｒｅｆ＝Ｖｄｄ×Ｒ２／（Ｒ１＋Ｒ２）＝Ｖｄｄ／２で与えられる基準電圧が生成される。出力端子１０４から出力される基準電圧Ｖｒｅｆは、バッファ回路ＢＵＦ１、ＢＵＦ２を介して、他の回路ブロックへと供給される。   According to the voltage generation circuit 100 configured as described above, a reference voltage given by Vref = Vdd × R2 / (R1 + R2) = Vdd / 2 is generated from the output terminal 104 in a steady state. The reference voltage Vref output from the output terminal 104 is supplied to other circuit blocks via the buffer circuits BUF1 and BUF2.

以上のように構成された電圧生成回路１００の電源電圧変動時の動作について説明する。以下、電源電圧変動の一例として、電源電圧の立ち上がりの場合について説明する。   The operation of the voltage generation circuit 100 configured as described above when the power supply voltage fluctuates will be described. Hereinafter, a case where the power supply voltage rises will be described as an example of the power supply voltage fluctuation.

はじめに、本発明の効果を、より明確とするために、充電回路３０を設けない場合の動作について説明する。図２は、充電回路３０を設けない場合の電圧生成回路の動作波形図である。図２および後述の図３は、説明を簡潔にするため、縦軸および横軸を適宜拡大、縮小して示している。   First, in order to clarify the effect of the present invention, the operation when the charging circuit 30 is not provided will be described. FIG. 2 is an operation waveform diagram of the voltage generation circuit when the charging circuit 30 is not provided. In FIG. 2 and FIG. 3 described later, the vertical axis and the horizontal axis are enlarged or reduced as appropriate for the sake of brevity.

時刻ｔ０に電源が投入され、電源電圧Ｖｄｄが立ち上がり、時刻ｔ１に所定の電圧Ｖｄｄ１に達する。充電回路３０を設けない場合、出力キャパシタＣ１に対する充電経路は、第１抵抗Ｒ１のみである。ここで、出力キャパシタＣ１と第１抵抗Ｒ１は時定数回路を形成しており、上述のように、出力キャパシタＣ１の容量値は電圧の安定化のため大きく設定され、さらに第１抵抗Ｒ１の抵抗値も低消費電力化のために大きく設定される。したがって、出力キャパシタＣ１および第１抵抗Ｒ１の時定数は非常に大きくなるため、基準電圧Ｖｒｅｆの立ち上がりは、図２に示すように、電源電圧Ｖｄｄに遅れて立ち上がり、時刻ｔ２に、所定の電圧Ｖｄｄ１／２に達する。   The power is turned on at time t0, the power supply voltage Vdd rises, and reaches a predetermined voltage Vdd1 at time t1. When the charging circuit 30 is not provided, the charging path for the output capacitor C1 is only the first resistor R1. Here, the output capacitor C1 and the first resistor R1 form a time constant circuit. As described above, the capacitance value of the output capacitor C1 is set large for voltage stabilization, and the resistance of the first resistor R1. The value is also set large for low power consumption. Accordingly, since the time constants of the output capacitor C1 and the first resistor R1 become very large, the rising of the reference voltage Vref rises behind the power supply voltage Vdd as shown in FIG. 2, and at a time t2, the predetermined voltage Vdd1 / 2 is reached.

つぎに、充電回路３０を備えた本実施の形態に係る電圧生成回路１００の動作について説明する。図３は、充電回路３０を設けた本実施の形態に係る電圧生成回路１００の動作波形図である。   Next, the operation of the voltage generation circuit 100 according to the present embodiment provided with the charging circuit 30 will be described. FIG. 3 is an operation waveform diagram of the voltage generation circuit 100 according to the present embodiment in which the charging circuit 30 is provided.

電源電圧Ｖｄｄが上昇すると、電源電圧Ｖｄｄを分圧して得られる検出電圧Ｖｄｅｔが電源電圧Ｖｄｄに追従して上昇する。時刻ｔ０において、Ｖｄｅｔ＜Ｖｒｅｆ＋Ｖｏｆｓ１が成り立っており、充電回路３０は非アクティブである。このとき、出力キャパシタＣ１は第１抵抗Ｒ１を介して充電されるため、基準電圧Ｖｒｅｆは緩やかに上昇し始める。   When the power supply voltage Vdd increases, the detection voltage Vdet obtained by dividing the power supply voltage Vdd increases following the power supply voltage Vdd. At time t0, Vdet <Vref + Vofs1 is established, and the charging circuit 30 is inactive. At this time, since the output capacitor C1 is charged via the first resistor R1, the reference voltage Vref starts to rise gently.

時刻ｔ１に、Ｖｄｅｔ＞Ｖｒｅｆ＋Ｖｏｆｓ１となると、第１スイッチＳＷ１がオンし、充電回路３０がアクティブとなる。充電回路３０がアクティブとなると、出力キャパシタＣ１が第１スイッチＳＷ１および第５抵抗Ｒ５を含む経路によって充電される。上述のように、第５抵抗Ｒ５の抵抗値は、第１抵抗Ｒ１の抵抗値に比べて低く設定されるため、時定数が低下し、基準電圧Ｖｒｅｆは、急速に上昇し始める。   When Vdet> Vref + Vofs1 at time t1, the first switch SW1 is turned on and the charging circuit 30 is activated. When the charging circuit 30 becomes active, the output capacitor C1 is charged through a path including the first switch SW1 and the fifth resistor R5. As described above, since the resistance value of the fifth resistor R5 is set lower than the resistance value of the first resistor R1, the time constant decreases and the reference voltage Vref starts to rise rapidly.

時刻ｔ２に、電源電圧Ｖｄｄが、所定値Ｖｄｄ１に達し、その後、時刻ｔ３に、基準電圧Ｖｄｅｔが、電圧（Ｖｄｄ１／２−Ｖｏｆｓ１）に達すると、Ｖｄｅｔ＜Ｖｒｅｆ＋Ｖｏｆｓ１となり、第１スイッチＳＷ１がオフとなる。時刻ｔ３以降、出力キャパシタＣ１は第１抵抗Ｒ１によって充電され、基準電圧Ｖｒｅｆは緩やかに上昇し、時刻ｔ４に、Ｖｄｄ１／２に達する。   When the power supply voltage Vdd reaches the predetermined value Vdd1 at time t2, and then the reference voltage Vdet reaches the voltage (Vdd1 / 2−Vofs1) at time t3, Vdet <Vref + Vofs1, and the first switch SW1 is turned off. Become. After time t3, the output capacitor C1 is charged by the first resistor R1, and the reference voltage Vref gradually rises and reaches Vdd1 / 2 at time t4.

このように、本実施の形態に係る電圧生成回路１００によれば、電源電圧Ｖｄｄが立ち上がる際に、電源電圧Ｖｄｄに追従する検出電圧Ｖｄｅｔの立ち上がりに対して、出力端子１０４の基準電圧Ｖｒｅｆの立ち上がりが遅れるため、充電回路３０がアクティブとなる。第１スイッチＳＷ１をオンして、抵抗値の低い第５抵抗Ｒ５を介して充電することにより、第１抵抗Ｒ１のみで充電する場合に比べて、短時間で基準電圧Ｖｒｅｆを上昇させることができる。   Thus, according to the voltage generation circuit 100 according to the present embodiment, when the power supply voltage Vdd rises, the rise of the reference voltage Vref of the output terminal 104 with respect to the rise of the detection voltage Vdet that follows the power supply voltage Vdd. , The charging circuit 30 becomes active. By turning on the first switch SW1 and charging via the fifth resistor R5 having a low resistance value, the reference voltage Vref can be raised in a shorter time than when charging only with the first resistor R1. .

また、充電回路３０の第１コンパレータ３２に入力オフセット電圧Ｖｏｆｓ１を設定した場合、電源電圧Ｖｄｄや基準電圧Ｖｒｅｆのわずかな変動によって充電回路３０の第１スイッチＳＷ１がオンオフが切り換えられるのを防止することができる。特に、電源電圧Ｖｄｄのリップルによって、第１スイッチＳＷ１がオン、オフを繰り返すのを防止することができ、基準電圧Ｖｒｅｆをより安定化することができる。   Further, when the input offset voltage Vofs1 is set in the first comparator 32 of the charging circuit 30, it is possible to prevent the first switch SW1 of the charging circuit 30 from being turned on and off due to slight fluctuations in the power supply voltage Vdd and the reference voltage Vref. Can do. In particular, the ripple of the power supply voltage Vdd can prevent the first switch SW1 from being repeatedly turned on and off, and the reference voltage Vref can be further stabilized.

さらに、充電回路３０は、検出電圧Ｖｄｅｔが、基準電圧Ｖｒｅｆの差が小さくなっても、Ｖｄｅｔ＞Ｖｒｅｆ（オフセット電圧が設定される場合、Ｖｄｅｔ＞Ｖｒｅｆ＋Ｖｏｆｓ１）が成り立てば、充電回路３０はアクティブとなるため、基準電圧Ｖｒｅｆが、電源電圧Ｖｄｄの中点電圧Ｖｄｄ／２にほぼ等しくなるまで、充電回路３０によって基準電圧Ｖｒｅｆを上昇させることができる。   Furthermore, the charging circuit 30 becomes active when the detected voltage Vdet becomes Vdet> Vref (when the offset voltage is set, Vdet> Vref + Vofs1) even if the difference between the reference voltages Vref becomes small. Therefore, the reference voltage Vref can be raised by the charging circuit 30 until the reference voltage Vref becomes substantially equal to the midpoint voltage Vdd / 2 of the power supply voltage Vdd.

次に、電圧生成回路の変形例について説明する。図４は、電圧生成回路１００の変形例の構成を示す回路図である。図４において、図１と同一または同等の構成要素には同一の符号を付し、適宜説明を省略する。以下、相違点を中心に説明する。   Next, a modification of the voltage generation circuit will be described. FIG. 4 is a circuit diagram showing a configuration of a modified example of the voltage generation circuit 100. In FIG. 4, the same or equivalent components as in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted as appropriate. Hereinafter, the difference will be mainly described.

図４の電圧生成回路１００ｂは、図１の電圧生成回路１００に、放電回路４０を付加したことを特徴とする。放電回路４０は、第３抵抗Ｒ３、第４抵抗Ｒ４の接続点に現れる検出電圧Ｖｄｅｔが、出力端子１０４に現れる基準電圧Ｖｒｅｆより低いときアクティブとなり、出力キャパシタＣ１から電流を引き抜く。   The voltage generation circuit 100b of FIG. 4 is characterized in that a discharge circuit 40 is added to the voltage generation circuit 100 of FIG. The discharge circuit 40 becomes active when the detection voltage Vdet appearing at the connection point of the third resistor R3 and the fourth resistor R4 is lower than the reference voltage Vref appearing at the output terminal 104, and draws current from the output capacitor C1.

放電回路４０は、第２分圧回路２０と同様に構成される。放電回路４０は、第６抵抗Ｒ６、第２スイッチＳＷ２、第２コンパレータ４２を含む。
第６抵抗Ｒ６および第２スイッチＳＷ２は、接地端子ＧＮＤと出力端子１０４間に直列に接続される。第２コンパレータ４２は、第３抵抗Ｒ３、第４抵抗Ｒ４の接続点に現れる検出電圧Ｖｄｅｔを、出力端子１０４の基準電圧Ｖｒｅｆと比較する。第２スイッチＳＷ２は、第２コンパレータ４２の出力信号に応じてオンオフが制御される。第２コンパレータ４２は、入力オフセット電圧Ｖｏｆｓ２を有していても良い。 The discharge circuit 40 is configured similarly to the second voltage dividing circuit 20. The discharge circuit 40 includes a sixth resistor R6, a second switch SW2, and a second comparator 42.
The sixth resistor R6 and the second switch SW2 are connected in series between the ground terminal GND and the output terminal 104. The second comparator 42 compares the detection voltage Vdet appearing at the connection point of the third resistor R3 and the fourth resistor R4 with the reference voltage Vref of the output terminal 104. The second switch SW2 is controlled to be turned on / off according to the output signal of the second comparator 42. The second comparator 42 may have an input offset voltage Vofs2.

第２コンパレータ４２に入力オフセット電圧Ｖｏｆｓ２を設定した場合、第２スイッチＳＷ２は、Ｖｄｅｔ＜Ｖｒｅｆ−Ｖｏｆｓのときオン、Ｖｄｅｔ＞Ｖｒｅｆ−Ｖｏｆｓのときオフとなる。   When the input offset voltage Vofs2 is set in the second comparator 42, the second switch SW2 is turned on when Vdet <Vref−Vofs, and turned off when Vdet> Vref−Vofs.

第６抵抗Ｒ６の抵抗値は、第１抵抗Ｒ１〜第４抵抗Ｒ４の抵抗値の１／１０００倍から１／１０の範囲に設定するのが好ましい。さらに、第６抵抗Ｒ６と第５抵抗Ｒ５の抵抗値を同一に設定し、ペアリングして形成してもよい。   The resistance value of the sixth resistor R6 is preferably set in the range of 1/1000 times to 1/10 of the resistance values of the first resistor R1 to the fourth resistor R4. Further, the resistance values of the sixth resistor R6 and the fifth resistor R5 may be set to be the same and paired.

また、充電回路３０に加えて、放電回路４０を設けることにより、電圧生成回路１００ｂの停止時において、基準電圧Ｖｒｅｆを直ちに低下させることができる。   Further, by providing the discharging circuit 40 in addition to the charging circuit 30, the reference voltage Vref can be immediately reduced when the voltage generating circuit 100b is stopped.

また、第１コンパレータ３２および第２コンパレータ４２に入力オフセット電圧を設定することにより、基準電圧Ｖｒｅｆと検出電圧Ｖｄｅｔがほぼ等しい電圧範囲において、第１スイッチＳＷ１と第２スイッチＳＷ２が交互にオンオフするのを防止することができる。   Further, by setting an input offset voltage in the first comparator 32 and the second comparator 42, the first switch SW1 and the second switch SW2 are alternately turned on and off in a voltage range where the reference voltage Vref and the detection voltage Vdet are substantially equal. Can be prevented.

図５は、上述の実施の形態に係る電圧生成回路１００を利用した信号処理回路の構成例を示すブロック図である。図５の信号処理回路２００は、電圧生成回路１００から出力される中点電圧Ｖｄｄ／２を基準電圧として所定の信号処理を行う。所定の信号処理としては、オーディオ信号の増幅や、アクティブフィルタによるフィルタリングなどが例示される。   FIG. 5 is a block diagram illustrating a configuration example of a signal processing circuit using the voltage generation circuit 100 according to the above-described embodiment. The signal processing circuit 200 in FIG. 5 performs predetermined signal processing using the midpoint voltage Vdd / 2 output from the voltage generation circuit 100 as a reference voltage. Examples of the predetermined signal processing include audio signal amplification and filtering by an active filter.

以下、図５の信号処理回路２００は、オーディオ信号をステレオコンポジット信号に変換し、周波数変調を行い、増幅してアンテナから送信するステレオＦＭ送信回路として説明する。このような信号処理回路（以下ＦＭ送信回路ともいう）２００は、車載用オーディオにおいて、ケーブルを介さずに信号を送信する際に使用したり、あるいは携帯端末に内蔵され、据え置き型のオーディオ機器に対してオーディオ信号を送信する用途に用いることができる。   Hereinafter, the signal processing circuit 200 in FIG. 5 will be described as a stereo FM transmission circuit that converts an audio signal into a stereo composite signal, performs frequency modulation, amplifies it, and transmits it from an antenna. Such a signal processing circuit (hereinafter also referred to as “FM transmission circuit”) 200 is used when transmitting a signal without using a cable in in-vehicle audio, or built in a portable terminal and used in a stationary audio device. On the other hand, it can be used for the purpose of transmitting an audio signal.

ＦＭ送信回路２００は、電圧生成回路１００、プリエンファシスフィルタ１１０Ｌ、１１０Ｒ、ステレオ変調器１２０、周波数変調器１３０、電力増幅器１４０を備える。このＦＭ送信回路２００は、各ブロックがひとつのＬＳＩに集積化されてもよいし、別々のＩＣに分割して構成されてもよい。なお、図１のＦＭ送信回路２００は主要なブロックのみを簡略化して示すものであり、その他のフィルタなどの回路ブロックは省略している。   The FM transmission circuit 200 includes a voltage generation circuit 100, pre-emphasis filters 110L and 110R, a stereo modulator 120, a frequency modulator 130, and a power amplifier 140. In the FM transmitter circuit 200, each block may be integrated in one LSI, or may be divided into separate ICs. Note that the FM transmission circuit 200 in FIG. 1 is shown by simplifying only main blocks, and other circuit blocks such as filters are omitted.

オーディオ信号源２１０は、ＣＤプレイヤやＭＤプレイヤ、メモリオーディオ、ハードディスクオーディオなどであって、オーディオ信号Ｓ１を生成し、ＦＭ送信回路２００へと出力する。プリエンファシスフィルタ１１０Ｌ、１１０Ｒは、ステレオ信号のＬチャンネルと、Ｒチャンネルに対応したオーディオ信号Ｓ１Ｌ、Ｓ１Ｒそれぞれの周波数補正を行い、ステレオ変調器１２０に出力する。ステレオ変調器１２０は、プリエンファシスフィルタ１１０Ｌ、１１０Ｌから出力されるオーディオ信号ＳＬ、ＳＲをステレオコンポジット信号Ｓｃに変換する。ステレオコンポジット信号Ｓｃは、周波数変調器１３０へと入力される。   The audio signal source 210 is a CD player, MD player, memory audio, hard disk audio, etc., and generates an audio signal S 1 and outputs it to the FM transmitter circuit 200. The pre-emphasis filters 110 </ b> L and 110 </ b> R perform frequency correction on the L channel of the stereo signal and the audio signals S <b> 1 </ b> L and S <b> 1 </ b> R corresponding to the R channel, and output to the stereo modulator 120. The stereo modulator 120 converts the audio signals SL and SR output from the pre-emphasis filters 110L and 110L into a stereo composite signal Sc. The stereo composite signal Sc is input to the frequency modulator 130.

周波数変調器１３０は、ステレオコンポジット信号Ｓｃを変調信号とし、この変調信号にもとづいて周波数変調された高周波の被変調信号Ｓ３を生成する。周波数変調器１３０は、たとえば、ＶＣＯ、分周器、位相比較器、ループフィルタを用いて構成されたＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を含み、ＶＣＯの入力信号にオーディオ信号を重畳する直接変調型の周波数変調器である。周波数変調器１３０により生成された被変調信号Ｓ３は、電力増幅器１４０によって増幅され、アンテナ２２０から送信される。   The frequency modulator 130 uses the stereo composite signal Sc as a modulation signal, and generates a high-frequency modulated signal S3 that is frequency-modulated based on the modulation signal. The frequency modulator 130 includes, for example, a PLL (Phase Locked Loop) configured by using a VCO, a frequency divider, a phase comparator, and a loop filter, and is a direct modulation type frequency that superimposes an audio signal on an input signal of the VCO. It is a modulator. The modulated signal S3 generated by the frequency modulator 130 is amplified by the power amplifier 140 and transmitted from the antenna 220.

電圧生成回路１００は、電池２３０から出力される電池電圧Ｖｂａｔを電源電圧Ｖｄｄとし、この電源電圧Ｖｄｄにもとづいて基準電圧Ｖｒｅｆを生成する。電池電圧Ｖｄｄは、電圧生成回路１００の他、各ブロックへと供給される。電圧生成回路１００により生成された基準電圧Ｖｒｅｆは、バッファＢＵＦ１〜ＢＵＦ３を介して、それぞれプリエンファシスフィルタ１１０、ステレオ変調器１２０、周波数変調器１３０、その他の増幅器など、電源電圧Ｖｄｄの中点電圧Ｖｄｄ／２を必要とする各ブロックへと出力される。すなわち、ステレオ変調器１２０および周波数変調器１３０の少なくとも一方は、電圧生成回路１００から出力される中点電圧Ｖｄｄにもとづき動作するのが望ましい。   The voltage generation circuit 100 uses the battery voltage Vbat output from the battery 230 as the power supply voltage Vdd, and generates the reference voltage Vref based on the power supply voltage Vdd. The battery voltage Vdd is supplied to each block in addition to the voltage generation circuit 100. The reference voltage Vref generated by the voltage generation circuit 100 is supplied to the midpoint voltage Vdd of the power supply voltage Vdd through the buffers BUF1 to BUF3, such as the pre-emphasis filter 110, the stereo modulator 120, the frequency modulator 130, and other amplifiers. Output to each block requiring / 2. That is, it is desirable that at least one of the stereo modulator 120 and the frequency modulator 130 operate based on the midpoint voltage Vdd output from the voltage generation circuit 100.

このように構成された図５のＦＭ送信回路２００では、実施の形態に係る電圧生成回路１００によって、電源投入後、短時間で中間電圧Ｖｄｄ／２を生成することができるため、信号処理を開始するまでの期間を短縮することができる。   In the FM transmitter circuit 200 of FIG. 5 configured as described above, the voltage generation circuit 100 according to the embodiment can generate the intermediate voltage Vdd / 2 in a short time after the power is turned on. The period until it can be shortened.

実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。   The embodiments are exemplifications, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are within the scope of the present invention. .

実施の形態に係る電圧生成回路１００では、充電回路３０あるいは放電回路４０の充電、放電経路上に第５抵抗Ｒ５あるいは第６抵抗Ｒ６を設ける構成としたが、これには限定されない。たとえば、充電回路３０、放電回路４０に、第５抵抗Ｒ５、第６抵抗Ｒ６を設けない構成としてもよい。   In the voltage generation circuit 100 according to the embodiment, the fifth resistor R5 or the sixth resistor R6 is provided on the charging / discharging path of the charging circuit 30 or the discharging circuit 40, but is not limited thereto. For example, the charging circuit 30 and the discharging circuit 40 may not be provided with the fifth resistor R5 and the sixth resistor R6.

図５のＦＭ送信回路２００は、電池駆動される場合について説明したが、これには限定されず、その他の電源装置から出力される電圧によって駆動されてもよい。また、実施の形態に係る電圧生成回路１００の用途は、オーディオ信号処理回路に限定されるものではなく、その他の中点電圧Ｖｄｄ／２を利用する信号処理回路に広く利用することができる。   The FM transmission circuit 200 of FIG. 5 has been described as being driven by a battery, but is not limited thereto, and may be driven by a voltage output from another power supply device. The application of the voltage generation circuit 100 according to the embodiment is not limited to the audio signal processing circuit, and can be widely used for other signal processing circuits using the midpoint voltage Vdd / 2.

電圧生成回路１００は、電源電圧Ｖｄｄと接地電位を分圧するものであるが、接地電位は、０Ｖには限定されず、負の電源電圧−Ｖｄｄも包含する。   Although the voltage generation circuit 100 divides the power supply voltage Vdd and the ground potential, the ground potential is not limited to 0 V, and includes a negative power supply voltage -Vdd.

実施の形態に係る電圧生成回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the voltage generation circuit which concerns on embodiment. 充電回路を設けない場合の電圧生成回路の動作波形図である。It is an operation | movement waveform diagram of the voltage generation circuit when not providing a charging circuit. 充電回路を設けた図１の電圧生成回路の動作波形図である。It is an operation | movement waveform diagram of the voltage generation circuit of FIG. 1 which provided the charging circuit. 図１の電圧生成回路の変形例の構成を示す回路図である。FIG. 6 is a circuit diagram showing a configuration of a modification of the voltage generation circuit of FIG. 1. 実施の形態に係る電圧生成回路を利用した信号処理回路の構成例を示すブロック図である。It is a block diagram which shows the structural example of the signal processing circuit using the voltage generation circuit which concerns on embodiment.

符号の説明Explanation of symbols

１００ 電圧生成回路、 １０ 第１分圧回路、 ２０ 第２分圧回路、 ３０ 充電回路、 ３２ 第１コンパレータ、 ４０ 放電回路、 ４２ 第２コンパレータ、 Ｃ１ 出力キャパシタ、 Ｒ１ 第１抵抗、 Ｒ２ 第２抵抗、 Ｒ３ 第３抵抗、 Ｒ４ 第４抵抗、 Ｒ５ 第５抵抗、 Ｒ６ 第６抵抗、 ＳＷ１ 第１スイッチ、 ＳＷ２ 第２スイッチ、 １０２ 電源端子、 １０４ 出力端子、 １１０ プリエンファシスフィルタ、 １２０ ステレオ変調器、 １３０ 周波数変調器、 １４０ 電力増幅器、 ２００ ＦＭ送信回路。   100 voltage generating circuit, 10 first voltage dividing circuit, 20 second voltage dividing circuit, 30 charging circuit, 32 first comparator, 40 discharging circuit, 42 second comparator, C1 output capacitor, R1 first resistance, R2 second resistance , R3 third resistor, R4 fourth resistor, R5 fifth resistor, R6 sixth resistor, SW1 first switch, SW2 second switch, 102 power supply terminal, 104 output terminal, 110 pre-emphasis filter, 120 stereo modulator, 130 Frequency modulator, 140 power amplifier, 200 FM transmitter circuit.

Claims (14)

電源端子に印加された電源電圧と、接地端子に印加された接地電圧を分圧し、出力端子から出力する電圧生成回路であって、
前記電源端子と前記接地端子間に直列に接続された第１、第２抵抗を含み、２つの抵抗の接続点が、前記出力端子に接続された第１分圧回路と、
前記出力端子と前記接地端子間に設けられた出力キャパシタと、
前記電源端子と前記接地端子間に直列に接続された第３、第４抵抗を含む第２分圧回路と、
前記第３、第４抵抗の接続点の電圧が、前記出力端子の電圧より高いときアクティブとなり、前記出力キャパシタに電流を供給する充電回路と、
を備えることを特徴とする電圧生成回路。 A voltage generation circuit that divides a power supply voltage applied to a power supply terminal and a ground voltage applied to a ground terminal and outputs the voltage from an output terminal,
A first voltage dividing circuit including first and second resistors connected in series between the power supply terminal and the ground terminal, the connection point of the two resistors being connected to the output terminal;
An output capacitor provided between the output terminal and the ground terminal;
A second voltage dividing circuit including third and fourth resistors connected in series between the power supply terminal and the ground terminal;
A charging circuit that becomes active when a voltage at a connection point of the third and fourth resistors is higher than a voltage of the output terminal and supplies a current to the output capacitor;
A voltage generation circuit comprising: 前記充電回路は、
前記電源端子と前記出力端子間に直列に接続された第１スイッチと、
前記第３、第４抵抗の接続点の電圧を、前記出力端子の電圧と比較する第１コンパレータと、
を含み、前記第１スイッチは、前記第１コンパレータの出力信号に応じてオンオフすることを特徴とする請求項１に記載の電圧生成回路。 The charging circuit is
A first switch connected in series between the power supply terminal and the output terminal;
A first comparator for comparing a voltage at a connection point of the third and fourth resistors with a voltage of the output terminal;
The voltage generation circuit according to claim 1, wherein the first switch is turned on / off according to an output signal of the first comparator. 前記充電回路は、前記第１スイッチと直列に接続された第５抵抗をさらに含むことを特徴とする請求項２に記載の電圧生成回路。   The voltage generation circuit according to claim 2, wherein the charging circuit further includes a fifth resistor connected in series with the first switch. 前記第５抵抗の抵抗値を、前記第１、第２、第３、第４抵抗の抵抗値の１／１０００倍から１／１０の範囲に設定したことを特徴とする請求項３に記載の電圧生成回路。   The resistance value of the fifth resistor is set in a range of 1/1000 times to 1/10 times the resistance value of the first, second, third, and fourth resistors. Voltage generation circuit. 前記第１コンパレータは、入力オフセット電圧Ｖｏｆｓ１を有しており、前記第３、第４抵抗の接続点の電圧をＶｄｅｔ、前記出力端子の電圧をＶｒｅｆと書くとき、
Ｖｄｅｔ＞Ｖｒｅｆ＋Ｖｏｆｓ１
を満たすときに、前記第１スイッチをオンすることを特徴とする請求項２に記載の電圧生成回路。 It said first comparator is possess an input offset voltage Vofs1, the third, fourth voltage in the resistance of the connection point Vdet, when writing the Vref voltage of the output terminal,
Vdet> Vref + Vofs1
The voltage generation circuit according to claim 2 , wherein the first switch is turned on when the condition is satisfied . 前記第３、第４抵抗の接続点の電圧が、前記出力端子の電圧より低いときアクティブとなり、前記出力キャパシタから電流を引き抜く放電回路をさらに備えることを特徴とする請求項１から５のいずれかに記載の電圧生成回路。   6. The discharge circuit according to claim 1, further comprising a discharge circuit that becomes active when a voltage at a connection point of the third and fourth resistors is lower than a voltage of the output terminal and draws a current from the output capacitor. The voltage generation circuit described in 1. 前記放電回路は、
前記接地端子と前記出力端子間に直列に接続された第２スイッチと、
前記第３、第４抵抗の接続点の電圧を、前記出力端子の電圧と比較する第２コンパレータと、
を含み、前記第２スイッチは、前記第２コンパレータの出力信号に応じてオンオフすることを特徴とする請求項６に記載の電圧生成回路。 The discharge circuit is:
A second switch connected in series between the ground terminal and the output terminal;
A second comparator for comparing the voltage at the connection point of the third and fourth resistors with the voltage at the output terminal;
The voltage generation circuit according to claim 6 , wherein the second switch is turned on / off according to an output signal of the second comparator. 前記放電回路は、前記第２スイッチと直列に接続された第６抵抗をさらに含むことを特徴とする請求項７に記載の電圧生成回路。   The voltage generation circuit according to claim 7, wherein the discharge circuit further includes a sixth resistor connected in series with the second switch. 前記第６抵抗の抵抗値を、前記第１、第２、第３、第４抵抗の抵抗値の１／１０００倍から１／１０の範囲に設定したことを特徴とする請求項８に記載の電圧生成回路。   The resistance value of the sixth resistor is set in a range of 1/1000 times to 1/10 times the resistance value of the first, second, third, and fourth resistors. Voltage generation circuit. 前記第２コンパレータは、入力オフセット電圧Ｖｏｆｓ２を有しており、前記第３、第４抵抗の接続点の電圧をＶｄｅｔ、前記出力端子の電圧をＶｒｅｆと書くとき、
Ｖｄｅｔ＜Ｖｒｅｆ−Ｖｏｆｓ１
を満たすときに、前記第２スイッチをオンすることを特徴とする請求項７に記載の電圧生成回路。 The second comparator is possess an input offset voltage Vofs2, the third, fourth voltage in the resistance of the connection point Vdet, when writing the Vref voltage of the output terminal,
Vdet <Vref−Vofs1
The voltage generation circuit according to claim 7 , wherein when the condition is satisfied, the second switch is turned on . 前記第１分圧回路の前記第１抵抗および前記第２抵抗、前記第２分圧回路の前記第３抵抗および前記第４抵抗は、それぞれペアリングして形成されることを特徴とする請求項１または６に記載の電圧生成回路。   The first resistor and the second resistor of the first voltage dividing circuit, and the third resistor and the fourth resistor of the second voltage dividing circuit are formed by pairing, respectively. 7. The voltage generation circuit according to 1 or 6. 請求項１または６に記載の電圧生成回路を含み、当該電圧生成回路から出力される電圧を基準電圧として、所定の信号処理を行うことを特徴とする信号処理回路。   A signal processing circuit comprising the voltage generation circuit according to claim 1, wherein predetermined signal processing is performed using a voltage output from the voltage generation circuit as a reference voltage. オーディオ信号をステレオコンポジット信号に変換するステレオ変調器と、
前記ステレオ変調器から出力される前記ステレオコンポジット信号によって周波数変調された被変調信号を生成する周波数変調器と、
前記周波数変調器により生成された被変調信号を増幅する電力増幅器と、
を含み、前記ステレオ変調器および前記周波数変調器の少なくとも一方は、前記電圧生成回路から出力される電圧にもとづき動作することを特徴とする請求項１２に記載の信号処理回路。 A stereo modulator that converts the audio signal into a stereo composite signal;
A frequency modulator that generates a modulated signal that is frequency-modulated by the stereo composite signal output from the stereo modulator;
A power amplifier for amplifying the modulated signal generated by the frequency modulator;
The signal processing circuit according to claim 12, wherein at least one of the stereo modulator and the frequency modulator operates based on a voltage output from the voltage generation circuit. ひとつの半導体基板上に一体集積化したことを特徴とする請求項１２に記載の信号処理回路。   The signal processing circuit according to claim 12, wherein the signal processing circuit is integrated on a single semiconductor substrate.
JP2005360566A 2005-12-06 2005-12-14 Voltage generation circuit and signal processing circuit using the same Expired - Fee Related JP4571070B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005360566A JP4571070B2 (en) 2005-12-14 2005-12-14 Voltage generation circuit and signal processing circuit using the same
CN2010101098992A CN101877588B (en) 2005-12-06 2006-12-05 Frequency modulator and fm transmission circuit using the same
KR1020077025745A KR20080071484A (en) 2005-12-06 2006-12-05 Frequency modulator and fm transmission circuit using the same
US12/096,528 US7936228B2 (en) 2005-12-06 2006-12-05 Frequency modulator and FM transmission circuit using the same
PCT/JP2006/324292 WO2007066672A1 (en) 2005-12-06 2006-12-05 Frequency modulator and fm transmission circuit using the same
TW095145440A TW200733569A (en) 2005-12-06 2006-12-06 Frequency modulator and fm transmission circuit using the same
US13/072,959 US20110170698A1 (en) 2005-12-06 2011-03-28 Frequency modulator and fm transmission circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005360566A JP4571070B2 (en) 2005-12-14 2005-12-14 Voltage generation circuit and signal processing circuit using the same

Publications (2)

Publication Number Publication Date
JP2007166298A JP2007166298A (en) 2007-06-28
JP4571070B2 true JP4571070B2 (en) 2010-10-27

Family

ID=38248679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005360566A Expired - Fee Related JP4571070B2 (en) 2005-12-06 2005-12-14 Voltage generation circuit and signal processing circuit using the same

Country Status (1)

Country Link
JP (1) JP4571070B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683944U (en) * 1979-11-28 1981-07-06
JPH0438122A (en) * 1990-06-01 1992-02-07 Oki Electric Ind Co Ltd Capacitor charging circuit for power supply
JPH0438121A (en) * 1990-06-01 1992-02-07 Oki Electric Ind Co Ltd Stabilizing circuit for comparator output upon power on
JPH04252313A (en) * 1991-01-28 1992-09-08 Sharp Corp Voltage drop circuit
JPH05114291A (en) * 1991-10-21 1993-05-07 Nec Corp Generating circuit of reference voltage
JPH09190698A (en) * 1996-01-10 1997-07-22 Toshiba Corp Sample-and-hold circuit
JP2001318724A (en) * 2000-05-11 2001-11-16 Ricoh Co Ltd Voltage generation system, voltage generation circuit, voltage regulator and portable terminal equipment using them

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683944U (en) * 1979-11-28 1981-07-06
JPH0438122A (en) * 1990-06-01 1992-02-07 Oki Electric Ind Co Ltd Capacitor charging circuit for power supply
JPH0438121A (en) * 1990-06-01 1992-02-07 Oki Electric Ind Co Ltd Stabilizing circuit for comparator output upon power on
JPH04252313A (en) * 1991-01-28 1992-09-08 Sharp Corp Voltage drop circuit
JPH05114291A (en) * 1991-10-21 1993-05-07 Nec Corp Generating circuit of reference voltage
JPH09190698A (en) * 1996-01-10 1997-07-22 Toshiba Corp Sample-and-hold circuit
JP2001318724A (en) * 2000-05-11 2001-11-16 Ricoh Co Ltd Voltage generation system, voltage generation circuit, voltage regulator and portable terminal equipment using them

Also Published As

Publication number Publication date
JP2007166298A (en) 2007-06-28

Similar Documents

Publication Publication Date Title
US9014398B2 (en) Charging circuit and amplifier
US7714661B2 (en) Single supply direct drive amplifier
US9172327B2 (en) Crystal oscillator circuit having low power consumption, low jitter and wide operating range
US7733178B1 (en) High efficiency audio amplifier
US7936228B2 (en) Frequency modulator and FM transmission circuit using the same
US7227413B1 (en) Audio amplification device with antipop circuitry
US10498291B2 (en) Bias circuit and power amplifier circuit
US8031888B2 (en) Electronic apparatus having audio output units
JP2003115730A (en) Pwm (pulse-width modulation) circuit and power amplifier circuit
JP2007048283A (en) Zero cancellation in multiloop voltage regulator control scheme
US20100315097A1 (en) Amplifier circuit
US7265614B2 (en) Amplifier circuit with reduced power-off transients and method thereof
US6922474B2 (en) Shock sound prevention circuit
JP2009060466A (en) Class-d amplifier
JP2008141358A (en) Variable gain amplifier circuit
US6940985B2 (en) Shock sound prevention circuit
US6310520B1 (en) High slew-rate operational amplifier architecture
US7439801B2 (en) Amplifier circuit with multiple power supplies
US7728651B2 (en) Drive circuit, voltage conversion device and audio system
JP4571070B2 (en) Voltage generation circuit and signal processing circuit using the same
JP5496001B2 (en) Class D amplifier circuit
US20070257734A1 (en) Balanced output circuit and electronic apparatus utilising the same
US7199655B2 (en) Multistage amplifier circuit without interstage coupling capacitor
US20080088370A1 (en) Method, apparatus and system for reducing noise from an amplifier
US20090243392A1 (en) Methods for shifting common mode between different power domains and apparatus thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100811

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees