JP4571070B2 - Voltage generation circuit and signal processing circuit using the same - Google Patents
Voltage generation circuit and signal processing circuit using the same Download PDFInfo
- Publication number
- JP4571070B2 JP4571070B2 JP2005360566A JP2005360566A JP4571070B2 JP 4571070 B2 JP4571070 B2 JP 4571070B2 JP 2005360566 A JP2005360566 A JP 2005360566A JP 2005360566 A JP2005360566 A JP 2005360566A JP 4571070 B2 JP4571070 B2 JP 4571070B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- generation circuit
- resistor
- circuit
- voltage generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
本発明は、オーディオ信号に対する信号処理などを行う信号処理回路において、電源電圧と接地電位の中点電圧を生成する電圧生成回路に関する。 The present invention relates to a voltage generation circuit that generates a midpoint voltage between a power supply voltage and a ground potential in a signal processing circuit that performs signal processing on an audio signal.
オーディオ信号処理を行う場合、電源電圧と接地電位の中点電圧を基準電圧として、信号の増幅などを行うのが一般的である。このような基準電圧を簡易に生成するための電圧生成回路としては、電源端子と、接地端子間に直列に接続された抵抗値の等しい2つの分圧抵抗を設け、電源電圧を分圧する回路が広く用いられる。 When performing audio signal processing, signal amplification is generally performed using a midpoint voltage between a power supply voltage and a ground potential as a reference voltage. As a voltage generation circuit for easily generating such a reference voltage, there is a circuit that provides two voltage dividing resistors of equal resistance connected in series between a power supply terminal and a ground terminal, and divides the power supply voltage. Widely used.
この場合、電源電圧が変動しても、基準電圧が変動しないように、抵抗の分圧点と、接地間に、容量値の大きなキャパシタを設けるのが一般的である。このキャパシタと、分圧抵抗とは、時定数回路を構成する。分圧抵抗による電力消費を低減するために、その抵抗値は大きく設定されることから、キャパシタと分圧抵抗で形成される時定数回路の時定数は非常に大きくなる。その結果、電源の立ち上げ時において、キャパシタが充電されるまでの時間が長くなり、基準電圧が立ち上がるまでの時間が長くなるという問題があった。 In this case, generally, a capacitor having a large capacitance value is provided between the voltage dividing point of the resistor and the ground so that the reference voltage does not fluctuate even if the power supply voltage fluctuates. This capacitor and the voltage dividing resistor constitute a time constant circuit. In order to reduce the power consumption due to the voltage dividing resistor, the resistance value is set large, so that the time constant of the time constant circuit formed by the capacitor and the voltage dividing resistor becomes very large. As a result, when the power source is turned on, there is a problem that the time until the capacitor is charged becomes longer and the time until the reference voltage rises becomes longer.
本発明はこうした課題に鑑みてなされたものであり、その目的は、電源電圧を分圧する電圧生成回路の起動時間の短縮にある。 The present invention has been made in view of these problems, and an object thereof is to shorten the startup time of a voltage generation circuit that divides a power supply voltage.
本発明のある態様は、電源端子に印加された電源電圧と、接地端子に印加された接地電圧を分圧し、出力端子から出力する電圧生成回路に関する。この電圧生成回路は、電源端子と接地端子間に直列に接続された第1、第2抵抗を含み、2つの抵抗の接続点が、出力端子に接続された第1分圧回路と、出力端子と接地端子間に設けられた出力キャパシタと、電源端子と接地端子間に直列に接続された第3、第4抵抗を含む第2分圧回路と、第3、第4抵抗の接続点の電圧が、出力端子の電圧より高いときアクティブとなり、出力キャパシタに電流を供給する充電回路と、を備える。 One embodiment of the present invention relates to a voltage generation circuit that divides a power supply voltage applied to a power supply terminal and a ground voltage applied to a ground terminal and outputs the divided voltage from an output terminal. The voltage generation circuit includes first and second resistors connected in series between a power supply terminal and a ground terminal, a first voltage dividing circuit in which a connection point of the two resistors is connected to the output terminal, and an output terminal An output capacitor provided between the power supply terminal and the ground terminal; a second voltage dividing circuit including third and fourth resistors connected in series between the power supply terminal and the ground terminal; and a voltage at a connection point of the third and fourth resistances Is activated when the voltage is higher than the voltage at the output terminal, and includes a charging circuit that supplies current to the output capacitor.
この態様によると、電源電圧を立ち上げる際に、電源電圧の立ち上がりに対して、出力端子の電圧の立ち上がりが遅れるため、充電回路がアクティブとなる。その結果、出力キャパシタには、第1抵抗に加えて、充電回路からも電荷が供給されるため、起動時間を短縮することができる。 According to this aspect, when the power supply voltage is raised, since the rise of the voltage at the output terminal is delayed with respect to the rise of the power supply voltage, the charging circuit becomes active. As a result, the output capacitor is supplied with the charge from the charging circuit in addition to the first resistor, so that the startup time can be shortened.
充電回路は、電源端子と出力端子間に直列に接続された第1スイッチと、第3、第4抵抗の接続点の電圧を、出力端子の電圧と比較する第1コンパレータと、を含んでもよい。第1スイッチは、第1コンパレータの出力信号に応じてオンオフしてもよい。 The charging circuit may include a first switch connected in series between the power supply terminal and the output terminal, and a first comparator that compares the voltage at the connection point of the third and fourth resistors with the voltage of the output terminal. . The first switch may be turned on / off according to the output signal of the first comparator.
充電回路は、第1スイッチと直列に接続された第5抵抗をさらに含んでもよい。第5抵抗の抵抗値は、第1、第2、第3、第4抵抗の抵抗値の1/1000倍から1/10の範囲に設定してもよい。
第5抵抗の抵抗値を低く設定することにより、時定数を小さく設定することができ、短時間で出力電圧を立ち上げることができる。
The charging circuit may further include a fifth resistor connected in series with the first switch. The resistance value of the fifth resistor may be set in a range of 1/1000 times to 1/10 times the resistance value of the first, second, third, and fourth resistors.
By setting the resistance value of the fifth resistor low, the time constant can be set small and the output voltage can be raised in a short time.
第1コンパレータは、入力オフセット電圧を有してもよい。第1コンパレータの入力にオフセット電圧を設定することにより、電源電圧や出力電圧のわずかな変動によって充電回路の第1スイッチがオンオフを繰り返すのを防止することができる。 The first comparator may have an input offset voltage. By setting an offset voltage at the input of the first comparator, it is possible to prevent the first switch of the charging circuit from repeatedly turning on and off due to slight fluctuations in the power supply voltage and the output voltage.
電圧生成回路は、第3、第4抵抗の接続点の電圧が、出力端子の電圧より低いときアクティブとなり、出力キャパシタから電流を引き抜く放電回路をさらに備えてもよい。
この場合、さらに起動時間を短縮することができる。
The voltage generation circuit may further include a discharge circuit that becomes active when the voltage at the connection point of the third and fourth resistors is lower than the voltage at the output terminal and draws current from the output capacitor.
In this case, the activation time can be further shortened.
放電回路は、接地端子と出力端子間に直列に接続された第2スイッチと、第3、第4抵抗の接続点の電圧を、出力端子の電圧と比較する第2コンパレータと、を含み、第2スイッチは、第2コンパレータの出力信号に応じてオンオフしてもよい。 The discharge circuit includes a second switch connected in series between the ground terminal and the output terminal, and a second comparator that compares the voltage at the connection point of the third and fourth resistors with the voltage of the output terminal. The two switches may be turned on / off according to the output signal of the second comparator.
放電回路は、第2スイッチと直列に接続された第6抵抗をさらに含んでもよい。第6抵抗の抵抗値は、第1、第2、第3、第4抵抗の抵抗値の1/1000倍から1/10の範囲に設定されてもよい。 The discharge circuit may further include a sixth resistor connected in series with the second switch. The resistance value of the sixth resistor may be set in a range from 1/1000 times to 1/10 of the resistance value of the first, second, third, and fourth resistors.
第2コンパレータは、入力オフセット電圧を有してもよい。 The second comparator may have an input offset voltage.
第1分圧回路の第1抵抗および第2抵抗、第2分圧回路の第3抵抗および第4抵抗は、それぞれペアリングして形成されてもよい。 The first resistor and the second resistor of the first voltage dividing circuit, and the third resistor and the fourth resistor of the second voltage dividing circuit may be formed by pairing, respectively.
本発明の別の態様は、信号処理回路である。この信号処理回路は、電圧生成回路を含み、当該電圧生成回路から出力される電圧を基準電圧として所定の信号処理を行う。 Another aspect of the present invention is a signal processing circuit. The signal processing circuit includes a voltage generation circuit, and performs predetermined signal processing using the voltage output from the voltage generation circuit as a reference voltage.
この態様によると、電源電圧が立ち上がってすぐに、基準電圧が立ち上がるため、信号処理を直ちに開始することができる。 According to this aspect, since the reference voltage rises immediately after the power supply voltage rises, signal processing can be started immediately.
上述の信号処理回路は、オーディオ信号をステレオコンポジット信号に変換するステレオ変調器と、ステレオ変調器から出力されるステレオコンポジット信号によって周波数変調された被変調信号を生成する周波数変調器と、周波数変調器により生成された被変調信号を増幅する電力増幅器と、を含んでもよい。ステレオ変調器および周波数変調器の少なくとも一方は、電圧生成回路から出力される電圧にもとづき動作してもよい。 The signal processing circuit described above includes a stereo modulator that converts an audio signal into a stereo composite signal, a frequency modulator that generates a modulated signal that is frequency-modulated by the stereo composite signal output from the stereo modulator, and a frequency modulator. And a power amplifier that amplifies the modulated signal generated by. At least one of the stereo modulator and the frequency modulator may operate based on a voltage output from the voltage generation circuit.
信号処理回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。信号処理回路を1つのLSIとして集積化することにより、回路面積を削減することができる。 The signal processing circuit may be integrated on a single semiconductor substrate. “Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate. By integrating the signal processing circuit as one LSI, the circuit area can be reduced.
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 It should be noted that any combination of the above-described constituent elements, and those obtained by replacing constituent elements and expressions of the present invention with each other among methods, apparatuses, systems, etc. are also effective as embodiments of the present invention.
本発明に係る電圧生成回路によれば、起動時間を短縮することができる。 According to the voltage generation circuit of the present invention, the startup time can be shortened.
図1は、本発明の実施の形態に係る電圧生成回路100の構成を示す回路図である。電圧生成回路100は、電源端子102に印加された電源電圧Vddと、接地端子GNDに印加された接地電圧(0V)を分圧し、出力端子104から出力する。本実施の形態において、電圧生成回路100は、電源電圧の中点電圧Vdd/2を生成するものとする。
FIG. 1 is a circuit diagram showing a configuration of a
電圧生成回路100は、第1分圧回路10、第2分圧回路20、充電回路30を備える。第1分圧回路10は、電源端子102と接地端子GND間に直列に接続された第1抵抗R1、第2抵抗R2を含む。本実施の形態において、第1抵抗R1、第2抵抗R2はペアリングして形成され、その抵抗値は等しく設計される。第1抵抗R1、第2抵抗R2の抵抗値は、消費電流を低減するため、大きく設定するのが望ましく、たとえば、数十kΩから1MΩ程度の範囲に設定する。
The
第1抵抗R1、第2抵抗R2の接続点は、出力端子104に接続される。出力端子104と接地端子GND間には、出力キャパシタC1が設けられる。電圧生成回路100は、出力キャパシタC1に現れる電圧(以下、基準電圧Vrefという)を、出力端子104から出力する。基準電圧Vrefの安定化のためには、出力キャパシタC1の容量値は大きい方が望ましく、たとえば0.01μFから1μFの範囲に設定するのが好ましい。
A connection point between the first resistor R 1 and the
第2分圧回路20は、電源端子102と接地端子GND間に直列に接続された第3抵抗R3、第4抵抗R4を含む。第3抵抗R3、第4抵抗R4はペアリングして形成され、その抵抗値は等しく設計される。第3抵抗R3、第4抵抗R4の抵抗値は、消費電流を低減するため、大きく設定するのが望ましく、たとえば、数十kΩから1MΩ程度の範囲に設定する。なお、第1抵抗R1〜第4抵抗R4をすべて同じ抵抗値に設定し、すべてをペアリングして構成しても良い。
The second
充電回路30は、第3抵抗R3、第4抵抗R4の接続点の電圧(以下、検出電圧Vdetという)を、出力端子104の基準電圧Vrefと比較し、Vdet>Vrefのときアクティブ、Vdet<Vrefのとき非アクティブとなる。充電回路30はアクティブのとき、出力キャパシタC1に対して充電電流Ic1を供給し、非アクティブのとき電流の供給を停止する。
The
充電回路30は、第5抵抗R5、第1スイッチSW1、第1コンパレータ32を含む。第5抵抗R5および第1スイッチSW1は、電源端子102と出力端子104間に直列に接続される。第1コンパレータ32は、検出電圧Vdetと、出力端子104の基準電圧Vrefを比較する。第1スイッチSW1は、第1コンパレータ32の出力信号に応じてオンオフする。すなわち、第1スイッチSW1は、Vdet>Vrefのときオン、Vdet<Vrefのときオフする。充電回路30は、第1スイッチSW1がオンのときアクティブ、第1スイッチSW1がオフのとき非アクティブとなる。第1スイッチSW1は、MOSトランジスタあるいはバイポーラトランジスタを用いて構成することができる。
The
第5抵抗R5の抵抗値は、第1抵抗R1〜第4抵抗R4の抵抗値の1/1000倍から1/10の範囲に設定するのが望ましい。たとえば、第1抵抗R1〜第4抵抗R4を500kΩとした場合、第5抵抗R5は、1kΩ程度とする。 The resistance value of the fifth resistor R5 is desirably set in a range of 1/1000 times to 1/10 of the resistance value of the first resistor R1 to the fourth resistor R4. For example, when the first resistor R1 to the fourth resistor R4 are 500 kΩ, the fifth resistor R5 is about 1 kΩ.
実施の形態において、第1コンパレータ32は、入力オフセット電圧Vofs1を有することが望ましい。入力オフセット電圧Vofs1の値は、数十mV〜数百mV程度、より具体的には、10mVから300mV程度に設定するのが好ましい。第1コンパレータ32に入力オフセット電圧Vofs1を設定した場合、第1スイッチSW1は、Vdet>Vref+Vofs1のときオン、Vdet<Vref+Vofs1のときオフとなる。
In the embodiment, the
以上のように構成された電圧生成回路100によれば、定常状態において、出力端子104から、Vref=Vdd×R2/(R1+R2)=Vdd/2で与えられる基準電圧が生成される。出力端子104から出力される基準電圧Vrefは、バッファ回路BUF1、BUF2を介して、他の回路ブロックへと供給される。
According to the
以上のように構成された電圧生成回路100の電源電圧変動時の動作について説明する。以下、電源電圧変動の一例として、電源電圧の立ち上がりの場合について説明する。
The operation of the
はじめに、本発明の効果を、より明確とするために、充電回路30を設けない場合の動作について説明する。図2は、充電回路30を設けない場合の電圧生成回路の動作波形図である。図2および後述の図3は、説明を簡潔にするため、縦軸および横軸を適宜拡大、縮小して示している。
First, in order to clarify the effect of the present invention, the operation when the charging
時刻t0に電源が投入され、電源電圧Vddが立ち上がり、時刻t1に所定の電圧Vdd1に達する。充電回路30を設けない場合、出力キャパシタC1に対する充電経路は、第1抵抗R1のみである。ここで、出力キャパシタC1と第1抵抗R1は時定数回路を形成しており、上述のように、出力キャパシタC1の容量値は電圧の安定化のため大きく設定され、さらに第1抵抗R1の抵抗値も低消費電力化のために大きく設定される。したがって、出力キャパシタC1および第1抵抗R1の時定数は非常に大きくなるため、基準電圧Vrefの立ち上がりは、図2に示すように、電源電圧Vddに遅れて立ち上がり、時刻t2に、所定の電圧Vdd1/2に達する。
The power is turned on at time t0, the power supply voltage Vdd rises, and reaches a predetermined voltage Vdd1 at time t1. When the charging
つぎに、充電回路30を備えた本実施の形態に係る電圧生成回路100の動作について説明する。図3は、充電回路30を設けた本実施の形態に係る電圧生成回路100の動作波形図である。
Next, the operation of the
電源電圧Vddが上昇すると、電源電圧Vddを分圧して得られる検出電圧Vdetが電源電圧Vddに追従して上昇する。時刻t0において、Vdet<Vref+Vofs1が成り立っており、充電回路30は非アクティブである。このとき、出力キャパシタC1は第1抵抗R1を介して充電されるため、基準電圧Vrefは緩やかに上昇し始める。
When the power supply voltage Vdd increases, the detection voltage Vdet obtained by dividing the power supply voltage Vdd increases following the power supply voltage Vdd. At time t0, Vdet <Vref + Vofs1 is established, and the charging
時刻t1に、Vdet>Vref+Vofs1となると、第1スイッチSW1がオンし、充電回路30がアクティブとなる。充電回路30がアクティブとなると、出力キャパシタC1が第1スイッチSW1および第5抵抗R5を含む経路によって充電される。上述のように、第5抵抗R5の抵抗値は、第1抵抗R1の抵抗値に比べて低く設定されるため、時定数が低下し、基準電圧Vrefは、急速に上昇し始める。
When Vdet> Vref + Vofs1 at time t1, the first switch SW1 is turned on and the charging
時刻t2に、電源電圧Vddが、所定値Vdd1に達し、その後、時刻t3に、基準電圧Vdetが、電圧(Vdd1/2−Vofs1)に達すると、Vdet<Vref+Vofs1となり、第1スイッチSW1がオフとなる。時刻t3以降、出力キャパシタC1は第1抵抗R1によって充電され、基準電圧Vrefは緩やかに上昇し、時刻t4に、Vdd1/2に達する。 When the power supply voltage Vdd reaches the predetermined value Vdd1 at time t2, and then the reference voltage Vdet reaches the voltage (Vdd1 / 2−Vofs1) at time t3, Vdet <Vref + Vofs1, and the first switch SW1 is turned off. Become. After time t3, the output capacitor C1 is charged by the first resistor R1, and the reference voltage Vref gradually rises and reaches Vdd1 / 2 at time t4.
このように、本実施の形態に係る電圧生成回路100によれば、電源電圧Vddが立ち上がる際に、電源電圧Vddに追従する検出電圧Vdetの立ち上がりに対して、出力端子104の基準電圧Vrefの立ち上がりが遅れるため、充電回路30がアクティブとなる。第1スイッチSW1をオンして、抵抗値の低い第5抵抗R5を介して充電することにより、第1抵抗R1のみで充電する場合に比べて、短時間で基準電圧Vrefを上昇させることができる。
Thus, according to the
また、充電回路30の第1コンパレータ32に入力オフセット電圧Vofs1を設定した場合、電源電圧Vddや基準電圧Vrefのわずかな変動によって充電回路30の第1スイッチSW1がオンオフが切り換えられるのを防止することができる。特に、電源電圧Vddのリップルによって、第1スイッチSW1がオン、オフを繰り返すのを防止することができ、基準電圧Vrefをより安定化することができる。
Further, when the input offset voltage Vofs1 is set in the
さらに、充電回路30は、検出電圧Vdetが、基準電圧Vrefの差が小さくなっても、Vdet>Vref(オフセット電圧が設定される場合、Vdet>Vref+Vofs1)が成り立てば、充電回路30はアクティブとなるため、基準電圧Vrefが、電源電圧Vddの中点電圧Vdd/2にほぼ等しくなるまで、充電回路30によって基準電圧Vrefを上昇させることができる。
Furthermore, the charging
次に、電圧生成回路の変形例について説明する。図4は、電圧生成回路100の変形例の構成を示す回路図である。図4において、図1と同一または同等の構成要素には同一の符号を付し、適宜説明を省略する。以下、相違点を中心に説明する。
Next, a modification of the voltage generation circuit will be described. FIG. 4 is a circuit diagram showing a configuration of a modified example of the
図4の電圧生成回路100bは、図1の電圧生成回路100に、放電回路40を付加したことを特徴とする。放電回路40は、第3抵抗R3、第4抵抗R4の接続点に現れる検出電圧Vdetが、出力端子104に現れる基準電圧Vrefより低いときアクティブとなり、出力キャパシタC1から電流を引き抜く。
The
放電回路40は、第2分圧回路20と同様に構成される。放電回路40は、第6抵抗R6、第2スイッチSW2、第2コンパレータ42を含む。
第6抵抗R6および第2スイッチSW2は、接地端子GNDと出力端子104間に直列に接続される。第2コンパレータ42は、第3抵抗R3、第4抵抗R4の接続点に現れる検出電圧Vdetを、出力端子104の基準電圧Vrefと比較する。第2スイッチSW2は、第2コンパレータ42の出力信号に応じてオンオフが制御される。第2コンパレータ42は、入力オフセット電圧Vofs2を有していても良い。
The
The sixth resistor R6 and the second switch SW2 are connected in series between the ground terminal GND and the
第2コンパレータ42に入力オフセット電圧Vofs2を設定した場合、第2スイッチSW2は、Vdet<Vref−Vofsのときオン、Vdet>Vref−Vofsのときオフとなる。
When the input offset voltage Vofs2 is set in the
第6抵抗R6の抵抗値は、第1抵抗R1〜第4抵抗R4の抵抗値の1/1000倍から1/10の範囲に設定するのが好ましい。さらに、第6抵抗R6と第5抵抗R5の抵抗値を同一に設定し、ペアリングして形成してもよい。 The resistance value of the sixth resistor R6 is preferably set in the range of 1/1000 times to 1/10 of the resistance values of the first resistor R1 to the fourth resistor R4. Further, the resistance values of the sixth resistor R6 and the fifth resistor R5 may be set to be the same and paired.
また、充電回路30に加えて、放電回路40を設けることにより、電圧生成回路100bの停止時において、基準電圧Vrefを直ちに低下させることができる。
Further, by providing the discharging
また、第1コンパレータ32および第2コンパレータ42に入力オフセット電圧を設定することにより、基準電圧Vrefと検出電圧Vdetがほぼ等しい電圧範囲において、第1スイッチSW1と第2スイッチSW2が交互にオンオフするのを防止することができる。
Further, by setting an input offset voltage in the
図5は、上述の実施の形態に係る電圧生成回路100を利用した信号処理回路の構成例を示すブロック図である。図5の信号処理回路200は、電圧生成回路100から出力される中点電圧Vdd/2を基準電圧として所定の信号処理を行う。所定の信号処理としては、オーディオ信号の増幅や、アクティブフィルタによるフィルタリングなどが例示される。
FIG. 5 is a block diagram illustrating a configuration example of a signal processing circuit using the
以下、図5の信号処理回路200は、オーディオ信号をステレオコンポジット信号に変換し、周波数変調を行い、増幅してアンテナから送信するステレオFM送信回路として説明する。このような信号処理回路(以下FM送信回路ともいう)200は、車載用オーディオにおいて、ケーブルを介さずに信号を送信する際に使用したり、あるいは携帯端末に内蔵され、据え置き型のオーディオ機器に対してオーディオ信号を送信する用途に用いることができる。
Hereinafter, the
FM送信回路200は、電圧生成回路100、プリエンファシスフィルタ110L、110R、ステレオ変調器120、周波数変調器130、電力増幅器140を備える。このFM送信回路200は、各ブロックがひとつのLSIに集積化されてもよいし、別々のICに分割して構成されてもよい。なお、図1のFM送信回路200は主要なブロックのみを簡略化して示すものであり、その他のフィルタなどの回路ブロックは省略している。
The
オーディオ信号源210は、CDプレイヤやMDプレイヤ、メモリオーディオ、ハードディスクオーディオなどであって、オーディオ信号S1を生成し、FM送信回路200へと出力する。プリエンファシスフィルタ110L、110Rは、ステレオ信号のLチャンネルと、Rチャンネルに対応したオーディオ信号S1L、S1Rそれぞれの周波数補正を行い、ステレオ変調器120に出力する。ステレオ変調器120は、プリエンファシスフィルタ110L、110Lから出力されるオーディオ信号SL、SRをステレオコンポジット信号Scに変換する。ステレオコンポジット信号Scは、周波数変調器130へと入力される。
The
周波数変調器130は、ステレオコンポジット信号Scを変調信号とし、この変調信号にもとづいて周波数変調された高周波の被変調信号S3を生成する。周波数変調器130は、たとえば、VCO、分周器、位相比較器、ループフィルタを用いて構成されたPLL(Phase Locked Loop)を含み、VCOの入力信号にオーディオ信号を重畳する直接変調型の周波数変調器である。周波数変調器130により生成された被変調信号S3は、電力増幅器140によって増幅され、アンテナ220から送信される。
The
電圧生成回路100は、電池230から出力される電池電圧Vbatを電源電圧Vddとし、この電源電圧Vddにもとづいて基準電圧Vrefを生成する。電池電圧Vddは、電圧生成回路100の他、各ブロックへと供給される。電圧生成回路100により生成された基準電圧Vrefは、バッファBUF1〜BUF3を介して、それぞれプリエンファシスフィルタ110、ステレオ変調器120、周波数変調器130、その他の増幅器など、電源電圧Vddの中点電圧Vdd/2を必要とする各ブロックへと出力される。すなわち、ステレオ変調器120および周波数変調器130の少なくとも一方は、電圧生成回路100から出力される中点電圧Vddにもとづき動作するのが望ましい。
The
このように構成された図5のFM送信回路200では、実施の形態に係る電圧生成回路100によって、電源投入後、短時間で中間電圧Vdd/2を生成することができるため、信号処理を開始するまでの期間を短縮することができる。
In the
実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。 The embodiments are exemplifications, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are within the scope of the present invention. .
実施の形態に係る電圧生成回路100では、充電回路30あるいは放電回路40の充電、放電経路上に第5抵抗R5あるいは第6抵抗R6を設ける構成としたが、これには限定されない。たとえば、充電回路30、放電回路40に、第5抵抗R5、第6抵抗R6を設けない構成としてもよい。
In the
図5のFM送信回路200は、電池駆動される場合について説明したが、これには限定されず、その他の電源装置から出力される電圧によって駆動されてもよい。また、実施の形態に係る電圧生成回路100の用途は、オーディオ信号処理回路に限定されるものではなく、その他の中点電圧Vdd/2を利用する信号処理回路に広く利用することができる。
The
電圧生成回路100は、電源電圧Vddと接地電位を分圧するものであるが、接地電位は、0Vには限定されず、負の電源電圧−Vddも包含する。
Although the
100 電圧生成回路、 10 第1分圧回路、 20 第2分圧回路、 30 充電回路、 32 第1コンパレータ、 40 放電回路、 42 第2コンパレータ、 C1 出力キャパシタ、 R1 第1抵抗、 R2 第2抵抗、 R3 第3抵抗、 R4 第4抵抗、 R5 第5抵抗、 R6 第6抵抗、 SW1 第1スイッチ、 SW2 第2スイッチ、 102 電源端子、 104 出力端子、 110 プリエンファシスフィルタ、 120 ステレオ変調器、 130 周波数変調器、 140 電力増幅器、 200 FM送信回路。 100 voltage generating circuit, 10 first voltage dividing circuit, 20 second voltage dividing circuit, 30 charging circuit, 32 first comparator, 40 discharging circuit, 42 second comparator, C1 output capacitor, R1 first resistance, R2 second resistance , R3 third resistor, R4 fourth resistor, R5 fifth resistor, R6 sixth resistor, SW1 first switch, SW2 second switch, 102 power supply terminal, 104 output terminal, 110 pre-emphasis filter, 120 stereo modulator, 130 Frequency modulator, 140 power amplifier, 200 FM transmitter circuit.
Claims (14)
前記電源端子と前記接地端子間に直列に接続された第1、第2抵抗を含み、2つの抵抗の接続点が、前記出力端子に接続された第1分圧回路と、
前記出力端子と前記接地端子間に設けられた出力キャパシタと、
前記電源端子と前記接地端子間に直列に接続された第3、第4抵抗を含む第2分圧回路と、
前記第3、第4抵抗の接続点の電圧が、前記出力端子の電圧より高いときアクティブとなり、前記出力キャパシタに電流を供給する充電回路と、
を備えることを特徴とする電圧生成回路。 A voltage generation circuit that divides a power supply voltage applied to a power supply terminal and a ground voltage applied to a ground terminal and outputs the voltage from an output terminal,
A first voltage dividing circuit including first and second resistors connected in series between the power supply terminal and the ground terminal, the connection point of the two resistors being connected to the output terminal;
An output capacitor provided between the output terminal and the ground terminal;
A second voltage dividing circuit including third and fourth resistors connected in series between the power supply terminal and the ground terminal;
A charging circuit that becomes active when a voltage at a connection point of the third and fourth resistors is higher than a voltage of the output terminal and supplies a current to the output capacitor;
A voltage generation circuit comprising:
前記電源端子と前記出力端子間に直列に接続された第1スイッチと、
前記第3、第4抵抗の接続点の電圧を、前記出力端子の電圧と比較する第1コンパレータと、
を含み、前記第1スイッチは、前記第1コンパレータの出力信号に応じてオンオフすることを特徴とする請求項1に記載の電圧生成回路。 The charging circuit is
A first switch connected in series between the power supply terminal and the output terminal;
A first comparator for comparing a voltage at a connection point of the third and fourth resistors with a voltage of the output terminal;
The voltage generation circuit according to claim 1, wherein the first switch is turned on / off according to an output signal of the first comparator.
Vdet>Vref+Vofs1
を満たすときに、前記第1スイッチをオンすることを特徴とする請求項2に記載の電圧生成回路。 It said first comparator is possess an input offset voltage Vofs1, the third, fourth voltage in the resistance of the connection point Vdet, when writing the Vref voltage of the output terminal,
Vdet> Vref + Vofs1
The voltage generation circuit according to claim 2 , wherein the first switch is turned on when the condition is satisfied .
前記接地端子と前記出力端子間に直列に接続された第2スイッチと、
前記第3、第4抵抗の接続点の電圧を、前記出力端子の電圧と比較する第2コンパレータと、
を含み、前記第2スイッチは、前記第2コンパレータの出力信号に応じてオンオフすることを特徴とする請求項6に記載の電圧生成回路。 The discharge circuit is:
A second switch connected in series between the ground terminal and the output terminal;
A second comparator for comparing the voltage at the connection point of the third and fourth resistors with the voltage at the output terminal;
The voltage generation circuit according to claim 6 , wherein the second switch is turned on / off according to an output signal of the second comparator.
Vdet<Vref−Vofs1
を満たすときに、前記第2スイッチをオンすることを特徴とする請求項7に記載の電圧生成回路。 The second comparator is possess an input offset voltage Vofs2, the third, fourth voltage in the resistance of the connection point Vdet, when writing the Vref voltage of the output terminal,
Vdet <Vref−Vofs1
The voltage generation circuit according to claim 7 , wherein when the condition is satisfied, the second switch is turned on .
前記ステレオ変調器から出力される前記ステレオコンポジット信号によって周波数変調された被変調信号を生成する周波数変調器と、
前記周波数変調器により生成された被変調信号を増幅する電力増幅器と、
を含み、前記ステレオ変調器および前記周波数変調器の少なくとも一方は、前記電圧生成回路から出力される電圧にもとづき動作することを特徴とする請求項12に記載の信号処理回路。 A stereo modulator that converts the audio signal into a stereo composite signal;
A frequency modulator that generates a modulated signal that is frequency-modulated by the stereo composite signal output from the stereo modulator;
A power amplifier for amplifying the modulated signal generated by the frequency modulator;
The signal processing circuit according to claim 12, wherein at least one of the stereo modulator and the frequency modulator operates based on a voltage output from the voltage generation circuit.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005360566A JP4571070B2 (en) | 2005-12-14 | 2005-12-14 | Voltage generation circuit and signal processing circuit using the same |
CN2010101098992A CN101877588B (en) | 2005-12-06 | 2006-12-05 | Frequency modulator and fm transmission circuit using the same |
KR1020077025745A KR20080071484A (en) | 2005-12-06 | 2006-12-05 | Frequency modulator and fm transmission circuit using the same |
US12/096,528 US7936228B2 (en) | 2005-12-06 | 2006-12-05 | Frequency modulator and FM transmission circuit using the same |
PCT/JP2006/324292 WO2007066672A1 (en) | 2005-12-06 | 2006-12-05 | Frequency modulator and fm transmission circuit using the same |
TW095145440A TW200733569A (en) | 2005-12-06 | 2006-12-06 | Frequency modulator and fm transmission circuit using the same |
US13/072,959 US20110170698A1 (en) | 2005-12-06 | 2011-03-28 | Frequency modulator and fm transmission circuit using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005360566A JP4571070B2 (en) | 2005-12-14 | 2005-12-14 | Voltage generation circuit and signal processing circuit using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007166298A JP2007166298A (en) | 2007-06-28 |
JP4571070B2 true JP4571070B2 (en) | 2010-10-27 |
Family
ID=38248679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005360566A Expired - Fee Related JP4571070B2 (en) | 2005-12-06 | 2005-12-14 | Voltage generation circuit and signal processing circuit using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4571070B2 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5683944U (en) * | 1979-11-28 | 1981-07-06 | ||
JPH0438122A (en) * | 1990-06-01 | 1992-02-07 | Oki Electric Ind Co Ltd | Capacitor charging circuit for power supply |
JPH0438121A (en) * | 1990-06-01 | 1992-02-07 | Oki Electric Ind Co Ltd | Stabilizing circuit for comparator output upon power on |
JPH04252313A (en) * | 1991-01-28 | 1992-09-08 | Sharp Corp | Voltage drop circuit |
JPH05114291A (en) * | 1991-10-21 | 1993-05-07 | Nec Corp | Generating circuit of reference voltage |
JPH09190698A (en) * | 1996-01-10 | 1997-07-22 | Toshiba Corp | Sample-and-hold circuit |
JP2001318724A (en) * | 2000-05-11 | 2001-11-16 | Ricoh Co Ltd | Voltage generation system, voltage generation circuit, voltage regulator and portable terminal equipment using them |
-
2005
- 2005-12-14 JP JP2005360566A patent/JP4571070B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5683944U (en) * | 1979-11-28 | 1981-07-06 | ||
JPH0438122A (en) * | 1990-06-01 | 1992-02-07 | Oki Electric Ind Co Ltd | Capacitor charging circuit for power supply |
JPH0438121A (en) * | 1990-06-01 | 1992-02-07 | Oki Electric Ind Co Ltd | Stabilizing circuit for comparator output upon power on |
JPH04252313A (en) * | 1991-01-28 | 1992-09-08 | Sharp Corp | Voltage drop circuit |
JPH05114291A (en) * | 1991-10-21 | 1993-05-07 | Nec Corp | Generating circuit of reference voltage |
JPH09190698A (en) * | 1996-01-10 | 1997-07-22 | Toshiba Corp | Sample-and-hold circuit |
JP2001318724A (en) * | 2000-05-11 | 2001-11-16 | Ricoh Co Ltd | Voltage generation system, voltage generation circuit, voltage regulator and portable terminal equipment using them |
Also Published As
Publication number | Publication date |
---|---|
JP2007166298A (en) | 2007-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9014398B2 (en) | Charging circuit and amplifier | |
US7714661B2 (en) | Single supply direct drive amplifier | |
US9172327B2 (en) | Crystal oscillator circuit having low power consumption, low jitter and wide operating range | |
US7733178B1 (en) | High efficiency audio amplifier | |
US7936228B2 (en) | Frequency modulator and FM transmission circuit using the same | |
US7227413B1 (en) | Audio amplification device with antipop circuitry | |
US10498291B2 (en) | Bias circuit and power amplifier circuit | |
US8031888B2 (en) | Electronic apparatus having audio output units | |
JP2003115730A (en) | Pwm (pulse-width modulation) circuit and power amplifier circuit | |
JP2007048283A (en) | Zero cancellation in multiloop voltage regulator control scheme | |
US20100315097A1 (en) | Amplifier circuit | |
US7265614B2 (en) | Amplifier circuit with reduced power-off transients and method thereof | |
US6922474B2 (en) | Shock sound prevention circuit | |
JP2009060466A (en) | Class-d amplifier | |
JP2008141358A (en) | Variable gain amplifier circuit | |
US6940985B2 (en) | Shock sound prevention circuit | |
US6310520B1 (en) | High slew-rate operational amplifier architecture | |
US7439801B2 (en) | Amplifier circuit with multiple power supplies | |
US7728651B2 (en) | Drive circuit, voltage conversion device and audio system | |
JP4571070B2 (en) | Voltage generation circuit and signal processing circuit using the same | |
JP5496001B2 (en) | Class D amplifier circuit | |
US20070257734A1 (en) | Balanced output circuit and electronic apparatus utilising the same | |
US7199655B2 (en) | Multistage amplifier circuit without interstage coupling capacitor | |
US20080088370A1 (en) | Method, apparatus and system for reducing noise from an amplifier | |
US20090243392A1 (en) | Methods for shifting common mode between different power domains and apparatus thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100810 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100811 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |