JP4566937B2 - 炭化珪素半導体装置の製造方法 - Google Patents

Description

この発明は、炭化珪素基板を含む炭化珪素半導体装置を製造するための炭化珪素半導体装置の製造方法に関するものである。

従来、所定の厚さの不純物層を炭化珪素基板に形成するために、炭化珪素基板の表面にトレンチを形成し、トレンチ内を埋め込むように不純物層をエピタキシャル成長させた後、不純物層を平坦化して不要部分を除去する炭化珪素半導体装置の製造方法が提案されている。炭化珪素基板の表面には、トレンチの他に、トレンチの深さよりも浅いマーカが設けられている。不純物層の平坦化は、不純物層とともに炭化珪素基板を除去しながらマーカが消失するまで行われる。これにより、不純物層の厚さが所定の厚さとされる（特許文献１参照）。

特開２００２−２７０５５９号公報

しかし、従来では、不純物層の厚さを所定の厚さとするために、不純物層だけでなく炭化珪素基板も除去されることとなってしまう。これにより、半導体材料が無駄になってしまう。

この発明は、上記のような課題を解決するためになされたものであり、半導体材料の無駄をより少なくすることができる炭化珪素半導体装置の製造方法を得ることを目的とする。

この発明に係る炭化珪素半導体装置の製造方法は、炭化珪素基板上に第１の炭化珪素エピタキシ層を積層する積層成長工程、第１の炭化珪素エピタキシ層上の所定の選択領域を残すように第１の炭化珪素エピタキシ層上に選択成長用マスクを積層する選択用マスク工程、第１の炭化珪素エピタキシ層上の選択領域に第２の炭化珪素エピタキシ層を選択成長層として積層する選択成長工程、選択成長用マスクを除去するマスク除去工程、選択成長用マスクが除去された領域と、選択成長層が積層されている選択領域との境界部分に形成された段差部の高さを測定する測定工程、及び測定工程で測定された段差部の高さ分だけ選択成長層の一部を除去することにより、炭化珪素基板、第１の炭化珪素エピタキシ層及び選択成長層を含む炭化珪素半導体ウエハを得る選択除去工程を備えている。

この発明に係る炭化珪素半導体装置の製造方法では、選択成長用マスクが除去された領域と、選択成長層が積層されている領域との境界部分に形成された段差部の高さを測定し、測定された段差部の高さ分だけ選択成長層の一部を除去するようにしたので、選択成長層の厚さをより正確に測定することができ、選択成長層に限定した除去をより高精度で行うことができる。従って、選択成長層の一部を除去するときに、第１の炭化珪素エピタキシ層が除去される量を極めて少なくすることができる。これにより、半導体材料の無駄をより少なくすることができる。

実施の形態１．
図１は、この発明の実施の形態１による炭化珪素半導体装置の製造工程を示す工程図である。炭化珪素半導体装置は、図１に示される手順に従って製造される。即ち、図１（ａ）に示すように、まず、ｎ型導電性を有する炭化珪素基板１上に第１の炭化珪素エピタキシ層２を積層（形成）する。第１の炭化珪素エピタキシ層２の炭化珪素基板１上への積層は、シラン及びプロパンを原料とするＣＶＤ法（即ち、エピタキシ結晶成長法）により行う。なお、第１の炭化珪素エピタキシ層２は、例えば炭化珪素半導体装置がパワー素子として用いられる場合に、ｎ型導電性を有する耐圧層とされる（積層成長工程）。

次に、図１（ｂ）に示すように、第１の炭化珪素エピタキシ層２上の所定の選択領域３を残すように、第１の炭化珪素エピタキシ層２上に選択成長用マスク４を積層する。この例では、第１の炭化珪素エピタキシ層２上にグラファイト層をＣＶＤ法で堆積し、通常のリソグラフィ技術でパタニングを行うことにより、第１の炭化珪素エピタキシ層２上に選択成長用マスク４を形成する（選択用マスク工程）。

この後、図１（ｃ）に示すように、第１の炭化珪素エピタキシ層２上の所定の選択領域（即ち、選択成長用マスク４以外の領域）３に第２の炭化珪素エピタキシ層を選択成長層５として積層（形成）する。選択成長層５の第１の炭化珪素エピタキシ層２上への積層は、上記の積層成長工程と同様のＣＶＤ法により行う。このとき、選択成長用マスク４上については、第２の炭化珪素エピタキシ層の形成を回避するような条件設定を行う。この例では、選択成長用マスク４上に飛来した供給原料が結晶成長せずに再蒸発するように、選択成長用マスク４の温度条件を設定する。これにより、選択成長層５が所定の選択領域３のみに形成される。なお、選択成長層５は、例えばエピチャネル層に用いられる場合に、ｎ型導電性を有する第２の炭化珪素エピタキシ層とされ、例えばｐｎ接合を形成する場合に、ｐ型導電性を有する第２の炭化珪素エピタキシ層とされる（選択成長工程）。

この後、図１（ｄ）に示すように、例えば酸素ガスプラズマによるドライエッチング等により、選択成長用マスク４を第１の炭化珪素エピタキシ層２上から除去する。これにより、選択成長用マスク４が除去された領域と、選択成長層５が積層されている選択領域３との境界部分には、段差部６が形成される（マスク除去工程）。

この後、マスク除去工程によって形成された段差部６の高さを測定する。段差部６の高さの測定は、例えば触針式や光学干渉式等の段差計により行う。これにより、選択成長層５の厚さが測定される（測定工程）。

この後、図１（ｅ）に示すように、測定工程で測定された段差部６の高さ分だけ選択成長層５の一部を除去する。選択成長層５の除去は、除去の速度を制御可能なエッチングにより行う。選択成長層５の除去のためのエッチングとしては、例えばフッ素を含む供給ガスを用いたプラズマエッチング等が挙げられる。プラズマエッチングによって選択成長層５を除去するときの除去の速度の制御は、プラズマパワー、バイアス電圧及び供給ガスのそれぞれを制御することにより行う。これにより、プラズマエッチングのエッチング速度の再現性が向上する。

また、選択成長層５を除去する領域は、選択領域３内に設定された所定の除去領域７のみに限定する。除去領域７の限定は、選択成長層５及び第１の炭化珪素エピタキシ層２の除去を防止するための限定用マスク８により行う。即ち、除去領域７以外の選択成長層５と第１の炭化珪素エピタキシ層２とを限定用マスク８で覆うことにより、選択成長層５を除去する領域を除去領域７のみに限定する。限定用マスク８としては、例えばフォトレジストのエッチングマスク等が挙げられる。このようにして、選択成長層５の一部を除去することにより、炭化珪素基板１、第１の炭化珪素エピタキシ層２、選択成長層５及び限定用マスク８により構成された積層体が炭化珪素半導体ウエハ９として作製される（選択除去工程）。

この後、炭化珪素半導体ウエハ９に対してダイシングを行い、炭化珪素半導体ウエハ９の一部を炭化珪素半導体装置（炭化珪素半導体チップ）として残す。この例では、１枚の炭化珪素半導体ウエハ９をダイシングにより複数の炭化珪素半導体チップに分割する。ダイシングは、高速回転するブレードで炭化珪素半導体ウエハ９をその積層方向へ切削することにより行う（ダイシング工程）。

図２は、図１（ｅ）の炭化珪素半導体ウエハ９にチップ部及びダイシング部が設定されている状態を示す上面図である。図において、炭化珪素半導体ウエハ９には、互いに間隔を置いて配置された複数のチップ部１０と、各チップ部１０間に介在するダイシング部１１とが設定されている。

各チップ部１０は、炭化珪素半導体ウエハ９に対するダイシングにより、互いに分離される。互いに分離された各チップ部１０のうちの一部は、テスト用の半導体チップ１０ａとされ、残りの各チップ部１０は、完成品としての炭化珪素半導体チップ（炭化珪素半導体装置）１０ｂとされる。

ダイシング部１１は、炭化珪素半導体ウエハ９に対するダイシングにより、炭化珪素半導体ウエハ９から削れて除去される。即ち、ダイシング部１１は、炭化珪素半導体ウエハ９のうち、ダイシングにより必然的に発生する損失部分である。

ここで、段差部６での選択成長層５（（図１（ｄ））の結晶品質は、選択成長用マスク４の影響によって劣化することがある。従って、炭化珪素半導体チップ１０ｂには、段差部６が含まれないようにしておくのが望ましい。このことから、炭化珪素半導体ウエハ９の段差部６を避けた部分が炭化珪素半導体チップ１０ｂとされる。

この例では、段差部６の位置がダイシング部１１内に設定されている。即ち、段差部６は、炭化珪素半導体ウエハ９内のダイシングによって削れて除去される位置に設けられている。このようにして、段差部６が炭化珪素半導体チップ１０ｂに含まれないようにしている。

このような炭化珪素半導体装置の製造方法では、選択成長用マスク４が除去された領域と、選択成長層５が積層されている領域との境界部分に形成された段差部６の高さを測定し、測定された段差部６の高さ分だけ選択成長層５の一部を除去するようにしたので、選択成長層５の厚さをより正確に測定することができ、選択成長層５に限定した除去をより高精度で行うことができる。従って、選択成長層５の一部を除去するときに、第１の炭化珪素エピタキシ層２が除去される量を極めて少なくすることができる。これにより、半導体材料の無駄をより少なくすることができる。

また、選択成長層５の除去は、フッ素を含むガスを用いたプラズマエッチングにより行われるので、選択成長層５の除去の速度を制御することができ、選択成長層５に限定した除去をさらに高精度で行うことができる。

また、炭化珪素半導体ウエハ９内の段差部６を避けた部分を炭化珪素半導体チップ１０ｂとして残すようにしているので、結晶品質の劣化した段差部６を含まない炭化珪素半導体チップ１０ｂを製造することができ、炭化珪素半導体チップ１０ｂの不良品率の低下を図ることができる。

また、段差部６は、炭化珪素半導体ウエハ９内のダイシングにより損失する部分に設けられているので、結晶品質の劣化した段差部６を含まない炭化珪素半導体チップ１０ｂを製造することができ、炭化珪素半導体チップ１０ｂの不良品率の低下を図ることができる。また、１枚の炭化珪素半導体ウエハ９から得られる炭化珪素半導体チップ１０ｂの量（即ち、炭化珪素半導体ウエハ９の全面積に対する炭化珪素半導体チップ１０ｂとして残すことができる有効面積の割合（チップ面積有効率））を維持したまま、段差部６を形成することができるので、炭化珪素半導体チップ１０ｂの製造での歩留まりの低下の防止を図ることができる。

なお、上記の例では、炭化珪素基板１上に積層された第１の炭化珪素エピタキシ層２上に選択成長層５が積層されるようになっているが、炭化珪素基板１上に選択成長層５を直接積層するようにしてもよい。この場合、選択成長用マスク４が炭化珪素基板１上に直接積層された後に、選択成長層５が炭化珪素基板１上に積層される。また、選択成長層５が炭化珪素基板１上に積層された後の工程は、上記の例と同様である。このようにしても、選択成長用マスク４が除去された領域と、選択成長層５が積層されている領域との境界部分に段差部６を形成することができ、選択成長層５の厚さをより正確に測定することができる。従って、選択成長層５の一部を除去するときに、炭化珪素基板１が除去される量を極めて少なくすることができ、半導体材料の無駄をより少なくすることができる。

また、上記の例では、第１の炭化珪素エピタキシ層２の素子構造が均一となっているが、第１の炭化珪素エピタキシ層２の除去領域７内に露出する部分（露出部）に、素子特性を決めるための処理を施してもよい。素子特性を決めるための処理としては、例えば不純物領域を形成する処理や熱処理、表面処理等が挙げられる。また、不純物領域としては、オーミックコンタクトのためのｎ型やｐ型注入領域、あるいはｐｎダイオード形成のためのｐ型注入領域等が挙げられる。

また、上記の例では、選択成長工程において、選択成長用マスク４上に飛来した供給原料のすべてが結晶成長せずに再蒸発するような条件設定が選択成長用マスク４について行われているが、炭化珪素としての結晶成長のみを抑える条件設定を選択成長用マスク４について行ってもよい。この場合、炭化珪素と異なる組成の層が選択成長用マスク４上に形成されることとなる。即ち、選択成長用マスク４上に形成された層の組成と、選択成長層５の組成とが互いに異なっている。従って、例えばフッ素を含むガスを用いたドライエッチング等により、選択成長層５を残したまま、選択成長用マスク４上に形成された層のみを除去することができる。

また、上記の例では、炭化珪素基板１及び第１の炭化珪素エピタキシ層２のそれぞれがｎ型導電性を有しているが、炭化珪素基板１及び第１の炭化珪素エピタキシ層２のそれぞれがｐ型導電性を有していてもよいし、炭化珪素基板１及び第１の炭化珪素エピタキシ層２のいずれか一方がｎ型導電性を有し、他方がｐ型導電性を有していてもよい。

また、上記の例では、選択成長用マスク４の材料としてグラファイト層が用いられているが、選択成長工程での温度や雰囲気条件で剥離や消滅しない材料であれば、これに限定されず、例えばＴｉ等の高融点金属を選択成長用マスク４の材料としてもよい。

また、上記の例では、段差部６がダイシング部１１内に設けられているが、テスト用の半導体チップ１０ａに段差部６が含まれることに問題がないのであれば、テスト用の半導体チップ１０ａとなるチップ部１０内に段差部６を設けるようにしてもよい。

この発明の実施の形態１による炭化珪素半導体装置の製造工程を示す工程図であり、図１（ａ）は積層成長工程により得られる積層体を示す断面図、図１（ｂ）は選択用マスク工程により得られる積層体を示す断面図、図１（ｃ）は選択成長工程により得られる積層体を示す断面図、図１（ｄ）はマスク除去工程により得られる積層体を示す断面図、図１（ｅ）は選択除去工程により得られる炭化珪素半導体ウエハを示す断面図である。 図１（ｅ）の炭化珪素半導体ウエハにチップ部及びダイシング部が設定されている状態を示す上面図である。

符号の説明

１ 炭化珪素基板、２ 第１の炭化珪素エピタキシ層、３ 選択領域、４ 選択成長用マスク、５ 選択成長層（第２の炭化珪素エピタキシ層）、６ 段差部、７ 除去領域、９ 炭化珪素半導体ウエハ、１１ ダイシング部（炭化珪素半導体ウエハ内のダイシングにより損失する部分）。

Claims (6)

1. 炭化珪素基板上に第１の炭化珪素エピタキシ層を積層する積層成長工程、
   上記第１の炭化珪素エピタキシ層上の所定の選択領域を残すように上記第１の炭化珪素エピタキシ層上に選択成長用マスクを積層する選択用マスク工程、
   上記第１の炭化珪素エピタキシ層上の上記選択領域に第２の炭化珪素エピタキシ層を選択成長層として積層する選択成長工程、
   上記選択成長用マスクを除去するマスク除去工程、
   上記選択成長用マスクが除去された領域と、上記選択成長層が積層されている上記選択領域との境界部分に形成された段差部の高さを測定する測定工程、及び
   上記測定工程で測定された上記段差部の高さ分だけ上記選択成長層の一部を除去することにより、上記炭化珪素基板、上記第１の炭化珪素エピタキシ層及び上記選択成長層を含む炭化珪素半導体ウエハを得る選択除去工程
   を備えていることを特徴とする炭化珪素半導体装置の製造方法。
2. 上記選択除去工程において上記選択成長層の一部が除去された除去領域内には、上記第１の炭化珪素エピタキシ層が露出し、
   上記第１の炭化珪素エピタキシ層の上記除去領域内の露出部には、不純物領域を形成する処理が行われることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
3. 炭化珪素基板上の所定の選択領域を残すように上記炭化珪素基板上に選択成長用マスクを積層する選択用マスク工程、
   上記炭化珪素基板上の上記選択領域に炭化珪素エピタキシ層を選択成長層として積層する選択成長工程、
   上記選択成長用マスクを除去するマスク除去工程、
   上記選択成長用マスクが除去された領域と、上記選択成長層が積層されている上記選択領域との境界部分に形成された段差部の高さを測定する測定工程、及び
   上記測定工程で測定された上記段差部の高さ分だけ上記選択成長層の一部を除去することにより、上記炭化珪素基板及び上記選択成長層を含む炭化珪素半導体ウエハを得る選択除去工程
   を備えていることを特徴とする炭化珪素半導体装置の製造方法。
4. 上記選択成長層の除去は、フッ素を含むガスを用いたプラズマエッチングにより行われることを特徴とする請求項１乃至請求項３の何れかに記載の炭化珪素半導体装置の製造方法。
5. 上記炭化珪素半導体ウエハ内の上記段差部を避けた部分を炭化珪素半導体装置とすることを特徴とする請求項１乃至請求項４の何れかに記載の炭化珪素半導体装置の製造方法。
6. 上記炭化珪素半導体ウエハに対してダイシングを行い、上記炭化珪素半導体ウエハの一部を炭化珪素半導体装置として残すダイシング工程をさらに備え、
   上記段差部は、上記炭化珪素半導体ウエハ内の上記ダイシングにより損失する部分に設けられることを特徴とする請求項１乃至請求項４の何れかに記載の炭化珪素半導体装置の製造方法。

Images