JP4563848B2 - Solid-state imaging device and camera - Google Patents
Solid-state imaging device and camera Download PDFInfo
- Publication number
- JP4563848B2 JP4563848B2 JP2005087122A JP2005087122A JP4563848B2 JP 4563848 B2 JP4563848 B2 JP 4563848B2 JP 2005087122 A JP2005087122 A JP 2005087122A JP 2005087122 A JP2005087122 A JP 2005087122A JP 4563848 B2 JP4563848 B2 JP 4563848B2
- Authority
- JP
- Japan
- Prior art keywords
- bias voltage
- substrate
- voltage
- bias
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 54
- 239000000758 substrate Substances 0.000 claims description 135
- 230000004888 barrier function Effects 0.000 claims description 52
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000012546 transfer Methods 0.000 description 24
- 238000010586 diagram Methods 0.000 description 15
- 230000003595 spectral effect Effects 0.000 description 13
- 230000035945 sensitivity Effects 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000001444 catalytic combustion detection Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000010408 sweeping Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、オーバフロードレイン(OFD)構造のCCD(Charge Coupled Device)におけるオーバーフローバリアの高さを規定する基板バイアス電圧を、CCDが形成された半導体基板に印加する基板バイアス回路、固体撮像装置およびカメラに関する。 The present invention relates to a substrate bias circuit, a solid-state imaging device, and a camera that apply a substrate bias voltage that defines the height of an overflow barrier in a CCD (Charge Coupled Device) having an overflow drain (OFD) structure to a semiconductor substrate on which the CCD is formed. About.
近年、デジタルカメラ、デジタルビデオカメラ、カメラ付き携帯電話機などの画像を記録する電子機器が普及し、高解像度化に伴ってCCD撮像素子等のイメージセンサの微細化が進んでいる。 In recent years, electronic devices for recording images such as digital cameras, digital video cameras, and camera-equipped mobile phones have become widespread, and miniaturization of image sensors such as CCD image pickup devices has been progressing with higher resolution.
図11は、特許文献1等に開示された従来のCCD固体撮像素子の構成を示すブロック図である。同図において、固体撮像素子1は、二次元配列された複数のフォトダイオード11と、複数の読み出しゲート部12と、複数の垂直CCD13と、水平CCD15と、出力アンプ16と、基板バイアス電圧発生回路20と、トランジスタQ1とを有する。また、同図には、固体撮像素子の半導体基板のバイアス電圧(以下基板バイアスと呼ぶ)Vsubを変調する回路として、トランジスタQ2、抵抗R1〜R3、キャパシタCも併せて図示してある。
FIG. 11 is a block diagram showing a configuration of a conventional CCD solid-state imaging device disclosed in Patent Document 1 and the like. In the figure, a solid-state imaging device 1 includes a plurality of
特許文献1等には、基板バイアスVsubの制御によって、フレーム読み出し時における飽和信号電荷量Qsの減少を見込んで、予めその減少分を増加させておく技術が開示されている。ここでフレーム読み出しは、露光時間経過後にメカニカルシャッター(図外)を閉状態にして、奇数ラインの信号電荷と偶数ラインの信号電荷をフィールド単位に読み出す方式をいい、1枚の静止画像を取得する場合によく用いられる。 Japanese Patent Application Laid-Open No. H10-228561 and the like disclose a technique for predicting a decrease in the saturation signal charge amount Qs at the time of frame reading by controlling the substrate bias Vsub and increasing the decrease in advance. Here, frame reading is a method in which the mechanical shutter (not shown) is closed after the exposure time has elapsed, and the signal charges of the odd lines and the signal charges of the even lines are read in field units, and one still image is acquired. Often used in cases.
図11において、複数のフォトダイオード11は二次元配列され撮像エリア14を形成する。各フォトダイオード11は、入射光をその光量に応じた信号電荷に変換して蓄積する。各フォトダイオード11は例えばPN接合のフォトダイオードからなっている。垂直列をなすフォトダイオード11に蓄積された信号電荷は、読み出しゲート部12に読み出しパルスXSGが印加されることにより垂直CCD13に読み出される。
In FIG. 11, a plurality of
垂直CCD13は、フォトダイオード11の垂直列毎に設けられ、各フォトダイオード11から読み出しゲート部12を介して読み出された信号電荷を水平CCD15に垂直転送する。インターライン・トランスファー(IT)方式の固体撮像素子の場合、各垂直CCD13には、例えば4相の垂直転送クロックφV1〜φV4によって転送駆動するための垂直転送ゲート電極が繰り返し配置され、フォトダイオード11から読み出された信号電荷を順に垂直方向に転送する。これにより、複数の垂直CCD13から水平ブランキング期間において1走査線(1ライン)分の信号電荷が水平CCD15に出力される。4相の垂直転送クロックΦV1〜ΦV4のうち2相目と4相目のΦV2とφV4とは、垂直転送のためのローレベルとミドルレベルの2値をとりうる。これに対して、1相目および3相目に対応する垂直転送ゲート電極は、読み出しゲート部12の読み出しゲート電極も兼用しているので、垂直転送クロックφV1とφV3とは、ローレベル、ミドルレベルおよびハイレベルの3値をとりうる。この3値目のハイレベルのパルスは読み出しゲート部12に与えられる読み出しパルスXSGとなる。
The
水平CCD15は、水平ブランキング期間において複数の垂直CCD13から転送された1ライン分の電荷を1水平走査期間内で順次水平転送し、出力アンプ16を介して出力する。この水平CCD15は、例えば2相の水平転送クロックφH1、φH2によって転送駆動され、複数本の垂直CCD13から移された1ライン分の信号電荷を、水平ブランキング期間後の水平走査期間において順次水平方向に転送する。
The
出力アンプ16は、水平CCD15によって水平転送されてきた信号電荷を順次電圧信号に変換して出力する。
The
基板バイアス電圧発生回路20は、基板バイアス電圧Vsubを発生し、トランジスタQ1を介して基板17に印加する。この基板バイアスVsubは、VsubCont信号の制御の下で、トランジスタQ2がオフのときは第1のバイアス電圧に、トランジスタQ2がオンのときはより低電圧の第2のバイアス電圧に設定される。
The substrate bias
上記の固体撮像素子1は、半導体基板(以下基板と呼ぶ)9上に形成される。基板17には、フォトダイオード11に蓄積された信号電荷を基板17へ掃き出すための基板シャッターパルスφSUBなどの各種のタイミング信号が印加される。なお、基板シャッターパルスφSUBによる基板シャッター機能は電子シャッターとも呼ばれる。
The solid-state imaging device 1 is formed on a semiconductor substrate (hereinafter referred to as a substrate) 9. Various timing signals such as a substrate shutter pulse φSUB for sweeping signal charges accumulated in the
図12は、フォトダイオード11の基板深さ方向のポテンシャル分布を示す図である。このフォトダイオード11に蓄積される信号電荷eの電荷量は、オーバーフローバリアOFBのポテンシャルバリアの高さによって決定される。すなわち、オーバーフローバリアOFBは、フォトダイオード11に蓄積される飽和信号電荷量Qsを決める。蓄積電荷量がこの飽和信号電荷量Qsを越えた場合に、その越えた分の電荷がポテンシャルバリアを越えて基板17側へ掃き出される。このような縦型オーバーフロードレイン構造におけるオーバーフローバリアOFBのポテンシャルは、オーバーフロードレインバイアス、すなわち基板バイアスVsubによって制御可能である。つまり障壁の高さを基板バイアスVsubにより制御可能である。
FIG. 12 is a diagram showing a potential distribution in the substrate depth direction of the
図13は、基板バイアスVsubの制御を伴うフレーム読み出しにおける固体撮像素子の動作タイミングを示すタイムチャートである。同図では、メカニカルシャッターの開閉状態と、基板バイアスVsub(図中の基板電圧)と、フォトダイオード11から垂直CCD13への読み出しゲート電極に印加される垂直転送クロックΦV1、ΦV3とを示している。垂直転送クロックΦV1、ΦV3のハイレベルのパルスは、読み出しゲート電極に与えられる読み出しパルスXSGである。
FIG. 13 is a time chart showing the operation timing of the solid-state imaging device in frame reading with control of the substrate bias Vsub. In the figure, the open / close state of the mechanical shutter, the substrate bias Vsub (substrate voltage in the drawing), and the vertical transfer clocks ΦV1 and ΦV3 applied to the read gate electrode from the
モニター期間では、メカニカルシャッターが開状態のままビューファインダーや液晶モニターへの表示用に固体撮像素子から画像が読み出され、動画像として表示されている(高速動画撮像モードと呼ぶ)。 In the monitor period, an image is read from the solid-state image sensor for display on a viewfinder or a liquid crystal monitor while the mechanical shutter is open, and is displayed as a moving image (referred to as a high-speed moving image capturing mode).
また、ユーザのシャッター操作等により、メカニカルシャッターを併用したフレーム読み出しによる静止画像の撮像(静止画撮像モードと呼ぶ)が開始する。まず、基板バイアスVsubには、複数個の基板シャッターパルスΦSUB(図中の、基板シャッター電圧のパルス)が印加される。基板シャッターとは、ΦSUBによって基板バイアスVsubを高くすることにより、オーバーフローバリア(図12参照)の障壁をなくしてフォトダイオード11の全ての信号電荷を基板17に掃き出すことをいう。基板シャッターパルスの印加終了によりフォトダイオード11の信号電荷の蓄積量がゼロになる。基板シャッターパルスの印加終了からメカニカルシャッターが閉じるまでの期間は、露光期間となる。これに続いて、垂直CCD13内の信号電荷を事前に掃き出す高速掃き出し期間、第1フィールド出力期間、高速掃き出し期間、第2フィールド出力期間、無効データ出力期間が順に設けられる。第1、第2フィールドの読み出し期間のそれぞれの先頭では、ΦV1、ΦV3に重畳される読み出しパルスXSGによるフォトダイオード11から垂直CCDへの第1、第2フィールドの信号電荷の読み出しがなされる。その後、無効データ出力期間を経てモニター出力期間に戻る。
In addition, when a user performs a shutter operation or the like, still image capturing (referred to as a still image capturing mode) by frame readout using a mechanical shutter is started. First, a plurality of substrate shutter pulses ΦSUB (substrate shutter voltage pulses in the figure) are applied to the substrate bias Vsub. The substrate shutter means that all signal charges of the
基板バイアス電圧Vsubについては、高速動画撮像モード(モニター期間中)では第1バイアス電圧が印加される。静止画撮像モードでは、同図のように第1バイアス電圧と第2バイアス電圧とが切り換えられる(基板バイアス変調と呼ぶ)。第2バイアス電圧は第1バイアス電圧より低いので、オーバーフローバリアOFBの高さは、第2バイアス電圧の方が高くなり、飽和信号電荷量Qsが増加する。第2バイアス電圧の期間は、同図では露光期間中からも無効データ出力期間であるが、少なくとも第2フィールド出力期間を含む。 As for the substrate bias voltage Vsub, the first bias voltage is applied in the high-speed moving image capturing mode (during the monitoring period). In the still image capturing mode, the first bias voltage and the second bias voltage are switched as shown in the figure (referred to as substrate bias modulation). Since the second bias voltage is lower than the first bias voltage, the height of the overflow barrier OFB is higher in the second bias voltage and the saturation signal charge amount Qs is increased. The period of the second bias voltage is an invalid data output period even during the exposure period in the figure, but includes at least a second field output period.
基板バイアスの変調およびそのタイミングについては、非特許文献1において具体的に開示されている。
しかしながら上記従来技術によれば、第1バイアス電圧から第2バイアス電圧に切り換える基板バイアス変調において基板バイアス回路の負荷抵抗R1とφSUBカップリング容量C及びSUB容量で決まる10ms程度の時定数でしか電圧が下がらないため、実際の露光開始時点より20ms前に基板バイアスコントロールを開始する必要があり、そのため最終印加する電子シャッターパルスΦSUBは第2バイアス電圧に重畳されることとなり、電荷を基板へ引き抜く上で必要なピーク基板電圧が基板バイアス変調分だけ低下してしまい、より低い電圧で電荷を基板へ引き抜くことが出来る素子設計が必要であったり、他の対策手段として基板バイアス回路時定数を小さくするためにφSUBカップリング容量Cを低減すると、基板容量とこのCとの容量分割で電子シャッターパルスΦSUBが低下してしまうためあらかじめ高振幅のφSUBパルスを印加させるか、あるいは先の課題対策同様より低い電圧で電荷を基板へ引き抜きが出来る素子設計が必要となり、画素の微細化に際してはこれらの対策はより困難を極める。
However, according to the above prior art, in the substrate bias modulation for switching from the first bias voltage to the second bias voltage, the voltage is applied only with a time constant of about 10 ms determined by the load resistor R1, the φSUB coupling capacitor C and the SUB capacitor of the substrate bias circuit. Therefore, it is necessary to start the
一方、電子シャッターパルスΦSUB最終印加直後に第1バイアス電圧から第2バイアス電圧に切り換えれば上記素子設計の課題及びφSUBパルス高振幅化を回避できるが、電圧の立ち下がり時間を極力短くしないと特に高速シャッタ動作時の分光特性が変動してしまい、高速シャッタ動作による画像が通常シャッタ動作による画像よりも画質が劣化(色再現性が異なってまう)という新たな課題が発生する。 On the other hand, if the first bias voltage is switched from the first bias voltage to the second bias voltage immediately after the final application of the electronic shutter pulse ΦSUB, it is possible to avoid the problems of the element design and the increase in the φSUB pulse amplitude, but especially if the voltage fall time is not shortened as much as possible. Spectral characteristics at the time of high-speed shutter operation fluctuate, and a new problem arises that the image quality of the image by the high-speed shutter operation is deteriorated (color reproducibility is different) than the image by the normal shutter operation.
次にこれらの課題を具体的に説明する。第1バイアス電圧から第2バイアス電圧に基板バイアス電圧の立ち下がり区間を拡大したタイムチャートを図14に示す。同図のように、第1バイアス電圧から第2バイアス電圧への立ち下がり時間Tfは約1000μS(約1mS)ほどかかっている。これに対して、高速シャッタ動作における露光期間は、同図の立ち下がり時間Tfよりも短い場合(例えば100μS)があり、立ち下がりの過渡期に露光期間が完了することになる。 Next, these problems will be specifically described. FIG. 14 shows a time chart in which the falling section of the substrate bias voltage is enlarged from the first bias voltage to the second bias voltage. As shown in the figure, the fall time Tf from the first bias voltage to the second bias voltage takes about 1000 μS (about 1 mS). On the other hand, the exposure period in the high-speed shutter operation may be shorter (eg, 100 μS) than the fall time Tf in the figure, and the exposure period is completed in the transition period of the fall.
図15Aは、基板バイアス電圧が第1バイアス電圧である場合のフォトダイオードの分光特性を示す図である。また、図15Bは、基板バイアス電圧が第2バイアス電圧である場合のフォトダイオードの分光特性を示す図である。同図において横軸は波長を、縦軸は分光感度を示している。同図にしめすように、第2バイアス電圧での分光感度は、第1バイアス電圧での分光感度と比較して、波長が長いほど(特に赤R、緑G)優れている。 FIG. 15A is a diagram illustrating the spectral characteristics of the photodiode when the substrate bias voltage is the first bias voltage. FIG. 15B is a diagram showing the spectral characteristics of the photodiode when the substrate bias voltage is the second bias voltage. In the figure, the horizontal axis indicates the wavelength, and the vertical axis indicates the spectral sensitivity. As shown in the figure, the spectral sensitivity at the second bias voltage is superior to the spectral sensitivity at the first bias voltage as the wavelength is longer (especially red R and green G).
図16は、基板バイアス電圧の立ち下がり区間におけるオーバーフローバリアの変化の様子を示す図である。同図のように、第2バイアス電圧時におけるオーバーフローバリアのピークは、第1バイアス電圧と比べてより深い位置に存在する。波長が長い光ほど(特に赤R、緑G)基板表面から深い位置まで到達し光電変換されるので、図15A、図15Bのような分光感度の差が現れる。高速シャッタ動作時の分光特性が劣化するのは、オーバーフローバリアのピークが基板深さ方向に変化する過渡期にあるからである。 FIG. 16 is a diagram illustrating a change in the overflow barrier in the falling section of the substrate bias voltage. As shown in the drawing, the peak of the overflow barrier at the time of the second bias voltage exists at a deeper position than the first bias voltage. Light having a longer wavelength (especially red R and green G) reaches a deeper position from the substrate surface and undergoes photoelectric conversion, so that a difference in spectral sensitivity as shown in FIGS. 15A and 15B appears. The spectral characteristics during the high-speed shutter operation are deteriorated because the peak of the overflow barrier is in a transition period in which the peak changes in the substrate depth direction.
上記の立ち下がり期間は、従来例で説明したように基板バイアス回路の負荷抵抗R1とφSUBカップリング容量C及びSUB容量で決まるが、φSUBカップリング容量Cを低減すると、基板容量とこのCとの容量分割で電子シャッターパルスΦSUBが低下してしまうため、これらを生じさせることなく立ち下がり時間を短縮するためにトランジスタQ1の接地抵抗である抵抗R1の抵抗値を小さくすることが考えれる。通常基板電流は過剰電荷の掃き出し電流を想定しているため抵抗R1は、例えば100kオームから1000kオーム程度の大きな抵抗値を有する。もし、この抵抗R1の抵抗値を小さくすれば、常時不要な大電流が抵抗R1に流れてしまい電源回路の大型化と消費電力増大や発熱の問題を生じる。 The fall period is determined by the load resistance R1 of the substrate bias circuit, the φSUB coupling capacitance C, and the SUB capacitance as described in the conventional example. When the φSUB coupling capacitance C is reduced, the substrate capacitance and the C are reduced. Since the electronic shutter pulse ΦSUB decreases due to the capacitive division, it is conceivable to reduce the resistance value of the resistor R1, which is the ground resistance of the transistor Q1, in order to shorten the fall time without causing them. Since the normal substrate current is supposed to sweep out excess charges, the resistor R1 has a large resistance value of, for example, about 100 kΩ to 1000 kΩ. If the resistance value of the resistor R1 is reduced, an unnecessary large current always flows through the resistor R1, resulting in a problem that the power supply circuit becomes larger, consumes more power, and generates heat.
本発明は、素子設計を容易とし、電源回路および消費電力は従来と同等でかつ高速シャッタ動作での分光特性を向上させて画質劣化を防止する固体撮像装置およびカメラを提供することを目的とする。 The present invention aims to facilitate the device design, the power supply circuit and power consumption to provide a conventional equivalent and fast solid-state image sensor and a camera spectral characteristics improves by that to prevent deterioration of image quality by the shutter operation And
上記の目的を達成するため本発明の固体撮像装置は、フォトダイオードで発生した過剰電荷をドレインに排出するオーバーフロードレイン構造を採りフォトダイオードに蓄積された電荷をドレインに排出する電子シャッター機能を有する固体撮像素子と、フォトダイオードへの光の入射を制御する遮光手段と、オーバーフロードレイン構造でのオーバーフローバリアの高さを規定する基板バイアス電圧を、前記固体撮像素子が形成された半導体基板に印加する基板バイアス回路と、基板バイアス電圧を変調する駆動部とを備える固体撮像装置であって、前記基板バイアス回路は、基板バイアス電圧を半導体基板に印加するボルテージフォロワトランジスタと、前記ボルテージフォロワトランジスタの出力端にダイオードを介して接続される抵抗値可変の接地抵抗体とを備える。 Upper Symbol solid-state imaging device of the object of the present invention to achieve has an electronic shutter function for discharging the charge accumulated in the photodiode take an overflow drain structure for discharging excess charges generated in the photodiode to the drain to the drain A solid-state imaging device, a light shielding means for controlling the incidence of light on the photodiode, and a substrate bias voltage that defines the height of the overflow barrier in the overflow drain structure are applied to the semiconductor substrate on which the solid-state imaging device is formed. A solid-state imaging device including a substrate bias circuit and a drive unit that modulates a substrate bias voltage, the substrate bias circuit including a voltage follower transistor that applies a substrate bias voltage to a semiconductor substrate, and an output terminal of the voltage follower transistor Connected through a diode to Comprising a ground resistor value variable.
この構成によれば、接地抵抗体の抵抗値が可変であることから基板バイアス電圧の立ち下がりにおいて抵抗値を小さくすることにより立ち下がり時間を容易に短縮することができる。この立ち下がり時間を短縮することによって、高速シャッタ動作時でも通常シャッタ動作と同じ分光特性を実現することができる。その結果、通常シャッタ動作と比べて高速シャッタ動作でも画質劣化を防止することができる。 According to this configuration, since the resistance value of the ground resistor is variable, the fall time can be easily shortened by reducing the resistance value at the fall of the substrate bias voltage. By shortening the fall time, the same spectral characteristic as that of the normal shutter operation can be realized even during the high-speed shutter operation. As a result, image quality deterioration can be prevented even in a high-speed shutter operation compared to a normal shutter operation.
ここで、前記接地抵抗体は、第1の接地抵抗体と、前記第1の接地抵抗体に並列接続された抵抗回路とを備え、前記抵抗回路は、第1の接地抵抗体よりも小さな抵抗値の第2の抵抗体と、前記第2の抵抗体に直列接続されたスイッチとを備えるようにしてもよい。 Here, the ground resistor includes a first ground resistor and a resistor circuit connected in parallel to the first ground resistor, and the resistor circuit has a smaller resistance than the first ground resistor. A second resistor having a value and a switch connected in series to the second resistor may be provided.
この構成によれば、接地抵抗体を簡単な回路構成により実現することができる。
ここで、前記駆動部は、電子シャッターによるドレインへの電荷の排出終了時から前記遮光手段が閉じるまでを露光期間として撮像するモードにおいて、第1バイアス変調を行うと同時に、前記接地抵抗体の抵抗値を第1の抵抗値から第1の抵抗値よりも小さい第2の抵抗値に変更し、前記第1バイアス変調は、電子シャッター終了直後に基板バイアス電圧を第1バイアス電圧から第1バイアス電圧よりも低電圧の第2バイアス電圧に変更することであるとしてもよい。
According to this configuration, the ground resistor can be realized with a simple circuit configuration.
Here, the drive unit performs the first bias modulation in the mode in which the exposure period is from the end of the discharge of the charge to the drain by the electronic shutter until the light shielding unit is closed, and at the same time, the resistance of the ground resistor The first bias value is changed from a first resistance value to a second resistance value smaller than the first resistance value, and the first bias modulation changes the substrate bias voltage from the first bias voltage to the first bias voltage immediately after the end of the electronic shutter. Alternatively, the second bias voltage may be changed to a lower voltage.
この構成によれば、駆動部の制御によって、第1バイアス電圧から第2バイアス電圧に変更するときに、その立ち下がり時間を短縮することができる。 According to this configuration, the fall time can be shortened when the first bias voltage is changed to the second bias voltage under the control of the drive unit.
ここで、前記駆動部は、電子シャッターによるドレインへの電荷の排出終了時から前記遮光手段が閉じるまでを露光期間として撮像する撮像モードにおいて、第1バイアス変調を指示する制御信号を用いて前記スイッチをオンにする。 Here, the drive unit uses the control signal to instruct the first bias modulation in an imaging mode in which imaging is performed with an exposure period from the end of discharge of charge to the drain by the electronic shutter until the light shielding unit is closed. Turn on.
前記第1バイアス変調は、電子シャッター終了直後に基板バイアス電圧を第1バイアス電圧から第1バイアス電圧よりも低電圧の第2バイアス電圧に変更することであるとしてもよい。 The first bias modulation may be to change the substrate bias voltage from the first bias voltage to a second bias voltage lower than the first bias voltage immediately after the electronic shutter is finished.
この構成によれば、第1バイアス変調を指示する制御信号をスイッチの制御と兼用するので、第2の抵抗体とスイッチとが増加するだけで回路規模の増加を最小限に抑えることができる。 According to this configuration, since the control signal instructing the first bias modulation is also used for the switch control, an increase in the circuit scale can be suppressed to a minimum only by increasing the second resistor and the switch.
ここで、前記駆動部は、さらに、前記撮像モードの終了時に前記基板バイアス電圧を第2バイアス電圧から第1バイアス電圧に変更し、これと同時に前記スイッチをオフにするようにしてもよい。 Here, the drive unit may further change the substrate bias voltage from the second bias voltage to the first bias voltage at the end of the imaging mode, and simultaneously turn off the switch.
この構成によれば、上記の撮像モードの終了時にスイッチがオフになるので、接地抵抗体に流れる電流が増加する期間を撮像モードの終了までの期間に限定することができる。 According to this configuration, since the switch is turned off at the end of the imaging mode, the period during which the current flowing through the ground resistor increases can be limited to the period until the end of the imaging mode.
ここで、前記第1バイアス電圧は、前記オーバーフロバリアの高さを読み出しゲートにおける障壁よりも低く設定する電圧であり、前記第2バイアス電圧は、前記オーバーフロバリアの高さを読み出しゲートにおける障壁よりも高く設定する電圧であるとしてもよい。 Here, the first bias voltage is a voltage for setting the height of the overflow barrier to be lower than the barrier in the read gate, and the second bias voltage is the height of the overflow barrier in the barrier at the read gate. The voltage may be set higher than that.
この構成によれば、第2バイアス電圧ではオーバーフロバリアの高さが読み出しゲートにおける障壁よりも高く設定されるので、読み出しゲートの障壁高さまで信号電荷を蓄積させることができ、その結果、フォトダイオードのリニア範囲が拡大し感度を向上させることができる。 According to this configuration, since the height of the overflow barrier is set higher than the barrier at the read gate at the second bias voltage, signal charges can be accumulated up to the barrier height of the read gate, and as a result, the photodiode The linear range can be expanded and the sensitivity can be improved.
ここで、前記駆動部は、さらに、露光期間の終了後でかつ垂直CCDの電荷掃き出し前に第2バイアス変調を行い、前記第2バイアス変調は、基板バイアス電圧を第2バイアス電圧よりも高い第3バイアス電圧に変更することであるとしてもよい。 Here, the driving unit further performs second bias modulation after the end of the exposure period and before sweeping out the charge of the vertical CCD, and the second bias modulation is configured such that the substrate bias voltage is higher than the second bias voltage. It may be changed to 3 bias voltage.
ここで、前記駆動部は、さらに、露光期間の終了後でかつ垂直CCDの電荷掃き出し前に第2バイアス変調を行い、前記第2バイアス変調は、第2バイアス電圧に飽和信号制御用パルスを重畳させることによりオーバフローバリアを一時的に低くすることであるとしてもよい。 Here, the drive unit further performs second bias modulation after the end of the exposure period and before sweeping out the charge of the vertical CCD, and the second bias modulation superimposes a saturation signal control pulse on the second bias voltage. It is also possible to temporarily lower the overflow barrier.
この構成によれば、第1バイアス変調により、読み出しゲートの障壁高さまで信号電荷を蓄積させ、さらに、第2バイアス変調により、読み出しゲートの障壁高さぎりぎり一杯の過剰な信号電荷を基板に排出させることができ、ブルーミングの発生を抑制することができる。 According to this configuration, signal charges are accumulated up to the barrier height of the read gate by the first bias modulation, and further, excessive signal charges that are almost full of the barrier height of the read gate are discharged to the substrate by the second bias modulation. And the occurrence of blooming can be suppressed.
また、上記の目的を達成するため本発明のカメラは、上記の固体撮像装置を備える。 In order to achieve the above object, a camera of the present invention includes the above solid-state imaging device.
以上のように本発明の基板バイアス回路、固体撮像装置およびカメラでは、基板バイアス電圧立ち下がり時間を容易に短縮することができ、立ち下がり時間の短縮することによって、高速シャッタ動作時でも低速シャッタ動作時と同様に蓄積時間内での分光特性変動を防止することができる。その結果、高速シャッタ動作でも色再現性変化による画質劣化のない撮像が出来る。 As described above, in the substrate bias circuit, the solid-state imaging device, and the camera according to the present invention, the substrate bias voltage fall time can be easily shortened, and the fall time can be shortened so that the low-speed shutter operation can be performed even during the high-speed shutter operation. As in the case of time, fluctuations in spectral characteristics within the accumulation time can be prevented. As a result, it is possible to perform imaging without deterioration in image quality due to a change in color reproducibility even in a high-speed shutter operation.
また、簡単な回路構成により実現することもできる。 It can also be realized with a simple circuit configuration.
図1は、本発明の実施の形態における固体撮像装置の概略構成を示すブロック図である。固体撮像装置1は、レンズ2、メカニカルシャッター3、駆動部4、信号処理部5、固体撮像素子10を備える。同図において、被写体(図示せず)からの入射光は、レンズ2等の光学系およびメカニカルシャッター3を経てCCD固体撮像素子10の撮像エリアに入射する。メカニカルシャッター3は、CCD固体撮像素子10の撮像エリアへの入射光を制御する。なお、メカニカルシャッター3の代わりに遮光する機能を有する液晶シャッター等を有していてもよい。
FIG. 1 is a block diagram showing a schematic configuration of a solid-state imaging device according to an embodiment of the present invention. The solid-state imaging device 1 includes a
図2は、固体撮像装置における基板バイアス回路の概略構成を示す回路図である。ここで示す固体撮像素子10には、固体撮像素子10が形成されている半導体基板に印加する基板バイアス電圧を与えるVsub端子を有する。この基板バイアス回路は、基板バイアス電圧をVsub端子から半導体基板に印加するボルテージフォロワを構成するエミッターフォロワトランジスタQ1と、エミッターフォロワトランジスタQ1の出力端であるエミッターにダイオードD1を介して接続され、抵抗値可変の接地抵抗体とを備える。この接地抵抗体は、第1の接地抵抗体R1と、前記第1の接地抵抗体に並列接続された抵抗回路とを備える。この抵抗回路は、第1の接地抵抗体R1よりも小さな抵抗値の第2の抵抗体R2と、第2の抵抗体R2に直列接続されたスイッチSWを備える。
FIG. 2 is a circuit diagram showing a schematic configuration of the substrate bias circuit in the solid-state imaging device. The solid-
ここで、上記したスイッチSwは第1バイアス電圧時では、エミッターフォロワ回路の第1の接地抵抗体のみを有効にし、第2バイアス電圧時にはエミッター・フォロワ回路の第1の接地抵抗体と第1の接地抵抗体の抵抗値よりも小さな抵抗値の第2の接地抵抗体を有効にし、第1の接地抵抗体および第2の接地抵抗体が並列回路となるように構成されている。即ち、第2バイアス電圧期間に比べて長期間である第1バイアス電圧期間では、第1の接地抵抗体に大電流が流れ消費電力の増加や発熱などの問題が生じることを防ぐため大きな抵抗値に設定し、第2バイアス電圧期間は第1バイアス電圧から第2バイアス電圧に下げる際(第1バイアス変調時)の立ち下がり時間を短縮するため、第1の接地抵抗体と第2の接地抵抗体の合成抵抗値が小さくなるように設定されている。 Here, the above-described switch Sw enables only the first ground resistor of the emitter follower circuit at the time of the first bias voltage, and the first ground resistor and the first ground of the emitter follower circuit at the time of the second bias voltage. The second ground resistor having a resistance value smaller than the resistance value of the ground resistor is made effective, and the first ground resistor and the second ground resistor are configured as a parallel circuit. That is, in the first bias voltage period, which is longer than the second bias voltage period, a large resistance value is used to prevent problems such as a large current flowing through the first ground resistor and an increase in power consumption or heat generation. In order to shorten the fall time when the second bias voltage period is decreased from the first bias voltage to the second bias voltage (during the first bias modulation), the first ground resistor and the second ground resistor are set. The combined resistance value of the body is set to be small.
上記したCCDカメラの回路構成により、第1バイアス電圧期間の消費電力の増加や発熱を抑え、第1バイアス電圧から第2バイアス電圧に下げる際(第1バイアス変調時)の立ち下がり時間の短縮を可能となるものである。 The above CCD camera circuit configuration suppresses increase in power consumption and heat generation during the first bias voltage period, and shortens the fall time when the first bias voltage is lowered to the second bias voltage (during the first bias modulation). It is possible.
なお、前記第1、第2の抵抗体は電流を抑制できるものであれば、Rでも半導体素子のON或いはOFF抵抗でもよく、また、抵抗値の切替えについても単に単体の抵抗体を切替えるのみでなく、抵抗体の組み合わせによって抵抗値を切替えてもよい。また、図1では、基板バイアス回路は、固体撮像素子10の外部であるが、全部あるいは一部が固体撮像素子10の内部であってもよい。また、トランジスター回路素子としてはバイポーラ型でもMOS型、あるいは接合電界効果型でも良い。
The first and second resistors may be R or a semiconductor element ON or OFF resistor as long as current can be suppressed, and the resistance value can be switched by simply switching a single resistor. Alternatively, the resistance value may be switched by a combination of resistors. In FIG. 1, the substrate bias circuit is outside the solid-
図3は、基板バイアス回路のより詳細な具体例を示す回路図である。同図では、図2のスイッチSWがスイッチトランジスタQ3で構成されている。スイッチトランジスタQ3のゲートは、基板バイアス電圧を制御する制御信号VsubContにより制御される。基板バイアス電圧を制御する制御信号VsubContは、従来と同様に、トランジスタQ2をオフにしているときは第1のバイアス電圧に、トランジスタQ2をオンにしているときはより低電圧の第2のバイアス電圧に設定する。 FIG. 3 is a circuit diagram showing a more specific example of the substrate bias circuit. In the figure, the switch SW of FIG. 2 is constituted by a switch transistor Q3. The gate of the switch transistor Q3 is controlled by a control signal VsubCont that controls the substrate bias voltage. The control signal VsubCont for controlling the substrate bias voltage is the first bias voltage when the transistor Q2 is turned off, and the lower second bias voltage when the transistor Q2 is turned on. Set to.
第1の接地抵抗体R1は例えば100kオーム、第2の接地抵抗体R2は数kオーム(5kオームなど)でよい。この場合、第1の接地抵抗体R1と第2の接地抵抗体R2の合成抵抗は約5kオームとなる。 The first grounding resistor R1 may be, for example, 100 k ohms, and the second grounding resistor R2 may be several k ohms (such as 5 k ohms). In this case, the combined resistance of the first grounding resistor R1 and the second grounding resistor R2 is about 5 k ohms.
図4は、SubContと基板バイアス電圧との関係を示すタイムチャートである。同図は図13に示した固体撮像装置の動作タイミングを示すタイムチャートの一部分を拡大した図である。図4において、SubContは基板バイアス変調を指示する制御信号であり、同時にスイッチトランジスタQ3のオンおよびオフを制御する。具体的には、SubCont信号は、電子シャッターによるドレインへの電荷の排出終了時から前記遮光手段が閉じるまでを露光期間として撮像する撮像モードにおいて、電子シャッター終了直後に基板バイアス電圧を第1バイアス電圧から第1バイアス電圧よりも低電圧の第2バイアス電圧に変更することを指示する制御信号である。スイッチトランジスタQ3は、この信号によりオンするので、基板バイアス電圧が第1バイアス電圧から第2バイアス電圧に変化するのと同時にオンする。逆に、基板バイアス電圧が第2バイアス電圧から第1バイアス電圧に変化するのと同時にオフすることになる。 FIG. 4 is a time chart showing the relationship between SubCont and the substrate bias voltage. This figure is an enlarged view of a part of the time chart showing the operation timing of the solid-state imaging device shown in FIG. In FIG. 4, SubCont is a control signal for instructing substrate bias modulation, and at the same time, controls on and off of the switch transistor Q3. Specifically, the SubCont signal is the first bias voltage immediately after the end of the electronic shutter in the imaging mode in which the exposure period is from the end of the discharge of the charge to the drain by the electronic shutter until the light shielding means is closed. Is a control signal for instructing to change to a second bias voltage lower than the first bias voltage. Since the switch transistor Q3 is turned on by this signal, the switch transistor Q3 is turned on at the same time when the substrate bias voltage changes from the first bias voltage to the second bias voltage. Conversely, the substrate bias voltage is turned off simultaneously with the change from the second bias voltage to the first bias voltage.
図5は、基板バイアス電圧の立ち下がり区間におけるタイムチャートを示す図である。同図における基板バイアス電圧の立ち下がり時間は、第1、第2の接地抵抗体R1、R2、半導体基板自体の容量等に依存するが、図14に示したタイムチャートと比較すると、高速シャッタ時の露光時間よりも十分に短い時間で立ち下る。 FIG. 5 is a diagram showing a time chart in the falling section of the substrate bias voltage. The fall time of the substrate bias voltage in the figure depends on the first and second ground resistors R1, R2, the capacitance of the semiconductor substrate itself, etc., but compared with the time chart shown in FIG. It falls in a time sufficiently shorter than the exposure time.
図6Aは、固体撮像素子10におけるフォトダイオードの配列と垂直CCD13の垂直転送電極の配列を示す一例である。フォトダイオードの配列は、いわゆるベイヤー配列である。垂直CCD13の垂直転送電極は、4相クロックパルスΦV1〜ΦV4に対応するΦ1〜Φ4の4種類が繰り返し配列される。このうちΦ1、Φ3は、それぞれ奇数ライン、偶数ラインのフォトダイオードから信号電荷を垂直CCDに読み出すための読み出しゲート電極を兼ねている。静止画撮像モードにおけるフレーム読み出しでは、露光期間の後に、図6Bのような、読み出しゲート電極Φ1から読み出された奇数ラインからなる第1フィールドの読み出しと、図6Cのような、読み出しゲート電極Φ3から読み出された偶数ラインからなる第2フィールドの読み出しとが順次になされる。
FIG. 6A is an example showing the arrangement of the photodiodes in the solid-
駆動部4は、固体撮像素子10の垂直CCDの転送を制御する4相クロックパルスΦV1〜ΦV4、水平CCDの転送を制御する2層クロックパルスΦH1、ΦH2、基板バイアス電圧制御信号VsubCont、基板シャッターパルスΦsub等を生成し、固体撮像素子10に供給する。4相クロックパルスのうちΦV1、ΦV3は、ローレベル、ミドルレベル、ハイレベルの3値をとりうる信号であり、そのハイレベルパルスは読み出しゲート電極に印加される読み出しパルスXSGである。この駆動部4は、基板バイアス電圧について、静止画撮像モードにおいて露光期間の開始時に、第1バイアス電圧から第2バイアス電圧に下げ、第2フィールド読み出し完了後に第1バイアス電圧に戻すように基板バイアス変調を行う。
The driving
ここで、第1バイアス電圧は、メカニカルシャッター26の開状態での動画撮像モードにおける基板バイアス電圧である。第2バイアス電圧は、第1バイアス電圧よりも低電圧で、オーバーフローバリアを高くして飽和信号電荷量Qsを増加させるための基板バイアス電圧である。第2バイアス電圧によるオーバーフローバリアOFBの障壁高さは、読み出しゲートの障壁よりも高くなるように設定される。 Here, the first bias voltage is a substrate bias voltage in the moving image capturing mode with the mechanical shutter 26 open. The second bias voltage is a substrate bias voltage that is lower than the first bias voltage, increases the overflow barrier, and increases the saturation signal charge amount Qs. The barrier height of the overflow barrier OFB by the second bias voltage is set to be higher than the barrier of the read gate.
図7に第1のバイアス電圧および第2のバイアス電圧によるオーバーフローバリアのポテンシャル分布図を示す。横軸のX−Yは図8に示した垂直CCD13からフォトダイオード11までの基板水平方向を、Y−Zは図8に示したフォトダイオード11の基板深さ方向を示す。縦軸はポテンシャル(電位)を示す。同図のように、第1バイアス電圧は、前記オーバーフロバリアの高さを読み出しゲートにおける障壁よりも低く設定する電圧である。また、第2バイアス電圧は、前記オーバーフロバリアの高さを読み出しゲートにおける障壁よりも高く設定する電圧である。
FIG. 7 shows a potential distribution diagram of the overflow barrier by the first bias voltage and the second bias voltage. XY on the horizontal axis represents the substrate horizontal direction from the
図8は、フォトダイオード11および垂直CCD13周辺の基板深さ方向の構造を示す断面図である。同図において、例えばN型の基板31の表面にP型のウェル領域32が形成されている。ウェル領域32の表面にはN型の信号電荷蓄積領域33が形成され、さらにその上にP+型の正孔蓄積領域34が形成され、フォトダイオード11が構成されている。
FIG. 8 is a cross-sectional view showing the structure in the substrate depth direction around the
このフォトダイオード11に蓄積される信号電荷eの電荷量は、P型のウェル領域32で構成されるオーバーフローバリアOFBのポテンシャルバリアの高さによって決定される。このオーバーフローバリアOFBは、フォトダイオード11に蓄積される飽和信号電荷量Qsを決めるものであり、蓄積電荷量がこの飽和信号電荷量Qsを越えた場合、越えた分の電荷がポテンシャルバリアを越えて基板31側へ掃き出される。
The amount of signal charge e accumulated in the
このようにして、いわゆる縦型オーバーフロードレイン構造のフォトダイオード11が構成されている。
In this way, a
フォトダイオード11の横方向には、P型領域32のうち読み出しゲート部12を構成する部分を介してN型の信号電荷転送領域35およびP+ 型のチャネルストッパ領域36が形成されている。信号電荷転送領域35の下には、スミア成分の混入を防止するためのP+ 型の不純物拡散領域37が形成されている。さらに、信号電荷転送領域35の上方には、例えば多結晶シリコンからなる転送電極39が配されることにより、垂直CCD13が構成されている。転送電極39は、P型領域32の上方に位置する部分が、読み出しゲート部12のゲート電極を兼ねている。
In the lateral direction of the
基板17には、フォトダイオード11に蓄積される信号電荷の電荷量を決定する(すなわちオーバーフローバリアOFBのポテンシャルを決める)基板バイアスVsubが印加されるようになっている。
A substrate bias Vsub that determines the amount of signal charge accumulated in the photodiode 11 (that is, determines the potential of the overflow barrier OFB) is applied to the
(実施の形態2)
本実施の形態における固体撮像装置の構成は、実施の形態1とほぼ同様であるが、駆動部4が、基板バイアス変調として第2バイアス変調を行う点が異なっている。同じ点は説明を省略して、以下異なる点を中心に説明する。
(Embodiment 2)
The configuration of the solid-state imaging device according to the present embodiment is almost the same as that of the first embodiment, except that the
図9は、実施の形態2における固体撮像装置の動作タイミングを示すタイムチャートである。同図のように、駆動部4は、露光期間の終了後でかつ垂直CCDの電荷掃き出し前に第2バイアス変調を行う。ここで、記第2バイアス変調は、第2バイアス電圧に飽和信号制御用パルスを重畳させることによりオーバフローバリアを一時的に低くすることである。これにより、第1バイアス変調により、読み出しゲートの障壁高さまで信号電荷を蓄積させ、さらに、第2バイアス変調により、読み出しゲートの障壁高さぎりぎり一杯の過剰な信号電荷を基板に排出させることができる。加えて、ブルーミングの発生を抑制することができる。
FIG. 9 is a time chart showing the operation timing of the solid-state imaging device according to the second embodiment. As shown in the figure, the
(実施の形態3)
本実施の形態における固体撮像装置の構成は、実施の形態2とほぼ同様であるが、駆動部4が、基板バイアス変調として別の第2バイアス変調を行う点が異なっている。同じ点は説明を省略して、以下異なる点を中心に説明する。本実施の形態での第2バイアス変調は、基板バイアス電圧を第2バイアス電圧よりも高い第3バイアス電圧に変更することである。
(Embodiment 3)
The configuration of the solid-state imaging device according to the present embodiment is substantially the same as that of the second embodiment, except that the
図10は、実施の形態2における固体撮像装置の動作タイミングを示すタイムチャートである。同図のように、駆動部4は、露光期間の終了後でかつ垂直CCDの電荷掃き出し前に第2バイアス変調を行う。ここで、第2バイアス変調は、基板バイアス電圧を第2バイアス電圧よりも高い第3バイアス電圧に変更することである。これにより、第1バイアス変調により、読み出しゲートの障壁高さまで信号電荷を蓄積させ、さらに、第2バイアス変調により、読み出しゲートの障壁高さぎりぎり一杯の過剰な信号電荷を基板に排出させることができ、ブルーミングの発生を抑制することができる。
FIG. 10 is a time chart showing the operation timing of the solid-state imaging device according to the second embodiment. As shown in the figure, the
本発明は、半導体基板上に形成されたCCDイメージセンサ、デジタルスチルカメラ、カメラ付き携帯電話機、ノートパソコンに内蔵のカメラ、情報処理機器に接続されるカメラユニット等に適している。 The present invention is suitable for a CCD image sensor formed on a semiconductor substrate, a digital still camera, a camera-equipped mobile phone, a camera built in a notebook computer, a camera unit connected to an information processing device, and the like.
1 固体撮像装置1
2 レンズ
3 メカニカルシャッター3
4 駆動部4
5 信号処理部5
10 固体撮像素子10
20 基板バイアス発生回路20
Q1 エミッターフォロワトランジスタQ1
Q2 スイッチトランジスタQ2
Q3 スイッチトランジスタQ3
D1 ダイオードD1
C キャパシタC
R1 第1接地抵抗R1
R2 第2接地抵抗R2
SW スイッチSW
R3 抵抗R3
R4 抵抗R4
1 Solid-state imaging device 1
2
4 Drive
5
10 Solid-
20 Substrate
Q1 Emitter-follower transistor Q1
Q2 Switch transistor Q2
Q3 Switch transistor Q3
D1 Diode D1
C Capacitor C
R1 first grounding resistor R1
R2 Second ground resistance R2
SW switch SW
R3 resistance R3
R4 resistance R4
Claims (3)
前記基板バイアス回路は、
前記基板バイアス電圧を前記半導体基板に印加するボルテージフォロワトランジスタと、
前記ボルテージフォロワトランジスタの出力端にダイオードを介して接続される抵抗値可変の接地抵抗体とを備え、
前記駆動部は、電子シャッターによるドレインへの電荷の排出終了時から前記遮光手段が閉じるまでを露光期間として撮像するモードにおいて、第1バイアス変調を行うと同時に、前記接地抵抗体の抵抗値を第1の抵抗値から第1の抵抗値よりも小さい第2の抵抗値に変更し、
前記第1バイアス変調は、電子シャッター終了直後に基板バイアス電圧を第1バイアス電圧から第1バイアス電圧よりも低電圧の第2バイアス電圧に変更することであり、
前記第1バイアス電圧は、前記オーバーフローバリアの高さを読み出しゲートにおける障壁よりも低く設定する電圧であり、
前記第2バイアス電圧は、前記オーバーフローバリアの高さを読み出しゲートにおける障壁よりも高く設定する電圧であり、
前記駆動部は、さらに、露光期間の終了後でかつ垂直CCDの電荷掃き出し前に第2バイアス変調を行い、
前記第2バイアス変調は、基板バイアス電圧を第2バイアス電圧よりも高い第3バイアス電圧に変更することであり、読み出しゲート障壁高さぎりぎり一杯の過剰な信号電荷を前記半導体基板に排出させる
ことを特徴とする固体撮像装置。 A solid-state image sensor having an electronic shutter function that discharges the charge accumulated in the photodiode to the drain by adopting an overflow drain structure that discharges excess charge generated in the photodiode to the drain, and a light shielding for controlling the incidence of light on the photodiode Means, a substrate bias circuit for applying a substrate bias voltage defining the height of the overflow barrier in the overflow drain structure to the semiconductor substrate on which the solid-state imaging device is formed, and a drive unit for modulating the substrate bias voltage. A solid-state imaging device,
The substrate bias circuit includes:
A voltage follower transistor for applying the substrate bias voltage to the semiconductor substrate;
A variable resistance ground resistor connected to the output terminal of the voltage follower transistor via a diode ;
The drive unit performs the first bias modulation and simultaneously sets the resistance value of the ground resistor in the mode in which the exposure period is from the end of the discharge of the charge to the drain by the electronic shutter until the light shielding unit is closed. The resistance value of 1 is changed to a second resistance value smaller than the first resistance value,
Wherein the first bias modulation state, and it is changing the substrate bias voltage from the first bias voltage immediately after the electronic shutter ended second bias voltage lower voltage than the first bias voltage,
The first bias voltage is a voltage that sets the height of the overflow barrier lower than the barrier in the read gate,
The second bias voltage is a voltage for setting the height of the overflow barrier higher than the barrier in the read gate,
The driving unit further performs second bias modulation after the end of the exposure period and before the charge discharge of the vertical CCD,
The second bias modulation is to change the substrate bias voltage to a third bias voltage that is higher than the second bias voltage, and to discharge the excessive signal charge to the semiconductor substrate just as high as the read gate barrier height. A solid-state imaging device.
前記基板バイアス回路は、
前記基板バイアス電圧を前記半導体基板に印加するボルテージフォロワトランジスタと、
前記ボルテージフォロワトランジスタの出力端にダイオードを介して接続される抵抗値可変の接地抵抗体とを備え、
前記駆動部は、電子シャッターによるドレインへの電荷の排出終了時から前記遮光手段が閉じるまでを露光期間として撮像するモードにおいて、第1バイアス変調を行うと同時に、前記接地抵抗体の抵抗値を第1の抵抗値から第1の抵抗値よりも小さい第2の抵抗値に変更し、
前記第1バイアス変調は、電子シャッター終了直後に基板バイアス電圧を第1バイアス電圧から第1バイアス電圧よりも低電圧の第2バイアス電圧に変更することであり、
前記第1バイアス電圧は、前記オーバーフローバリアの高さを読み出しゲートにおける障壁よりも低く設定する電圧であり、
前記第2バイアス電圧は、前記オーバーフローバリアの高さを読み出しゲートにおける障壁よりも高く設定する電圧であり、
前記駆動部は、さらに、露光期間の終了後でかつ垂直CCDの電荷掃き出し前に第2バイアス変調を行い、
前記第2バイアス変調は、第2バイアス電圧に飽和信号制御用パルスを重畳させることによりオーバーフローバリアを一時的に低くすることであり、読み出しゲート障壁高さぎりぎり一杯の過剰な信号電荷を前記基板に排出させる
ことを特徴とする固体撮像装置。 A solid-state image sensor having an electronic shutter function that discharges the charge accumulated in the photodiode to the drain by adopting an overflow drain structure that discharges excess charge generated in the photodiode to the drain, and a light shielding for controlling the incidence of light on the photodiode Means, a substrate bias circuit for applying a substrate bias voltage defining the height of the overflow barrier in the overflow drain structure to the semiconductor substrate on which the solid-state imaging device is formed, and a drive unit for modulating the substrate bias voltage. A solid-state imaging device,
The substrate bias circuit includes:
A voltage follower transistor for applying the substrate bias voltage to the semiconductor substrate;
A variable resistance ground resistor connected to the output terminal of the voltage follower transistor via a diode;
The drive unit performs the first bias modulation and simultaneously sets the resistance value of the ground resistor in the mode in which the exposure period is from the end of the discharge of the charge to the drain by the electronic shutter until the light shielding unit is closed. The resistance value of 1 is changed to a second resistance value smaller than the first resistance value,
Wherein the first bias modulation state, and it is changing the substrate bias voltage from the first bias voltage immediately after the electronic shutter ended second bias voltage lower voltage than the first bias voltage,
The first bias voltage is a voltage that sets the height of the overflow barrier lower than the barrier in the read gate,
The second bias voltage is a voltage for setting the height of the overflow barrier higher than the barrier in the read gate,
The driving unit further performs second bias modulation after the end of the exposure period and before the charge discharge of the vertical CCD,
The second bias modulation is to temporarily lower the overflow barrier by superimposing a saturation signal control pulse on the second bias voltage, and an excessive signal charge just below the height of the read gate barrier is applied to the substrate. Drain
A solid-state imaging device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005087122A JP4563848B2 (en) | 2005-03-24 | 2005-03-24 | Solid-state imaging device and camera |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005087122A JP4563848B2 (en) | 2005-03-24 | 2005-03-24 | Solid-state imaging device and camera |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006270635A JP2006270635A (en) | 2006-10-05 |
JP4563848B2 true JP4563848B2 (en) | 2010-10-13 |
Family
ID=37206104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005087122A Expired - Fee Related JP4563848B2 (en) | 2005-03-24 | 2005-03-24 | Solid-state imaging device and camera |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4563848B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101688523B1 (en) | 2010-02-24 | 2016-12-21 | 삼성전자주식회사 | Stack-type image sensor |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10150183A (en) * | 1996-09-20 | 1998-06-02 | Sony Corp | Solid-state image sensing device, its driving method and camera |
JP2001177774A (en) * | 1999-12-21 | 2001-06-29 | Sony Corp | Driving circuit for solid-state image sensing device |
JP2004147207A (en) * | 2002-10-25 | 2004-05-20 | Olympus Corp | Electronic camera |
JP2004208449A (en) * | 2002-12-26 | 2004-07-22 | Hitachi Ltd | Controller for electronic equipment |
JP2004328203A (en) * | 2003-04-23 | 2004-11-18 | Sony Corp | Solid state imaging apparatus |
JP2005151374A (en) * | 2003-11-19 | 2005-06-09 | Ricoh Co Ltd | Imaging device, imaging method and recording medium |
-
2005
- 2005-03-24 JP JP2005087122A patent/JP4563848B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10150183A (en) * | 1996-09-20 | 1998-06-02 | Sony Corp | Solid-state image sensing device, its driving method and camera |
JP2001177774A (en) * | 1999-12-21 | 2001-06-29 | Sony Corp | Driving circuit for solid-state image sensing device |
JP2004147207A (en) * | 2002-10-25 | 2004-05-20 | Olympus Corp | Electronic camera |
JP2004208449A (en) * | 2002-12-26 | 2004-07-22 | Hitachi Ltd | Controller for electronic equipment |
JP2004328203A (en) * | 2003-04-23 | 2004-11-18 | Sony Corp | Solid state imaging apparatus |
JP2005151374A (en) * | 2003-11-19 | 2005-06-09 | Ricoh Co Ltd | Imaging device, imaging method and recording medium |
Also Published As
Publication number | Publication date |
---|---|
JP2006270635A (en) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101162555B1 (en) | Solid-state imaging device and control method for same | |
JPH10150183A (en) | Solid-state image sensing device, its driving method and camera | |
US20120127355A1 (en) | Driving method of solid-state imaging apparatus and solid-state imaging apparatus | |
US7884872B2 (en) | Method for driving solid-state imaging apparatus and solid-state imaging apparatus | |
JP3878575B2 (en) | Solid-state imaging device and driving method thereof | |
US7659933B2 (en) | Imaging device and driving method for solid-state imaging device | |
US6778215B1 (en) | Driving method of solid-state image pickup device and image pickup system | |
JP2009038505A (en) | Solid-state imaging element, solid-state imaging device, camera, and drive method | |
JP4563848B2 (en) | Solid-state imaging device and camera | |
JP2010232477A (en) | Solid-state imaging apparatus, solid-state imaging apparatus driving method, signal processing method of the solid-state imaging apparatus, and camera | |
JP4001904B2 (en) | Driving method of solid-state imaging device | |
JP4296025B2 (en) | Solid-state imaging device and driving method thereof | |
JPH09181986A (en) | Solid-state image pickup element | |
JP2011182360A (en) | Solid-state imaging device, method of driving the same, and electronic apparatus | |
JP4001841B2 (en) | Driving method of solid-state imaging device | |
JP2005086672A (en) | Solid state image pickup device and its driving method | |
JP2012120106A (en) | Solid-state imaging device and imaging apparatus | |
JP5126385B2 (en) | Solid-state imaging device, driving method thereof, and camera system | |
JP5133292B2 (en) | Solid-state imaging device, driving method thereof, and camera system | |
JP2010161730A (en) | Solid-state imaging apparatus and camera | |
JPH10271395A (en) | Solid-state image-pickup device and drive method therefor | |
JP2009239433A (en) | Method of driving solid-state imaging apparatus | |
JP2011097632A (en) | Solid-state imaging apparatus, and imaging apparatus | |
JP2007142696A (en) | Solid-state image pickup device, driving method therefor, and image pickup device | |
JPH06261254A (en) | Driving device of solid-state image pickup element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100729 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4563848 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |