JP4560005B2 - 液晶表示パネル及びその製造方法 - Google Patents

液晶表示パネル及びその製造方法 Download PDF

Info

Publication number
JP4560005B2
JP4560005B2 JP2006131311A JP2006131311A JP4560005B2 JP 4560005 B2 JP4560005 B2 JP 4560005B2 JP 2006131311 A JP2006131311 A JP 2006131311A JP 2006131311 A JP2006131311 A JP 2006131311A JP 4560005 B2 JP4560005 B2 JP 4560005B2
Authority
JP
Japan
Prior art keywords
liquid crystal
display panel
crystal display
panel according
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006131311A
Other languages
English (en)
Other versions
JP2006350306A (ja
Inventor
性 会 尹
世 淙 申
峰 ▲チュル▼ 金
承 ▲ヒュン▼ 李
教 用 具
賢 真 徐
当 権
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2006350306A publication Critical patent/JP2006350306A/ja
Application granted granted Critical
Publication of JP4560005B2 publication Critical patent/JP4560005B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、液晶表示パネル及びその製造方法に関し、特に、ボールスペーサの移動を防ぐことができる液晶表示パネル及びその製造方法に関する。
通常、液晶表示パネル（ＬＣＤ）は電界を用いて液晶の光透過率を調節することにより画像を表示する。このような液晶表示パネルは、図１に示すように、液晶１６を介して互いに対向する薄膜トランジスタ基板７０及びカラーフィルタ基板８０を備える。
カラーフィルタ基板８０には、光漏れを防止するためのブラックマトリクス１８と、カラーの具現のためのカラーフィルタ１２と、画素電極２２と垂直電界を成す共通電極１４と、その上に液晶配向のために塗布された上部配向膜を含むカラーフィルタアレイとが上部基板１１上に形成される。
薄膜トランジスタ基板７０には、互いに交差して形成されているゲートライン２及びデータライン４と、それら２、４の交差部に形成されている薄膜トランジスタ３０と、薄膜トランジスタ３０と接続された画素電極２２と、それらの上に液晶配向のために塗布された下部配向膜を含む薄膜トランジスタアレイとが下部基板１上に形成される。
図２を参照すると、カラーフィルタ基板８０と薄膜トランジスタ基板７０はボールスペーサ１３によってそのセルギャップが維持され、ホールスペーサ１３はインクゼット（ＩｎｋＪｅｔ）等を用いてブラックマトリクス１８と重畳されるゲートライン２、またはデータライン（未図示）上に形成される。
一方、カラーフィルタ基板８０と薄膜トランジスタ基板７０とのセルギャップを維持するためのボールスペーサ１３は球状の形象に液晶表示パネルの内部に形成されることにより、外部から液晶表示パネルに加われる衝撃、特に、カラーフィルタ基板８０と薄膜トランジスタ基板７０との合着後、上部基板１１と下部基板１との外部面に偏光板を付着する工程、または信頼性テストの一つである振動/衝撃テストにおいて、液晶表示パネルに加われる衝撃により液晶表示パネルの内部で容易に移動する問題点がある。
このようなボールスペーサ１３の移動は液晶１６の光透過率を妨害して光漏れを発生させ、光漏れは液晶表示パネルに輝点を発生させる不良の原因となる。
尚、ボールスペーサ１３が外部からの衝撃により液晶表示パネルの内部を移動し、ゲートライン２またはデータライン４の上ではなく、画素電極２２の上、即ち、液晶表示パネルの表示領域に位置される場合、液晶表示パネルの開口率の減少をもたらすという問題点がある。
従って、本発明の目的は、ボールスペーサの移動を防ぐことができる液晶表示パネル及びその製造方法を提供することである。
前記目的の達成のため、本発明の実施の形態に係る液晶表示パネルは、
上部基板と；
前記上部基板と対面している下部基板と；
前記下部基板上に互いに交差しているゲートライン及びデータラインと；
前記ゲートライン及びデータラインの交差によって定義された画素領域に形成されている画素電極と；
前記ゲートライン上のダミーソース/ドレイン電極パターンと；
前記ダミーソース/ドレイン電極パターンの内部に収容され、前記下部基板と前記上部基板間のセルギャップを維持するボールスペーサとを備える。
前記液晶表示パネルは、前記ゲートラインと接続されたゲート電極、前記ゲート電極上に活性層、前記活性層上に第１及び第２のオーミックコンタクト層、前記データラインと接続され、前記第１のオーミックコンタクト層上に形成されているソース電極、前記画素電極と接続され、前記第２のオーミックコンタクト層上に形成されているドレイン電極を含む薄膜トランジスタを更に備える。
前記ダミーソース/ドレイン電極パターンは前記薄膜トランジスタの前記ソース電極及びドレイン電極と同一な物質からなる。
前記液晶表示パネルは、前記ゲートラインと前記ダミーソース/ドレイン電極パターンの間にダミー半導体パターンを更に備える。
前記ダミーソース/ドレイン電極パターンと前記ダミー半導体パターンは同一な形状である。
前記液晶表示パネルは、前記下部基板上に形成される共通電極を更に備える。
前記液晶表示パネルは、前記上部基板上に形成される共通電極を更に備える。
本発明の実施の形態に係る液晶表示パネルは、
上部基板と；
前記上部基板と対面している下部基板と；
前記下部基板上に互いに交差しているゲートライン及びデータラインと；
前記ゲートライン及びデータラインの交差によって定義された画素領域に形成されている画素電極と；
前記ゲートライン上のダミー半導体パターンと；
前記ダミー半導体パターンの内部に収容され、前記下部基板と前記上部基板間のセルギャップを維持するボールスペーサとを備える。
前記ゲートラインと接続されたゲート電極、前記ゲート電極上に活性層、前記活性層上に第１及び第２のオーミックコンタクト層、前記データラインと接続され、前記第１のオーミックコンタクト層上に形成されているソース電極、前記画素電極と接続され、前記第２のオーミックコンタクト層上に形成されているドレイン電極を含む薄膜トランジスタを更に備える。
前記ダミー半導体パターンは前記薄膜トランジスタの活性層と前記第１及び第２のオーミックコンタクト層と同一な物質からなる。
本発明の実施の形態に係る液晶表示パネルの製造方法は、
下部基板上にゲートラインを形成する段階と；
前記ゲートラインと交差されるデータラインと前記ゲートライン上に第１のダミーパターンを形成する段階と；
前記ゲートラインとデータラインの交差によって設けられる画素領域に画素電極を形成する段階と；
前記第１のダミーパターンの内部にボールスペーサを収容する段階と；
前記下部基板と対向される上部基板を設ける段階と；
前記上部基板と下部基板を合着する段階とを含む。
前述のように、本発明の実施の形態に係る液晶表示パネル及びその製造方法は、ダミー半導体パターン及びダミー半導体パターンと重畳されるダミーソース/ドレイン電極パターンを用いて、その内部にボールスペーサを収容することができるスペーサ・ウェルを備える。これに従って、ボールスペーサは、ボールスペーサを収容するスペーサ・ウェルによって工程中に外部から液晶表示パネルに加われる衝撃により液晶表示パネルの内部を移動しなくなり、その結果、ボールスペーサの移動による光漏れ及び液晶表示パネルの開口率の減少を防ぐ可能になる。
以上、説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲内で種々なる変更および修正が可能であることが分かる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載した実施の態様に限定されるものではなく、特許請求の範囲により定めなければならない。
以下、本発明の好ましい実施の形態を図３ないし図７を参照して詳細に説明する。
図３は、本発明の実施の形態に係る薄膜トランジスタ基板を示す平面図であり、図４は、図３に示したＩ−Ｉ’線に沿って切り取った薄膜トランジスタ基板を含む液晶表示パネルを示す断面図である。
図３及び図４を参照すると、本発明の実施の形態に係る液晶表示パネルのカラーフィルタ基板は、上部基板１１１上であってゲートライン１０２またはデータライン１０４と対応される位置に形成されセル領域を区画するブラックマトリクス１１８と、ブラックマトリクス１１８によって区画されたセル領域にカラーを具現するためのカラーフィルタ１１２と、画素電極１２２と垂直電界を成す共通電極１１４とを備える。
液晶表示パネルの薄膜トランジスタ（ＴＦＴ）基板は、下部基板１０１上にゲート絶縁膜１０６を介して交差して形成されているゲートライン１０２及びデータライン１０４と、それら１０２、１０４の交差部毎に形成されるＴＦＴ１３０と、ゲートライン１０２及びデータライン１０４の交差構造に設けられたセル領域に形成されている画素電極１２２を備える。そして、ＴＦＴ基板は画素電極１２２と上記ゲートライン１０２との重畳部に形成されるストリッジキャパシタ１２０を備える。
ＴＦＴ１３０はゲートライン１０２のゲート信号に応じて、データライン１０４の画素信号を画素電極１２２に供給する。このために、ＴＦＴ１３０はゲートライン１０２に接続されたゲート電極１３２と、データライン１０４に接続されたソース電極１３４と、画素電極１２２に接続されたドレイン電極１３６と、ゲート電極１３２と重畳され、ソース電極１３４とドレイン電極１３６の間にチャンネルを形成する活性層１３８とを備える。このような活性層１３８上にはソース電極１３４とオーミック接触するための第１のオーミック接触層１４０ａ及びドレイン電極１３６とオーミック接触するための第２のオーミック接触層１４０ｂが更に形成される。
尚、液晶表示パネルはカラーフィルタ基板と薄膜トランジスタ基板とのセルギャップを維持するボールスペーサ１１３を備える。このようなボールスペーサ１１３はインクジェット等を用いて、ブラックマトリクス１１８と重畳されるゲートライン１０２上に形成される。
本発明の実施の形態に係る液晶表示パネルの上部基板１１１と下部基板１０１との合着の際、ボールスペーサ１１３が形成される下部基板１０１のゲートライン１０２上に、ボールスペーサ１１３の移動を防ぐダミー半導体パターン１４５及びダミーソース/ドレイン電極パターン１３５を備える。
ダミー半導体パターン１４５及びダミーソース/ドレイン電極パターン１３５は、その内部にボールスペーサ１１３が収容され得る空間を有するスペーサ・ウェル１４４を形成し、ボールスペーサ１１３はダミー半導体パターン１４５及びダミーソース/ドレイン電極パターン１３５の内部の空間、即ち、スペーサ・ウェル１４４に収容されるように形成される。これに従って、ボールスペーサ１１３はボールスペーサ１１３を収容するスペーサ・ウェル１４４によって工程中に外部から液晶表示パネルに加われる衝撃により液晶表示パネルの内部を移動しなくなり、その結果、ボールスペーサ１１３の移動による光漏れ及び液晶表示パネルの開口率の減少をを防ぐことが可能になる。
以下、本発明の実施の形態に係る液晶表示パネルの製造方法を、図５Ａないし図５Ｅを参照して説明すると下記の通りである。
図５Ａを参照すると、第１のマスク工程を用いて下部基板１０１上にゲートライン１０２及びゲート電極１３２が形成される。
これを詳細に説明すると、下部基板１０１上にスパッタリング法等の蒸着法を用いてゲート金属層が形成される。続いて、第１のマスクを用いたフォトリソグラフィ工程とエッチング工程でゲート金属層がパターニングされることにより、ゲートライン１０２及びゲート電極１３２が形成される。ゲート金属層の材料としては、アルミニウム（Ａｌ）、アルミニウムネオジム（ＡｌＮｄ）を含むアルミニウム系の金属等が用いられる。
続いて、ゲートライン１０２及びゲート電極１３２が形成されている下部基板１０１上にゲート絶縁膜１０６が全面塗布され、図５Ｂに示したように、第２のマスク工程を用いて、ゲート絶縁膜１０６上に活性層１３８及びオーミック接触層１４０と、上部基板１１１と下部基板１０１との合着の際、ボールスペーサ１１３が位置される下部基板１０１のゲートライン１０２上にボールスペーサ１１３の移動を防ぐダミー半導体パターン１４５が形成される。ダミー半導体パターン１４５はその内部にボールスペーサ１１３が収容され得る空間を有するスペーサ・ウェル１４４を形成する。
これを詳細に説明すると、ゲート絶縁膜１０６上に、ＰＥＣＶＤ、スパッタリング等の蒸着法を用いて第１の活性層、第２の活性層が順次形成される。その次、第２の活性層上にフォトレジスト膜を形成し、第２のマスクを用いて下部基板１０１上にフォトレジストパターンを形成する。
このようなフォトレジストパターンをマスクとして用いたウエットエッチング工程で、活性層１３８及びオーミック接触層１４０と、ダミー半導体パターン１４５が形成される。ここで、第１の活性層としては、Ｎ型またはＰ型の不純物がドーピングされている非晶質シリコンが用いられ、第２の活性層としては、不純物がドーピングされていない非晶質シリコンが用いられる。
その次、活性層１３８及びオーミック接触層１４０と、ダミー半導体パターン１４５が形成されている下部基板１０１上に、図５Ｃに示したように、第３のマスク工程を用いてソース電極１３４及びドレイン電極１３６と、ダミー半導体パターン１４５と重畳されるダミーソース/ドレイン電極パターン１３５が形成される。
これを詳細に説明すると、活性層１３８及びオーミック接触層１４０と、ダミー半導体パターン１４５が形成されている下部基板１０１上に、ＰＥＣＶＤ、スパッタリング等の増着方法を通じてソース/ドレイン金属層が形成される。その次、ソース/ドレイン金属層上にフォトレジスト膜を形成し、第３のマスクを用いたフォトレジストパターンを形成する。
このようなフォトレジストパターンをマスクとして用いたウエットエッチング工程でソース/ドレイン金属層がパターニングされることにより、データライン１０４、データライン１０４と接続されたソース電極１３４及びドレイン電極１３６と、ダミー半導体パターン１４５上にダミーソース/ドレイン電極パターン１３５が形成される。
続いて、ＴＦＴ１３０のチャンネル部のソース電極１３４及びドレイン電極１３６とオーミック接触層１４０をエッチング工程で除去し、ＴＦＴ１３０のチャンネル部の活性層１３８が露出され、ソース電極１３４とドレイン電極１３６とを分離する。これと同時に、オーミック接触層１４０はソース電極１３４と接触された第１のオーミック接触層１４０ａとドレイン電極１３６と接触された第２のオーミック接触層１４０ｂに分離される。ここで、ソース/ドレイン金属層の材料としては、モリブデン（Ｍｏ）、銅（Ｃｕ）等のような金属が用いられる。
続いて、ソース電極１３４及びドレイン電極１３６とダミーソース/ドレイン電極パターン１３５が形成されている下部基板１０１上に無機絶縁物質または有機絶縁物質が全面形成されることにより、図５Ｄに示したように、保護膜１５０が形成される。続いて、保護膜１５０を第４のマスクを用いたフォトリソグラフィ工程と、エッチング工程でパターニングされることによりドレイン電極１３６を露出させるコンタクトホール１４８とが形成される。
以後、保護膜１５０が形成されている下部基板１０１上には、図５Ｅに示したように、画素電極１２２が形成される。
これを詳細に説明すると、保護膜１５０が形成されている下部基板１０１上にスパッタリング等の蒸着法で透明金属膜とフォトレジスト膜とが形成され、続いて、第５のマスクを用いて画素電極１２２を形成する。画素電極１２２はコンタクトホール１４８を通じて露出されたドレイン電極１３６と接触される。透明金属膜の材料としては、インジウムチンオキサイド（ＩＴＯ）、チンオキサイド（ＴＯ）、インジウムチンジンクオキサイド（ＩＴＺＯ）及びインジウムジンクオキサイド（ＩＺＯ）のうち、何れか一つが用いられる。
本発明の実施の形態に係る液晶表示パネルの製造方法は、図６のように、ソース及びドレイン電極１３４、１３６と、ダミーソース/ドレイン電極パターン１３５を半透過マスクを用いて、活性層１３８、第１及び第２のオーミック接触層１４０ａ、１４０ｂ及びダミー半導体パターン１４５と同一なパターンで共に形成可能であるため、本発明の液晶表示パネルは４マスク工程を用いた製造も可能である。
そして、本発明の他の実施の形態に係る液晶表示パネルは、図７に示したように、ダミーソース/ドレイン電極パターン１３５のみを用いてスペーサ・ウェル１４４を形成することも可能であり、未図示ではあるが、ダミー半導体パターン１４５のみを用いてスペーサ・ウェル１４４を形成することも可能である。
尚、本発明の液晶表示パネルは、共通電極１１４が上部基板上に形成される場合のみを説明しているが、共通電極１１４が下部基板上に形成される液晶表示パネルにも適用可能である。
従来液晶表示パネルを示す斜視図である。 従来カラーフィルタ基板と薄膜トランジスタ基板間のセルギャップを維持するボールスペーサを示す断面図である。 本発明の実施の形態に係る薄膜トランジスタ基板を示す平面図である。 図３に示したＩ−Ｉ’線に沿って切り取った薄膜トランジスタ基板を含む液晶表示パネルを示す断面図である。 本発明の実施の形態に係る薄膜トランジスタ基板の製造方法を段階的に示す断面図である。 本発明の実施の形態に係る薄膜トランジスタ基板の製造方法を段階的に示す断面図である。 本発明の実施の形態に係る薄膜トランジスタ基板の製造方法を段階的に示す断面図である。 本発明の実施の形態に係る薄膜トランジスタ基板の製造方法を段階的に示す断面図である。 本発明の実施の形態に係る薄膜トランジスタ基板の製造方法を段階的に示す断面図である。 ハフトーンマスクを用いた本発明の実施の形態に係る薄膜トランジスタ基板を示す断面図である。 本発明の他の実施の形態に係る薄膜トランジスタ基板を含む液晶表示パネルを示す断面図である。
符号の説明
１、１０１：下部基板
２、１０２：ゲートライン
４、１０４：データライン
６、１０６：ゲート絶縁膜
１１、１１１：上部基板
１２、１１２：カラーフィルタ
１３、１１３：パターンスペーサ
１４、１１４：共通電極
１８、１１８：ブラックマトリクス
２０、１２０：ストレージキャパシタ
２２，１２２：画素電極
３２、１３２：ゲート電極
３４、１３４：ソース電極
３６、１３６：ドレイン電極
３８、１３８：活性層
４０、１４０：オーミック接触層
１３５：ダミーソース/ドレイン電極パターン
１４４：ウェル
１４５：ダミー半導体パターン
１４８：コンタクトホール

Claims (25)

  1. 上部基板と；
    前記上部基板と対面している下部基板と；
    前記下部基板上に互いに交差しているゲートライン及びデータラインと；
    前記ゲートライン及びデータラインの交差によって定義された画素領域に形成されている画素電極と；
    前記ゲートライン上の一部に形成されて、内部にスペーサ・ウェルが形成されるダミーソース／ドレイン電極パターンと；
    前記スペーサ・ウェルに収容され、前記下部基板と前記上部基板間のセルギャップを維持するボールスペーサとを備えることを特徴とする液晶表示パネル。
  2. 前記ゲートラインと接続されたゲート電極、前記ゲート電極上に活性層、前記活性層上に第１及び第２のオーミックコンタクト層、前記データラインと接続され、前記第１のオーミックコンタクト層上に形成されているソース電極、前記画素電極と接続され、前記第２のオーミックコンタクト層上に形成されているドレイン電極を含む薄膜トランジスタを更に備えることを特徴とする請求項１に記載の液晶表示パネル。
  3. 前記ダミーソース／ドレイン電極パターンは前記薄膜トランジスタの前記ソース電極及びドレイン電極と同一な物質からなることを特徴とする請求項２に記載の液晶表示パネル。
  4. 前記ゲートラインと前記ダミーソース／ドレイン電極パターンの間にダミー半導体パターンを更に備えることを特徴とする請求項２に記載の液晶表示パネル。
  5. 前記ダミーソース／ドレイン電極パターンと前記ダミー半導体パターンは同一な形状であることを特徴とする請求項４に記載の液晶表示パネル。
  6. 前記下部基板上に形成される共通電極を更に備えることを特徴とする請求項１に記載の液晶表示パネル。
  7. 前記上部基板上に形成される共通電極を更に備えることを特徴とする請求項１に記載の液晶表示パネル。
  8. 上部基板と；
    前記上部基板と対面している下部基板と；
    前記下部基板上に互いに交差しているゲートライン及びデータラインと；
    前記ゲートライン及びデータラインの交差によって定義された画素領域に形成されている画素電極と；
    前記ゲートライン上の一部に形成されて、内部にスペーサ・ウェルが形成されるダミー半導体パターンと；
    前記スペーサ・ウェルに収容され、前記下部基板と前記上部基板間のセルギャップを維持するボールスペーサとを備えることを特徴とする液晶表示パネル。
  9. 前記ゲートラインと接続されたゲート電極、前記ゲート電極上に活性層、前記活性層上に第１及び第２のオーミックコンタクト層、前記データラインと接続され、前記第１のオーミックコンタクト層上に形成されているソース電極、前記画素電極と接続され、前記第２のオーミックコンタクト層上に形成されているドレイン電極を含む薄膜トランジスタを更に備えることを特徴とする請求項８に記載の液晶表示パネル。
  10. 前記ダミー半導体パターンは前記薄膜トランジスタの活性層と前記第１及び第２のオーミックコンタクト層と同一な物質からなることを特徴とする請求項９に記載の液晶表示パネル。
  11. 前記下部基板上に形成される共通電極を更に備えることを特徴とする請求項８に記載の液晶表示パネル。
  12. 前記上部基板上に形成される共通電極を更に備えることを特徴とする請求項８に記載の液晶表示パネル。
  13. 下部基板上にゲートラインを形成する段階と；
    前記ゲートラインと交差されるデータラインと、前記ゲートライン上の一部に対応して内部にスペーサ・ウェルが形成される第１のダミーパターンを形成する段階と；
    前記ゲートラインとデータラインの交差によって設けられる画素領域に画素電極を形成する段階と；
    前記スペーサ・ウェルにボールスペーサを収容する段階と；
    前記下部基板と対向する上部基板を設ける段階と；
    前記上部基板と下部基板を合着する段階とを含むことを特徴とする液晶表示パネルの製造方法。
  14. 前記ゲートラインと接続されるゲート電極を形成する段階と；
    前記ゲートライン上に活性層を形成する段階と；
    前記活性層上に第１及び第２のオーミックコンタクト層を形成する段階と；
    前記第１のオーミックコンタクト層上にソース電極及び前記第２のオーミックコンタクト層上にドレイン電極を形成する段階とを含むことを特徴とする請求項１３に記載の液晶表示パネルの製造方法。
  15. 前記第１のダミーパターンは前記ソース電極及びドレイン電極と同一な物質からなることを特徴とする請求項１４に記載の液晶表示パネルの製造方法。
  16. 前記第１のダミーパターンは前記ソース電極及びドレイン電極と同時に形成されることを特徴とする請求項１５に記載の液晶表示パネルの製造方法。
  17. 前記第１のダミーパターンは前記活性層と前記第１及び第２のオーミックコンタクト層と同一な物質からなることを特徴とする請求項１４に記載の液晶表示パネルの製造方法。
  18. 前記第１のダミーパターンは前記活性層と前記第１及び第２のオーミックコンタクト層と同時に形成されることを特徴とする請求項１７に記載の液晶表示パネルの製造方法。
  19. 前記ゲートラインと前記第１のダミーパターンの間に第２のダミーパターンを形成する段階を更に含むことを特徴とする請求項１４に記載の液晶表示パネルの製造方法。
  20. 前記第２のダミーパターンは前記活性層と前記第１及び第２のオーミックコンタクト層と同一な物質からなることを特徴とする請求項１９に記載の液晶表示パネルの製造方法。
  21. 前記第２のダミーパターンは前記活性層と前記第１及び第２のオーミックコンタクト層と同時に形成されることを特徴とする請求項２０に記載の液晶表示パネルの製造方法。
  22. 前記第１及び第２のダミーパターンは一つのマスクからなることを特徴とする請求項１９に記載の液晶表示パネルの製造方法。
  23. 前記マスクはハフトーンマスクであることを特徴とする請求項２２に記載の液晶表示パネルの製造方法。
  24. 前記下部基板上に形成される共通電極を更に備えることを特徴とする請求項１３に記載の液晶表示パネルの製造方法。
  25. 前記上部基板上に形成される共通電極を更に備えることを特徴とする請求項１３に記載の液晶表示パネルの製造方法。
JP2006131311A 2005-06-14 2006-05-10 液晶表示パネル及びその製造方法 Expired - Fee Related JP4560005B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050050951A KR101127826B1 (ko) 2005-06-14 2005-06-14 액정표시패널 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2006350306A JP2006350306A (ja) 2006-12-28
JP4560005B2 true JP4560005B2 (ja) 2010-10-13

Family

ID=37519270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006131311A Expired - Fee Related JP4560005B2 (ja) 2005-06-14 2006-05-10 液晶表示パネル及びその製造方法

Country Status (4)

Country Link
US (1) US7570338B2 (ja)
JP (1) JP4560005B2 (ja)
KR (1) KR101127826B1 (ja)
CN (1) CN100533213C (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8134679B2 (en) 2006-09-11 2012-03-13 Sharp Kabushiki Kaisha Liquid crystal display device
US8179514B2 (en) * 2006-10-05 2012-05-15 Sharp Kabushiki Kaisha Liquid crystal display device with first and second protruding walls surrounding spherical spacers
US8111370B2 (en) 2007-01-26 2012-02-07 Sharp Kabushiki Kaisha Liquid crystal display panel, liquid crystal display unit, liquid crystal display device, television receiver, and method for manufacturing color filter substrate
WO2009001573A1 (ja) * 2007-06-27 2008-12-31 Sharp Kabushiki Kaisha 液晶表示装置およびその製造方法
US8471996B2 (en) 2007-08-09 2013-06-25 Sharp Kabushiki Kaisha Liquid crystal panel, liquid crystal display unit, liquid crystal display device, and television receiver
KR101286531B1 (ko) * 2007-10-02 2013-07-16 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
TWI348766B (en) * 2007-10-04 2011-09-11 Taiwan Tft Lcd Ass Method of fabricating thin film transistor
KR20110100741A (ko) * 2010-03-05 2011-09-15 삼성전자주식회사 표시패널 및 그 제조방법
TWI474487B (zh) * 2010-11-30 2015-02-21 Au Optronics Corp 氧化物半導體薄膜電晶體結構與其製作方法
CN102629581A (zh) * 2011-10-10 2012-08-08 北京京东方光电科技有限公司 Tft阵列基板、液晶显示面板及阵列基板制造方法
CN102629583B (zh) * 2011-11-15 2014-12-24 北京京东方光电科技有限公司 阵列基板制作方法、阵列基板及液晶显示器
KR20150031126A (ko) * 2013-09-13 2015-03-23 삼성디스플레이 주식회사 액정 표시 장치
CN103761935B (zh) 2014-01-21 2016-01-06 深圳市华星光电技术有限公司 显示面板
CN106414885B (zh) 2014-03-05 2018-04-06 西尔瓦诺·维纳格 内设有多个珀尔帖单元的镶嵌玻璃的窗和门
CN104035239A (zh) * 2014-05-08 2014-09-10 京东方科技集团股份有限公司 一种基板及显示器件
CN204101855U (zh) 2014-10-27 2015-01-14 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
KR20180071452A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 트랜지스터 표시판 및 그 제조 방법
CN107272271A (zh) * 2017-08-16 2017-10-20 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置
JP2019101382A (ja) * 2017-12-08 2019-06-24 シャープ株式会社 液晶表示装置
CN114488625A (zh) * 2022-02-28 2022-05-13 合肥京东方显示技术有限公司 显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001033817A (ja) * 1999-07-21 2001-02-09 Toshiba Corp アクティブマトリクス型液晶表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3699828B2 (ja) * 1997-10-06 2005-09-28 シャープ株式会社 液晶表示素子およびその製造方法
KR20020004277A (ko) * 2000-07-04 2002-01-16 구본준, 론 위라하디락사 액정표시장치
KR100482469B1 (ko) * 2000-11-25 2005-04-14 비오이 하이디스 테크놀로지 주식회사 크로스 토크 방지용 액정표시장치 제조방법
KR100698042B1 (ko) * 2002-07-29 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP4181376B2 (ja) * 2002-10-25 2008-11-12 セイコーエプソン株式会社 液晶装置、液晶装置の製造方法、電子機器
JP4577810B2 (ja) 2002-12-20 2010-11-10 奇美電子股▲ふん▼有限公司 液晶表示セルおよび液晶ディスプレイ
KR101016740B1 (ko) * 2003-12-30 2011-02-25 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001033817A (ja) * 1999-07-21 2001-02-09 Toshiba Corp アクティブマトリクス型液晶表示装置

Also Published As

Publication number Publication date
US20060281211A1 (en) 2006-12-14
US7570338B2 (en) 2009-08-04
KR101127826B1 (ko) 2012-03-20
KR20060130334A (ko) 2006-12-19
CN1881015A (zh) 2006-12-20
JP2006350306A (ja) 2006-12-28
CN100533213C (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
JP4560005B2 (ja) 液晶表示パネル及びその製造方法
US8846458B2 (en) Array substrate for in-plane switching mode liquid crystal display device and fabricating method thereof
JP4619997B2 (ja) 液晶表示装置とその製造方法
JP4755168B2 (ja) フリンジフィールド型液晶表示パネル及びその製造方法
JP4532241B2 (ja) 液晶表示パネル及びその製造方法
US10809559B2 (en) Liquid crystal display device and method of fabricating the same
US7796227B2 (en) Liquid crystal display panel and fabricating method thereof
US20050270446A1 (en) Liquid crystal display device having structure of color filter on TFT and using in plane switching mode
US20060146256A1 (en) Liquid crystal display device and fabricating method thereof
JP5120828B2 (ja) 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法
JP5063180B2 (ja) 薄膜トランジスタ基板、それを含む液晶表示パネル、及びその液晶表示パネルの製造方法
JP5638833B2 (ja) 画像表示装置及びその製造方法
US8300166B2 (en) Display panel and method of manufacturing the same
JP4578402B2 (ja) 薄膜トランジスタ基板及びその製造方法
US6717631B2 (en) Array substrate for use in LCD device
US8294862B2 (en) Liquid crystal display device and method of fabricating the same
KR100646172B1 (ko) 액정표시장치 및 그 제조 방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20090043213A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20080057034A (ko) 액정표시장치 및 그 제조방법
KR20110077254A (ko) 횡전계방식 액정표시장치의 제조방법
JP2007086197A (ja) アクティブマトリクス基板の製造方法、その製造方法により製造されたアクティブマトリクス基板を備えた表示装置
KR100600088B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20080056387A (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100723

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees