JP4555620B2 - CMOS image sensor - Google Patents

CMOS image sensor Download PDF

Info

Publication number
JP4555620B2
JP4555620B2 JP2004191070A JP2004191070A JP4555620B2 JP 4555620 B2 JP4555620 B2 JP 4555620B2 JP 2004191070 A JP2004191070 A JP 2004191070A JP 2004191070 A JP2004191070 A JP 2004191070A JP 4555620 B2 JP4555620 B2 JP 4555620B2
Authority
JP
Japan
Prior art keywords
photodiode
conductivity type
reset
mos transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004191070A
Other languages
Japanese (ja)
Other versions
JP2006013299A (en
Inventor
哲郎 塩浦
俊彦 近江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2004191070A priority Critical patent/JP4555620B2/en
Publication of JP2006013299A publication Critical patent/JP2006013299A/en
Application granted granted Critical
Publication of JP4555620B2 publication Critical patent/JP4555620B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、半導体基板に形成されたフォトダイオード及びMOSトランジスタにより構成されるCMOSイメージセンサに関するものである。   The present invention relates to a CMOS image sensor including a photodiode and a MOS transistor formed on a semiconductor substrate.

光電変換された信号電荷をMOSトランジスタによって読み出すCMOSイメージセンサでは、一般的に光電変換素子として半導体のPN接合からなるPN接合フォトダイオードを用い、前記PN接合フォトダイオードで蓄積した信号電荷をリセットする回路、及び前記信号電荷を転送し前記信号電荷を増幅する回路をMOSトランジスタにより構成する。   In a CMOS image sensor that reads out photoelectrically converted signal charges by a MOS transistor, a circuit that generally uses a PN junction photodiode made of a semiconductor PN junction as a photoelectric conversion element and resets the signal charge accumulated in the PN junction photodiode. And a circuit for transferring the signal charge and amplifying the signal charge is constituted by a MOS transistor.

図3は、従来のCMOSイメージセンサの画素部の等価回路図である(特許文献1参照。)。図3において、PN接合を用いたフォトダイオード1のカソードに、フォトダイオード1を適当な電圧にリセットするためのリセット用NMOSトランジスタ3と、フォトダイオード1で蓄積された光電荷を増幅するための増幅用MOSトランジスタ4が結線されている。リセット用NMOSトランジスタ3をオンし、フォトダイオード1が十分にリセット電圧となるリセット動作と、リセット用NMOSトランジスタ3をオフし、一定期間中フォトダイオード1にて光信号から変換された信号電荷を蓄積させる蓄積動作と、フォトダイオード1のカソードに蓄積された信号電荷を増幅用NMOSトランジスタ4を介して、増幅して読み出す読み出し動作で、連続的に光情報を読み取ることが出来る構成になっている。   FIG. 3 is an equivalent circuit diagram of a pixel portion of a conventional CMOS image sensor (see Patent Document 1). In FIG. 3, a reset NMOS transistor 3 for resetting the photodiode 1 to an appropriate voltage at the cathode of the photodiode 1 using a PN junction, and amplification for amplifying the photocharge accumulated in the photodiode 1 The MOS transistor 4 is connected. The reset NMOS transistor 3 is turned on to reset the photodiode 1 to a sufficient reset voltage, and the reset NMOS transistor 3 is turned off, and the signal charge converted from the optical signal is accumulated in the photodiode 1 for a certain period. The optical information can be read continuously by the accumulating operation to be performed and the read operation of amplifying and reading the signal charge accumulated at the cathode of the photodiode 1 through the amplifying NMOS transistor 4.

特許文献1においては、リセット電圧を下げ、PN接合フォトダイオードの逆バイアス電圧を下げることによって、リーク電流を減らす構成が提案されている。
特開2000−244818号公報
In Patent Document 1, a configuration is proposed in which the leakage current is reduced by lowering the reset voltage and lowering the reverse bias voltage of the PN junction photodiode.
JP 2000-244818 A

図3に示す回路では、上記リセット動作においてPN接合フォトダイオード1を逆バイアスにリセットすることが必要である。従って、リセット用NMOSトランジスタ3をオフした信号電荷の蓄積動作中は、フォトダイオード1に加えて、フォトダイオード1に接続されたリセット用NMOSトランジスタ3のドレインである不純物領域も、逆バイアスとなる。逆バイアスにおける半導体のPN接合には、少数キャリアの拡散電流及び欠陥等による生成電流による逆方向リーク電流が存在するため、フォトダイオード1に蓄積される電荷は、光電変換された信号電荷にフォトダイオード1の逆方向リーク電流と、リセット用NMOSトランジスタ3のドレイン部におけるリーク電流による電荷が加算されたものとなる。前記のリーク電流による電荷は、ノイズ成分となるので画像読み取り性能を低下させる問題がある。
また、特許文献1の方法では、逆バイアス電圧が下がることによりフォトダイオードに生じる寄生容量値が大きくなり、イメージセンサとしての感度が低下するという問題がある。
In the circuit shown in FIG. 3, it is necessary to reset the PN junction photodiode 1 to the reverse bias in the reset operation. Therefore, during the signal charge accumulation operation with the reset NMOS transistor 3 turned off, the impurity region which is the drain of the reset NMOS transistor 3 connected to the photodiode 1 is also reverse-biased in addition to the photodiode 1. Since a reverse leakage current due to a minority carrier diffusion current and a current generated by a defect or the like exists in a PN junction of a semiconductor in reverse bias, the charge accumulated in the photodiode 1 is converted into a photoelectrically converted signal charge. 1 and the charge due to the leak current in the drain portion of the reset NMOS transistor 3 are added. The charge due to the leakage current becomes a noise component, which causes a problem of degrading image reading performance.
Further, the method of Patent Document 1 has a problem that the parasitic capacitance value generated in the photodiode increases due to the decrease of the reverse bias voltage, and the sensitivity as the image sensor decreases.

本発明は、前記課題を解決するために、第1導電型の半導体基板に第2導電型の不純物を導入して形成されたフォトダイオードと、前記フォトダイオードに接続され、前記フォトダイオードに蓄積された信号電荷をリセットするために、前記半導体基板に形成されたセット用MOSトランジスタを有するCMOSイメージセンサにおいて、前記リセット用MOSトランジスタを第1の導電型とする。   In order to solve the above problems, the present invention provides a photodiode formed by introducing a second conductivity type impurity into a first conductivity type semiconductor substrate, and is connected to the photodiode and accumulated in the photodiode. In order to reset the signal charge, in the CMOS image sensor having a set MOS transistor formed on the semiconductor substrate, the reset MOS transistor is of a first conductivity type.

また、前記フォトダイオードと、前記フォトダイオードに接続され、前記フォトダイオードに蓄積された信号電荷をリセットするリセット用MOSトランジスタと、前記フォトダイオードに蓄積される信号電荷を転送する転送用MOSトランジスタを有するCMOSイメージセンサにおいて、前記リセット用MOSトランジスタと前記転送用MOSトランジスタの少なくとも一方のトランジスタの導電型を第1の導電型とする。   And a reset MOS transistor connected to the photodiode and resetting the signal charge stored in the photodiode, and a transfer MOS transistor for transferring the signal charge stored in the photodiode. In the CMOS image sensor, a conductivity type of at least one of the reset MOS transistor and the transfer MOS transistor is a first conductivity type.

本発明により、フォトダイオード1のPN接合リーク電流と、リセット用MOSトランジスタのPN接合リーク電流を相殺させることが可能となり、特別な製造工程や、リーク成分を除去するような回路を付加することなく、受光素子のリーク電流を大幅に低減することが出来る。本発明を適用することにより、イメージスキャナ、ファクシミリ等の画像入力システムの高画質化を図ることが出来る。
また、受光素子のリーク電流が低減することによりフォトダイオード1の逆バイアス電圧を上げることが可能となるため、フォトダイオード1の寄生容量値を小さくしてイメージセンサの感度を向上することが可能となる。
According to the present invention, it becomes possible to cancel the PN junction leakage current of the photodiode 1 and the PN junction leakage current of the reset MOS transistor without adding a special manufacturing process or a circuit for removing the leakage component. The leakage current of the light receiving element can be greatly reduced. By applying the present invention, the image quality of an image input system such as an image scanner or a facsimile can be improved.
Further, since the reverse bias voltage of the photodiode 1 can be increased by reducing the leakage current of the light receiving element, it is possible to improve the sensitivity of the image sensor by reducing the parasitic capacitance value of the photodiode 1. Become.

本発明を実施するための最良の形態について、図面を用いて説明する。   The best mode for carrying out the present invention will be described with reference to the drawings.

図1は、本発明実施例1のCMOSイメージセンサの一画素を示す回路図である。P導電型の半導体基板であるアノードが接地されたフォトダイオード1のカソードが、リセット用PMOSトランジスタ3のドレイン、及び増幅用MOSトランジスタ4のゲートに接続されている。実施例1の構成によれば、フォトダイオード1のPN接合逆方向リーク電流と、リセット用PMOSトランジスタ3のドレイン部のPN接合逆方向リーク電流は、矢印の向きとなる。この時、信号電荷が蓄積されるフォトダイオード1のカソードにおいては、電流が相反する向きとなり、お互い相殺されリーク電流によるノイズ成分を低減することが可能となる。   FIG. 1 is a circuit diagram showing one pixel of the CMOS image sensor according to the first embodiment of the present invention. The cathode of the photodiode 1 whose anode, which is a P conductive type semiconductor substrate, is connected to the drain of the resetting PMOS transistor 3 and the gate of the amplifying MOS transistor 4. According to the configuration of the first embodiment, the PN junction reverse leakage current of the photodiode 1 and the PN junction reverse leakage current of the drain portion of the reset PMOS transistor 3 are in the directions of the arrows. At this time, in the cathode of the photodiode 1 in which the signal charge is accumulated, the currents are in opposite directions and are canceled out to reduce noise components due to the leakage current.

ここで、リセット用PMOSトランジスタ3のドレインの面積をフォトダイオード1のリーク電流に合せて調整すれば、リーク電流によるノイズ成分を更に除去することも可能である。   Here, if the area of the drain of the reset PMOS transistor 3 is adjusted in accordance with the leakage current of the photodiode 1, it is possible to further remove noise components due to the leakage current.

図2は、本発明実施例2のCMOSイメージセンサの一画素を示す回路図である。P導電型の半導体基板であるアノードが接地されたフォトダイオード1のカソードが、リセット用PMOSトランジスタ3のドレイン、及び転送用PMOSトランジスタ2のソース接続されている。本実施例2の構成によれば、フォトダイオード1のPN接合逆方向リーク電流と、リセット用PMOSトランジスタ3のドレイン、及び転送用PMOSトランジスタ2のソースのPN接合逆方向リーク電流は、矢印の向きとなる。この時、信号電荷が蓄積されるフォトダイオード1のカソードにおいては、電流が相反する向きとなり、お互い相殺されリーク電流によるノイズ成分を低減することが可能となる。   FIG. 2 is a circuit diagram showing one pixel of the CMOS image sensor according to the second embodiment of the present invention. The cathode of the photodiode 1 whose anode, which is a P conductive type semiconductor substrate, is connected to the drain of the reset PMOS transistor 3 and the source of the transfer PMOS transistor 2. According to the configuration of the second embodiment, the PN junction reverse leakage current of the photodiode 1 and the PN junction reverse leakage current of the drain of the reset PMOS transistor 3 and the source of the transfer PMOS transistor 2 are in the direction of the arrows. It becomes. At this time, in the cathode of the photodiode 1 in which the signal charge is accumulated, the currents are in opposite directions and are canceled out to reduce noise components due to the leakage current.

ここで、リセット用PMOSトランジスタ3のドレイン、及び転送用PMOSトランジスタ2のソースの面積をフォトダイオード1のリーク電流に合せて調整すれば、リーク電流によるノイズ成分を更に除去することも可能である。   Here, if the areas of the drain of the reset PMOS transistor 3 and the source of the transfer PMOS transistor 2 are adjusted in accordance with the leak current of the photodiode 1, it is possible to further remove noise components due to the leak current.

以上、本実施例ではP導電型の半導体基板を用いて実施例を説明したが、N導電型の半導体基板を用い、フォトダイオード1のアノードに接続されたリセット用NMOSトランジスタもしくは転送用NMOSトランジスタを用いても、同様な効果が得られる。   As described above, the embodiment has been described using the P-conductivity type semiconductor substrate. However, the reset NMOS transistor or the transfer NMOS transistor connected to the anode of the photodiode 1 using the N-conductivity type semiconductor substrate. Even if it uses, the same effect is acquired.

本発明の実施例1の回路図である。It is a circuit diagram of Example 1 of the present invention. 本発明の実施例2の回路図である。It is a circuit diagram of Example 2 of the present invention. 従来技術のCMOSイメージセンサの画素部の回路図である。It is a circuit diagram of the pixel part of the CMOS image sensor of a prior art.

符号の説明Explanation of symbols

1 フォトダイオード
2 転送用MOSトランジスタ
3 リセット用MOSトランジスタ
4 増幅用MOSトランジスタ
1 Photodiode 2 Transfer MOS transistor 3 Reset MOS transistor 4 Amplification MOS transistor

Claims (4)

第1導電型の半導体基板に第2導電型の不純物を導入して形成されたフォトダイオードと、
前記フォトダイオードの第2導電型の前記不純物が導入された領域にドレインが接続され、前記フォトダイオードに蓄積された信号電荷をリセットする、導電型が第1導電型であるリセット用MOSトランジスタと、
を有し、
前記リセット用MOSトランジスタの前記ドレインの面積は、前記ドレインのPN接合で発生するPN接合逆方向リーク電流が前記フォトダイオードのPN接合逆方向リーク電流を相殺する大きさであるCMOSイメージセンサ。
A photodiode formed by introducing a second conductivity type impurity into a first conductivity type semiconductor substrate ;
A reset MOS transistor having a conductivity type of the first conductivity type , wherein a drain is connected to the region of the photodiode where the impurity of the second conductivity type is introduced, the signal charge accumulated in the photodiode is reset; ,
Have
The area of the drain of the reset MOS transistor is a CMOS image sensor in which a PN junction reverse leakage current generated at a PN junction of the drain cancels out a PN junction reverse leakage current of the photodiode .
第1導電型の半導体基板に第2導電型の不純物を導入して形成されたフォトダイオードと、
前記フォトダイオードの第2導電型の前記不純物が導入された領域にドレインが接続された、前記フォトダイオードに蓄積された信号電荷をリセットする、導電型が第1導電型であるリセット用MOSトランジスタと、
前記領域と前記ドレインとにソースが接続された、前記フォトダイオードに蓄積される信号電荷を転送する、導電型が第1導電型である転送用MOSトランジスタと、
を有し、
前記リセット用MOSトランジスタの前記ドレインおよび前記転送用MOSトランジスタの前記ソースの面積は、前記ドレインおよび前記ソースのPN接合で発生するPN接合逆方向リーク電流が前記フォトダイオードのPN接合逆方向リーク電流を相殺する大きさであるCMOSイメージセンサ。
A photodiode formed by introducing a second conductivity type impurity into a first conductivity type semiconductor substrate;
A reset MOS transistor having a conductivity type of the first conductivity type, wherein a drain is connected to the region of the photodiode where the impurity of the second conductivity type is introduced, the signal charge accumulated in the photodiode is reset; ,
A transfer MOS transistor having a conductivity type of a first conductivity type, the source of which is connected to the region and the drain and transferring a signal charge accumulated in the photodiode;
Have
The area of the drain of the reset MOS transistor and the source of the transfer MOS transistor is that the PN junction reverse leakage current generated at the PN junction of the drain and the source is the PN junction reverse leakage current of the photodiode. A CMOS image sensor with a size that cancels .
前記第1導電型はP型であり、前記第2導電型はN型であり、前記領域はカソードである請求項1または2に記載のCMOSイメージセンサ。   3. The CMOS image sensor according to claim 1, wherein the first conductivity type is P-type, the second conductivity type is N-type, and the region is a cathode. 前記第1導電型はN型であり、前記第2導電型はP型であり、前記領域はアノードである請求項1または2に記載のCMOSイメージセンサ。   The CMOS image sensor according to claim 1, wherein the first conductivity type is an N type, the second conductivity type is a P type, and the region is an anode.
JP2004191070A 2004-06-29 2004-06-29 CMOS image sensor Expired - Fee Related JP4555620B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004191070A JP4555620B2 (en) 2004-06-29 2004-06-29 CMOS image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004191070A JP4555620B2 (en) 2004-06-29 2004-06-29 CMOS image sensor

Publications (2)

Publication Number Publication Date
JP2006013299A JP2006013299A (en) 2006-01-12
JP4555620B2 true JP4555620B2 (en) 2010-10-06

Family

ID=35780151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004191070A Expired - Fee Related JP4555620B2 (en) 2004-06-29 2004-06-29 CMOS image sensor

Country Status (1)

Country Link
JP (1) JP4555620B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174500A (en) * 1997-08-29 1999-03-16 Matsushita Electric Ind Co Ltd Cmos image sensor and image sensor unit
JPH11177076A (en) * 1997-12-05 1999-07-02 Nikon Corp Solid state image pickup element
JP2003333433A (en) * 2002-05-17 2003-11-21 Toko Inc Solid-state image pickup element
JP2004165911A (en) * 2002-11-12 2004-06-10 Canon Inc Method of driving transistor
JP2005268311A (en) * 2004-03-16 2005-09-29 Mitsubishi Electric Corp Photoelectric converting circuit of image sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174500A (en) * 1997-08-29 1999-03-16 Matsushita Electric Ind Co Ltd Cmos image sensor and image sensor unit
JPH11177076A (en) * 1997-12-05 1999-07-02 Nikon Corp Solid state image pickup element
JP2003333433A (en) * 2002-05-17 2003-11-21 Toko Inc Solid-state image pickup element
JP2004165911A (en) * 2002-11-12 2004-06-10 Canon Inc Method of driving transistor
JP2005268311A (en) * 2004-03-16 2005-09-29 Mitsubishi Electric Corp Photoelectric converting circuit of image sensor

Also Published As

Publication number Publication date
JP2006013299A (en) 2006-01-12

Similar Documents

Publication Publication Date Title
US8031250B2 (en) Solid-state imaging device and method of driving the same
JP4939514B2 (en) Imaging device
US8895382B2 (en) Solid-state imaging device
EP3896738A1 (en) Imaging device
JP2004259733A (en) Solid-state image pickup device
US7791113B2 (en) CMOS image sensor and pixel of the same
US6163024A (en) Photoelectric transducer
US20130215308A1 (en) Solid-state image sensing device
US8338868B2 (en) Shared photodiode image sensor
JP3359258B2 (en) Photoelectric conversion device, image sensor and image reading device using the same
US7034347B2 (en) Charge detecting device
US9924120B2 (en) Pixel unit and image sensor
JP2007305925A (en) Solid state imaging apparatus
JP2006216643A (en) Cmos image sensor
US9406816B2 (en) Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus and electronic device
JP3624042B2 (en) Photoelectric conversion device
JP5581698B2 (en) Solid-state image sensor
JP4555620B2 (en) CMOS image sensor
JP2005311496A (en) Solid-state imaging apparatus
JP4351667B2 (en) Manufacturing method of charge detection device
JP3919378B2 (en) Light receiving element and photoelectric conversion device using the same
JP2005123280A (en) Solid state image sensing device
JP2986752B2 (en) Semiconductor device
JP2005175104A (en) Solid-state imaging device
JP4208812B2 (en) Photoelectric conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070309

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100713

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4555620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees