JP4555211B2 - 電子部品実装構造及びその製造方法 - Google Patents
電子部品実装構造及びその製造方法 Download PDFInfo
- Publication number
- JP4555211B2 JP4555211B2 JP2005323684A JP2005323684A JP4555211B2 JP 4555211 B2 JP4555211 B2 JP 4555211B2 JP 2005323684 A JP2005323684 A JP 2005323684A JP 2005323684 A JP2005323684 A JP 2005323684A JP 4555211 B2 JP4555211 B2 JP 4555211B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- adhesive layer
- solder
- resist layer
- mounting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
特許文献2にも、レジスト層に開口部を設け、前記開口部から前記ランド部を露出させて前記電子部品のランド部と前記ランド部間を半田接合させる構造が開示されている。
前記基板上にはランド部を有する配線パターンと、開口部を有するレジスト層とが形成され、前記開口部から前記ランド部が露出しており、
前記電子部品の電極部は前記ランド部上に半田接合され、前記電子部品の周囲の少なくとも一部から前記レジスト層上に重ねて接着層が形成され、前記接着層は前記レジスト層に接合されており、
前記接着層と、前記レジスト層とは同種の材料で形成されており、
半田と前記接着層を構成する材料とは、前記半田接合の前、混合された半田接着層として少なくとも前記ランド部上に設けられ、前記半田接合の際、前記半田は前記ランド部上に凝集したものであり、前記半田接着層の接着層を構成する材料は、前記電子部品の周囲の少なくとも一部から前記レジスト層上にまで流れ出したものであることを特徴とするものである。
本発明では、前記半田は、SnBiからなる低融点半田であることが好ましい。
また本発明では、前記レジスト層と前記接着層とは、互いの層が他方の層の内部に一部、侵入していることが好ましい。
また本発明では、前記開口部は、前記電子部品よりも大きく、前記半田接着層の接着層を構成する材料が、前記レジスト層上にまで流出可能な大きさで形成されることが好ましい。また、前記開口部は前記電子部品よりも一回り大きく、前記開口部の開口面積は、前記電子部品の平面面積に対して1.5倍以下の大きさであることが好ましい。
また本発明では、前記電極部と前記ランド部間を接合する前記低融点半田はフィレット状で形成されることが好ましい。
また本発明は、基板上に電子部品が実装されて成る電子部品実装構造の製造方法において、
前記基板上にランド部を有する配線パターンを形成し、前記基板上から前記配線パターン上にかけてレジスト層を形成し、前記レジスト層に前記ランド部が露出する開口部を形成する工程、
前記ランド部上に、半田と接着層を構成する材料とが含まれる半田接着層を塗布する工程、
前記レジスト層の開口部内に電子部品を設置し、このとき前記電子部品の電極部を前記ランド部上に前記半田接着層を介して対向させる工程、
熱処理を施して、前記半田を溶融させて前記ランド部と前記電極部間に凝集させ、前記ランド部と前記電極部間を半田接合させるとともに、前記半田接着層に含まれる前記接着層を構成する材料を前記半田と分離させて前記レジスト層上に流れさせて前記接着層を前記レジスト上に重ねて接合する工程、
を有することを特徴とするものである。
本発明では、前記半田を、SnBiの低融点半田で形成し、前記レジスト層と前記接着層を構成する材料とを熱硬化性樹脂で形成し、熱処理温度を120℃〜160℃の範囲内に設定することが好ましい。
2 配線パターン
3 ランド部
4 レジスト層
5 電子部品
6 電極部
7 半田
8 接着層
10 半田接着剤
Claims (13)
- 基板上に電子部品が実装されて成る電子部品実装構造において、
前記基板上にはランド部を有する配線パターンと、開口部を有するレジスト層とが形成され、前記開口部から前記ランド部が露出しており、
前記電子部品の電極部は前記ランド部上に半田接合され、前記電子部品の周囲の少なくとも一部から前記レジスト層上に重ねて接着層が形成され、前記接着層は前記レジスト層に接合されており、
前記接着層と、前記レジスト層とは同種の材料で形成されており、
半田と前記接着層を構成する材料とは、前記半田接合の前、混合された半田接着層として少なくとも前記ランド部上に設けられ、前記半田接合の際、前記半田は前記ランド部上に凝集したものであり、前記半田接着層の接着層を構成する材料は、前記電子部品の周囲の少なくとも一部から前記レジスト層上にまで流れ出したものであることを特徴とする電子部品実装構造。 - 前記半田は、SnBiからなる低融点半田である請求項1記載の電子部品実装構造。
- 前記レジスト層と前記接着層とは、互いの層が他方の層の内部に一部、侵入している請求項1又は2に記載の電子部品実装構造。
- 前記開口部は、前記電子部品よりも大きく、前記半田接着層の接着層を構成する材料が、前記レジスト層上にまで流出可能な大きさで形成される請求項1ないし3のいずれか1項に記載の電子部品実装構造。
- 前記開口部は前記電子部品よりも一回り大きく、前記開口部の開口面積は、前記電子部品の平面面積に対して1.5倍以下の大きさである請求項1ないし4のいずれか1項に記載の電子部品実装構造。
- 前記電極部と前記ランド部間を接合する前記低融点半田はフィレット状で形成される請求項1ないし5のいずれか1項に記載の電子部品実装構造。
- 前記接着層は、前記電子部品の一方向の両側側面から前記レジスト層上に重ねて形成されている請求項1ないし6のいずれか1項に記載の電子部品実装構造。
- 前記接着層は前記電子部品の全周に広がっている請求項7記載の電子部品実装構造。
- 前記接着層の外縁全周が前記レジスト層上に重ねられている請求項8記載の電子部品実装構造。
- 前記接着層と前記レジスト層は、熱硬化性樹脂で形成される請求項1ないし9のいずれか1項に記載の電子部品実装構造。
- 前記接着層と前記レジスト層は、エポキシ系の樹脂で形成される請求項10記載の電子部品実装構造。
- 基板上に電子部品が実装されて成る電子部品実装構造の製造方法において、
前記基板上にランド部を有する配線パターンを形成し、前記基板上から前記配線パターン上にかけてレジスト層を形成し、前記レジスト層に前記ランド部が露出する開口部を形成する工程、
前記ランド部上に、半田と接着層を構成する材料とが含まれる半田接着層を塗布する工程、
前記レジスト層の開口部内に電子部品を設置し、このとき前記電子部品の電極部を前記ランド部上に前記半田接着層を介して対向させる工程、
熱処理を施して、前記半田を溶融させて前記ランド部と前記電極部間に凝集させ、前記ランド部と前記電極部間を半田接合させるとともに、前記半田接着層に含まれる前記接着層を構成する材料を前記半田と分離させて前記レジスト層上に流れさせて前記接着層を前記レジスト上に重ねて接合する工程、
を有することを特徴とする電子部品実装構造の製造方法。 - 前記半田を、SnBiの低融点半田で形成し、前記レジスト層と前記接着層を構成する材料とを熱硬化性樹脂で形成し、熱処理温度を120℃〜160℃の範囲内に設定する請求項12記載の電子部品実装構造の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005323684A JP4555211B2 (ja) | 2005-11-08 | 2005-11-08 | 電子部品実装構造及びその製造方法 |
CNB2006101445262A CN100553403C (zh) | 2005-11-08 | 2006-11-08 | 电子部件安装组件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005323684A JP4555211B2 (ja) | 2005-11-08 | 2005-11-08 | 電子部品実装構造及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007134404A JP2007134404A (ja) | 2007-05-31 |
JP2007134404A5 JP2007134404A5 (ja) | 2007-11-22 |
JP4555211B2 true JP4555211B2 (ja) | 2010-09-29 |
Family
ID=38083414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005323684A Expired - Fee Related JP4555211B2 (ja) | 2005-11-08 | 2005-11-08 | 電子部品実装構造及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4555211B2 (ja) |
CN (1) | CN100553403C (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104557A (ja) * | 2010-11-08 | 2012-05-31 | Ngk Spark Plug Co Ltd | 電子部品付き配線基板及びその製造方法 |
WO2014024338A1 (ja) * | 2012-08-10 | 2014-02-13 | パナソニック株式会社 | 部品実装基板の製造方法及び製造システム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11111894A (ja) * | 1997-10-02 | 1999-04-23 | Fujitsu Ltd | フリップチップ実装用基板 |
JPH11186334A (ja) * | 1997-12-25 | 1999-07-09 | Toshiba Corp | 半導体実装装置及びその製造方法及び異方性導電材料 |
-
2005
- 2005-11-08 JP JP2005323684A patent/JP4555211B2/ja not_active Expired - Fee Related
-
2006
- 2006-11-08 CN CNB2006101445262A patent/CN100553403C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11111894A (ja) * | 1997-10-02 | 1999-04-23 | Fujitsu Ltd | フリップチップ実装用基板 |
JPH11186334A (ja) * | 1997-12-25 | 1999-07-09 | Toshiba Corp | 半導体実装装置及びその製造方法及び異方性導電材料 |
Also Published As
Publication number | Publication date |
---|---|
JP2007134404A (ja) | 2007-05-31 |
CN100553403C (zh) | 2009-10-21 |
CN1964598A (zh) | 2007-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1143375C (zh) | 半导体装置及其制造方法、电路基板和电子装置 | |
KR101993340B1 (ko) | 전자 부품의 실장 방법, 전자 부품의 접합 구조, 기판 장치, 디스플레이 장치, 디스플레이 시스템 | |
CN105309055B (zh) | 导电膏的填充方法、以及多层印刷布线板的制造方法 | |
TW200937547A (en) | Methods of fluxless micro-piercing of solder balls, and resulting devices | |
JP2010251337A (ja) | 異方性導電膜及びその製造方法並びに接続構造体 | |
JP2006186011A (ja) | 電子部品実装方法および電子部品実装構造 | |
JP4654865B2 (ja) | 電子部品実装方法 | |
US20140367155A1 (en) | Component-embedded printed circuit board and method of forming the same | |
KR20120049144A (ko) | 전자부품을 가진 배선기판 및 그 제조방법 | |
JP2005101125A (ja) | 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器 | |
JP4555211B2 (ja) | 電子部品実装構造及びその製造方法 | |
JP2008069317A (ja) | 電子部品実装用接着剤、電子部品実装用接着剤の製造方法、電子部品実装構造体及び電子部品実装構造体の製造方法 | |
US9332638B2 (en) | Wiring board and method for manufacturing wiring board | |
JP5991540B2 (ja) | フレキシブル基板の実装方法 | |
JP2007134402A (ja) | 電子部品実装構造 | |
JP2008034484A (ja) | 基板間配線パターンの接続方法及び接続構造 | |
JP2006265411A (ja) | シート状もしくはペースト状接着剤、電子部品装置の製造方法及び電子部品装置 | |
JP2006100703A (ja) | リジッド−フレキシブル基板及びその製造方法 | |
JP2005243726A (ja) | 電子部品の接合方法とそれに用いる電子回路基板 | |
JP5003528B2 (ja) | 電子部品モジュールの製造方法 | |
JP5651430B2 (ja) | 電子部品の実装方法 | |
JP2007281172A (ja) | 電子部品実装構造及びその製造方法 | |
US20110147923A1 (en) | Surface Mounting Integrated Circuit Components | |
JP5428612B2 (ja) | 電子部品の実装構造 | |
JP6094871B2 (ja) | 電子部品実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100715 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |