JP4553996B2 - Information reproducing apparatus and information reproducing method - Google Patents
Information reproducing apparatus and information reproducing method Download PDFInfo
- Publication number
- JP4553996B2 JP4553996B2 JP13182098A JP13182098A JP4553996B2 JP 4553996 B2 JP4553996 B2 JP 4553996B2 JP 13182098 A JP13182098 A JP 13182098A JP 13182098 A JP13182098 A JP 13182098A JP 4553996 B2 JP4553996 B2 JP 4553996B2
- Authority
- JP
- Japan
- Prior art keywords
- digital video
- video signal
- video
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Time-Division Multiplex Systems (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、映像信号処理装置に係わるものであり、より詳しくはMPEG2の圧縮映像データ等の復号に係わる。
【0002】
【従来の技術】
図9は日経マイクロデバイス1997年5月号66ページに記載された従来の映像信号処理装置を示す図である。この図9において、1はアンテナ、2はチューナ、3は復調器、4はデマルチプレクサ、51および52はデコーダ、6はディスプレイプロセッサ、7は映像出力である。
【0003】
図10は、従来のデマルチプレクサ4を示す図である。この図10において、400はトランスポートストリームのパケットを分離する分配器、402はトランスポートストリームの入力、403は圧縮音声データ出力、404はその他のデータ出力、405は圧縮映像データ出力である。
【0004】
図11は従来のディスプレイプロセッサ6を示す図である。この図11において、7は映像出力、620はスイッチ、621はデコード領域を判定する判定部、631および632はそれぞれデコーダ51および52の復号結果の入力、641および642は復号データを蓄積するメモリである。
【0005】
アンテナ1は、受信したRF信号をチューナ2に出力する。但し、アンテナ1が衛星放送アンテナの場合には、その衛星放送アンテナに付属するコンバータからのIF信号を出力する。チューナ2ではこのRF信号あるいはIF信号に対して周波数選択処理を行うことで選局が行われる。そして、取り出された信号は、復調器3によってトランスポートストリームに復元される。さらに、この復元されたトランスポートストリームは、デマルチプレクサ4の分配器400によって、そのトランスポートストリームを構成しているデータ、例えば、圧縮映像や圧縮音声のデータが分離される。そして、分離された映像のデータは、デコーダ51,52に出力される。なお、デコーダを2つ備えているのは、高精細映像はこれをデコードするために必要な処理量が大きいため、現在実用化されているデコーダ1個だけではデコードしきれないからである。
【0006】
受けとった映像データが高精細映像(ここでは、1080iとする)であれば、デコーダ51,52が分担してこの映像データを復号する。例えば、画面を上下2つに分け、一方で上半分を、もう一方で下半分を復号する。受け取った映像データが標準映像(ここでは、480iとする)であれば、一方のデコーダだけで復号を行う。復号結果は、この後、ディスプレイプロセッサ6に渡される。なお、この場合、デコーダ51は、デコード後の映像データと共に映像フォーマットを示す情報をデコード結果としてディスプレイプロセッサ6に渡す。
【0007】
ディスプレイプロセッサ6は、デコーダ51,52から渡された復号結果をそれぞれメモリ641,642に蓄積する。そして、メモリ641,642に蓄積された復号結果を読み出すことで、一の画面を構成する。この場合の読み出し方は、そのときの映像の種類、表示の態様によって異なる。
【0008】
この時の映像が高精細映像(1080i)の場合は、メモリ641およびメモリ642に蓄積された復号結果を組み合わせることで一の画面を構成する。この組み合わせは、スイッチ620によって、所定のタイミングで、映像データを読み出すメモリを切り替えることで実現する。例えば、画面上半分のデータを出力するときにはメモリ641から読み出しを行わせるように、また、画面下半分のデータを出力するときにはメモリ642から読み出しを行わせるように、スイッチ620を切り替える。
【0009】
これに対しこの時の映像が標準映像(480i)の場合は、デコーダ51からのみ復号結果が出力される。ディスプレイプロセッサ6はこれをメモリ641に蓄積するとともに、これをそのまま読み出して一画面を構成する。この場合には、スイッチ620は常にメモリ641を選択した状態になっている。
【0010】
なお、スイッチ620の選択状態は、すなわち、このときの映像の種類は、以下のようにして判別されている。すなわち、デコーダ51から出力され、メモリ641に格納されている復号結果中には、その映像の映像フォーマットを示す情報が含まれている。ディスプレイプロセッサ6内の判定部621がこの情報を読み出してその内容を判定することで、そのときの映像の種類を判別する。そして、その判別結果に応じて、スイッチ620が切り替わる。
【0011】
【発明が解決しようとする課題】
従来の映像信号処理装置では、高精細映像を復号していないときには、一方のデコーダ、前述した例では、デコーダ52を全く使用しておらず無駄になっていた。また、高精細映像の伝送が行われていないときには複数の480iまたは480pの映像信号が伝送されている可能性が高いにも関わらず、いずれか一方の映像しか見ることができないという問題があった。2つの映像を同時に見るためには図9に示した回路全体を2系統備える必要があり、コスト的に実現が困難であった。
【0012】
本発明は、デコーダの稼働率が高く、また、一画面で復数のデジタル映像を楽しむことが可能な映像信号処理装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明は上記目的を達成するためになされたものであり、高精細のデジタル映像信号または標準の複数種類のデジタル映像信号を含んで構成される入力信号に基づいて前記デジタル映像信号を再生する情報再生装置であって、前記入力信号は、MPEG2に規定されているプロファイル及びレベル、または映像フォーマットを示す情報を含み、データ種別を識別するためのID番号をヘッダ部分に有するパケットから構成されるトランスポートストリームであって、前記複数種類のデジタル映像信号のうちの第1のデジタル映像信号を再生する第1の再生手段と、前記複数種類のデジタル映像信号のうち、前記第1のデジタル映像信号とは異なる第2のデジタル映像信号を再生する第2の再生手段と、前記第1のデジタル映像信号または前記第2のデジタル映像信号のいずれであるかを判別して、各デジタル映像信号を前記第1の再生手段または前記第2の再生手段に出力する分離手段とを備え、前記分離手段は、前記トランスポートストリームから前記パケットを分離し、前記複数種類のデジタル映像信号を構成する手段であって、前記入力信号は、前記分離手段において前記第1のデジタル映像信号であるか前記第2のデジタル映像信号であるかを判別するための判別信号を含み、前記判別信号は、前記デジタル映像信号の前記プロファイル及びレベル、または映像フォーマットに対応する情報である映像関連情報を含み、前記第1のデジタル映像信号に対応する第1の映像関連情報と前記第2のデジタル映像信号に対応する第2の映像関連情報とが異なることを特徴とする情報再生装置が提供される。
【0021】
【発明の実施の形態】
本発明の実施の形態を図面を用いて説明する。
【0022】
実施の形態1.
本実施の形態1は、MPEG2(Moving Picture Experts Group Phase 2)に準拠した映像データを処理する映像信号処理装置である。特に本実施の形態においては、デコードに要する単位時間当たりの処理量の多い映像信号については複数のデコーダによって分担してデコードし、一方、デコードに要する単位時間当たりの処理量の少ない映像信号が複数含まれる場合はひとつひとつのデコーダで、それぞれ異なる映像信号をデコードすることを主な特徴としている。デコードに要する単位時間当たりの処理量は、基本的には画像の解像度が高いほど多い。しかし、この処理量は、解像度のみによって定まるものではなく、伝送時の伝送レート、圧縮方法などによっても異なるため、本実施の形態では、デコードする前においてはMPEG2において規定されているプロファイル及びレベルに基づいて、またデコード後においては映像フォーマットに基づいて、分担の仕方をあらかじめ設定している。
【0023】
以下、実施の形態1を図1、図2および図3を用いて詳細に説明する。
【0024】
本実施の形態1の映像信号処理装置は、図1に示すとおり、デマルチプレクサ4、デコーダ51,52、ディスプレイプロセッサ6を備えて構成されている。
なお、従来例と同じ機能構成部分には、同じ符号を付して説明を省略する。アンテナ1、チューナ2、復調器3は従来と同様である。
【0025】
デマルチプレクサ4は、復調器3から入力されるトランスポートストリームのパケットに含まれている情報に基づいて、送られてきたデータの内容、例えば、映像であるか否か、また、映像の解像度等を判別し、それぞれを分離して出力するものである。MPEG2においては、パケットのヘッダ部分にパケットを識別するためのID番号が付与されている。また、各パケットの内容が、映像なのか、音声なのかといったことを識別するための情報として、ID=0のパケットにはプログラムアソシエーションテーブルが、また、ID=1のパケットにはプログラムマップテーブルが設けられている。デマルチプレクサ4は、このプログラムアソシエーションテーブル、プログラムマップテーブルに記載されている情報に基づいて、前述した判別を行うようになっている。また、デマルチプレクサ4が分離した映像データの構造は、MPEG2で規定された階層構造になっている。つまり、先頭に設けられたシーケンスヘッダやシーケンスエクステンションには、デコーダに要求される能力を規定したプロファイルおよびレベル、映像フォーマットを示す情報、例えば、横方向の画素数や走査線数が記述されている。
【0026】
本実施の形態におけるデマルチプレクサ4は、具体的には、図2に示すとおり、分配器400、スイッチ401を備えて構成されている。また、出力として、圧縮音声データ出力403、その他のデータ出力404、圧縮映像データ出力405,406を備えている。
【0027】
図2におけるスイッチ401は、出力405,406から出力される圧縮映像データを切り替えるためのものである。特に本実施の形態1においては、出力405,406からどのような圧縮映像データを出力するかは、実際には、MPEG2において規定されているプロファイル及びレベルに応じて、デマルチプレクサ4内においてあらかじめ設定されている。本実施の形態では、高精細映像の場合には、出力405と出力406との両方から同じ圧縮映像データを出力するようになっている。標準映像(480i)や480pの映像が複数含まれる場合には、デマルチプレクサ4は、そのうちの2つを選んで、出力405,406から別々に出力するようになっている。なお、出力405はデコーダ51に、一方、出力406はデコーダ52に入力されている。
【0028】
デコーダ51,52は、デマルチプレクサ4から入力された圧縮映像データをデコードするためのものである。このデコーダ51,52は、入力された圧縮映像データのシーケンスヘッダ等に記載されている映像フォーマットに応じて、デコードを施すデータ領域を自ら判断する機能を備えている。いずれの領域をデコードするかは、その映像の映像フォーマットに応じてあらかじめデコーダ51,52内において設定されている。具体的には、デコーダ51は、高精細映像(本実施の形態では1080iあるいは720p)が入力されてきた場合には、その上半分だけをデコードし、通常の標準画像が入力されてきた場合には全体をデコードするように設定されている。これに対し、デコーダ52は、高精細映像が入力されてきた場合には、その下半分だけをデコードし、通常の標準画像が入力されてきた場合には全体をデコードするように設定されている。つまり、互いに同じ圧縮映像データが入力されるデコーダは、互いに分担してその圧縮映像データをデコードすることになるように、デコードを行う領域が設定されている。デコーダ51,52は、それぞれが少なくとも高精細映像の半分をデコードするのに必要且つ十分な能力を備えている。
【0029】
なお、デコーダの能力(プロファイルおよびレベル)と、MPEG2に準拠した映像データとの対応関係は以下の通りである。すなわち、メインプロファイル@メインレベルが480iの映像に対応する。メインプロファイル@ハイレベル(1440)が480pの映像に対応する。メインプロファイル@ハイレベルが高精細映像(1080i、720p)の映像に対応する。
【0030】
デコーダ51,52は、デコード結果をディスプレイプロセッサ6に出力するが、このデコード結果には、デコード後の映像データの他に、前述したシーケンスヘッダ等に含まれていた映像フォーマットも含まれている。
【0031】
ディスプレイプロセッサ6は、デコーダ51,52からのデコード結果を受け取り、このデコード結果に含まれている映像データによって一つの画面を構成するものである。ディスプレイプロセッサ6は、図3に示すとおり、メモリ641,642、判定部621、スイッチ620、フィルタ650,651を備えて構成されている。
【0032】
メモリ641は、デコーダ51から送られてきたデコード結果を蓄積するものである。メモリ642は、デコーダ52から送られてきたデコード結果を蓄積するものである。
【0033】
判定部621およびスイッチ620は、メモリ641,642に蓄積されたデコード結果に含まれている映像フォーマットに応じてそのとき読み出すデータの出所(メモリ641、メモリ642)を切り替えるものである。この判定部621等の動作の仕方によって一画面の構成の仕方、例えば、画面全体に一つの映像を表示するか、あるいは、一画面を左右二つに分けてそれぞれの領域に異なる映像を表示させるか、といったことが決定されることになる。これらの動作の仕方、つまり、スイッチ620の切り替えは、映像フォーマットに応じてあらかじめディスプレイプロセッサ6内において設定されている。
【0034】
フィルタ650,651は、映像データの画素補間を行うものである。これらフィルタ650,651によって画素補間を行うことで、映像データの解像度が表示装置の解像度と異なっている場合でも、表示装置の画面全体に映像を表示させることができる。
【0035】
特許請求の範囲において言う「分離部」とは、本実施の形態においてはデマルチプレクサ4に相当する。「デコード部」はデコーダ51,52に相当する。「表示処理部」はディスプレイプロセッサ6に相当する。「多重化圧縮映像信号」とはトランスポートストリームに相当する。「出力ポート」とは、デマルチプレクサ4の出力405,406に相当する。「復号映像データ」とは、デコーダ51,52の出力するデコード結果に相当する。
【0036】
次に動作を説明する。
【0037】
アンテナ1によって受信されたRF信号がチューナ2に出力される。但し、アンテナ1が衛星放送アンテナの場合には、その衛星放送アンテナに付属するコンバータからのIF信号がチューナ2に出力される。チューナ2ではこのRF信号あるいはIF信号に対して周波数選択処理、すなわち、選局が行なわれる。そして、取り出された信号は、復調器3によってトランスポートストリームに復元される。そして、このトランスポートストリームは、デマルチプレクサ4の入力402へ出力されることになる。
【0038】
デマルチプレクサ4は、復調器3から入力されたトランスポートストリームのパケットから映像データ、音声データ等を分離する。分離された各データは、分配器400によって振り分けられて、それぞれに対応する出力403,404等から出力される。この場合、圧縮映像データについては、さらに、その圧縮映像データのプロファイルおよびレベルに応じてスイッチ401が切り替わることで、出力405,406から出力する圧縮映像データが切り替えられる。具体的には、データが高精細映像の場合には、出力405と出力406との両方から同じ圧縮映像データを出力する。一方、標準映像(480i)や480pの映像が複数含まれる場合には、デマルチプレクサ4は、そのうちの2つを選んで、出力405,406から別々に出力する。この場合、デマルチプレクサ4が分離した映像データの構造は、MPEG2で規定された階層構造になっており、シーケンスヘッダやシーケンスエクステンションには、プロファイル及びレベル、映像フォーマットを示す情報(例えば、横方向の画素数や走査線数、アスペクト比、フレームレート、インタレース/プログレッシブ)等が記述されている。
【0039】
デコーダ51,52は、そのときデマルチプレクサ4から入力された映像データのシーケンスヘッダ等を確認することでその映像の映像フォーマットを確認する。そして、その映像フォーマットに応じてあらかじめ設定されている領域のみをデコードする。高精細映像が入力されている場合、デコードすることを設定されている領域はデコーダ51とデコーダ52とで互いに異なっている。従って、結果として、デコーダ51とデコーダ52とは互いに分担して高精細映像の全体をデコードすることになる。デコーダ51,52は、このデコード後の映像データおよび映像フォーマット等を含んだデコード結果を、ディスプレイプロセッサ6へ出力する。
【0040】
ディスプレイプロセッサ6は、デコーダ51,52から入力されたデコード結果を、それぞれメモリ641とメモリ642に蓄積する。ディスプレイプロセッサ6の判定部621はデコード結果に含まれていた映像フォーマットを判定し、その判定結果に応じて所定のタイミングでスイッチ620を切り替えることで一つの映像を構成する。すなわち、元の映像が一つの高精細映像であった場合、従来例と同じように、スイッチ620を1フィールドの半分の位置で切り替えてひとつの画面を構成する。一方、デコーダ51とデコーダ52が別々の映像を復号している場合は、スイッチ620を1ラインの半分の位置で切り替える。これにより、一つの画面の右半分の領域と左半分の領域とに分け、領域ごとに異なる映像を表示させることができる。なお、図には示していない操作部においてユーザによる選択指示を受け付けた場合には、複数の映像のうちいずれか選択された映像だけを表示する。
【0041】
2つの映像信号を一画面の左右に表示した場合、映像データとディスプレイの解像度とがマッチしないこともある。例えば、水平1920画素・垂直1080ラインの高精細ディスプレイに、水平720画素・垂直480ラインで構成される標準映像を2つ表示させる場合、画面いっぱいには表示されない。しかし、フィルタ650,651によって画素補間を行えば画面全体に表示できる。デコーダが復号しているのが高精細映像である場合、フィルタ650,651は無効状態となる。しかし、一画面全体に1つの標準映像を表示する場合、あるいは、一画面に2つの標準映像を左右に並べて表示する場合等には、フィルタ650等が画素補間を行うことで、入力された標準映像を1920×1080の画像に変換する。
【0042】
一度に2つ以上の映像を表示する場合には、音声についてはユーザによる選択を受け付け、選択された映像の圧縮音声データのみを分配器400が分離し音声データ出力403から出力する。
【0043】
以上説明した本実施の形態1の映像信号処理装置によれば、デコードに要する単位時間当たりの処理量が大きい映像信号のときは複数のデコーダを使って復号し、デコードに要する単位時間当たりの処理量が小さい映像信号が複数含まれる場合は、ひとつひとつのデコーダで、それぞれの映像信号を復号する。また、ディスプレイプロセッサは単一または複数の復号映像信号を一つの画面上に、一つまたは画面を分割して表示できる。従って、デコーダ等をより有効に活用できる。
【0044】
本実施の形態では各デコーダについてデコードする領域をあらかじめ設定しておくことで、各デコーダは互いに連絡を取り合うことなく分担してデコードを行っていた。しかし、分担の仕方は、本実施の形態に限定されるものではない。例えば、独立した制御部を設け、該制御部が映像フォーマットを判定した上で、各デコーダにデコードを担当させる領域をその都度指示するようにしてもよい。
【0045】
実施の形態2.
本実施の形態2は、4つのデコーダを備え、これらを映像データのプロファイル及びレベル、映像フォーマット等に応じて使い分けることを主な特徴としている。本実施の形態2の構成は、デコーダを4つ備えていることに対応して、デマルチプレクサ4の出力、ディスプレイプロセッサ6内のメモリ等が4系統に分かれている点を除き、実施の形態1と同様である。従って、以下の説明は実施の形態1とは異なる点を中心に行う。
【0046】
図4は、実施の形態2における映像信号処理装置の概要を示すブロック図である。図5は、本実施の形態2におけるデマルチプレクサ4の構成を示すブロック図である。図6は、実施の形態2のディスプレイプロセッサ6の構成を示すブロック図である。図4において51,52,53,54はデコーダである。図5において、400は、a,b,c,d4系統の出力を備えた分配器である。401は、系統a,b,c,dから出力されたデータのうち、出力405,406,407,408から出力させる圧縮映像データを切り替えるスイッチである。このスイッチ401の設定状態は、プロファイル及びレベルに応じてあらかじめ決定されており、具体的には、表1に示したとおりとなっている。図6において、631,632,633,634はデコーダからのデコード結果入力、641,642,643,644はメモリ、661,662はスイッチ、671,672はメモリである。
【0047】
【表1】
【0048】
デマルチプレクサ4は、圧縮映像データの出力を4系統(a,b,c,d)備えている点を除き、基本的には実施の形態1と同様のものである。
【0049】
デマルチプレクサ4では、内部の分配器400およびスイッチ401が連携して作動することで、所定の圧縮映像データをあらかじめ定められた所定の系統から出力する。
【0050】
分離された圧縮映像データが一つの高精細映像についてのものであれば、分配器400はこれを系統aに出力する。スイッチ401の状態は、表1に示すとおり、入力される映像のフォーマットに応じて変化する。表1に示されているとおり、この場合には、出力405,406,407,408のすべてに系統aの圧縮映像データを出力させる。
【0051】
分離された圧縮映像データが2つの480pの線順次映像についてのものであれば、分配器400は一方の圧縮映像データを系統aに、また他方の圧縮映像データを系統cに出力する。この場合、表1に示されているとおり、スイッチ401は系統aに入力された圧縮映像データを出力405,406に、また、系統cに入力された圧縮映像データを出力407,408に出力させる。
【0052】
分離された圧縮映像データが一つの480pの線順次映像についてのものと2つの標準映像についてのものとであれば、分配器400は、系統aに480pの線順次映像の圧縮映像データを、また系統cには一方の標準映像の圧縮映像データを、系統dには他方の標準映像の圧縮映像データを出力する。この場合、表1に示されているとおり、スイッチ401は系統aに入力された480pの線順次映像の圧縮映像データを出力405,406に出力させる。また、系統cに入力された480iの標準映像信号を出力407に、また、系統dに入力された480iの標準映像の圧縮映像データを出力408に出力させる。
【0053】
分離された圧縮映像データが4つの標準映像についてのものであれば、分配器400は、系統a、b、c、dのそれぞれに標準映像の圧縮映像データを1つずつ割り当てて出力する。この場合、表1に示されているとおり、スイッチ401は系統aに入力された標準映像の圧縮映像データを出力405に出力させる。同様に、系統bに入力された標準映像の圧縮映像データを出力406に、系統cに入力された標準映像の圧縮映像データを出力407に、また、系統dに入力された標準映像の圧縮映像データを出力408に出力させる。
【0054】
出力405,406,407,408から出力された圧縮映像データはそれぞれデコーダ51,52,53,54に入力され、ここで復号される。この場合、出力405に出力された圧縮映像データはデコーダ51に、出力406に出力された圧縮映像データはデコーダ52に、出力407に出力された圧縮映像データはデコーダ53に、出力408に出力された圧縮映像データはデコーダ54に入力されている。
【0055】
この場合、各デコーダ間における復号する領域の分担は、以下のようになっている。圧縮映像データが高精細映像についてのものである場合、垂直方向について映像を4分割し、各区分をデコーダ51,52,53,54が一つずつ分担する。また、480p線順次映像についてのものである場合、垂直方向について映像を2分割し、ひとつのデコーダが上半分を、他方のデコーダが下半分を受け持つように分担する。各デコーダがいずれの区分をデコードするかは、各デコーダ内において映像フォーマットに応じてあらかじめ設定されている。なお、ひとつひとつのデコーダは、1080iの映像の4分の1を復号する能力があれば、標準映像信号(480i)についても余裕を持って復号できる。このようにして復号された映像データは、ディスプレイプロセッサ6へ出力される。
【0056】
ディスプレイプロセッサ6は4つのデコーダ51,52,53,54から入力されたデコード結果から、元の映像フォーマットに沿って画面を構成する。以下ディスプレイプロセッサ6内部での動作を図6を用いて詳細に述べる。
【0057】
ディスプレイプロセッサ6の入力631にはデコーダ51の出力するデコード結果が入力されており、入力されたデータはメモリ641に蓄積される。同様に、デコーダ52のデコード結果は、入力632を通じてメモリ642に蓄積される。デコーダ53のデコード結果は、入力633を通じてメモリ643に蓄積される。デコーダ54のデコード結果は、入力634を通じてメモリ644に蓄積される。
【0058】
ディスプレイプロセッサ6は、この時入力されている映像の映像フォーマットに応じてスイッチ661,662,620を切り替えることで一つの画面を構成する。スイッチ661,662,620の設定内容を表2に示した。
【0059】
【表2】
【0060】
例えば、この時の映像データが高精細映像についてのものであれば、メモリ641には、一つの画像の上側4分の1が蓄積されている。同様に、メモリ642,643,644にも、一つの画像の4分の1ずつが順に蓄積されている。従って、スイッチ661をメモリ641からメモリ642へデータが連続するように切り替えることで、画面の上半分を構成する。そして、構成した上半分の画像をメモリ671に蓄積する。同様に、スイッチ662をメモリ643からメモリ644へデータが連続するように切り替えることで、画面の下半分を構成する。そして、構成した下半分の画像をメモリ672に蓄積する。さらに、スイッチ620を実施の形態1と同様に、フィールドの半分の位置で切り替えることで一画面を構成する。スイッチ661,662,62の切り替えは、デコード結果に含まれている映像フォーマットを判定部621が判定した結果に基づいて行われる。
【0061】
この時の映像データが2つの異なる480p線順次映像についてのものであれば、画面を左右に二分割し、各映像を左右に並べて表示させる。この場合、一方の映像の上半分がメモリ641に、また、下半分がメモリ642に蓄積されている。従って、スイッチ661をフィールドの半分の位置で切り替えることで一画面を構成し、この構成した画面をメモリ671に蓄積する。他方の映像についても、上半分がメモリ643に、また、下半分がメモリ644に蓄積されている。
従って、同様にスイッチ662をフィールドの半分の位置で切り替えることで一画面を構成し、この構成した映像をメモリ672に蓄積する。さらに、1ラインの半分の位置でスイッチ620を切り替えることで、メモリ671に蓄積された映像と、メモリ672に蓄積された映像とを、画面の左右に分けて表示する。
【0062】
この時の映像データが、1つの480p線順次映像と2つの異なる480i線順次映像との合計3つについてのものであれば、このうちの1つあるいは2つを選択して表示させる。映像を2つ表示させる場合には、画面を左右に二分割し、2つの映像を左右に並べて表示させる。この場合、480pの映像の上半分がメモリ641に、また、下半分がメモリ642に蓄積されている。従って、スイッチ661をフィールドの半分の位置で切り替えることで一映像を構成し、この構成した映像をメモリ671に蓄積する。2つの480iの映像については、一方がメモリ643に、また、他方がメモリ644に蓄積されている。従って、スイッチ662によってメモリ643とメモリ644とのいずれかを選択した状態にすることで、いずれか一方の映像のみを読み出してメモリ672に蓄積する。さらに、1ラインの半分の位置でスイッチ620を切り替えることで、メモリ671に蓄積された映像と、メモリ672に蓄積された映像とを、画面の左右に分けて表示する。この場合、メモリ672に蓄積された映像は、フィルタ651によって処理されることで480pに変換されて出力される。
【0063】
この時の映像データが4つの480i標準映像についてのものである場合には、メモリ641,642,643,644にはそれぞれ一つの標準映像が蓄積されている。従って、この場合には、画面を上下左右の4分割し、それぞれの領域に映像を一つずつ表示させる。このような表示は、スイッチ661およびスイッチ662をそれぞれフィールド半分の位置で切り替えるとともに、スイッチ620を1ラインの半分で切り替えることで可能である。あるいは、逆にスイッチ661およびスイッチ662を1ラインの半分で切り替えるとともに、スイッチ620をフィールド半分で切り替えることでも可能である。
【0064】
但し、上述したいずれの場合についてもユーザの選択に従って、いずれか1個の映像のみを表示させることが可能になっていることは言うまでもない。
【0065】
実施の形態3.
本実施の形態3は、デコーダのみならずデマルチプレクサも複数持つことによって、複数のトランスポートストリームからそれぞれ別個に映像データを取り出しさらにデコーダによって別々に復号している点が上述した実施の形態とは異なる。また、後述するスイッチ8によって、デマルチプレクサとデコーダとの対応関係を変更可能にしたことを特徴としている。以下、詳細に説明する。
【0066】
図7に実施の形態3をあらわすブロック図を示す。図7において、41,42はデマルチプレクサ、8はスイッチである。また、本実施の形態3における復調器3はひとつの物理チャンネルから2つのトランスポートストリームを出力できる能力を備えている。
【0067】
ひとつの物理チャンネルに2つ以上のトランスポートストリームが含まれる場合は、復調器3は所定個数(この実施の形態では2つ)のトランスポートストリームを分離し、それぞれのトランスポートストリームを別々のデマルチプレクサ41,42へ出力する。このとき、デコードに要する単位時間の処理量の大きい高精細映像についてはデマルチプレクサ41側へ出力する。実際には、復調器3内においてMPEG2において規定されているプロファイル及びレベルに応じて出力先があらかじめ設定されており、その設定に従って出力先を選択している。
【0068】
デマルチプレクサ41,42は図10に示される従来と同様のデマルチプレクサであり、それぞれ圧縮映像データを分離して出力する。
【0069】
通常、スイッチ8は、デコーダ52をデマルチプレクサ41に接続している。
但し、デコーダ51から制御信号501が出力されているときだけは、デコーダ52をデマルチプレクサ42の側にデコーダ52を接続するようにその状態が切り替わる。デマルチプレクサ41の出力が高精細映像についての圧縮映像データであった場合、デコーダ51は制御信号501を出力しない。従って、デコーダ51およびデコーダ52には、共に、デマルチプレクサ41の出力である高精細映像の圧縮映像データが入力される。一方、デマルチプレクサ41の出力が標準映像(480i)についての圧縮映像データであった場合、デコーダ51は制御信号501をスイッチ8に対して出力する。スイッチ8はこれに応じて、デマルチプレクサ41の側に切り替わる。その結果、デコーダ51にはデマルチプレクサ41の出力が、一方、デコーダ52にはデマルチプレクサ42の出力が、入力されることになる。デコーダ51,52の出力は、これ以降、実施の形態1と同様に処理されて、映像出力7から出力される。
【0070】
なお、特許請求の範囲において言う「切替手段」は、本実施の形態においては、デコーダ51およびスイッチ8によって実現されている。
【0071】
実施の形態4.
本実施の形態4の映像信号処理装置は、チューナ、復調器、デマルチプレクサについても複数備えた例である。
【0072】
図8に実施の形態4をあらわすブロック図を示す。図8において21,22はチューナ、31,32は復調器であり、その外の部分は実施の形態3と同様の構成である。
【0073】
複数の物理チャンネル(BSとCSといったネットワークが異なる場合も含まれる)からの複数のトランスポートストリームを受け取る場合は、それぞれ、別々のチューナ、復調器、デマルチプレクサを経て複数(図では2つ)の圧縮映像データを得る。これ以降は実施の形態3と同様である。
【0074】
以上説明した実施の形態では、デマルチプレクサ、デコーダ等を2個あるいは4個備えていた。しかし、これらの個数はこれに限定されるものではない。
【0075】
上述した実施の形態では、MPEG2に準拠した映像データを処理する装置について説明した。しかし、本発明の適用の対象となるのは、MPEG2に準拠した映像データを処理する装置に限られるものではない。また、一つの圧縮映像データに対して割り当てるデコーダの個数も上述した例に限定されるものではない。その圧縮映像データのデコードに要する単位時間当たりの処理量、デコーダの処理能力に応じて設定すればよい。
【0076】
【発明の効果】
本発明の情報再生装置によれば、受信する情報の種類に応じて、柔軟に対応できる。また、稼働率が高く、無駄のないシステムを提供することができるという効果が得られる。
【0077】
さらに、入力信号に含まれる判別信号に基いて前記再生手段の選択を行うため、ユーザにとって面倒な設定作業を伴うことなく、ユーザにとって簡単なシステムを提供することができるという効果も得られる。
【図面の簡単な説明】
【図1】本発明の実施の形態1における映像信号処理装置の構成を示すブロック図である。
【図2】実施の形態1におけるデマルチプレクサの構成を示すブロック図である。
【図3】実施の形態1におけるディスプレイプロセッサの構成を示すブロック図である。
【図4】本発明の実施の形態2における映像信号処理装置の構成を示すブロック図である。
【図5】実施の形態2におけるデマルチプレクサの構成を示すブロック図である。
【図6】実施の形態2におけるディスプレイプロセッサの構成を示すブロック図である。
【図7】本発明の実施の形態3における映像信号処理装置の構成を示すブロック図である。
【図8】本発明の実施の形態4における映像信号処理装置の構成を示すブロック図である。
【図9】従来の映像信号処理装置の構成を示すブロック図である。
【図10】従来のデマルチプレクサの構成を示すブロック図である。
【図11】従来のディスプレイプロセッサの構成を示すブロック図である。
【符号の説明】
1 アンテナ、 2 チューナ、 3 復調器、 4 デマルチプレクサ、 6 ディスプレイプロセッサ、 8 スイッチ、 21,22 チューナ、 31,32 復調器、 41,42 デマルチプレクサ、 51,52,53,54 デコーダ、 400 分配器、 401 スイッチ、 620 スイッチ、621 判定部、 641,642,643,644,671,672 メモリ、 661,662 スイッチ、 650,651 フィルタ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a video signal processing apparatus, and more particularly to decoding of MPEG2 compressed video data and the like.
[0002]
[Prior art]
FIG. 9 is a diagram showing a conventional video signal processing apparatus described in Nikkei Microdevice, May 1997, page 66. In FIG. 9, 1 is an antenna, 2 is a tuner, 3 is a demodulator, 4 is a demultiplexer, 51 and 52 are decoders, 6 is a display processor, and 7 is a video output.
[0003]
FIG. 10 is a diagram showing a
[0004]
FIG. 11 is a diagram showing a
[0005]
The antenna 1 outputs the received RF signal to the
[0006]
If the received video data is a high-definition video (in this case, 1080i), the
[0007]
The
[0008]
When the video at this time is a high-definition video (1080i), one screen is configured by combining the decoding results stored in the
[0009]
On the other hand, when the video at this time is the standard video (480i), the decoding result is output only from the
[0010]
Note that the selection state of the
[0011]
[Problems to be solved by the invention]
In the conventional video signal processing apparatus, when high-definition video is not decoded, one decoder, in the above-described example, does not use the
[0012]
SUMMARY OF THE INVENTION An object of the present invention is to provide a video signal processing apparatus that has a high decoder operation rate and that can enjoy a number of digital video images on a single screen.
[0013]
[Means for Solving the Problems]
The present invention has been made to achieve the above object,High definition digital video signal or standardAn information reproducing apparatus for reproducing the digital video signal based on an input signal including a plurality of types of digital video signals, wherein the input signal has a profile and level defined in MPEG2 or a video format. A transport stream including a packet including an ID number for identifying a data type in a header portion, and reproducing a first digital video signal of the plurality of types of digital video signals First reproduction means; second reproduction means for reproducing a second digital video signal different from the first digital video signal among the plurality of types of digital video signals; and the first digital video signal Or the second digital video signal is discriminated and each digital video signal is converted into the first reproduction means. Or separation means for outputting to the second reproduction means, wherein the separation means separates the packets from the transport stream and constitutes the plurality of types of digital video signals, The signal includes a determination signal for determining whether the separation means is the first digital video signal or the second digital video signal, and the determination signal includes the profile of the digital video signal and First video related information corresponding to the first digital video signal and second video related information corresponding to the second digital video signal, including video related information which is information corresponding to a level or video format DifferentBecomeAn information reproducing apparatus is provided.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the drawings.
[0022]
Embodiment 1 FIG.
The first embodiment is a video signal processing apparatus that processes video data in conformity with MPEG2 (Moving Picture Experts Group Phase 2). In particular, in the present embodiment, a video signal having a large processing amount per unit time required for decoding is decoded and shared by a plurality of decoders, while a plurality of video signals having a small processing amount per unit time required for decoding are provided. When included, the main feature is that each video signal is decoded by each decoder. The processing amount per unit time required for decoding is basically larger as the image resolution is higher. However, this processing amount is not determined only by the resolution, but also varies depending on the transmission rate at the time of transmission, the compression method, and the like. In this embodiment, before decoding, the processing amount is set to the profile and level defined in MPEG2. Based on this, and after decoding, the sharing method is preset based on the video format.
[0023]
Hereinafter, the first embodiment will be described in detail with reference to FIG. 1, FIG. 2, and FIG.
[0024]
As shown in FIG. 1, the video signal processing apparatus according to the first embodiment includes a
In addition, the same code | symbol is attached | subjected to the function functional part same as a prior art example, and description is abbreviate | omitted. The antenna 1, the
[0025]
The
[0026]
Specifically, the
[0027]
A
[0028]
The
[0029]
The correspondence between the decoder capability (profile and level) and video data compliant with MPEG2 is as follows. That is, it corresponds to an image having a main profile @ main level of 480i. Main profile @ high level (1440) corresponds to a 480p video. Main profile @ high level corresponds to high definition video (1080i, 720p).
[0030]
The
[0031]
The
[0032]
The
[0033]
The
[0034]
[0035]
The “separator” in the claims corresponds to the
[0036]
Next, the operation will be described.
[0037]
An RF signal received by the antenna 1 is output to the
[0038]
The
[0039]
The
[0040]
The
[0041]
When two video signals are displayed on the left and right of one screen, the video data and the resolution of the display may not match. For example, when two standard images composed of horizontal 720 pixels and vertical 480 lines are displayed on a high-definition display having horizontal 1920 pixels and vertical 1080 lines, they are not displayed on the full screen. However, if pixel interpolation is performed by the
[0042]
When two or more videos are displayed at a time, selection by the user is accepted for audio, and only the compressed audio data of the selected video is separated and output from the
[0043]
According to the video signal processing apparatus of the first embodiment described above, when a video signal having a large processing amount per unit time required for decoding is decoded using a plurality of decoders, processing per unit time required for decoding is performed. When a plurality of video signals having a small amount are included, each video signal is decoded by each decoder. In addition, the display processor can display one or a plurality of decoded video signals on one screen or one or a divided screen. Therefore, a decoder or the like can be used more effectively.
[0044]
In the present embodiment, by setting the decoding area for each decoder in advance, each decoder performs the decoding without sharing each other. However, the sharing method is not limited to the present embodiment. For example, an independent control unit may be provided, and after the control unit determines the video format, an area to be assigned to each decoder for decoding may be indicated each time.
[0045]
The main feature of the second embodiment is that it includes four decoders and uses them according to the profile and level of video data, the video format, and the like. The configuration of the second embodiment corresponds to the provision of four decoders, except that the output of the
[0046]
FIG. 4 is a block diagram showing an outline of the video signal processing apparatus according to the second embodiment. FIG. 5 is a block diagram showing a configuration of the
[0047]
[Table 1]
[0048]
The
[0049]
In the
[0050]
If the separated compressed video data is for one high-definition video,
[0051]
If the separated compressed video data is for two 480p line-sequential videos,
[0052]
If the separated compressed video data is for one 480p line-sequential video and two standard videos, the
[0053]
If the separated compressed video data is for four standard videos,
[0054]
The compressed video data output from the
[0055]
In this case, the division of the decoding area among the decoders is as follows. When the compressed video data is for a high-definition video, the video is divided into four in the vertical direction, and the
[0056]
The
[0057]
The decoding result output from the
[0058]
The
[0059]
[Table 2]
[0060]
For example, if the video data at this time is for high-definition video, the upper quarter of one image is stored in the
[0061]
If the video data at this time is for two different 480p line sequential videos, the screen is divided into left and right, and each video is displayed side by side. In this case, the upper half of one video is stored in the
Accordingly, similarly, the
[0062]
If the video data at this time is for a total of three of one 480p line sequential video and two different 480i line sequential videos, one or two of them are selected and displayed. When two images are displayed, the screen is divided into left and right parts, and the two images are displayed side by side. In this case, the upper half of the 480p video is stored in the
[0063]
If the video data at this time is for four 480i standard videos, one standard video is stored in each of the
[0064]
However, it goes without saying that in any of the above cases, only one video can be displayed according to the user's selection.
[0065]
The third embodiment is different from the above-described embodiment in that not only the decoder but also a plurality of demultiplexers are provided so that video data is separately extracted from a plurality of transport streams and further decoded by the decoder. Different. In addition, the correspondence between the demultiplexer and the decoder can be changed by a
[0066]
FIG. 7 is a block diagram showing the third embodiment. In FIG. 7, 41 and 42 are demultiplexers, and 8 is a switch. Further, the
[0067]
When two or more transport streams are included in one physical channel, the
[0068]
The
[0069]
Normally, the
However, only when the
[0070]
In the present embodiment, the “switching means” referred to in the claims is realized by the
[0071]
The video signal processing apparatus according to the fourth embodiment is an example in which a plurality of tuners, demodulators, and demultiplexers are provided.
[0072]
FIG. 8 is a block diagram showing the fourth embodiment. In FIG. 8,
[0073]
When receiving a plurality of transport streams from a plurality of physical channels (including cases where the networks such as BS and CS are different), a plurality of (two in the figure) are passed through different tuners, demodulators, and demultiplexers, respectively. Get compressed video data. The subsequent steps are the same as in the third embodiment.
[0074]
In the embodiment described above, two or four demultiplexers and decoders are provided. However, the number of these is not limited to this.
[0075]
In the above-described embodiment, an apparatus for processing video data compliant with MPEG2 has been described. However, the application of the present invention is not limited to apparatuses that process video data compliant with MPEG2. Further, the number of decoders assigned to one compressed video data is not limited to the above example. What is necessary is just to set according to the processing amount per unit time required for the decoding of the compressed video data, and the processing capacity of the decoder.
[0076]
【The invention's effect】
Of the present inventionInformation reproductionAccording to the deviceDepending on the type of information to be received, it can be flexibly handled. In addition, it is possible to provide a system with a high operating rate and no waste.An effect is obtained.
[0077]
Furthermore, since the reproduction means is selected based on the determination signal included in the input signal, there is also an effect that it is possible to provide a simple system for the user without a troublesome setting operation for the user.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a video signal processing apparatus according to Embodiment 1 of the present invention.
FIG. 2 is a block diagram illustrating a configuration of a demultiplexer according to the first embodiment.
FIG. 3 is a block diagram illustrating a configuration of a display processor in the first embodiment.
FIG. 4 is a block diagram showing a configuration of a video signal processing apparatus according to
FIG. 5 is a block diagram illustrating a configuration of a demultiplexer according to a second embodiment.
6 is a block diagram illustrating a configuration of a display processor in
FIG. 7 is a block diagram showing a configuration of a video signal processing apparatus according to
FIG. 8 is a block diagram showing a configuration of a video signal processing apparatus according to
FIG. 9 is a block diagram showing a configuration of a conventional video signal processing apparatus.
FIG. 10 is a block diagram showing a configuration of a conventional demultiplexer.
FIG. 11 is a block diagram showing a configuration of a conventional display processor.
[Explanation of symbols]
1 antenna, 2 tuner, 3 demodulator, 4 demultiplexer, 6 display processor, 8 switch, 21, 22 tuner, 31, 32 demodulator, 41, 42 demultiplexer, 51, 52, 53, 54 decoder, 400 distributor , 401 switch, 620 switch, 621 determination unit, 641, 642, 643, 644, 671, 672 memory, 661, 662 switch, 650, 651 filter.
Claims (2)
前記入力信号は、MPEG2に規定されているプロファイル及びレベル、または映像フォーマットを示す情報を含み、データ種別を識別するためのID番号をヘッダ部分に有するパケットから構成されるトランスポートストリームであって、
前記複数種類のデジタル映像信号のうちの第1のデジタル映像信号を再生する第1の再生手段と、
前記複数種類のデジタル映像信号のうち、前記第1のデジタル映像信号とは異なる第2のデジタル映像信号を再生する第2の再生手段と、
前記第1のデジタル映像信号または前記第2のデジタル映像信号のいずれであるかを判別して、
各デジタル映像信号を前記第1の再生手段または前記第2の再生手段に出力する分離手段とを備え、
前記分離手段は、前記トランスポートストリームから前記パケットを分離し、前記複数種類のデジタル映像信号を構成する手段であって、
前記入力信号は、前記分離手段において前記第1のデジタル映像信号であるか前記第2のデジタル映像信号であるかを判別するための判別信号を含み、
前記判別信号は、前記デジタル映像信号の前記プロファイル及びレベル、または映像フォーマットに対応する情報である映像関連情報を含み、
前記第1のデジタル映像信号に対応する第1の映像関連情報と前記第2のデジタル映像信号に対応する第2の映像関連情報とが異なることを特徴とする情報再生装置。An information reproducing apparatus for reproducing the digital video signal based on an input signal configured to include a high-definition digital video signal or a plurality of standard digital video signals,
The input signal is a transport stream that includes information indicating a profile and level defined in MPEG2 or a video format, and includes a packet having an ID number for identifying a data type in a header portion,
First reproducing means for reproducing a first digital video signal of the plurality of types of digital video signals;
Second reproduction means for reproducing a second digital video signal different from the first digital video signal among the plurality of types of digital video signals;
Determining whether the first digital video signal or the second digital video signal;
Separating means for outputting each digital video signal to the first reproduction means or the second reproduction means,
The separation means is means for separating the packet from the transport stream and configuring the plurality of types of digital video signals,
The input signal includes a determination signal for determining whether the separation means is the first digital video signal or the second digital video signal;
The determination signal includes video-related information that is information corresponding to the profile and level of the digital video signal, or a video format,
Information reproducing apparatus characterized by the second video-related information corresponding to the first video-related information and the second digital video signal corresponding to said first digital video signal is different.
前記入力信号は、MPEG2に規定されているプロファイル及びレベル、または映像フォーマットを示す情報を含み、データ種別を識別するためのID番号をヘッダ部分に有するパケットから構成されるトランスポートストリームであって、
前記複数種類のデジタル映像信号のうちの前記トランスポートストリームから前記パケットを分離し、構成された第1のデジタル映像信号を第1の再生手段において再生し、
前記複数種類のデジタル映像信号のうち、前記トランスポートストリームから前記パケットを分離し、構成された前記第1のデジタル映像信号とは異なる第2のデジタル映像信号を第2の再生手段において再生することを含み、
前記第1のデジタル映像信号または前記第2のデジタル映像信号の再生に際し、前記第1のデジタル映像信号または前記第2のデジタル映像信号のいずれであるかを判別し、
当該判別の結果に基づいて、各デジタル映像信号を前記第1の再生手段または前記第2の再生手段に出力し、
前記入力信号は、前記第1のデジタル映像信号であるか前記第2のデジタル映像信号であるかを判別するための判別信号を含み、
前記判別信号は、前記デジタル映像信号の前記プロファイル及びレベル、または映像フォーマットに対応する情報である映像関連情報を含み、
前記第1のデジタル映像信号に対応する第1の映像関連情報と前記第2のデジタル映像信号に対応する第2の映像関連情報とが異なることを特徴とする情報再生方法。An information reproduction method for reproducing the digital video signal based on an input signal including a high-definition digital video signal or a plurality of standard digital video signals,
The input signal is a transport stream that includes information indicating a profile and level defined in MPEG2 or a video format, and includes a packet having an ID number for identifying a data type in a header portion,
Separating the packet from the transport stream of the plurality of types of digital video signals, and playing back the configured first digital video signal in a first playback means;
Out of the plurality of types of digital video signals, the packet is separated from the transport stream, and a second digital video signal different from the constructed first digital video signal is played back by a second playback means. Including
When reproducing the first digital video signal or the second digital video signal, determining whether the first digital video signal or the second digital video signal;
Based on the result of the determination, each digital video signal is output to the first reproduction means or the second reproduction means,
The input signal includes a determination signal for determining whether the input signal is the first digital video signal or the second digital video signal;
The determination signal includes video-related information that is information corresponding to the profile and level of the digital video signal, or a video format,
Information reproducing method characterized by the second image related information corresponding to the first video-related information and the second digital video signal corresponding to said first digital video signal is different.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13182098A JP4553996B2 (en) | 1998-05-14 | 1998-05-14 | Information reproducing apparatus and information reproducing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13182098A JP4553996B2 (en) | 1998-05-14 | 1998-05-14 | Information reproducing apparatus and information reproducing method |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007336766A Division JP2008118704A (en) | 2007-12-27 | 2007-12-27 | Video signal processing apparatus and video signal processing method |
JP2007336765A Division JP2008118703A (en) | 2007-12-27 | 2007-12-27 | Video signal processing apparatus and video signal processing method |
JP2010130108A Division JP4947192B2 (en) | 2010-06-07 | 2010-06-07 | Information reproducing apparatus and information reproducing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11331840A JPH11331840A (en) | 1999-11-30 |
JP4553996B2 true JP4553996B2 (en) | 2010-09-29 |
Family
ID=15066874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13182098A Expired - Lifetime JP4553996B2 (en) | 1998-05-14 | 1998-05-14 | Information reproducing apparatus and information reproducing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4553996B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010193527A (en) * | 2010-06-07 | 2010-09-02 | Mitsubishi Electric Corp | Device and method for displaying video signal |
JP2010246169A (en) * | 2010-08-06 | 2010-10-28 | Mitsubishi Electric Corp | Video signal display device, and video signal display method |
JP2012060686A (en) * | 2011-12-23 | 2012-03-22 | Mitsubishi Electric Corp | Information reproducing device and information reproducing method |
JP2013179685A (en) * | 2013-05-22 | 2013-09-09 | Mitsubishi Electric Corp | Information reproducing device and information reproducing method |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5321895B2 (en) | 2009-05-27 | 2013-10-23 | ソニー株式会社 | Information processing apparatus and method |
JP7037331B2 (en) * | 2017-10-31 | 2022-03-16 | セコム株式会社 | Data distribution system and distribution control device |
-
1998
- 1998-05-14 JP JP13182098A patent/JP4553996B2/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010193527A (en) * | 2010-06-07 | 2010-09-02 | Mitsubishi Electric Corp | Device and method for displaying video signal |
JP2010246169A (en) * | 2010-08-06 | 2010-10-28 | Mitsubishi Electric Corp | Video signal display device, and video signal display method |
JP2012060686A (en) * | 2011-12-23 | 2012-03-22 | Mitsubishi Electric Corp | Information reproducing device and information reproducing method |
JP2013179685A (en) * | 2013-05-22 | 2013-09-09 | Mitsubishi Electric Corp | Information reproducing device and information reproducing method |
Also Published As
Publication number | Publication date |
---|---|
JPH11331840A (en) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6014178A (en) | Receiver having analog and digital video modes and receiving method thereof | |
US7643089B2 (en) | Decoder device and receiver using the same | |
JP3639517B2 (en) | Moving picture decoding apparatus and moving picture decoding method | |
KR100877455B1 (en) | Image recording apparatus, image recording method and storage medium | |
KR20050012709A (en) | Decoding device and decoding method | |
JP4553996B2 (en) | Information reproducing apparatus and information reproducing method | |
JP2000041197A (en) | Television receiver | |
JP2008098710A (en) | Digital broadcast receiver | |
JP4947198B2 (en) | Information reproducing apparatus and information reproducing method | |
JP4947192B2 (en) | Information reproducing apparatus and information reproducing method | |
JP5321676B2 (en) | Information reproducing apparatus and information reproducing method | |
JP2008118704A (en) | Video signal processing apparatus and video signal processing method | |
JP2002125200A (en) | Moving picture format converter | |
JP6023989B2 (en) | Digital broadcast receiving apparatus and receiving method | |
JP5494639B2 (en) | Information reproducing apparatus and information reproducing method | |
JP5664699B2 (en) | Information reproducing apparatus and information reproducing method | |
JP5920442B2 (en) | Digital satellite broadcast receiving apparatus and receiving method | |
JP5861735B2 (en) | Digital broadcast receiving apparatus and receiving method | |
JP2005184788A (en) | Signal processing device | |
US20010014853A1 (en) | Decoding synchronous control apparatus, decoding apparatus, and decoding synchronous control method | |
JP2016116243A (en) | Video display device and video display method | |
JP2008118703A (en) | Video signal processing apparatus and video signal processing method | |
JP2000013712A (en) | Multi-picture display device | |
JP2001044866A (en) | Information reception method and system thereof | |
KR980013375A (en) | A receiver having analog and digital video modes and a receiver having analog and digital video modes and receiving method thereof, |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080122 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080321 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100607 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100714 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |