JP4546051B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4546051B2
JP4546051B2 JP2003275858A JP2003275858A JP4546051B2 JP 4546051 B2 JP4546051 B2 JP 4546051B2 JP 2003275858 A JP2003275858 A JP 2003275858A JP 2003275858 A JP2003275858 A JP 2003275858A JP 4546051 B2 JP4546051 B2 JP 4546051B2
Authority
JP
Japan
Prior art keywords
silicon
layer
film
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003275858A
Other languages
Japanese (ja)
Other versions
JP2004056146A (en
Inventor
薫 井上
義人 池田
勝則 西井
裕 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003275858A priority Critical patent/JP4546051B2/en
Publication of JP2004056146A publication Critical patent/JP2004056146A/en
Application granted granted Critical
Publication of JP4546051B2 publication Critical patent/JP4546051B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、III-Ｖ族窒化物半導体を用いた半導体装置の製造方法に関し、特に、半導体素子同士の間を分離する素子分離絶縁膜を選択酸化法により形成する半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device using a group III-V nitride semiconductor, and more particularly to a method for manufacturing a semiconductor device in which an element isolation insulating film that separates semiconductor elements is formed by a selective oxidation method.

III-Ｖ族窒化物半導体は、絶縁破壊電界強度、熱伝導率及び電子飽和速度が大きいという材料特性を有していることから、高周波用のパワーデバイスを構成する材料として有望である。III-Ｖ族窒化物半導体として、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）等が用いられている。特に、ＡｌＧａＮとＧａＮとのヘテロ接合構造を用いた半導体装置では、ヘテロ接合の界面付近に電子が蓄積されることにより、いわゆる２次元電子ガス層が形成されるため、高い電子移動度を実現することができる。   Group III-V nitride semiconductors are promising as materials constituting high-frequency power devices because they have material characteristics of high breakdown field strength, thermal conductivity, and electron saturation rate. As the group III-V nitride semiconductor, gallium nitride (GaN), aluminum gallium nitride (AlGaN), indium gallium nitride (InGaN), indium aluminum gallium nitride (InAlGaN), or the like is used. In particular, in a semiconductor device using a heterojunction structure of AlGaN and GaN, a so-called two-dimensional electron gas layer is formed by accumulating electrons near the interface of the heterojunction, thereby realizing high electron mobility. be able to.

ここで、ＡｌＧａＮとＧａＮとのヘテロ接合を用いた従来のヘテロ構造電界効果型トランジスタ（Heterojunction Field Effect Transistor：ＨＦＥＴ）は、アンドープのＧａＮ層と、該ＧａＮ層の上に形成され且つドナー不純物が添加されたＡｌＧａＮ層とを有し、該ＡｌＧａＮ層の上にはゲート電極、ソース電極及びドレイン電極が設けられている。従来のＨＦＥＴによると、ＡｌＧａＮとＧａＮとのヘテロ接合を用いることにより、１×１０5 Ｖ／ｃｍ程度の高電界において、砒化アルミニウムガリウム（ＡｌＧａＡｓ）と砒化インジウムガリウム（ＩｎＧａＡｓ）とのへテロ接合を用いたＨＦＥＴと比べて、２倍以上の電子速度を実現できる。また、ＧａＮ層におけるＡｌＧａＮ層との界面付近に形成される２次元電子ガス層は、ＡｌＧａＮ層のドナー不純物と空間的に離れて配置されてるため、高い電子移動度を実現できると共に、ソース抵抗成分を低減することが可能となる。また、このように構成された電界効果型トランジスタでは、ゲート電極と２次元電子ガス層との距離を数十ｎｍ程度に設計できるため、ゲート長を短くしても短チャネル効果を抑制することができるので、ＨＦＥＴの微細化を実現しながらも良好な飽和特性を得ることができる。 Here, a conventional heterojunction field effect transistor (HFET) using a heterojunction of AlGaN and GaN is an undoped GaN layer, formed on the GaN layer, and added with a donor impurity. The gate electrode, the source electrode, and the drain electrode are provided on the AlGaN layer. According to a conventional HFET, heterojunction between AlGaN and GaN can be used to form heterojunction between aluminum gallium arsenide (AlGaAs) and indium gallium arsenide (InGaAs) at a high electric field of about 1 × 10 5 V / cm. Compared with the used HFET, it is possible to realize an electron velocity twice or more. In addition, since the two-dimensional electron gas layer formed near the interface with the AlGaN layer in the GaN layer is spatially separated from the donor impurity of the AlGaN layer, high electron mobility can be realized, and the source resistance component Can be reduced. In the field effect transistor configured as described above, the distance between the gate electrode and the two-dimensional electron gas layer can be designed to be about several tens of nanometers, so that the short channel effect can be suppressed even if the gate length is shortened. Therefore, good saturation characteristics can be obtained while miniaturizing the HFET.

このように構成された従来のＨＥＦＴを製造する場合に、トランジスタ素子同士を分離する素子分離絶縁膜を形成する際には、選択酸化法と呼ばれる方法を用いることができる。選択酸化法は、III-Ｖ族窒化物半導体が積層されてなるデバイス構造体の上に、活性領域を覆うように酸化保護膜を選択的に形成し、酸化性の雰囲気で熱処理を行うことにより、デバイス構造体における酸化保護膜の間に露出した領域を酸化する。これにより、III-Ｖ族窒化物半導体の酸化物から素子分離絶縁膜が形成される。そして、酸化保護膜を除去した後、デバイス構造体の活性領域にゲート電極、ドレイン電極及びソース電極を形成することにより従来のＨＦＥＴが完成する。   In manufacturing the conventional HEFT configured as described above, a method called a selective oxidation method can be used to form an element isolation insulating film that isolates transistor elements. In the selective oxidation method, an oxidation protective film is selectively formed so as to cover an active region on a device structure formed by stacking group III-V nitride semiconductors, and heat treatment is performed in an oxidizing atmosphere. The region exposed between the oxidation protective films in the device structure is oxidized. Thereby, an element isolation insulating film is formed from the oxide of the III-V nitride semiconductor. Then, after removing the oxidation protection film, a conventional HFET is completed by forming a gate electrode, a drain electrode and a source electrode in the active region of the device structure.

従来のＨＦＥＴの製造方法において、酸化保護膜を構成する材料としてシリコンを用いる方法が知られている（例えば、非特許文献１参照）。   In a conventional method for manufacturing an HFET, a method using silicon as a material constituting an oxidation protective film is known (for example, see Non-Patent Document 1).

また、従来のＨＦＥＴの製造方法において、酸化保護膜を構成する材料にシリコンを用いて、温度が９００℃以上の酸化性雰囲気中で熱酸化を行うことにより、酸化保護膜からＧａＮ層へとシリコンを拡散させる方法が知られている（例えば、非特許文献２参照）。この方法を用いることにより、ＧａＮ層の不純物濃度を増大させてソース電極及びドレイン電極のコンタクト抵抗を低減することができる。
正戸（Ｈ．Ｍａｓａｔｏ）他、アイイーディーエム・テクニカル・ダイジェスト（ＩＥＤＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ）、２０００年、第３７７ページ〜第３８０ページ シー・エフ・リン（Ｃ．Ｆ．Ｌｉｎ）他、アプライド・フィジックス・レターズ（Ａｐｐｌｉｅｄ Ｐｈｉｓｉｃｓ Ｌｅｔｔｅｒｓ）、２０００年、第７６巻、第１８７８ページ〜第１８８０ページ Further, in a conventional HFET manufacturing method, silicon is used as a material constituting the oxidation protection film, and silicon is transferred from the oxidation protection film to the GaN layer by performing thermal oxidation in an oxidizing atmosphere having a temperature of 900 ° C. or higher. There is known a method of diffusing (see, for example, Non-Patent Document 2). By using this method, the contact resistance of the source electrode and the drain electrode can be reduced by increasing the impurity concentration of the GaN layer.
H. Masato et al., IEDM Technical Digest, 2000, pp. 377-380 CF Lin et al., Applied Physics Letters, 2000, Vol. 76, pp. 1878- 1880

しかしながら、前記従来のＨＦＥＴの製造方法において、温度が約９００℃の酸素雰囲気中にて選択酸化を行うと、素子分離に十分な厚さを有するように素子分離絶縁膜を形成するためには、４時間以上にわたって酸化処理を行う必要があり、半導体積層構造体の構成によっては１２時間以上の酸化処理が必要となる場合もある。つまり、素子分離膜形成工程においてシリコンを拡散することによりコンタクト抵抗を低減しようとすると、素子分離絶縁膜形成工程の作業効率が低下し、ＨＦＥＴの製造コストが増大してしまう。   However, in the conventional HFET manufacturing method, when selective oxidation is performed in an oxygen atmosphere having a temperature of about 900 ° C., in order to form an element isolation insulating film so as to have a sufficient thickness for element isolation, The oxidation treatment needs to be performed for 4 hours or more, and depending on the configuration of the semiconductor multilayer structure, the oxidation treatment for 12 hours or more may be required. That is, if it is attempted to reduce the contact resistance by diffusing silicon in the element isolation film forming process, the work efficiency of the element isolation insulating film forming process is lowered and the manufacturing cost of the HFET is increased.

また、酸化処理の時間を短縮する目的で酸素雰囲気の温度を上昇させると、酸化保護膜からのシリコンの拡散量が大きくなるため、デバイス構造体の表面から内部にまでシリコンが拡散してｎ型の半導体層に変換されてしまう。従って、III-Ｖ族窒化物半導体からなるデバイス構造体の電気的特性が損なわれて、ゲート電流のリークが増大することや２次元電子ガス層の電子移動度が低下する等といった問題が生じることとなる。   Further, when the temperature of the oxygen atmosphere is increased for the purpose of shortening the oxidation treatment time, the amount of silicon diffused from the oxidation protection film increases, so that silicon diffuses from the surface of the device structure to the inside, and the n-type It is converted into a semiconductor layer. Therefore, the electrical characteristics of the device structure made of a group III-V nitride semiconductor are impaired, causing problems such as increased gate current leakage and decreased electron mobility of the two-dimensional electron gas layer. It becomes.

本発明は、前記従来の問題を解決し、III-Ｖ族窒化物半導体からなる半導体装置において、且つ短時間に素子分離絶縁膜を形成することと、素子分離絶縁膜の形成工程において電気特性を損なうことなくシリコンを拡散することとを両立できるようにすることを目的とする。   The present invention solves the above-mentioned conventional problems, and in a semiconductor device made of a group III-V nitride semiconductor, the element isolation insulating film is formed in a short time, and the electrical characteristics are improved in the process of forming the element isolation insulating film. It aims at making it possible to make it compatible with diffusing silicon without impairing.

前記の目的を達成するため、本発明に係る半導体装置の製造方法は、窒化アルミニウムガリウムからなる第１の半導体層の上に、熱処理によってシリコンを拡散する保護膜を形成し、該保護膜をマスクとして第１の半導体層に対する熱処理を行うものとする。   In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention forms a protective film for diffusing silicon by heat treatment on a first semiconductor layer made of aluminum gallium nitride, and masks the protective film. Assuming that heat treatment is performed on the first semiconductor layer.

具体的に、本発明に係る半導体装置の製造方法は、窒化アルミニウムガリウムからなる第１の半導体層の上に、シリコンを含み且つ開口部を有する保護膜を形成する工程と、第１の半導体層に対して、温度が９５０℃以上且つ１０５０℃以下の範囲に調整された酸化性雰囲気中において熱処理を行う工程とを備えている。   Specifically, in the method for manufacturing a semiconductor device according to the present invention, a step of forming a protective film containing silicon and having an opening on a first semiconductor layer made of aluminum gallium nitride, and the first semiconductor layer On the other hand, a step of performing a heat treatment in an oxidizing atmosphere whose temperature is adjusted to a range of 950 ° C. or higher and 1050 ° C. or lower is provided.

本発明に係る半導体装置の製造方法によると、保護膜から第１の半導体層よりも下側へのシリコンの拡散を防止できるため、熱処理によって素子分離絶縁膜を形成する場合に、半導体装置の電気的特性を損なうことなく且つ短時間に形成できる。さらに、熱処理の温度を９５０℃以上且つ１０５０℃以下とすることにより、第１の半導体層の表面に確実にシリコンを拡散できるので、半導体装置のコンタクト抵抗を低減することができる。   According to the method for manufacturing a semiconductor device of the present invention, silicon diffusion from the protective film to the lower side of the first semiconductor layer can be prevented. Therefore, when the element isolation insulating film is formed by heat treatment, It can be formed in a short time without impairing the physical characteristics. Furthermore, by setting the temperature of the heat treatment to 950 ° C. or more and 1050 ° C. or less, silicon can be reliably diffused to the surface of the first semiconductor layer, so that the contact resistance of the semiconductor device can be reduced.

本発明の半導体装置の製造方法において、熱処理を行う工程は、第１の半導体層における保護膜の開口部の下側部分を酸化する工程と、保護膜から下側にシリコンを拡散する工程とを含むことが好ましい。   In the method for manufacturing a semiconductor device of the present invention, the step of performing the heat treatment includes a step of oxidizing a lower portion of the opening of the protective film in the first semiconductor layer and a step of diffusing silicon downward from the protective film. It is preferable to include.

本発明の半導体装置の製造方法において、保護膜を形成する工程よりも前に、第１の半導体層の上に、窒化ガリウムを主成分とする第２の半導体層を形成する工程を含むことが好ましい。   The method for manufacturing a semiconductor device of the present invention may include a step of forming a second semiconductor layer containing gallium nitride as a main component on the first semiconductor layer before the step of forming the protective film. preferable.

このようにすると、熱処理によって保護膜から拡散されたシリコンは、第２の半導体層を通って第１の半導体層で停止する。従って、第２の半導体層をキャップ層として用いることにより、半導体装置の電気的特性を改善することが可能となる。   In this case, the silicon diffused from the protective film by the heat treatment stops at the first semiconductor layer through the second semiconductor layer. Therefore, the electrical characteristics of the semiconductor device can be improved by using the second semiconductor layer as the cap layer.

本発明の半導体装置の製造方法において、保護膜を形成する工程は、第１の半導体層の上にシリコンを含むシリコン供給層を形成する工程と、シリコン供給層の上に酸化保護層を形成する工程とを含むことが好ましい。   In the method for manufacturing a semiconductor device of the present invention, the step of forming the protective film includes a step of forming a silicon supply layer containing silicon on the first semiconductor layer, and an oxide protective layer on the silicon supply layer. It is preferable to include a process.

このようにすると、熱処理を行うことにより、シリコン供給層から第１の半導体層へとシリコンを選択的に拡散できると共に、酸化保護層をマスクとして素子分離用絶縁膜を選択的に形成できる。   In this case, by performing heat treatment, silicon can be selectively diffused from the silicon supply layer to the first semiconductor layer, and an element isolation insulating film can be selectively formed using the oxidation protection layer as a mask.

本発明の半導体装置の製造方法は、シリコン供給層を形成する工程において、第１の半導体層の活性領域におけるゲート形成領域を除く部分の上にシリコン供給層を形成し、酸化保護層を形成する工程において、第１の半導体層の活性領域の上にシリコン供給層の上を含むように酸化保護層を形成することが好ましい。   According to the method of manufacturing a semiconductor device of the present invention, in the step of forming the silicon supply layer, the silicon supply layer is formed on a portion of the active region of the first semiconductor layer excluding the gate formation region, and the oxidation protection layer is formed. In the step, it is preferable to form an oxidation protection layer on the active region of the first semiconductor layer so as to include the silicon supply layer.

このようにすると、活性領域において、ゲート形成領域を除く部分に選択的にシリコンを拡散できるので、ゲート電極のショットキー障壁を大きくすることができる。   In this case, silicon can be selectively diffused in the active region except for the gate formation region, so that the Schottky barrier of the gate electrode can be increased.

本発明の半導体装置の製造方法において、酸化保護層は酸化シリコン又は窒化シリコンからなることが好ましい。   In the method for manufacturing a semiconductor device of the present invention, the oxidation protection layer is preferably made of silicon oxide or silicon nitride.

本発明の半導体装置の製造方法において、酸化保護層は、シリコン酸化膜と、シリコン膜又はシリコン窒化膜とが順次積層された積層膜であることが好ましい。   In the method for manufacturing a semiconductor device of the present invention, the oxidation protection layer is preferably a laminated film in which a silicon oxide film and a silicon film or a silicon nitride film are sequentially laminated.

本発明の半導体装置の製造方法によると、第１の半導体層はシリコンに対する拡散防止膜として機能するため、酸化保護膜から拡散されるシリコンが第１の半導体層よりも下方へと拡散することがないので、温度が９００℃以上の酸化性雰囲気で熱処理を行って素子分離絶縁膜の形成工程にかかる時間を短縮しても、半導体装置の電気的特性が損なわれることがない。従って、素子分離絶縁膜を短時間に形成して製造プロセスの低コスト化できると共に、オーミック電極を低抵抗に形成して半導体装置の電気的特性を向上することができる。   According to the method for manufacturing a semiconductor device of the present invention, since the first semiconductor layer functions as a diffusion prevention film for silicon, silicon diffused from the oxidation protection film may diffuse downward from the first semiconductor layer. Therefore, even if heat treatment is performed in an oxidizing atmosphere at a temperature of 900 ° C. or higher to shorten the time required for the element isolation insulating film formation process, the electrical characteristics of the semiconductor device are not impaired. Therefore, the element isolation insulating film can be formed in a short time to reduce the cost of the manufacturing process, and the ohmic electrode can be formed with a low resistance to improve the electrical characteristics of the semiconductor device.

本発明に係る半導体装置の製造方法に用いる選択酸化法について図面を参照しながら説明する。   A selective oxidation method used in a method for manufacturing a semiconductor device according to the present invention will be described with reference to the drawings.

図１（ａ）及び図１（ｂ）は、本発明に係る半導体装置の製造方法に用いる選択酸化法の一例を示す工程順の断面構成図である。   FIG. 1A and FIG. 1B are cross-sectional configuration diagrams in order of steps showing an example of a selective oxidation method used in a method for manufacturing a semiconductor device according to the present invention.

まず、図１（ａ）に示すように、有機金属気相成長法（ＭＯＶＰＥ法）又は分子線エピタキシ法（ＭＢＥ法）を用いて、膜厚が約３μｍのＧａＮ層１１と、膜厚が約２８ｎｍのＡｌＧａＮ層１２とを基板（図示せず）上に成長させ、III-Ｖ族窒化物半導体からなる半導体積層構造体を形成する。続いて、ＡｌＧａＮ層１２の上に、シリコンからなる酸化保護膜１３を選択的に形成する。ここで、ＡｌＧａＮ層１２のＡｌＮ組成は約０．２５である。   First, as shown in FIG. 1A, a GaN layer 11 having a film thickness of about 3 μm and a film thickness of about 3 μm are formed using metal organic vapor phase epitaxy (MOVPE) or molecular beam epitaxy (MBE). A 28 nm AlGaN layer 12 is grown on a substrate (not shown) to form a semiconductor stacked structure made of a group III-V nitride semiconductor. Subsequently, an oxidation protection film 13 made of silicon is selectively formed on the AlGaN layer 12. Here, the AlN composition of the AlGaN layer 12 is about 0.25.

次に、図１（ｂ）に示すように、酸化保護膜１３が形成された半導体積層構造体を酸素ガス等の酸化性雰囲気に投入し、該酸化性雰囲気の温度を約１０００℃に調節して約２時間にわたって熱処理を行う。これにより、酸化保護膜１３は酸化性雰囲気により表面側から酸化されてシリコン酸化膜１３Ａとなる。また、ＡｌＧａＮ層１２における酸化保護膜１３によって覆われていない領域においても、酸化性雰囲気により表面側から酸化を受けるため、III-Ｖ族窒化物半導体の酸化物からなる絶縁膜１４が形成される。また、ＡｌＧａＮ層１２における酸化保護膜１３によって覆われた領域は、酸化保護膜１３からシリコンが拡散されてシリコン含有ＡｌＧａＮ層１２Ａとなる。   Next, as shown in FIG. 1B, the semiconductor laminated structure on which the oxidation protective film 13 is formed is put into an oxidizing atmosphere such as oxygen gas, and the temperature of the oxidizing atmosphere is adjusted to about 1000 ° C. For about 2 hours. As a result, the oxidation protection film 13 is oxidized from the surface side in an oxidizing atmosphere to form a silicon oxide film 13A. Even in a region of the AlGaN layer 12 that is not covered with the oxidation protective film 13, the insulating film 14 made of an oxide of a III-V nitride semiconductor is formed because it is oxidized from the surface side by an oxidizing atmosphere. . Further, in the region covered with the oxidation protective film 13 in the AlGaN layer 12, silicon is diffused from the oxidation protective film 13 to become a silicon-containing AlGaN layer 12A.

ここで、熱処理の温度を約１０００℃とすることにより、熱処理の期間を２時間程度としても、絶縁膜１４の深さ方向の寸法を素子分離絶縁膜として用いるために十分な値を確保できる。   Here, by setting the temperature of the heat treatment to about 1000 ° C., a sufficient value can be secured for using the dimension in the depth direction of the insulating film 14 as the element isolation insulating film even if the heat treatment period is about 2 hours.

また、以上に説明した選択酸化法に伴うヘテロ接合の電気的特性の変化を評価するため、熱処理後にシリコン含有ＡｌＧａＮ層１２Ａよりも下側にシリコンが拡散しているか否かをＧａＮ層１１とシリコン含有ＡｌＧａＮ層１２Ａとからなるヘテロ接合構造のシート抵抗を測定した。シート抵抗を測定するために、図１（ｂ）に示す工程の後、弗酸と硝酸との混合液を用いてシリコン酸化膜１３Ａを除去し、シリコン含有ＡｌＧａＮ層１２Ａの上に２つのオーミック電極を互いに間隔をおいて形成する。そして、オーミック電極間のシート抵抗をＴＬＭ法により測定することができる。その結果、熱処理後のシート抵抗の値は約４００Ω／□であり、熱処理前の値からほとんど変化していないことが確認された。   Further, in order to evaluate the change in the electrical characteristics of the heterojunction due to the selective oxidation method described above, it is determined whether or not silicon is diffused below the silicon-containing AlGaN layer 12A after the heat treatment. The sheet resistance of the heterojunction structure composed of the containing AlGaN layer 12A was measured. In order to measure the sheet resistance, after the step shown in FIG. 1B, the silicon oxide film 13A is removed using a mixed solution of hydrofluoric acid and nitric acid, and two ohmic electrodes are formed on the silicon-containing AlGaN layer 12A. Are formed at intervals. And the sheet resistance between ohmic electrodes can be measured by TLM method. As a result, the value of the sheet resistance after the heat treatment was about 400Ω / □, and it was confirmed that there was almost no change from the value before the heat treatment.

ここで、熱処理によって酸化保護膜１３のシリコンがシリコン含有ＡｌＧａＮ層１２Ａを通ってＧａＮ層１１にまで到達しているのであれば、ＧａＮ層１１とシリコン含有ＡｌＧａＮ層１２Ａとのヘテロ接合の界面付近に形成される２次元電子ガス層は、拡散されたシリコンによりイオン化不純物散乱が生じるので、シート抵抗は著しく増大するはずである。従って、前述の熱処理によって、酸化保護膜１３のシリコンはＡｌＧａＮ層１２よりも下側にはほとんど拡散していないといってよい。   Here, if the silicon of the oxidation protective film 13 reaches the GaN layer 11 through the silicon-containing AlGaN layer 12A by heat treatment, it is near the heterojunction interface between the GaN layer 11 and the silicon-containing AlGaN layer 12A. In the formed two-dimensional electron gas layer, ionized impurity scattering is caused by the diffused silicon, so that the sheet resistance should be significantly increased. Therefore, it can be said that the silicon of the oxidation protection film 13 is hardly diffused below the AlGaN layer 12 by the heat treatment described above.

さらに、熱処理の時間を約６時間程度にまで延長しても、シート抵抗の値は、実験誤差の範囲を超える程には変化しないことが確認された。特に、ＡｌＧａＮ層１２の膜厚が約２８ｎｍと薄いことを考慮すると、酸化保護膜１３のシリコンは、ＡｌＧａＮ層１２におけるＧａＮ層１１との界面付近には拡散はほとんど生じないと考えられる。   Furthermore, it was confirmed that even when the heat treatment time was extended to about 6 hours, the sheet resistance value did not change so as to exceed the range of experimental error. In particular, considering that the thickness of the AlGaN layer 12 is as thin as about 28 nm, it is considered that the silicon of the oxidation protective film 13 hardly diffuses near the interface of the AlGaN layer 12 with the GaN layer 11.

一方、熱処理の後、ＡｌＧａＮ層１２のオーミック電極のコンタクト抵抗を測定した結果、熱処理を行う前のコンタクト抵抗と比べて、コンタクト抵抗の値が５分の１程度にまで低減されていることが確認された。従って、約１０００℃の熱処理により、酸化保護膜１３のシリコンがＡｌＧａＮ層１２の表面付近に拡散され、ＧａＮ層１１との界面付近にまでは拡散されていないことがわかる。   On the other hand, as a result of measuring the contact resistance of the ohmic electrode of the AlGaN layer 12 after the heat treatment, it was confirmed that the value of the contact resistance was reduced to about 1/5 compared to the contact resistance before the heat treatment. It was done. Therefore, it can be seen that the silicon of the oxidation protection film 13 is diffused near the surface of the AlGaN layer 12 and not near the interface with the GaN layer 11 by the heat treatment at about 1000 ° C.

なお、熱処理の温度は約１０００℃に限られず、９５０℃以上で且つ１０５０℃以下の範囲であればよい。熱処理の温度が９５０℃よりも小さいと、シリコンの拡散量が低減するため、コンタクト抵抗を低減する効果を十分に得られない。また、１０５０℃よりも大きいと、酸化保護膜１３が溶融して、半導体積層構造体の表面構造や絶縁膜１４の形状が劣化してしまう。   The temperature of the heat treatment is not limited to about 1000 ° C., and may be in the range of 950 ° C. or higher and 1050 ° C. or lower. When the temperature of the heat treatment is lower than 950 ° C., the amount of silicon diffusion is reduced, so that the effect of reducing the contact resistance cannot be sufficiently obtained. On the other hand, when the temperature is higher than 1050 ° C., the oxidation protective film 13 is melted, and the surface structure of the semiconductor laminated structure and the shape of the insulating film 14 are deteriorated.

図２（ａ）及び図２（ｂ）は、本発明に係る半導体装置の製造方法に用いる選択酸化法の他の例を示す工程順の断面構成図である。   FIG. 2A and FIG. 2B are cross-sectional configuration diagrams in the order of steps showing another example of the selective oxidation method used in the method for manufacturing a semiconductor device according to the present invention.

図２（ａ）及び図２（ｂ）に示す選択酸化法では、ＡｌＧａＮ層１２の上に、ＧａＮからなるキャップ層２１が設けられている点が図１（ａ）及び図１（ｂ）の選択酸化法と異なっている。   In the selective oxidation method shown in FIGS. 2A and 2B, the cap layer 21 made of GaN is provided on the AlGaN layer 12 as shown in FIGS. 1A and 1B. It differs from the selective oxidation method.

まず、図２（ａ）に示すように、ＭＯＶＰＥ法又はＭＢＥ法を用いて、ＧａＮ層１１、ＡｌＧａＮ層１２及びＧａＮからなるキャップ層２１を基板（図示せず）上に成長させ、III-Ｖ族窒化物半導体からなる半導体積層構造体を形成する。続いて、キャップ層２１の上に、シリコンからなる酸化保護膜１３を選択的に形成する。   First, as shown in FIG. 2A, a GaN layer 11, an AlGaN layer 12, and a cap layer 21 made of GaN are grown on a substrate (not shown) by using the MOVPE method or the MBE method. A semiconductor multilayer structure made of a group nitride semiconductor is formed. Subsequently, an oxidation protection film 13 made of silicon is selectively formed on the cap layer 21.

次に、図２（ｂ）に示すように、酸化保護膜１３が形成された半導体積層構造体を酸素ガス等の酸化性雰囲気に投入し、該酸化性雰囲気の温度を約１０００℃に調節して約２時間にわたって熱処理を行う。これにより、酸化保護膜１３は酸化性雰囲気により表面側から酸化されてシリコン酸化膜１３Ａとなる。また、キャップ層２１における酸化保護膜１３によって覆われていない領域においても、酸化性雰囲気により表面側から酸化を受けるため、III-Ｖ族窒化物半導体の酸化物からなる絶縁膜１４が形成される。また、ＡｌＧａＮ層１２及びキャップ層２１における酸化保護膜１３によって覆われた領域は、酸化保護膜１３からシリコンが拡散されてシリコン含有ＡｌＧａＮ層１２Ａ及びシリコン含有キャップ層２１Ａとなる。   Next, as shown in FIG. 2B, the semiconductor multilayer structure having the oxidation protective film 13 formed thereon is put into an oxidizing atmosphere such as oxygen gas, and the temperature of the oxidizing atmosphere is adjusted to about 1000 ° C. For about 2 hours. As a result, the oxidation protection film 13 is oxidized from the surface side in an oxidizing atmosphere to form a silicon oxide film 13A. Even in a region of the cap layer 21 that is not covered with the oxidation protective film 13, the insulating film 14 made of an oxide of a III-V nitride semiconductor is formed because it is oxidized from the surface side by the oxidizing atmosphere. . In addition, in the regions covered with the oxidation protective film 13 in the AlGaN layer 12 and the cap layer 21, silicon is diffused from the oxidation protective film 13 to become the silicon-containing AlGaN layer 12A and the silicon-containing cap layer 21A.

本発明に用いる熱酸化法によると、ＡｌＧａＮ層１２の上にＧａＮからなるキャップ層２１が設けられていても、熱処理によってキャップ層２１の深さ方向の全体にわたってシリコンが拡散されるが、ＡｌＧａＮ層１２の上部においてシリコンの拡散が停止するため、ＡｌＧａＮ層１２よりも下側における電気的特性には影響を与えない。   According to the thermal oxidation method used in the present invention, even if the cap layer 21 made of GaN is provided on the AlGaN layer 12, silicon is diffused throughout the depth direction of the cap layer 21 by the heat treatment. Since the diffusion of silicon stops at the upper part of 12, the electrical characteristics below the AlGaN layer 12 are not affected.

なお、キャップ層２１を構成する材料は、ＧａＮに限られず、ＧａＮを主成分とする他のIII-Ｖ族窒化物半導体であっても、ＡｌＧａＮ層１２によってシリコンの拡散を防止できる。   The material constituting the cap layer 21 is not limited to GaN, and the AlGaN layer 12 can prevent silicon diffusion even if it is another group III-V nitride semiconductor mainly composed of GaN.

以上に説明したように、本発明の熱処理では、III-Ｖ族窒化物半導体からなる半導体積層構造体において、上部にＡｌＧａＮ層１２を設け、温度が９５０℃以上で且つ１０５０℃以下の範囲に調節された酸化性雰囲気において熱処理を行うことにより、素子分離用の絶縁膜１４を短時間に形成することができるのに加えて、ＡｌＧａＮ層１２の表面付近に酸化保護膜１３からシリコンを拡散して所望の電気的特性を実現できる。   As described above, in the heat treatment of the present invention, the AlGaN layer 12 is provided on the upper part of the semiconductor multilayer structure made of a group III-V nitride semiconductor, and the temperature is adjusted to a range of 950 ° C. or higher and 1050 ° C. or lower. By performing heat treatment in the oxidized atmosphere, the insulating film 14 for element isolation can be formed in a short time, and silicon is diffused from the oxidation protective film 13 near the surface of the AlGaN layer 12. Desired electrical characteristics can be realized.

（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。 (First embodiment)
A method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described below with reference to the drawings.

図３（ａ）〜図３（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。   FIG. 3A to FIG. 3C show cross-sectional structures in the order of steps of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

まず、図３（ａ）に示すように、サファイア又は炭化珪素（ＳｉＣ）からなる基板３１の上に、ＭＯＶＰＥ法又はＭＢＥ法を用いて、ＡｌＮ層３２、膜厚が約３μｍでアンドープのＧａＮ層３３、膜厚が約５ｎｍの第１のアンドープＡｌＧａＮ層３４、膜厚が約２０ｎｍのｎ型ＡｌＧａＮ層３５及び膜厚が約３ｎｍの第２のアンドープＡｌＧａＮ層３６を順次エピタキシャル成長させて、III-Ｖ族窒化物半導体からなる半導体積層構造体を形成する。続いて、形成した半導体積層構造体の上に、活性領域を覆い且つ素子分離領域を開口するように、厚さ２００ｎｍのシリコンからなる酸化保護膜３８を選択的に形成する。ここで、ｎ型ＡｌＧａＮ層３５には、ｎ型不純物として濃度が約４×１０18ｃｍ-3のシリコンが添加されている。また、第１のアンドープＡｌＧａＮ層３４、ｎ型ＡｌＧａＮ層３５及び第２のアンドープＡｌＧａＮ層３６（以下、ＡｌＧａＮからなるこれら３つの半導体層をＡｌＧａＮ層３７と称する）のＡｌＮ組成は約０．２５である。 First, as shown in FIG. 3A, an AlN layer 32, an undoped GaN layer having a thickness of about 3 μm, is formed on a substrate 31 made of sapphire or silicon carbide (SiC) by using the MOVPE method or the MBE method. 33. A first undoped AlGaN layer 34 having a thickness of about 5 nm, an n-type AlGaN layer 35 having a thickness of about 20 nm, and a second undoped AlGaN layer 36 having a thickness of about 3 nm are sequentially epitaxially grown to form III-V A semiconductor multilayer structure made of a group nitride semiconductor is formed. Subsequently, an oxide protective film 38 made of silicon having a thickness of 200 nm is selectively formed on the formed semiconductor multilayer structure so as to cover the active region and open the element isolation region. Here, silicon having a concentration of about 4 × 10 18 cm −3 is added to the n-type AlGaN layer 35 as an n-type impurity. The AlN composition of the first undoped AlGaN layer 34, the n-type AlGaN layer 35, and the second undoped AlGaN layer 36 (hereinafter, these three semiconductor layers made of AlGaN are referred to as AlGaN layers 37) is about 0.25. is there.

なお、基板３１を構成する材料はサファイア又は炭化珪素に限定する必要はなく、他の材料からなる基板を用いてもよい。   In addition, the material which comprises the board | substrate 31 does not need to be limited to sapphire or silicon carbide, You may use the board | substrate which consists of another material.

次に、図３（ｂ）に示すように、酸化保護膜３８が形成された半導体積層構造体を温度が約１０００℃の酸化性雰囲気に投入し、１時間〜２時間程度にわたって熱処理を施す。これにより、酸化保護膜３８は、表面が酸化されてシリコン酸化膜３８Ａとなる。このとき、半導体積層構造体における酸化保護膜３８によって覆われていない領域が表面側から酸化されて、III-Ｖ族窒化物半導体の酸化物からなる素子分離絶縁膜３９が形成される。また、酸化保護膜３８に覆われた領域では、ＡｌＧａＮ層３７の表面に酸化保護膜３８からシリコンが拡散する。これにより、第１のアンドープＡｌＧａＮ層３６は、表面付近にシリコンが拡散されたシリコン含有ＡｌＧａＮ層３６Ａとなる。   Next, as shown in FIG. 3B, the semiconductor laminated structure on which the oxidation protective film 38 is formed is put into an oxidizing atmosphere having a temperature of about 1000 ° C. and subjected to heat treatment for about 1 to 2 hours. As a result, the surface of the oxidation protection film 38 is oxidized to be a silicon oxide film 38A. At this time, a region not covered by the oxidation protective film 38 in the semiconductor multilayer structure is oxidized from the surface side, and an element isolation insulating film 39 made of an oxide of a group III-V nitride semiconductor is formed. In the region covered with the oxidation protection film 38, silicon diffuses from the oxidation protection film 38 to the surface of the AlGaN layer 37. As a result, the first undoped AlGaN layer 36 becomes a silicon-containing AlGaN layer 36A in which silicon is diffused in the vicinity of the surface.

ここで、温度が約１０００℃の熱処理を行うことにより、従来の９００℃の熱処理と比較すると４分の１から５分の１程度の時間で素子分離用に十分な厚さを有する素子分離絶縁膜３９を形成することができる。   Here, by performing a heat treatment at a temperature of about 1000 ° C., element isolation insulation having a sufficient thickness for element isolation in a time of about one quarter to one fifth compared with the conventional heat treatment at 900 ° C. A film 39 can be formed.

次に、図３（ｃ）に示すように、熱処理により形成されたシリコン酸化膜３８Ａをフッ酸と硝酸との混合液を用いて除去した後、ニッケル（Ｎｉ）又はパラジウム（Ｐｄ）からなるゲート電極４０と、それぞれが、チタン（Ｔｉ）及びアルミニウム（Ａｌ）が順次積層された積層膜からなるソース電極４１及びドレイン電極４２とを形成する。ソース電極４１及びドレイン電極４２を形成する工程では、温度が５００℃以上で且つ９００℃以下の範囲に設定された水素雰囲気において熱処理を行い、オーミック電極として形成する。   Next, as shown in FIG. 3C, the silicon oxide film 38A formed by the heat treatment is removed using a mixed solution of hydrofluoric acid and nitric acid, and then a gate made of nickel (Ni) or palladium (Pd). An electrode 40 and a source electrode 41 and a drain electrode 42 each formed of a laminated film in which titanium (Ti) and aluminum (Al) are sequentially laminated are formed. In the step of forming the source electrode 41 and the drain electrode 42, heat treatment is performed in a hydrogen atmosphere set in a temperature range of 500 ° C. or higher and 900 ° C. or lower to form an ohmic electrode.

なお、ソース電極４１及びドレイン電極４２を構成する材料はチタン及びアルミニウムからなる積層膜に限られず、半導体積層構造体の表面とオーミックに接触する金属材料であればよい。また、ゲート電極を構成する材料はニッケル又はパラジウムに限られず、半導体積層構造体の表面との間に十分なショットキー障壁が形成される材料であればよい。   Note that the material constituting the source electrode 41 and the drain electrode 42 is not limited to a laminated film made of titanium and aluminum, and may be any metal material that is in ohmic contact with the surface of the semiconductor laminated structure. Further, the material constituting the gate electrode is not limited to nickel or palladium, and may be any material as long as a sufficient Schottky barrier is formed between the surface of the semiconductor stacked structure.

以上のように形成された半導体装置は、ゲート長１μｍのＨＦＥＴとして形成した場合に、最大ドレイン電流が５００ｍＡ／ｍｍ〜９００ｍＡ／ｍｍ程度で、最大相互コンダクタンスの値が約２００ｍＳ／ｍｍとなり、良好な電気的特性を得られる。また、熱処理の温度を約１０００℃に調節した場合に、コンタクト抵抗の値は約５×１０-6Ωｃｍ2 であり、従来の９００℃での熱処理に比べて約５分の１程度となる。 When the semiconductor device formed as described above is formed as an HFET having a gate length of 1 μm, the maximum drain current is about 500 mA / mm to 900 mA / mm, and the maximum transconductance is about 200 mS / mm. Electrical characteristics can be obtained. Further, when the temperature of the heat treatment is adjusted to about 1000 ° C., the value of the contact resistance is about 5 × 10 −6 Ωcm 2 , which is about one fifth of that of the conventional heat treatment at 900 ° C.

また、ＧａＮ層３３とＡｌＧａＮ層３７とのヘテロ接合構造において、シート抵抗の値は約４００Ω／□であり、従来の９００℃での熱処理と同様の値となり、高温の熱処理による酸化保護膜３８からのシリコンの拡散は、ヘテロ構造の電気的特性にほとんど影響を与えない。   In the heterojunction structure of the GaN layer 33 and the AlGaN layer 37, the sheet resistance is about 400Ω / □, which is the same value as the conventional heat treatment at 900 ° C. The diffusion of silicon has little effect on the electrical properties of the heterostructure.

また、熱酸化の温度を９５０℃とした場合に、コンタクト抵抗の値は、従来の９００℃での熱処理と比べて、約２分の１程度にまで低減されていた。また、酸化保護膜３８を形成して熱酸化を行わない場合の半導体装置において、コンタクト抵抗は従来の９００℃の熱処理を行う場合とほぼ同一であった。   Further, when the thermal oxidation temperature was 950 ° C., the value of the contact resistance was reduced to about one half compared to the conventional heat treatment at 900 ° C. Further, in the semiconductor device in which the oxidation protection film 38 is formed and thermal oxidation is not performed, the contact resistance is almost the same as in the case where the conventional heat treatment at 900 ° C. is performed.

一方、ゲート電極４０のショットキー障壁の高さについては熱処理の温度の上昇と共に低下する傾向が見られ、温度が９００℃の場合にはショットキー障壁の高さが１ｅＶ、９５０℃の場合に０．９５ｅＶ、１０００℃の場合に０．８ｅＶという結果が得られた。これは酸化保護膜３８からのシリコンの拡散が顕著でないもののＡｌＧａＮ層３８の表面付近にはシリコンが導入されたことによるものと考えられる。   On the other hand, the height of the Schottky barrier of the gate electrode 40 tends to decrease as the temperature of the heat treatment increases. When the temperature is 900 ° C., the height of the Schottky barrier is 1 eV, and 0 when the temperature is 950 ° C. In the case of .95 eV and 1000 ° C., a result of 0.8 eV was obtained. This is considered to be because silicon was introduced near the surface of the AlGaN layer 38 although the diffusion of silicon from the oxidation protection film 38 was not remarkable.

なお本実施の形態における、III-Ｖ族窒化物半導体からなる半導体積層構造体としてＧａＮ層３３とＡｌＧａＮ層３７とのヘテロ接合構造を形成しているが、ＡｌＧａＮからなる半導体層とＩｎＧａＮからなる半導体層とのヘテロ接合構造であってもよい。特にＧａＮ層上に、Ｉｎ組成が約５％程度で相対的に薄膜のＩｎＧａＮ層を形成しても、結晶性も良好でデバイス作製に問題無く使用できる。   In this embodiment, a heterojunction structure of the GaN layer 33 and the AlGaN layer 37 is formed as the semiconductor laminated structure made of a group III-V nitride semiconductor, but the semiconductor layer made of AlGaN and the semiconductor made of InGaN. It may be a heterojunction structure with a layer. In particular, even if a relatively thin InGaN layer having an In composition of about 5% is formed on the GaN layer, the crystallinity is good and the device can be used without any problem.

また、第１の実施形態において、半導体積層構造体の最上層はＡｌＧａＮ層３７に限られない。図２（ａ）及び図２（ｂ）を用いて説明した場合と同様に、ＡｌＧａＮ層３７の上にＧａＮからなるキャップ層が設けられていてもよい。このようにすると、キャップ層を用いてソース抵抗を低減するなどの効果を得られる。この場合においても、ＡｌＧａＮ層３７の表面付近で酸化保護膜３８からのシリコンの拡散を抑制できるため、半導体装置の電気的特性を劣化させる程度にまでシリコンの拡散が進むことを防止できる。   In the first embodiment, the uppermost layer of the semiconductor multilayer structure is not limited to the AlGaN layer 37. Similar to the case described with reference to FIGS. 2A and 2B, a cap layer made of GaN may be provided on the AlGaN layer 37. By doing this, it is possible to obtain effects such as reducing the source resistance by using the cap layer. Even in this case, since the diffusion of silicon from the oxidation protection film 38 can be suppressed near the surface of the AlGaN layer 37, the diffusion of silicon can be prevented from progressing to such an extent that the electrical characteristics of the semiconductor device are deteriorated.

（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。 (Second Embodiment)
A method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described below with reference to the drawings.

図４（ａ）〜図４（ｄ）は、本発明の第２の実施形態に係る半導体装置の製造方法の工程順の断面構成図である。   FIG. 4A to FIG. 4D are cross-sectional configuration diagrams in the order of steps in the method for manufacturing a semiconductor device according to the second embodiment of the present invention.

まず、図４（ａ）に示すように、第１の実施形態と同様にして、基板３１の上にＡｌＮ層３２と、ＧａＮ層３３と、第１のアンドープＡｌＧａＮ層、ｎ型ＡｌＧａＮ層及び第２のアンドープＡｌＧａＮ層からなるＡｌＧａＮ層３７を順次積層して、III-Ｖ族窒化物半導体からなる半導体積層構造体を形成する。続いて、形成した半導体積層構造体の上に、活性領域におけるゲート電極形成領域を除く部分を覆うように、厚さ１００ｎｍの第１のシリコン膜５１を選択的に形成する。次に、半導体積層構造体の上に、第１のシリコン膜５１の上を含むように全面にわたって、酸化シリコンからなるシリコン化合物膜５２を形成した後、活性領域の上側を覆い且つ素子分離領域の上側を開口するように膜厚が約２００ｎｍの第２のシリコン膜５３を選択的に形成する。 First, as shown in FIG. 4A, in the same manner as in the first embodiment, an AlN layer 32, a GaN layer 33, a first undoped AlGaN layer, an n-type AlGaN layer, and a first layer are formed on a substrate 31. An AlGaN layer 37 made of two undoped AlGaN layers is sequentially laminated to form a semiconductor laminated structure made of a group III-V nitride semiconductor . Continued have, on the formed semiconductor stacked structure, so as to cover the portion excluding the gate electrode formation region in the active region, selectively forming a first silicon film 51 having a thickness of 100 nm. Next, a silicon compound film 52 made of silicon oxide is formed over the entire surface of the semiconductor multilayer structure so as to include the top of the first silicon film 51, and then the upper side of the active region is covered and the element isolation region is formed. A second silicon film 53 having a thickness of about 200 nm is selectively formed so as to open the upper side.

なお、シリコン化合物膜５２を構成する材料は酸化シリコンに限られず、熱処理によってシリコンが拡散しない材料であればよい。   The material composing the silicon compound film 52 is not limited to silicon oxide, and any material that does not diffuse silicon by heat treatment may be used.

次に、図４（ｂ）に示すように、第２のシリコン膜５３をマスクとして、フッ酸とフッ化アンモニウムとからなるバッファエッチング液を用いて、第２のシリコン膜５３の開口部に露出したシリコン化合物膜５２を選択的に除去する。   Next, as shown in FIG. 4B, using the second silicon film 53 as a mask, a buffer etching solution made of hydrofluoric acid and ammonium fluoride is used to expose the opening of the second silicon film 53. The silicon compound film 52 thus removed is selectively removed.

次に、図４（ｃ）に示すように、半導体積層構造体を温度が約１０００℃の酸化性雰囲気に投入し、１時間〜２時間程度にわたって熱処理を施す。これにより、第２のシリコン膜５３は、表面が酸化されてシリコン酸化膜５３Ａとなる。このとき、半導体積層構造体における第２のシリコン膜５３によって覆われていない領域が表面側から酸化されて、III-Ｖ族窒化物半導体の酸化物からなる素子分離絶縁膜５４が形成される。また、第２のシリコン膜５３によって覆われた領域では、第１のシリコン膜５１からシリコンが拡散して、ＡｌＧａＮ層３７の上部にシリコン含有ＡｌＧａＮ層３７ａが選択的に形成される。   Next, as shown in FIG. 4C, the semiconductor multilayer structure is put into an oxidizing atmosphere having a temperature of about 1000 ° C., and heat treatment is performed for about 1 to 2 hours. Thereby, the surface of the second silicon film 53 is oxidized to form a silicon oxide film 53A. At this time, a region not covered with the second silicon film 53 in the semiconductor multilayer structure is oxidized from the surface side, and an element isolation insulating film 54 made of an oxide of a group III-V nitride semiconductor is formed. In the region covered with the second silicon film 53, silicon diffuses from the first silicon film 51, and a silicon-containing AlGaN layer 37 a is selectively formed on the AlGaN layer 37.

次に、図４（ｄ）に示すように、熱処理によって形成されたシリコン酸化膜５３Ａ、シリコン化合物膜５２及び第１のシリコン膜５１をウエットエッチングによって順次除去する。その後、活性領域におけるシリコン含有ＡｌＧａＮ層３７ａが形成されていない領域にゲート電極５５を形成すると共に、シリコン含有ＡｌＧａＮ層３７が形成された領域にソース電極５６及びドレイン電極５７を形成する。   Next, as shown in FIG. 4D, the silicon oxide film 53A, the silicon compound film 52, and the first silicon film 51 formed by heat treatment are sequentially removed by wet etching. Thereafter, the gate electrode 55 is formed in the region where the silicon-containing AlGaN layer 37a is not formed in the active region, and the source electrode 56 and the drain electrode 57 are formed in the region where the silicon-containing AlGaN layer 37 is formed.

以上のように形成された半導体装置は、ゲート長１μｍのＨＦＥＴとして形成した場合に、最大ドレイン電流、最大相互コンダクタンス及びコンタクト抵抗の値は、第１の実施形態の半導体装置とほぼ同一であり、良好な電気的特性を得られる。   When the semiconductor device formed as described above is formed as an HFET having a gate length of 1 μm, the values of the maximum drain current, the maximum transconductance and the contact resistance are substantially the same as those of the semiconductor device of the first embodiment. Good electrical characteristics can be obtained.

第２の実施形態の半導体装置の製造方法では、ゲート電極形成領域には熱処理によってシリコンが拡散されないため、コンタクト抵抗を低減しながらもショットキ障壁の高さを確保することができる。具体的に、第２の実施形態に係る半導体装置において、ショットキ障壁の高さは約１ｅＶであり、第１の実施形態と比べて約０．２ｅＶ分だけ向上されている。   In the manufacturing method of the semiconductor device of the second embodiment, silicon is not diffused by heat treatment in the gate electrode formation region, so that the height of the Schottky barrier can be ensured while reducing the contact resistance. Specifically, in the semiconductor device according to the second embodiment, the height of the Schottky barrier is about 1 eV, which is improved by about 0.2 eV compared to the first embodiment.

このように、第２の実施形態によると、第１のシリコン層５１は、活性領域におけるゲート形成領域を除く部分に選択的にシリコンを拡散するシリコン供給層として機能し、シリコン化合物膜５２及び第２のシリコン膜５３は、活性領域の酸化を保護するための酸化保護膜として機能する。また、第２のシリコン膜５３は、シリコン化合物膜５２が酸化シリコンの堆積膜のみにより構成されている場合に、酸化性雰囲気を構成する酸素ガスがシリコン化合物膜５２を通って活性領域が酸化されるのを防止するための保護層として機能する。   As described above, according to the second embodiment, the first silicon layer 51 functions as a silicon supply layer that selectively diffuses silicon into a portion other than the gate formation region in the active region, and the silicon compound film 52 and the first silicon layer 51 The second silicon film 53 functions as an oxidation protective film for protecting the oxidation of the active region. Further, when the silicon compound film 52 is composed only of a silicon oxide deposition film, the second silicon film 53 is oxidized in the active region by oxygen gas constituting an oxidizing atmosphere passing through the silicon compound film 52. Functions as a protective layer to prevent

なお、第２の実施形態の半導体装置の製造方法において、シリコン化合物膜５２と第２のシリコン膜５３とが順次積層された積層膜を酸化保護膜として用いているが、このような構成に限られないず、酸化シリコン又は窒化シリコンからなる単層膜を酸化保護膜として用いてもよい。また、第２のシリコン膜５３に代えて、例えば、膜厚が約１００ｎｍのシリコン窒化膜等、酸素ガスを通し難い半導体層を用いてもよい。   In the semiconductor device manufacturing method according to the second embodiment, a stacked film in which the silicon compound film 52 and the second silicon film 53 are sequentially stacked is used as the oxidation protection film. However, a single layer film made of silicon oxide or silicon nitride may be used as the oxidation protection film. Further, instead of the second silicon film 53, for example, a semiconductor layer that is difficult to pass oxygen gas, such as a silicon nitride film having a thickness of about 100 nm, may be used.

また、第２の実施形態においても、半導体積層構造体の最上層はＡｌＧａＮ層３７に限られず、ＡｌＧａＮ層３７の上にＧａＮからなるキャップ層が設けられていてもよい。このようにすると、キャップ層を用いてソース抵抗を低減するなどの効果を得られる。この場合においても、ＡｌＧａＮ層３７の表面付近で酸化保護膜からのシリコンの拡散を抑制できるため、半導体装置の電気的特性を劣化させる程度にまでシリコンの拡散が進むことを防止できる。
Also in the second embodiment, the uppermost layer of the semiconductor multilayer structure is not limited to the AlGaN layer 37, and a cap layer made of GaN may be provided on the AlGaN layer 37. By doing this, it is possible to obtain an effect such as reducing the source resistance by using the cap layer. Also in this case, since it is possible to suppress the diffusion of the AlGaN layer 37 the silicon around in oxidation protection film or al surface, it is possible to prevent the diffusion of silicon progresses to the extent that degrade the electrical characteristics of the semiconductor device.

本発明に係る半導体装置の製造方法は、素子分離絶縁膜を短時間に形成することによる製造プロセスの低コスト化と、素子分離絶縁膜形成工程におけるシリコンの拡散による半導体装置の電気的特性を向上とを両立できるという格別の効果を有し、半導体素子同士の間を分離する素子分離絶縁膜を選択酸化法により形成する半導体装置の製造方法として有用である。   The method of manufacturing a semiconductor device according to the present invention reduces the cost of the manufacturing process by forming the element isolation insulating film in a short time and improves the electrical characteristics of the semiconductor device by silicon diffusion in the element isolation insulating film forming step. It is useful as a method for manufacturing a semiconductor device in which an element isolation insulating film that separates between semiconductor elements is formed by a selective oxidation method.

（ａ）及び（ｂ）は本発明の半導体装置の製造方法に用いる選択酸化法の一例を示す工程順の断面構成図である。(A) And (b) is a cross-sectional block diagram of the order of a process which shows an example of the selective oxidation method used for the manufacturing method of the semiconductor device of this invention. （ａ）及び（ｂ）は本発明に係る半導体装置の製造方法に用いる選択酸化法の他の例を示す工程順の断面構成図である。(A) And (b) is a cross-sectional block diagram of the order of a process which shows the other example of the selective oxidation method used for the manufacturing method of the semiconductor device which concerns on this invention. （ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法を示す工程順の断面構成図である。(A)-(c) is a cross-sectional block diagram of the process order which shows the manufacturing method of the semiconductor device which concerns on the 1st Embodiment of this invention. （ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法を示す工程順の断面構成図である。(A)-(d) is a cross-sectional block diagram of the order of the process which shows the manufacturing method of the semiconductor device which concerns on the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

１１ ＧａＮ層
１２ ＡｌＧａＮ層（第１の半導体層）
１２Ａ シリコン含有ＡｌＧａＮ層
１３ 酸化保護膜（保護膜）
１３Ａ シリコン酸化膜
１４ 絶縁膜
２１ キャップ層
２１Ａ シリコン含有キャップ層
３１ 基板
３２ ＡｌＮ層
３３ ＧａＮ層
３４ 第１のアンドープＡｌＧａＮ層
３５ ｎ型ＡｌＧａＮ層
３６ 第２のアンドープＡｌＧａＮ層
３６Ａ シリコン含有ＡｌＧａＮ層
３７ ＡｌＧａＮ層（第１の半導体層）
３８ 酸化保護膜（保護膜）
３８Ａ シリコン酸化膜
３９ 素子分離絶縁層
４０ ゲート電極
４１ ソース電極
４２ ドレイン電極
５１ 第１のシリコン膜（シリコン供給層）
５２ シリコン化合物膜
５３ 第２のシリコン膜
５４ 素子分離絶縁膜
５５ ゲート電極
５６ ソース電極
５７ ドレイン電極
11 GaN layer 12 AlGaN layer (first semiconductor layer)
12A Silicon-containing AlGaN layer 13 Oxidation protection film (protection film)
13A Silicon oxide film 14 Insulating film 21 Cap layer 21A Silicon-containing cap layer 31 Substrate 32 AlN layer 33 GaN layer 34 First undoped AlGaN layer 35 n-type AlGaN layer 36 Second undoped AlGaN layer 36A Silicon-containing AlGaN layer 37 AlGaN layer (First semiconductor layer)
38 Oxidation protection film (protection film)
38A Silicon oxide film 39 Element isolation insulating layer 40 Gate electrode 41 Source electrode 42 Drain electrode 51 First silicon film (silicon supply layer)
52 silicon compound film 53 second silicon film 54 element isolation insulating film 55 gate electrode 56 source electrode 57 drain electrode

Claims (5)

窒化アルミニウムガリウムからなる第１の半導体層の上に、開口部を有し且つシリコンを含む保護膜を形成する工程と、
前記第１の半導体層に対して、温度が９５０℃以上且つ１０５０℃以下の範囲に調整された酸化性雰囲気において熱処理を行う工程とを備え、
前記熱処理を行う工程は、前記第１の半導体層における前記保護膜の前記開口部の下側部分を酸化する工程と、前記保護膜から前記第１の半導体層の表面にシリコンを拡散する工程とを含み、
前記保護膜を形成する工程は、前記第１の半導体層の上にシリコンを含むシリコン供給層を形成する工程と、前記シリコン供給層の上に酸化保護層を形成する工程とを含むことを特徴とする半導体装置の製造方法。 Forming a protective film having an opening and containing silicon on the first semiconductor layer made of aluminum gallium nitride;
A step of performing a heat treatment on the first semiconductor layer in an oxidizing atmosphere whose temperature is adjusted to a range of 950 ° C. or higher and 1050 ° C. or lower ;
Performing the heat treatment includes oxidizing a lower part of the opening of the protective film in the first semiconductor layer; diffusing silicon from the protective film to a surface of the first semiconductor layer; Including
The step of forming the protective film includes a step of forming a silicon supply layer containing silicon on the first semiconductor layer, and a step of forming an oxidation protective layer on the silicon supply layer. A method for manufacturing a semiconductor device. 前記保護膜を形成する工程よりも前に、前記第１の半導体層の上に、窒化ガリウムを主成分とする第２の半導体層を形成する工程を含むことを特徴とする請求項１に記載の半導体装置の製造方法。 2. The method according to claim 1, further comprising: forming a second semiconductor layer containing gallium nitride as a main component on the first semiconductor layer before the step of forming the protective film. Semiconductor device manufacturing method. 前記シリコン供給層を形成する工程において、前記第１の半導体層の活性領域におけるゲート形成領域を除く部分の上に前記シリコン供給層を形成し、
前記酸化保護層を形成する工程において、前記第１の半導体層の活性領域の上に前記シリコン供給層の上を含むように前記酸化保護層を形成することを特徴とする請求項１又は２に記載の半導体装置の製造方法。 In the step of forming the silicon supply layer, the silicon supply layer is formed on a portion excluding the gate formation region in the active region of the first semiconductor layer,
In the step of forming the oxidation protection layer, to claim 1 or 2, characterized by forming the oxide protective layer to include on the silicon supply layer on the active region of said first semiconductor layer The manufacturing method of the semiconductor device of description. 前記酸化保護層は酸化シリコン又は窒化シリコンからなることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the oxidation protection layer is made of silicon oxide or silicon nitride. 前記酸化保護層は、シリコン酸化膜と、シリコン膜又はシリコン窒化膜とが順次積層された積層膜であることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置の製造方法。 The oxidation protection layer has a silicon oxide film, a semiconductor device according to any one of claims 1 to 3 in which the silicon film or a silicon nitride film characterized in that it is a laminated film which are sequentially stacked Production method.
JP2003275858A 2002-07-17 2003-07-17 Manufacturing method of semiconductor device Expired - Fee Related JP4546051B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003275858A JP4546051B2 (en) 2002-07-17 2003-07-17 Manufacturing method of semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002208389 2002-07-17
JP2003275858A JP4546051B2 (en) 2002-07-17 2003-07-17 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2004056146A JP2004056146A (en) 2004-02-19
JP4546051B2 true JP4546051B2 (en) 2010-09-15

Family

ID=31949502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003275858A Expired - Fee Related JP4546051B2 (en) 2002-07-17 2003-07-17 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4546051B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4940557B2 (en) * 2005-02-08 2012-05-30 日本電気株式会社 Field effect transistor and manufacturing method thereof
JP5237535B2 (en) * 2005-07-28 2013-07-17 パナソニック株式会社 Semiconductor device
DE112016005022T5 (en) * 2015-11-02 2018-08-02 Ngk Insulators, Ltd. EPITAXIAL SUBSTRATE FOR SEMICONDUCTOR ELEMENTS, SEMICONDUCTOR ELEMENTS AND PRODUCTION PROCESS FOR EPITAXIAL SUBSTRATES FOR SEMICONDUCTOR ELEMENTS

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138238A (en) * 1979-04-13 1980-10-28 Matsushita Electric Ind Co Ltd Forming method of insulation film on gallium nitride
JPH09330916A (en) * 1996-06-10 1997-12-22 Sony Corp Method for etching nitride compound semiconductor and manufacture of semiconductor device
JPH11154774A (en) * 1997-08-05 1999-06-08 Canon Inc Surface light emission type semiconductor device, manufacture thereof, and display device using the same
JP2001267555A (en) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138238A (en) * 1979-04-13 1980-10-28 Matsushita Electric Ind Co Ltd Forming method of insulation film on gallium nitride
JPH09330916A (en) * 1996-06-10 1997-12-22 Sony Corp Method for etching nitride compound semiconductor and manufacture of semiconductor device
JPH11154774A (en) * 1997-08-05 1999-06-08 Canon Inc Surface light emission type semiconductor device, manufacture thereof, and display device using the same
JP2001267555A (en) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JP2004056146A (en) 2004-02-19

Similar Documents

Publication Publication Date Title
JP6627408B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5495257B2 (en) Group III nitride field effect transistor and method of manufacturing the same
US10727312B2 (en) Nitride semiconductor device and method for manufacturing the same
JP5998446B2 (en) Compound semiconductor device and manufacturing method thereof
JP2007324263A (en) Field-effect transistor and manufacturing method thereof
JP4134575B2 (en) Semiconductor device and manufacturing method thereof
JP2011044647A (en) Group-iii nitride-based field-effect transistor and method of manufacturing the same
TW201413960A (en) Compound semiconductor device and manufacturing method thereof
JP2013021016A (en) GaN-BASED SEMICONDUCTOR ELEMENT MANUFACTURING METHOD
JP2009212472A (en) Nitride semiconductor element
CN110854185A (en) Semiconductor device with a plurality of semiconductor chips
JP7025853B2 (en) Nitride semiconductor devices and nitride semiconductor packages
JP2005210105A (en) Semiconductor device and manufacturing method thereof
JP4439955B2 (en) Semiconductor device and manufacturing method of semiconductor laser device
JP4209136B2 (en) Semiconductor device and manufacturing method thereof
JP2019114581A (en) Compound semiconductor device and manufacturing method thereof
JP4546051B2 (en) Manufacturing method of semiconductor device
JP6650867B2 (en) Method for manufacturing heterojunction field effect transistor
JP2006120694A (en) Semiconductor device and its manufacturing method
US6933181B2 (en) Method for fabricating semiconductor device
JP6166508B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2012064663A (en) Nitride semiconductor device and method of manufacturing the same
JP4869576B2 (en) Nitride semiconductor device and manufacturing method thereof
JP2010080493A (en) Nitride semiconductor device, and method of manufacturing the same
CN105470304B (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100701

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees