JP4542147B2 - 交差伝導防止ドライバ制御回路および方法 - Google Patents

Description

本出願は、２００４年７月１日に出願された仮特許出願第６０／５８５，３９７号の、Ａｕｄｙへの恩典を主張する。
本発明は、電力スイッチドライバ回路の分野に関し、詳細には、１対の直列接続された電力スイッチ間の交差伝導（ｃｒｏｓｓ ｃｏｎｄｕｃｔｉｏｎ）を防止するように設計されたドライバ回路に関する。

多くの回路は、直列接続された２つの電力スイッチからなる出力ステージを含み、各スイッチは、それぞれの電流を、ステージの出力として機能する共通ノードから、または共通ノードに伝導する。スイッチは、通常、供給電圧とグラウンドの間に接続されるので、「貫通（ｓｈｏｏｔ−ｔｈｒｏｕｇｈ）」電流が両方のスイッチに流れることを防止するため、一時点では一方のスイッチだけが閉じられていることが重要である。

多くの「交差伝導防止（ａｎｔｉ−ｃｒｏｓｓ ｃｏｎｄｕｃｔｉｏｎ）」技法が、同時に両方のスイッチが閉じられることがないよう保証するために開発された。典型的な手法が、図１に示されている。この図では第１および第２の電界効果トランジスタ（ＦＥＴ）Ｑ１およびＱ２とする、１対の電力スイッチは、供給電圧ＶＣＣとグラウンドの間に直列に接続される電流回路を有する。「ハイサイド（ｈｉｇｈ−ｓｉｄｅ）」トランジスタＱ１と「ローサイド（ｌｏｗ−ｓｉｄｅ）」トランジスタＱ２とは、ステージの出力ＯＵＴを提供する共通ノード１０において、互いに接続される。トランジスタは、ハイサイドおよびローサイドドライバ回路１２および１４によってそれぞれ提供される、それぞれの制御信号ＤＲＶＨおよびＤＲＶＬを用いて制御される。Ｑ１は、ＤＲＶＨによって駆動されたときに、ノード１０に電流を伝導し、Ｑ２は、ＤＲＶＬによって駆動されたときに、ノード１０から電流を伝導する。入力信号ＩＮが、スイッチを制御するために供給され、「ハイ」のとき、Ｑ１がオンに駆動され（Ｑ２はオフになり）、「ロー」のとき、Ｑ２がオンに駆動される（Ｑ１はオフになる）。

Ｑ１とＱ２とが同時にオンになることを防止するため、ドライバ回路は、交差伝導防止技法を利用することができる。これは、駆動信号ＤＲＶＨおよびＤＲＶＬを、反対側ドライバに対する「ロックアウト（ｌｏｃｋｏｕｔ）」信号として機能するフィードバック信号として使用することを含む。例えば、図１において、入力信号ＩＮおよびその相補信号（ｃｏｍｐｌｅｍｅｎｔ）

が、それぞれのロックアウト信号ＬｌｏｃｋおよびＨｌｏｃｋと共に、それぞれの論理ゲート１６および１８に供給され、ゲート１６および１８の出力が、ドライバ回路１２および１４にそれぞれ供給される。ロックアウト信号ＨｌｏｃｋおよびＬｌｏｃｋは、それぞれの比較器２０および２２によって提供され、比較器２０は、ＤＲＶＨと基準電圧ＲＥＦとをそれぞれの入力で受け取り、ＤＲＶＨ＞ＲＥＦであるとき、出力Ｈｌｏｃｋはローになる。同様に、比較器２２は、ＤＲＶＬとＲＥＦとをそれぞれの入力で受け取り、ＤＲＶＬ＞ＲＥＦであるとき、出力Ｌｌｏｃｋはローになる。このように、ＤＲＶＨがハイで、Ｑ１がオンのとき、Ｈｌｏｃｋはローになり、

はゲート１６によってロックアウトされ、このことが、ＤＲＶＬをロー、Ｑ２をオフに維持する。ＤＲＶＬがハイで、Ｑ２がオンのとき、Ｌｌｏｃｋはローになり、ＩＮはロックアウトされ、ＤＲＶＨをロー、Ｑ１をオフに維持する。

この手法は、大多数の状況で良好に機能するが、フィードバックループの整定時間より短い時間間隔を有する入力イベントの場合に、信頼性が低下することがある。例えば、ＩＮ上の狭いパルスは、ドライバ回路１２の中を伝播し始め、その後、パルスが立ち下がってから、ドライバ回路１４の中を伝播し始めることがある。ドライバ回路１２による伝播遅延がパルス幅より長い場合、Ｑ１とＱ２の両方が同時にオンになるという結果を生む、競合状態（ｒａｃｅ ｃｏｎｄｉｔｉｏｎ）が発生することがある。これは「交差伝導」と呼ばれ、過剰な電流を消費し、電力デバイスに損傷を与え得る、貫通電流を引き起こす。

上記の問題を克服する交差伝導防止ドライバ回路および方法が提示され、本発明は、競合状態の発生を防止し、その結果、本発明に従って制御される直列接続電力デバイス間の交差伝導を回避する。

本発明は、各電力デバイスドライバの入力と出力の間に接続される、個々の状態機械を利用する。ドライバの入力情報および出力情報はすべて監視されるので、状態機械は、各ドライバの真のステータスを評価するように構成される。各ドライバの入力および出力を監視することによって、状態機械は、ドライバが要求されたタスクを完了した時点を、正確に表示することができる。例えば、電力デバイスの一方をオンにし、またオフにするコマンドが、スイッチドライバに提供されたとき、状態機械は、このタスクが、新しいタスクが実行される前に完了されるよう保証する。

本発明は、それぞれのドライバ回路によって制御される、典型的にはＦＥＴの、２つの直列接続電力デバイスを駆動するために適切に利用される。状態機械の各々は、一方のドライバ回路の入力および出力を受け取り、応答として「ロックアウト」信号を生成する。ロックアウト信号は、指定条件下において反対側ドライバの動作を禁止するために使用される。

状態機械のロックアウト信号は、「ロックアウト」状態および「非ロックアウト」状態を有する。本発明による基本的な状態機械は、状態機械がその両端の間に接続されたドライバ回路が、ドライバの電力スイッチを閉じるよう意図された「ターンオン（ｔｕｒｎ−ｏｎ）」要求信号を受け取ったとき、状態機械のロックアウト信号を「非ロックアウト」状態から「ロックアウト」状態に切り替えるように構成される。ロックアウト信号は、「ロックアウト」状態にあるときに、反対側ドライバの動作を禁止するように接続される。その後、ドライバ回路が、「ターンオフ（ｔｕｒｎ−ｏｆｆ）」要求信号を受け取ったとき、ドライバ出力信号は、「オン」から「オフ」に切り替わり、ドライバのターンオフ期間にわたって要求信号が「ターンオフ」状態に留まる場合、状態機械は、そのロックアウト信号を「非ロックアウト」状態に設定し、それによって、反対側ドライバが駆動されることを許可する。そのように構成された場合、第１および第２のドライバ回路出力−ひいてはそれらに対応する電力スイッチ−は、同時に「オン」状態になることから防がれる。

本発明のさらなる特徴および利点は、以下の詳細な説明を添付の図面と併せて読むことによって、当業者には明らかとなるであろう。

本発明は、入力パルス幅またはドライバ回路の（伝播遅延を含む）個々の特性とは関係なく、信頼性の高い貫通電流防止法を提供する、交差伝導防止ドライバ制御回路および方法である。

本発明の基本的原理が、図２に示されている。第１の供給電圧（ＶＣＣ）と（グラウンドを含み得る）第２の供給電圧の間に直列接続された、２つの電力デバイスを駆動するために、図２の回路が適切に利用される。図２において、電力デバイスは、ＦＥＴ（Ｑ１およびＱ２）として示されているが、バイポーラトランジスタまたはその他のタイプのスイッチング素子が、駆動されてもよい。電力デバイスは、一般に最終出力（ＯＵＴ）を提供する、スイッチングノードＳＷにおいて互いに接続される。

本発明のドライバ制御回路によって制御される電力デバイスは、一般に「ハイサイド」ドライバおよび「ローサイド」ドライバとそれぞれ呼ばれる、それぞれのドライバ回路１０２および１０４を用いて駆動される。ハイサイドドライバ１０２は、入力信号Ｈｔｏ（ｔｏ＝ｔｕｒｎ ｏｎ）を受け取り、出力ＤＲＶＨを生成し、ローサイドドライバ１０４は、入力信号Ｌｔｏを受け取り、出力ＤＲＶＬを生成する。各ドライバ回路は、その入力信号をバッファし、個々の適用例によって必要とされる、利得、分離、および／またはレベルシフティングを提供する。

信号ＨｔｏおよびＬｔｏは、本明細書では、「ドライバターンオン」信号と呼ばれる。各々は、「オン」状態と「オフ」状態とを有する。ドライバターンオン信号の一方が、「オフ」から「オン」に切り替わった場合、それに対応するドライバ回路出力も、ターンオン信号がドライバ回路の中を伝播した後、「オフ」から「オン」に切り替わる。本明細書で使用されるように、ドライバ回路出力が「オン」であるとき、それに対応する電力デバイスは、電流を伝導するように、オンに駆動される。個々の適用例に応じて、「オン」および「オフ」状態は、それぞれ「ハイ」および「ロー」論理レベルに、またはそれぞれ「ロー」および「ハイ」論理レベルに対応してもよい。図２に示される例示的な実施形態では、「オン」および「オフ」状態は、それぞれ「ハイ」および「ロー」論理レベルに対応する。

論理ゲート１０６は、一方の入力で入力信号ＩＮを、他方の入力で「ロックアウト」信号「Ｌｏｆｆ」を受け取り、出力でドライバターンオン信号Ｈｔｏを提供する。同様に、論理ゲート１０８は、一方の入力で入力信号

を、その他方の入力で「ロックアウト」信号「Ｈｏｆｆ」を受け取り、出力でドライバターンオン信号Ｌｔｏを提供する。
入力信号ＩＮおよび

は、通常は相補的であり−すなわち、それらは無競合（ｒａｃｅ−ｆｒｅｅ）であってもなくてもよく−、各々は、「オン」状態と「オフ」状態とを有する。動作中、ＩＮが「オフ」から「オン」に切り替わった場合、

は「オン」から「オフ」に切り替わり、Ｑ１はオンに駆動され、Ｑ２はオフに駆動される。ＩＮが「オフ」であるとき、

およびＱ２は「オン」であり、ＩＮおよびＱ１はオフである。
交差伝導は、その各々が「ロックアウト」状態と「非ロックアウト」とを有する、ロックアウト信号ＬｏｆｆおよびＨｏｆｆの使用によって防止される。図２に示される例示的な実施形態に示される、ＡＮＤゲート１０６および１０８に接続される場合、「ロックアウト」状態は、ゲートの他の入力における信号がゲートの出力へと通過できない、論理「０」に対応し、「非ロックアウト」状態は、ゲートの他の入力がゲートの出力へと伝えられる、論理「１」に対応する。例えば、Ｌｏｆｆが「０」のとき、入力信号ＩＮの状態に関係なく、信号Ｈｔｏも、したがってＤＲＶＨも「０」であり、Ｑ１はオフになり、すなわち、ハイサイド電力デバイスの動作は、Ｌｏｆｆがロックアウト状態にあるときは、「ロックアウト」される。

ロックアウト信号ＨｏｆｆおよびＬｏｆｆは、状態機械ＨＳＭおよびＬＳＭによってそれぞれ提供される。各状態機械は、対応するドライバ回路の入力と出力の間に、すなわち、ＨＳＭは、ドライバ回路１０２の両端の間に、ＬＳＭは、ドライバ回路１０４の両端の間に接続される。この構成は、各ドライバ回路の入力情報または出力情報のすべてが監視されることを可能にする。その場合、状態機械を適切に構成することによって、イベントの任意の組合せに対して、適切なアクションが取られることができる。

ドライバ回路１０２および１０４へのＨｔｏおよびＬｔｏ入力のアクションは、対応するドライバおよびその電力デバイスをオンまたはオフにする要求と考えられることができる。動作中、ドライバは、これらのタスクを正常に完了することもあり、入力パルスが非常に狭い場合、または外部的障害状態が電力スイッチの両端を短絡したときなど、正常に完了しないこともある。状態機械は、タスクが正常に完了しなかった場合、所望の予測可能なやり方で応答するように構成される。ドライバの入力および出力のあらゆる順列が、確定された応答を状態機械から引き出す。各ドライバの入力および出力を監視することによって、状態機械は、それぞれのドライバが要求されたタスクを完了した時点を、正確に表示することができる。例えば、電力デバイスの一方をオンにし、またオフにするコマンドが、スイッチドライバに提供されたとき、対応する状態機械は、このタスクが、新しいタスクが実行される前に完了され得るよう保証する。

最小限、ハイサイド状態機械ＨＳＭは、入力としてＨｔｏおよびＤＲＶＨを受け取り、一方、ローサイド状態機械ＬＳＭは、ＬｔｏおよびＤＲＶＬを受け取る。ローサイド状態機械ＬＳＭの動作を図説する概念図が、図３に示されている。ＨｏｆｆおよびＬｏｆｆの両方が非ロックアウト状態（論理「１」）になるように、これまでに要求されたタスクはすべて完了されたと仮定し、これを状態「Ｓ０」とする。状態機械ＬＳＭは、ドライバターンオン信号Ｌｔｏが「オン」状態に切り替わったことを検出するまで、状態Ｓ０に留まる。これが生じると、ＬＳＭは、Ｓ１状態に遷移し、ロックアウト信号Ｌｏｆｆは、ロックアウト状態（論理「０」）に設定される。これは、ドライバターンオン信号Ｈｔｏを「オフ」状態に置き、それが今度は、ＤＲＶＨおよびＱ１を「オフ」状態に置く。ＤＲＶＨおよびＱ１は、Ｌｏｆｆがロックアウト状態にある限り、オフに留まる。

状態機械ＬＳＭは、状態Ｓ１にある間、Ｌｔｏのさらなる発生が状態機械ＬＳＭをＳ１に留めるように構成される。これは、Ｑ２を閉じるよう求める後続の要求が、現在のタスクが完了されるまで、無視されることを意味する。

ＬＳＭは、ローサイドドライバ出力信号ＤＲＶＬが「オン」状態に切り替わったことを検出するまで、Ｓ１に留まり、検出した時点で、制御が状態Ｓ２に遷移する。Ｌｏｆｆは、「０」に設定されたままである。ＬＳＭは、状態Ｓ２にある間、Ｌｔｏのさらなる発生が制御をＳ１に復帰させるように構成され、やはり、Ｑ２を閉じるよう求める後続の要求は、現在のタスクが完了されるまで、無視される。

状態Ｓ２にある間、状態機械ＬＳＭは、ローサイドドライバ出力信号ＤＲＶＬを監視する。ＬＳＭは、ＤＲＶＬが「オフ」状態に切り替わったことを検出した場合、状態Ｓ０に復帰し、Ｌｏｆｆを現在のタスクが完了したことを表す「１」に設定し戻す。Ｌｏｆｆが「１」に設定されると、ハイサイドドライバは、Ｑ１をオンに駆動するよう入力信号ＩＮによって要求されたとき、そうすることを許可される。

典型的な状態機械の実装は、好ましくは、「スタック（ｓｔｕｃｋ）」状態を回避するために、１つまたは複数の「タイムアウト」回路も含む。例えば、ローサイドドライバは、「ターンオフイベント」がハイサイドで検出された後、オンにすることがＨＳＭによって許可される。この「イベント」または遷移が検出され得ない正当な理由として、
−ハイサイドＭＯＳＦＥＴ（ＭＯＳＦＥＴ電力スイッチを仮定した場合）が、過熱および焼損が原因でソース−ドレーン短絡を起こした、
−ハイサイドドライバへの以前のターンオン要求が短すぎて、ハイサイドドライバに伝播しなかった、
などがある。ハイサイドが実際にオンになることはなく、ターンオフイベントは検出されない。

現れることのないイベントを延々と待ち続けることを回避するため、状態機械の少なくとも一方が、好ましくは、エスケープ機構を提供するタイムアウト回路を含む。適切な安全時間だけ待つことによって、以前に発行されたすべてのコマンドが受け取られていないか、または何かの形で失敗したことが想定され得る。

この機構は、信号

を含む、図３の状態図に反映されている。この信号は、Ｌｔｏが「０」から「１」に切り替わるとき、「１」から「０」に切り替わり、Ｌｔｏが「１」から「０」に切り替わってから所定の時間が過ぎた後、「０」から「１」に切り替わる点以外は、信号Ｌｔｏに基づいている。図３に示されるように利用される場合、状態機械ＬＳＭは、ＤＲＶＬがハイになる ＯＲ

がハイになる、ならば、状態Ｓ１からＳ２に遷移する。このように、状態機械は、ＤＲＶＬが切り替わらなくても、スタック状態Ｓ１に留まらない。ひとたび状態Ｓ２になれば、ＤＲＶＬが「１」から「０」に切り替わる場合、または単純に「０」に留まっていた場合に、制御は状態Ｓ０に遷移して戻る。

ハイサイド状態機械ＨＳＭは、一般に、入力がＨｔｏおよびＤＲＶＨになり、出力がＨｏｆｆになる点以外は、ＬＳＭの方法と同様の方法で実装される。ＨＳＭも、ＬＳＭに関して上で説明されたような、タイムアウト回路を利用することができる。

状態機械ＨＳＭおよびＬＳＭは、ＬｏｆｆおよびＨｏｆｆを生成するときに考慮され得る、追加の入力を受け取るように構成されることもできる。例えば、いくつかの適用例では、スイッチングノードＳＷのステータスを知ることが重要である。このノードは、例えば、外部インダクタを駆動することができ、ノードＳＷにおける電圧が０になるまで、制御中の状態機械が、反対側の状態機械をロックアウトするのが適当であることがある。一般に、各ロックアウト信号は、例えば、

など、任意の数の入力をもつ関数として定義されることができ、ここで、

は、それがＬｔｏではなくＨｔｏの遅延形である点以外は、

と同様である。
各状態機械によって実行される関数が定義されると、実装が決定されることができる。例えば、図３のローサイド状態図の１つの可能な実装が、図４に示されており、これは、設定可能な立ち下がりエッジ検出器として動作する。入力信号

、Ｌｔｏ、およびＤＲＶＬが、ＮＡＮＤゲートＡ１、Ａ２、およびＡ３にそれぞれ供給される。回路の相互接続が、ゲートＡ１およびＡ２を、（

が「ｒｅｓｅｔ」入力に接続され、Ｌｔｏが「ｓｅｔ」入力に接続される）第１のＳ−Ｒラッチとして確立し、ゲートＡ３およびＡ４は、（ＤＲＶＬが「ｒｅｓｅｔ」入力に接続される）第２のＳ−Ｒラッチを提供する。

図４に示された回路は、図３に示された状態図の１つの可能な実装に過ぎず、図３の状態図は、本発明によるローサイド状態機械の１つの可能な実施形態に過ぎないことに留意されたい。それぞれの状態機械が、ハイサイドおよびローサイドドライバ回路の入力と出力の間に接続されることと、状態機械が、駆動される電力デバイス間の交差伝導を防止するように構成されることだけが必須である。

（「ｉ」によって表される）中間状態を含む、図４のローサイド状態機械に対応する完全状態図が、図５に示されている。各状態は、図４に示されたローサイド状態機械の出力Ｑ１、Ｑ０、Ｐ０に対応する、３つの２進値によって分類される。

ハイサイド状態機械ＨＳＭの１つの可能な実装が、図６ａに示されており、ハイサイド状態図の１つの可能な実施が、図６ｂに示されており、図６ａの実装に対応する完全状態図が、図６ｃに示されている。これらの図は、図３〜図５に示されたローサイド状態図と非常に類似しているが、これらの図では、タイムアウト信号が、ドライバ状態に関係なくタスクの完了を表示するように、ＨｔｏおよびＤＲＶＨの両方をオーバーライドするように構成される点が異なる。これは、図６ａにおいて、ハイサイドドライバターンオン信号Ｈｔｏが立ち下がってから所定の時間遅延の後でハイになる、信号

の使用によって理解される。

の発生は、状態機械を状態Ｓ１からＳ２に遷移させ、かつ／または状態Ｓ２からＳ０に遷移し戻す。
図６ｂは、図４に示されたものとは僅かに異なる実装を示している。入力信号

およびＨｔｏが、ＮＡＮＤゲートＡ５およびＡ６にそれぞれ供給される。しかし、この図では、信号ＤＲＶＨは、ＮＡＮＤゲートＡ７に供給される前に、スイッチングノードＳＷにおける信号とのＮＯＲが取られる。回路の相互接続が、ゲートＡ５およびＡ６を、（

が「ｒｅｓｅｔ」入力に接続され、Ｈｔｏが「ｓｅｔ」入力に接続される）第１のＳ−Ｒラッチとして確立し、ゲートＡ７およびＡ８は、（ＤＲＶＨ＋ＳＷが「ｒｅｓｅｔ」入力に接続される）第２のＳ−Ｒラッチを提供する。

のＡ７への接続は、上で説明されたタイムアウトオーバーライド機能を実施する。
図６ｃに示されるハイサイド完全状態図は、上で説明されたタイムアウトオーバーライド機能以外は、図５に示されたローサイド完全状態図と同様である。

完全なドライバ制御システムの１つの可能な実施形態が、図７に示されている。このシステムは、多数の異なる入力を受け取り、論理ゲート１０６および１０８への出力を生成する、制御論理ブロック２００を含むことができる。ブロック２００への入力は、例えば、入力信号ＩＮ、不足電圧ロックアウト信号（ＵＶＬＯ）、シャットダウン信号（ＳＤ）、クローバー信号（ＣＢ）、およびローサイドドライバシャットダウン信号（ＤＲＶＬＳＤ）を含むことができる。システム入力およびそれらの機能が定義されると、定常ブール式が、ドライバターンオン信号ＨｔｏおよびＬｔｏから導出されることができる。例えば、ローサイド論理ゲート１０８に供給される制御論理ブロック２００の出力Ｌ_ｒｅｑは、

で与えられ、ハイサイド論理ゲート１０６に供給される制御論理ブロック出力Ｈ_ｒｅｑは、

で与えられる。信号Ｌ_ｒｅｑおよびＨ_ｒｅｑは、通常は相補的であり−すなわち、それらは無競合であってもなくてもよい。システム動作は、ロックアウト信号ＨｏｆｆおよびＬｏｆｆを上記の式に以下のように、すなわち、
Ｌｔｏ＝Ｈｏｆｆ・Ｌ_ｒｅｑ、および
Ｈｔｏ＝Ｌｏｆｆ・Ｈ_ｒｅｑ
のように追加することによって、完全に定義される。

制御論理ブロック２００は、一般に、入力項に基づいてＬ_ｒｅｑおよびＨ_ｒｅｑを求める基本ブール式を実現するように構成される、基本組合せ論理を含む。これらの式は、任意の所望の組合せからなることができ、それらの式がグリッチを有するとしても、交差伝導を引き起こさない。例えば、最も簡単な組合せ論理が、図２に示されており、図２では、ＩＮおよび

が、項「Ｈ_ｒｅｑ」および「Ｌ_ｒｅｑ」としてそれぞれ機能する。本質的に、

は常に、ＩＮの遅延形である。ＩＮが０から１になったとき、Ｈ_ｒｅｑは、Ｌ_ｒｅｑがローになる前にハイになるが、本発明の状態機械は、その競合状態をロックアウトする。
上に示された入力および式が例示的なものに過ぎないことに留意されたい。提供される実際の入力、ならびにＨｔｏおよびＬｔｏを定義する式は、具体的な適用例に依存する。

本発明の特定の実施形態が示され、説明されたが、数多くの変形および代替実施形態が、当業者には思い付くであろう。したがって、本発明は、添付の特許請求の範囲によってのみ限定されることが意図されている。

知られた交差伝導防止ドライバ制御回路を示す概略図である。 本発明による交差伝導防止ドライバ制御回路を示す概略図である。 本発明によって利用され得る基本的な状態機械の概念図である。 本発明によって利用され得る状態機械の１つの可能な実装の概略図である。 本発明によって利用され得る状態機械についての完全状態図である。 本発明によって利用され得る別の基本的な状態機械の概念図である。 本発明によって利用され得る状態機械の別の可能な実装の概略図である。 本発明によって利用され得る状態機械についての完全状態図である。 本発明の原理を利用するドライバ制御システムのブロック／概略図である。

Claims (10)

1. 交差伝導防止ドライバ制御回路であって、
   オンおよびオフ状態を各々が有する、第１および第２の通常は相補的な入力信号
   

   

   と、
   前記第１の入力信号と、ロックアウトおよび非ロックアウト状態を有する第１のロックアウト信号（Ｌｏｆｆ）と、をそれぞれの入力で受け取るように接続され、かつオンおよびオフ状態を有する第１のドライバターンオン信号（Ｈｔｏ）を提供するように構成される、第１の論理ゲート（１０６）であって、前記第１の論理ゲートは、前記第１のロックアウト信号が非ロックアウト状態にあり、かつ前記第１の入力信号がオン状態にある場合、前記第１のドライバターンオン信号をオン状態に設定し、それ以外の場合、前記第１のドライバターンオン信号をオフ状態に設定するように構成される、第１の論理ゲート（１０６）と、
   前記第２の入力信号と、ロックアウトおよび非ロックアウト状態を有する第２のロックアウト信号（Ｈｏｆｆ）と、をそれぞれの入力で受け取るように接続され、かつオンおよびオフ状態を有する第２のドライバターンオン信号（Ｌｔｏ）を提供するように構成される、第２の論理ゲート（１０８）であって、前記第２の論理ゲートは、前記第２のロックアウト信号が非ロックアウト状態にあり、かつ前記第２の入力信号がオン状態にある場合、前記第２のドライバターンオン信号をオン状態に設定し、それ以外の場合、前記第２のドライバターンオン信号をオフ状態に設定するように構成される、第２の論理ゲート（１０８）と、
   前記第１のドライバターンオン信号を受け取るように接続される入力と、オンおよびオフ状態を有する出力（ＤＲＶＨ）と、を有する、第１のドライバ回路（１０２）であって、前記第１のドライバ回路の出力は、前記第１のドライバターンオン信号を追跡し、前記第１のドライバ回路の出力は、前記オン状態にある場合、作動させられた場合に電流を伝導する第１の電力デバイス（Ｑ１）を作動させるのに適する、第１のドライバ回路（１０２）と、
   前記第２のドライバターンオン信号を受け取るように接続される入力と、オンおよびオフ状態を有する出力（ＤＲＶＬ）と、を有する、第２のドライバ回路（１０４）であって、前記第２のドライバ回路の出力は、前記第２のドライバターンオン信号を追跡し、前記第２のドライバ回路の出力は、前記オン状態にある場合、作動させられた場合に電流を伝導する第２の電力デバイス（Ｑ２）を作動させるのに適する、第２のドライバ回路（１０４）と、
   前記第１のドライバターンオン信号と、前記第１のドライバ回路の出力と、をそれぞれの入力で受け取り、かつ出力で前記第２のロックアウト信号を提供する、第１の状態機械（ＨＳＭ）であって、前記第１の状態機械は、前記第１のドライバターンオン信号がオフ状態からオン状態に切り替わったとき、前記第２のロックアウト信号を非ロックアウト状態からロックアウト状態に切り替え、かつ前記第１のドライバ回路の出力がオン状態からオフ状態に切り替わったとき、前記第２のロックアウト信号をロックアウト状態から非ロックアウト状態に切り替えるように構成される、第１の状態機械（ＨＳＭ）と、
   前記第２のドライバターンオン信号と、前記第２のドライバ回路の出力と、をそれぞれの入力で受け取り、かつ出力で前記第１のロックアウト信号を提供する、第２の状態機械（ＬＳＭ）であって、前記第２の状態機械は、前記第２のドライバターンオン信号がオフ状態からオン状態に切り替わったとき、前記第１のロックアウト信号を非ロックアウト状態からロックアウト状態に切り替え、かつ前記第２のドライバ回路の出力がオン状態からオフ状態に切り替わったとき、前記第１のロックアウト信号をロックアウト状態から非ロックアウト状態に切り替えるように構成される、第２の状態機械（ＬＳＭ）と、を備え、
   その結果、前記第１および第２のドライバ回路の出力が、同時にオン状態になることから防がれる、交差伝導防止ドライバ制御回路。
2. 前記論理ゲートが、ＡＮＤゲートであり、前記オンおよびオフ状態が、それぞれ「ハイ」および「ロー」論理レベルである、請求項１に記載の制御回路。
3. 前記状態機械の各々が、
   前記状態機械に供給される前記ドライバターンオン信号がオフからオンに切り替わったとき、前記状態機械のロックアウト信号が前記非ロックアウト状態にある第１の状態（Ｓ０）から、前記ロックアウト信号が前記ロックアウト状態にある第２の状態（Ｓ１）に遷移し、
   前記状態機械に供給される前記ドライバ回路の出力がオフからオンに切り替わったとき、前記第２の状態（Ｓ１）から、前記ロックアウト信号が前記ロックアウト状態にある第３の状態（Ｓ２）に遷移し、
   前記状態機械に供給される前記ドライバ回路の出力がオンからオフに切り替わったとき、前記第３の状態（Ｓ２）から、前記第１の状態（Ｓ０）に遷移し、それによって、前記ロックアウト状態をロックアウト状態から非ロックアウト状態に切り替えるように構成される、請求項１に記載の制御回路。
4. 前記状態機械の各々がさらに、
   前記状態機械が前記第２の状態（Ｓ１）にある間に、前記状態機械に供給される前記ドライバターンオン信号がオフからオンに切り替わった場合、前記第２の状態（Ｓ１）に留まり、
   前記状態機械が前記第３の状態（Ｓ２）にある間に、前記状態機械に供給される前記ドライバターンオン信号がオフからオンに切り替わった場合、前記第３の状態（Ｓ２）から前記第２の状態（Ｓ１）に遷移するように構成される、請求項３に記載の制御回路。
5. 前記状態機械の少なくとも一方がさらに、
   前記状態機械に供給される前記ドライバターンオン信号がオフからオンに切り替わったとき、オンからオフに切り替わり、かつ前記状態機械に供給される前記ドライバターンオン信号がオンからオフに切り替わってから所定の時間間隔の後、オフからオンに切り替わる、タイムアウト信号
   

   

   を生成し、
   前記状態機械が、前記タイムアウト信号がオフからオンに切り替わったとき、または前記状態機械に供給される前記ドライバ回路の出力がオフからオンに切り替わったとき、前記第２の状態（Ｓ１）から前記第３の状態（Ｓ２）に遷移するように構成される、請求項３に記載の制御回路。
6. 複数の入力項を受け取り、前記入力項に基づいて、前記第１および第２の通常は相補的な入力信号を出力する、制御ロジック（２００）をさらに備える、請求項３に記載の制御回路。
7. 前記第１の状態機械がさらに、前記第１のドライバ回路の出力が、前記第２のロックアウト信号をロックアウト状態から非ロックアウト状態に切り替えるのに先立ち、オフ状態に切り替わる前に、オフ状態からオン状態に切り替わることを必要とするように構成され、前記第２の状態機械がさらに、前記第２のドライバ回路の出力が、前記第１のロックアウト信号をロックアウト状態から非ロックアウト状態に切り替えるのに先立ち、オフ状態に切り替わる前に、オフ状態からオン状態に切り替わることを必要とするように構成される、請求項１に記載の制御回路。
8. オンおよびオフ状態を有し、通常は相補的な第１および第２の入力信号
   

   

   に応答する、第１および第２の駆動信号（ＤＲＶＨ、ＤＲＶＬ）にそれぞれ応答して作動させられたとき、それぞれの電流を伝導する、第１および第２の直列接続電力デバイス（Ｑ１、Ｑ２）間の交差伝導を防止する方法であって、
   前記第１の入力信号を、第１のロックアウト信号（Ｌｏｆｆ）を用いてゲート制御するステップと、
   前記ゲート制御された第１の入力信号を追跡するように、前記ゲート制御された第１の入力信号をバッファするステップであって、前記ゲート制御されてバッファされた第１の入力信号は、オンおよびオフ状態を有し、前記第１の駆動信号となり、前記第１の駆動信号は、前記オン状態にある場合、前記第１の電力デバイスを作動させるのに適する、ステップと、
   前記第１の入力信号に対して通常は相補的な前記第２の入力信号を、第２のロックアウト信号（Ｈｏｆｆ）を用いてゲート制御するステップと、
   前記ゲート制御された第２の入力信号を追跡するように、前記ゲート制御された第２の入力信号をバッファするステップであって、前記ゲート制御されてバッファされた第２の入力信号は、オンおよびオフ状態を有し、前記第２の駆動信号となり、前記第２の駆動信号は、前記オン状態にある場合、前記第２の電力デバイスを作動させるのに適する、ステップと、
   前記ゲート制御された第１の入力信号と、前記第１の駆動信号とを監視するステップと、
   前記第１の駆動信号が前記オン状態から前記オフ状態に切り替わったとき、前記第２の入力信号が通過可能となるように、前記第２のロックアウト信号を設定し、前記ゲート制御された第１の入力信号が前記オフ状態から前記オン状態に切り替わったとき、前記第２の入力信号をブロックするように、前記第２のロックアウト信号を設定するステップと、
   前記ゲート制御された第２の入力信号と、前記第２の駆動信号とを監視するステップと、
   前記ゲート制御された第２の入力信号が前記オフ状態から前記オン状態に切り替わったとき、前記第１の入力信号をブロックするように、前記第１のロックアウト信号を設定し、前記第２の駆動信号が前記オン状態から前記オフ状態に切り替わったとき、前記第１の入力信号が通過可能となるように、前記第１のロックアウト信号を設定するステップと、を含み、
   その結果、前記第１および第２の駆動信号が、同時にオン状態になることから防がれる、方法。
9. 前記第１の入力信号が通過可能となるように、前記第１のロックアウト信号を設定する前記ステップがさらに、前記第２の駆動信号が、前記オフ状態に切り替わる前に、前記オフ状態から前記オン状態に切り替わったことを最初に検出するステップを必要とする、請求項８に記載の方法。
10. 前記第１の入力信号が通過可能となるように、前記第１のロックアウト信号を設定する前記ステップがさらに、前記第２の駆動信号が、前記オフ状態に切り替わる前に、前記オフ状態から前記オン状態に切り替わったことを最初に検出するステップを必要とし、前記第２の入力信号が通過可能となるように、前記第２のロックアウト信号を設定する前記ステップがさらに、前記第１の駆動信号が、前記オフ状態に切り替わる前に、前記オフ状態から前記オン状態に切り替わったことを最初に検出するステップを必要とする、請求項８に記載の方法。

Images