JP4539395B2 - Power Amplifier - Google Patents
Power Amplifier Download PDFInfo
- Publication number
- JP4539395B2 JP4539395B2 JP2005090207A JP2005090207A JP4539395B2 JP 4539395 B2 JP4539395 B2 JP 4539395B2 JP 2005090207 A JP2005090207 A JP 2005090207A JP 2005090207 A JP2005090207 A JP 2005090207A JP 4539395 B2 JP4539395 B2 JP 4539395B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output signal
- power amplifier
- voltage
- signal vout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007423 decrease Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Images
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
本発明は、オーディオ機器などに好適なパワーアンプに関する。 The present invention relates to a power amplifier suitable for audio equipment and the like.
パワーアンプでは、入力信号のレベルが適正範囲を越える場合に、それにより出力信号波形にクリップが生じる。このようなクリップは、そのまま負荷であるスピーカに与えられると、スピーカから耳障りな音となって出力されるため、その発生を防止する必要がある。従来、このようなクリップの発生の防止を図ったパワーアンプとして、図6に示すものがあった。このパワーアンプでは、差動増幅器と帰還回路とからなる増幅出力段1の前段に利得制御増幅器2が設けられている。そして、AC/DC変換回路3は、増幅出力段1の出力信号Voutを直流電圧に変換し、利得制御電圧として利得制御増幅器2に供給する。このパワーアンプによれば、出力信号Voutのレベルが高くなると、利得制御電圧が上昇して利得制御増幅器2の利得が低下し、利得制御増幅器2および増幅出力段1の全体としての利得が低下し、クリップの発生が防止される。
In the power amplifier, when the level of the input signal exceeds the appropriate range, a clip is generated in the output signal waveform. If such a clip is applied to a speaker as a load as it is, it will be output as an irritating sound from the speaker, so it is necessary to prevent its occurrence. Conventionally, there has been a power amplifier shown in FIG. 6 as a power amplifier for preventing the occurrence of such a clip. In this power amplifier, a
ところで、上述した従来のパワーアンプにおいて、AC/DC変換回路3は、積分用の容量を有しているため、ある程度の遅延要素を有している。なお、パワーアンプによっては、AC/DC変換回路3を用いない構成のものもある。しかし、それらのパワーアンプにおいても、利得制御増幅器2における利得制御電圧の急激な変化を防止して出力信号Voutの波形歪みを防ぐため、利得制御電圧を発生する系統に積分用の容量を持たせているのが一般的である。このため、従来のパワーアンプは、ある問題を有していた。以下、図6および図7(a)〜(c)を参照し、この問題を説明する。図6に示す従来のパワーアンプでは、増幅出力段1には正電源電圧+Vccと負電源電圧−Vccが与えられているため、増幅出力段1の出力信号Voutのレベルは、−Vcc〜+Vccの範囲内に制限される。このため、図7(a)に例示するような電源電圧+Vccを越える振幅を持った出力信号Voutが出力されようとすると、出力信号波形にクリップが生じる。仮に出力信号Voutのレベルに応じた利得制御電圧がAC/DC変換回路3により遅滞なく発生されるとすると、利得制御増幅器2の利得が出力信号Voutの電圧値の増加に応じて低下し、図7(b)に示すように出力信号Voutにおけるクリップの発生が防止される。ところが、従来のパワーアンプは、上述のように利得制御電圧を発生する系統が積分用の容量を有しており、出力信号Voutのレベルが急激に変化した場合には、利得制御電圧がこれよりも遅れて変化するために利得制御増幅器2の利得を低下させる制御が間に合わず、図7(c)に示すようにクリップが生じてしまうのである。
By the way, in the above-described conventional power amplifier, the AC /
この発明は、以上説明した事情に鑑みてなされたものであり、出力信号のレベルの急激な変化に応答してクリップの発生を防止することができるパワーアンプを提供することを目的とする。 The present invention has been made in view of the circumstances described above, and an object thereof is to provide a power amplifier capable of preventing the occurrence of clipping in response to a sudden change in the level of an output signal.
この発明は、増幅器と、前記増幅器の出力信号を入力側に負帰還させる帰還回路とを具備し、前記帰還回路は、前記増幅器の出力信号の電圧値が前記増幅器における出力可能電圧範囲内の閾値を越える場合にその超過分に応じて前記負帰還が行われる経路の帰還抵抗が低下するように構成され、前記増幅器の入出力間に直列に介挿された複数の抵抗と、前記複数の抵抗に対して並列に接続され、前記複数の抵抗の中間接続点からバイアスを受けることによりON状態となるスイッチング素子とを具備し、前記複数の抵抗の1つに並列接続され、印加電圧に対する電流の変化のスロープの調整が可能な非線形素子を前記中間接続点に接続してなることを特徴とするパワーアンプを提供する。
かかる発明によれば、増幅器の出力信号の電圧値が増幅器における出力可能電圧範囲内に収まる閾値を越える場合にその超過分に応じて増幅器の帰還抵抗の抵抗値が低下し、これにより利得が低下する。よって、出力信号のレベルの急激な変化に応答してクリップの発生を防止することができる。
The present invention includes an amplifier and a feedback circuit that negatively feeds back an output signal of the amplifier to the input side, and the feedback circuit has a threshold value within a voltage range within which the amplifier can output a voltage value of the amplifier. And a plurality of resistors inserted in series between the input and output of the amplifier, and the plurality of resistors. And a switching element that is turned on by receiving a bias from an intermediate connection point of the plurality of resistors, is connected in parallel to one of the plurality of resistors, and has a current corresponding to an applied voltage. Provided is a power amplifier comprising a non-linear element capable of adjusting a slope of change connected to the intermediate connection point .
According to this invention, when the voltage value of the output signal of the amplifier exceeds the threshold value that falls within the output possible voltage range in the amplifier, the resistance value of the feedback resistance of the amplifier is lowered according to the excess, thereby reducing the gain. To do. Therefore, it is possible to prevent the occurrence of clipping in response to a sudden change in the level of the output signal.
以下、図面を参照し、この発明の実施の形態を説明する。
図1は、この発明の一実施形態であるパワーアンプの基本構成を示す回路図である。図1に示すように、本実施形態に係るパワーアンプは、差増増幅器11と、抵抗NF1および帰還抵抗網NF2からなる帰還回路12とにより構成されている。差動増幅器11には、正電源電圧+Vccおよび負電源電圧−Vccが与えられる。抵抗NF1は、差動増幅器11の反転入力端子と接地線との間に介挿されており、帰還抵抗網NF2は、差動増幅器11の出力端子と反転入力端子との間に介挿されている。差動増幅器11の非反転入力端子には入力信号Vinが与えられる。抵抗NF1の抵抗値をR(NF1)、帰還抵抗網NF2の抵抗値をR(NF2)とした場合、パワーアンプでは、入力信号VinがG=(R(NF1)+R(NF2))/R(NF1)なる利得で増幅され、信号Voutとなって後段のスピーカ(図示略)に供給される。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a circuit diagram showing a basic configuration of a power amplifier according to an embodiment of the present invention. As shown in FIG. 1, the power amplifier according to the present embodiment includes a
帰還抵抗網NF2は、抵抗とスイッチング素子とを組み合わせた回路網である。この帰還抵抗網NF2は、出力信号Voutの電圧値に依存して抵抗値が変化する回路であり、出力信号Voutの電圧値の絶対値がある閾値以下である場合には所定の抵抗値を有するが、出力信号Voutの電圧値の絶対値がその閾値を越えると、その超過分に応じて抵抗値が低下するような構成となっている。このため、本実施形態によると、パワーアンプの出力信号Voutの電圧値の絶対値が閾値を越えると、その超過分に応じて上記の利得Gが低下することとなり、クリップの発生が防止される。 The feedback resistor network NF2 is a circuit network that combines resistors and switching elements. This feedback resistor network NF2 is a circuit whose resistance value changes depending on the voltage value of the output signal Vout, and has a predetermined resistance value when the absolute value of the voltage value of the output signal Vout is not more than a certain threshold value. However, when the absolute value of the voltage value of the output signal Vout exceeds the threshold value, the resistance value decreases according to the excess value. For this reason, according to the present embodiment, when the absolute value of the voltage value of the output signal Vout of the power amplifier exceeds the threshold value, the gain G is reduced according to the excess, and the occurrence of clipping is prevented. .
図2は本実施形態に係るパワーアンプの具体的構成例を示す回路図である。この図2では、帰還抵抗網NF2の構成が具体的に示されている。この帰還抵抗網NF2において、可変抵抗R1および抵抗R2は差動増幅器11の反転入力端子および出力端子間に直列に介挿されている。可変抵抗R1および抵抗R2の中間接続点は、NPNトランジスタTr1およびPNPトランジスタTr2の各ベースに接続されている。これらのトランジスタTr1およびTr2の各エミッタは、差動増幅器11の反転入力端子に接続されており、各コレクタはダイオードD3のカソードおよびダイオードD4のアノードに各々接続されている。ダイオードD3のアノードおよびダイオードD4のカソードは共通接続され、この共通接続点と差動増幅器11の出力端子との間には抵抗R4が介挿されている。ダイオードD3は、出力信号Voutとして負の電圧が出力されるときにトランジスタTr1のコレクタ−エミッタ間に負電圧が印加されるのを防ぐために、ダイオードD4は、出力信号Voutとして正の電圧が出力されるときにトランジスタTr2のコレクタ−エミッタ間に正電圧が印加されるのを防ぐために設けられている。一方、可変抵抗R1および抵抗R2の中間接続点には、可変抵抗R3の一端が接続され、この可変抵抗R3の他端は、ダイオードD1のアノードおよびダイオードD2のカソードに接続されている。そして、ダイオードD1のカソードおよびダイオードD2のアノードは差動増幅器11の反転入力端子に接続されている。以上が帰還抵抗網NF2の構成である。
FIG. 2 is a circuit diagram showing a specific configuration example of the power amplifier according to the present embodiment. In FIG. 2, the configuration of the feedback resistor network NF2 is specifically shown. In the feedback resistor network NF2, the variable resistor R1 and the resistor R2 are interposed in series between the inverting input terminal and the output terminal of the
図3は、本実施形態においてパワーアンプから得られる出力信号Voutの例を示す波形図である。図3において、電圧+Vccおよび−Vccは、出力信号Voutがクリップ状態となるクリップ点である。本実施形態では、正極性の出力信号Voutの電圧値がクリップ点+Vccよりもやや低い閾値+Vthに達したとき、または負極性の出力信号Voutの電圧値がクリップ点−Vccよりもやや高い閾値−Vthに達したときに、可変抵抗R1の両端に得られる分圧によりトランジスタTr1またはTr2がON状態となるように可変抵抗R1の抵抗値を調節する。このように調節しておくことにより、正極性の出力信号Voutが出力されている期間においてその電圧値が閾値Vthより高くなると、可変抵抗R1および抵抗R2に対し、ON状態のトランジスタTr1および抵抗R4が並列接続された状態となる。そして、出力信号Voutの電圧値が閾値Vthを越えると、その超過分に応じてトランジスタTr1に対するベース電流が増加する。このため、出力信号Voutの閾値Vthからの超過分が増加するに従い、差動増幅器11の出力端子と反転入力端子との間に介在する帰還抵抗の抵抗値が低下し、利得Gが低下する。このため、図3において実線で示すように、閾値Vthを越えた以後の出力信号Voutの波形が鈍り、クリップ(破線参照)の発生が防止される。負極性の出力信号Voutが出力されている期間においてその電圧値が閾値−Vthより低くなった場合には、トランジスタTr2がON状態となり、以上と同様な動作によりクリップの発生が防止される。
FIG. 3 is a waveform diagram showing an example of the output signal Vout obtained from the power amplifier in the present embodiment. In FIG. 3, voltages + Vcc and -Vcc are clip points at which the output signal Vout is clipped. In the present embodiment, when the voltage value of the positive output signal Vout reaches the threshold value + Vth slightly lower than the clip point + Vcc, or the voltage value of the negative output signal Vout is a threshold value slightly higher than the clip point −Vcc− When Vth is reached, the resistance value of the variable resistor R1 is adjusted so that the transistor Tr1 or Tr2 is turned on by voltage division obtained at both ends of the variable resistor R1. By adjusting in this way, when the voltage value becomes higher than the threshold value Vth during the period in which the positive output signal Vout is output, the transistor Tr1 and the resistor R4 which are in the ON state with respect to the variable resistor R1 and the resistor R2. Are connected in parallel. When the voltage value of the output signal Vout exceeds the threshold value Vth, the base current for the transistor Tr1 increases according to the excess. For this reason, as the excess of the output signal Vout from the threshold value Vth increases, the resistance value of the feedback resistor interposed between the output terminal and the inverting input terminal of the
また、本実施形態では、可変抵抗R3の抵抗値を調節することにより、出力信号Voutが閾値+Vthより高い区間または閾値−Vthより低い区間において出力信号Voutの波形をどの程度鈍らせるかを調節することが可能である。 Further, in the present embodiment, by adjusting the resistance value of the variable resistor R3, it is adjusted how much the waveform of the output signal Vout is blunted in a section where the output signal Vout is higher than the threshold value + Vth or lower than the threshold value −Vth. It is possible.
以下、図4および図5を参照し、この動作について説明する。まず、図4は、可変抵抗R3とダイオードD1(またはD2)からなる直列回路における印加電圧Vと電流Iとの関係を示している。この図に示すように、可変抵抗R3の抵抗値を高くするに従い、符号a、bおよびcによって示すように、電圧Vに対する電流Iの変化のスロープ(以下、V−Iスロープという)は緩やかになる。すなわち、可変抵抗R3とダイオードD1(またはD2)は、V−Iスロープの調節が可能な非線形素子を構成している。可変抵抗R1にはこの非線形素子が並列接続されている。従って、この非線形素子のV−Iスロープを調節することにより、出力信号Voutの増加に対するトランジスタTr1(Tr2)のベース電流の増加の程度を調節し、出力信号Voutの電圧値の閾値Vthからの超過分に応じた利得の低下の度合いを調節することができる。よって、可変抵抗R3の抵抗値の調節により、図5において符号a、bおよびcによって示すように、出力信号Voutの絶対値が閾値Vthを越えている区間において出力信号Voutの波形を鈍らせる程度を調節することができる。 Hereinafter, this operation will be described with reference to FIGS. First, FIG. 4 shows the relationship between the applied voltage V and the current I in a series circuit composed of the variable resistor R3 and the diode D1 (or D2). As shown in this figure, as the resistance value of the variable resistor R3 is increased, the slope of the change in the current I with respect to the voltage V (hereinafter referred to as the V-I slope) gradually increases as indicated by the symbols a, b and c. Become. That is, the variable resistor R3 and the diode D1 (or D2) constitute a non-linear element capable of adjusting the V-I slope. This nonlinear element is connected in parallel to the variable resistor R1. Therefore, by adjusting the VI slope of this nonlinear element, the degree of increase in the base current of the transistor Tr1 (Tr2) relative to the increase in the output signal Vout is adjusted, and the voltage value of the output signal Vout exceeds the threshold value Vth. It is possible to adjust the degree of gain reduction according to the minute. Therefore, by adjusting the resistance value of the variable resistor R3, the waveform of the output signal Vout is blunted in the section where the absolute value of the output signal Vout exceeds the threshold value Vth, as indicated by symbols a, b and c in FIG. Can be adjusted.
以上説明したように、本実施形態によれば、出力信号の電圧値が閾値を越えた場合にその超過分に応じて帰還抵抗が低下し、パワーアンプの利得が低下するので、クリップの発生を防止することができる。また、その際に帰還抵抗は、パワーアンプの出力信号により決定され、パワーアンプの出力信号の変化に対して帰還抵抗の抵抗値は遅滞なく追従する。従って、本実施形態によれば、入力信号のレベル変化に応じてパワーアンプの出力信号のレベルが急激に変化する場合であっても、クリップの発生を防止することができる。 As described above, according to the present embodiment, when the voltage value of the output signal exceeds the threshold value, the feedback resistance decreases according to the excess, and the gain of the power amplifier decreases. Can be prevented. At that time, the feedback resistor is determined by the output signal of the power amplifier, and the resistance value of the feedback resistor follows the change of the output signal of the power amplifier without delay. Therefore, according to the present embodiment, even when the level of the output signal of the power amplifier changes abruptly according to the level change of the input signal, the occurrence of clipping can be prevented.
<他の実施形態>
以上、この発明の一実施形態を説明したが、本発明にはこれ以外にも実施形態があり得る。例えば上記実施形態では、帰還抵抗を変化させるためのスイッチング素子としてバイポーラトランジスタを用いたが、これに代えて、MOSFETなどを用いてもよい。また、上記実施形態では、正負の2つの電源により動作するパワーアンプを一例として挙げたが、本発明は単一電源で動作するパワーアンプにも勿論適用可能である。
<Other embodiments>
Although one embodiment of the present invention has been described above, the present invention may have other embodiments. For example, in the above embodiment, a bipolar transistor is used as a switching element for changing the feedback resistance. However, a MOSFET or the like may be used instead. In the above-described embodiment, a power amplifier that operates with two positive and negative power supplies has been described as an example, but the present invention can also be applied to a power amplifier that operates with a single power supply.
11……差動増幅器、12……帰還回路、NF1……抵抗、NF2……帰還抵抗網、R1〜R4……抵抗、D1〜D4……ダイオード、Tr1,Tr2……トランジスタ(スイッチング素子)。
DESCRIPTION OF
Claims (1)
前記増幅器の出力信号を入力側に負帰還させる帰還回路とを具備し、
前記帰還回路は、
前記増幅器の出力信号の電圧値が前記増幅器における出力可能電圧範囲内の閾値を越える場合にその超過分に応じて前記負帰還が行われる経路の帰還抵抗が低下するように構成され、
前記増幅器の入出力間に直列に介挿された複数の抵抗と、
前記複数の抵抗に対して並列に接続され、前記複数の抵抗の中間接続点からバイアスを受けることによりON状態となるスイッチング素子と
を具備し、
前記複数の抵抗の1つに並列接続され、印加電圧に対する電流の変化のスロープの調整が可能な非線形素子を前記中間接続点に接続してなることを特徴とするパワーアンプ。 An amplifier;
A feedback circuit for negatively feeding back the output signal of the amplifier to the input side,
The feedback circuit,
Is configured such that the voltage value of the output signal before Symbol amplifier feedback resistor path the negative feedback is performed is reduced according to the excess when exceeding the threshold value within the output voltage range of the amplifier,
A plurality of resistors inserted in series between the input and output of the amplifier;
A switching element that is connected in parallel to the plurality of resistors and is turned on by receiving a bias from an intermediate connection point of the plurality of resistors;
Comprising
A power amplifier comprising a non-linear element connected in parallel to one of the plurality of resistors and capable of adjusting a slope of a change in current with respect to an applied voltage, to the intermediate connection point .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005090207A JP4539395B2 (en) | 2005-03-25 | 2005-03-25 | Power Amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005090207A JP4539395B2 (en) | 2005-03-25 | 2005-03-25 | Power Amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006279101A JP2006279101A (en) | 2006-10-12 |
JP4539395B2 true JP4539395B2 (en) | 2010-09-08 |
Family
ID=37213445
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005090207A Expired - Fee Related JP4539395B2 (en) | 2005-03-25 | 2005-03-25 | Power Amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4539395B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5128269B2 (en) * | 2007-12-27 | 2013-01-23 | アルパイン株式会社 | Sound equipment |
JP5092181B2 (en) * | 2008-10-31 | 2012-12-05 | オンキヨー株式会社 | Tone control device |
JP2010130278A (en) * | 2008-11-27 | 2010-06-10 | Kenwood Corp | Signal processing apparatus, switching circuit, and method of correcting characteristic of semiconductor device |
JP5482232B2 (en) * | 2010-01-26 | 2014-05-07 | ヤマハ株式会社 | Signal processing circuit |
US8680911B2 (en) * | 2011-03-08 | 2014-03-25 | Honeywell International Inc. | High-linearity signal-processing amplifier |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS567509A (en) * | 1979-06-29 | 1981-01-26 | Tektronix Inc | Nonnlinear amplifying circuit |
JPS63208312A (en) * | 1987-02-24 | 1988-08-29 | Matsushita Electric Ind Co Ltd | Amplifier |
JPH04220008A (en) * | 1990-12-20 | 1992-08-11 | Sharp Corp | Amplifier circuit |
JP2002084149A (en) * | 2000-09-06 | 2002-03-22 | New Japan Radio Co Ltd | Transimpedance circuit |
JP2002330259A (en) * | 2001-05-06 | 2002-11-15 | Optoelectronics Co Ltd | Intermediate processing circuit for wide dynamic signal |
-
2005
- 2005-03-25 JP JP2005090207A patent/JP4539395B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS567509A (en) * | 1979-06-29 | 1981-01-26 | Tektronix Inc | Nonnlinear amplifying circuit |
JPS63208312A (en) * | 1987-02-24 | 1988-08-29 | Matsushita Electric Ind Co Ltd | Amplifier |
JPH04220008A (en) * | 1990-12-20 | 1992-08-11 | Sharp Corp | Amplifier circuit |
JP2002084149A (en) * | 2000-09-06 | 2002-03-22 | New Japan Radio Co Ltd | Transimpedance circuit |
JP2002330259A (en) * | 2001-05-06 | 2002-11-15 | Optoelectronics Co Ltd | Intermediate processing circuit for wide dynamic signal |
Also Published As
Publication number | Publication date |
---|---|
JP2006279101A (en) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4589665B2 (en) | Amplifier and high-frequency power amplifier using the same | |
US7834702B2 (en) | Efficient power amplifier | |
JP3922182B2 (en) | Amplifier circuit | |
US6369554B1 (en) | Linear regulator which provides stabilized current flow | |
EP3496271A1 (en) | Sensor amplifier arrangement and method for amplifying a sensor signal | |
JP4539395B2 (en) | Power Amplifier | |
US20150214902A1 (en) | Device and method for reducing clipping in an amplifier | |
US20130169365A1 (en) | Automatic gain control feedback amplifier | |
CN111901725B (en) | Audio power amplifier circuit and power limiting method thereof | |
JP2008311832A (en) | Electroacoustic transducer | |
EP0473166B1 (en) | Amplifying circuit | |
US7106135B2 (en) | Amplifier system and method | |
JP2019036817A (en) | Transimpedance amplifier circuit and variable gain amplifier | |
JP5482232B2 (en) | Signal processing circuit | |
JP3049999B2 (en) | Preamplifier | |
JPH1117478A (en) | Power amplifier | |
EP1357664A3 (en) | Variable gain amplifer | |
JPH07283662A (en) | Power amplifier circuit | |
JP3922906B2 (en) | Wideband differential amplifier circuit | |
JP3300222B2 (en) | Delta-sigma modulation type analog / digital conversion circuit | |
JPS6016103Y2 (en) | power amplifier | |
JP2001284969A (en) | Power amplifier | |
WO2022264716A1 (en) | High voltage amplifier | |
JP4604396B2 (en) | Audio output control circuit | |
US7737758B2 (en) | Level shift circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4539395 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |