JP4538969B2

JP4538969B2 - Series regulator circuit

Info

Publication number: JP4538969B2
Application number: JP2001041425A
Authority: JP
Inventors: 健一有村
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2001-02-19
Filing date: 2001-02-19
Publication date: 2010-09-08
Anticipated expiration: 2021-02-19
Also published as: JP2002244744A

Description

【０００１】
【発明の属する技術分野】
直流入力電圧から安定した直流定電圧出力を得るシリーズレギュレータ回路に関わり、特に、定電圧出力のリップル除去比を改善するシリーズレギュレータ回路に関する。
【０００２】
【従来の技術】
電池を主電源とする携帯機器では、特に、近年、アナログ回路とディジタル回路が混載された機器では、ディジタル回路のスイッチングノイズがアナログ回路へ与える影響を抑制するため、定電圧出力回路のリップル除去比の改善が求められている。
【０００３】
図３において、従来技術のシリーズレギュレータ回路は、図示例では電界効果型トランジスタで構成され、ソースを一方の電源電圧に接続し、ゲートに後述する制御電圧を印加し、ドレインを安定化直流電圧出力Voutとするソース接地型増幅回路を形成してなる出力トランジスタT1と、この出力電圧Voutを分圧(Vf1) する分圧回路R1,R2 と、基準電圧Vrと、この分圧電圧Vf1 と基準電圧Vrとを比較増幅し、出力トランジスタT1を制御する第１増幅器Q1と、を備えて構成される。
【０００４】
かかる構成において、出力電圧Voutを分圧回路R1,R2 で分圧した分圧電圧Vf1 と基準電圧Vrとを第１増幅器Q1で比較増幅し、この第１増幅器Q1出力で出力トランジスタT1を制御する負帰還増幅器を構成することにより、安定化直流電圧出力Voutは基準電圧Vrに分圧回路R1,R2 の分圧比の逆数を乗算した値に制御される。
また、この安定化直流電圧出力Voutの回路には、リップル除去用の容量C が接続されて安定化直流電圧出力Voutが得られる。
【０００５】
図４は従来技術のシリーズレギュレータ回路のリップル除去比を示す。図４において、横軸に周波数をとり、縦軸にリップル除去比をデシベル単位で示す。この従来技術によるシリーズレギュレータ回路のリップル除去比は、周波数30Hz程度までは-80dB のリップル除去比を有し、これより高い周波数領域では、周波数10倍でリップル除去比が10倍悪化(+20dB/dec) する周波数特性を有する。また、リップル除去用の容量C に対してリップル除去比のピーク値は、10μF で-23dB,
1μF で-10dB, O.1μF で+7dBの特性を有する。
【０００６】
【発明が解決しようとする課題】
シリーズレギュレータ回路が携帯機器に用いられる目的は、電気的に広い範囲にわたり安定した電圧を得ることである。このため、従来技術によるシリーズレギュレータ回路では、出力回路にリップル除去用の容量を付加して出力を安定化しているが、以下に述べる課題がある。即ち、
(1) 出力回路にリップル除去用の容量が付加されるため、定電圧出力を得るための負帰還制御ループが低周波数帯域での制御となり、高周波数帯域でリップル除去比が悪くなる。
【０００７】
(2) また、リップル除去用の容量を小さくすると、リップル除去比のピーク値も悪くなる。
(3) また、従来技術のシリーズレギュレータ回路では、30Hz以上の周波数帯域では、+20dB/dec でリップル除去比が変化している。これはこの回路構成上の原理的なものである。
【０００８】
(4) また、携帯機器のシリーズレギュレータ回路では、消費電流の低減が必要であり、頻繁に電源のON-OFFが繰り返される。このため、リップル除去用の容量への充・放電による電池エネルギ損失が発生する。この電源のON-OFFによる電池エネルギ損失を低減するためにリップル除去用の容量を低減する必要がある。
この様な観点から、リップル除去用の容量を低減して、望ましくは、全周波数範囲にわたって-20dB 以上のリップル除去比を達成し、更に、高周波数領域においても安定なリップル除去比（例えば、24KHz 帯域で -60dB）を達成するシリーズレギュレータ回路の開発が要求される。
【０００９】
本発明は上記の点にかんがみてなされたものであり、その目的は前記した課題を解決して、リップル除去用容量を低減し、かつ、予め定められたリップル除去比を達成するシリーズレギュレータ回路を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明においては、直流入力電源から入力電圧の供給を受けて安定化直流電圧を出力するシリーズレギュレータ回路において、出力トランジスタと、この出力トランジスタの出力回路を安定化直流電圧出力とし，この出力電圧を分圧する分圧回路と、基準電圧と、この分圧電圧と基準電圧と比較する第１増幅器と, からなる出力制御手段と、上記出力トランジスタの特性を小容量出力電流で模擬する第２トランジスタと、この第２トランジスタの出力を検出する検出回路と、この検出回路の検出信号と第１増幅器の出力との差信号を増幅し, 出力トランジスタおよび第２トランジスタを同時に制御する第２増幅器と、からなる位相特性改善手段と、を備えるものとする。
【００１１】
かかる構成により、位相特性改善手段は、動的特性としては、出力トランジスタの特性を小容量出力電流で模擬する第２トランジスタで出力トランジスタ回路の変動要因を検出して、出力回路に挿入される容量に影響されることなく、第２増幅器の負帰還動作でより早い制御ループを確保し、安定化直流電圧出力としての静的特性は、分圧回路で分圧された分圧電圧と基準電圧とを比較する第１増幅器の出力で第２増幅器の出力レベルを補正することにより、シリーズレギュレータ回路としての動的特性および静的特性を改善することができる。従って、動的制御ループは位相特性改善手段で安定に制御し、この安定に制御された第２増幅器の出力で付加容量を有するシリーズレギュレータ回路の出力電圧を時間的余裕をもって安定化することができる。この結果、従来技術におけるシリーズレギュレータ回路の高周波数領域における出力リップル除去比のピーク値そのものも低減することができる。
【００１２】
また、出力トランジスタおよび第２トランジスタは、ソースを共通に一方の直流供給入力電圧に接続し、ゲートを共通に第２増幅器出力に接続してなるソース接地型回路の電界効果型トランジスタ回路で構成することができる。
また、出力トランジスタおよび第２トランジスタは、エミッタを一方の直流供給入力電圧に接続し、ベースを予め定められた抵抗を介して第２増幅器出力に接続してなるエミッタ接地型のマルチコレクタトランジスタ回路で構成することができる。
【００１３】
また、第２トランジスタの検出回路は、第２トランジスタのドレインあるいはコレクタに接続される抵抗とダイオードの順方向回路からなる直列回路で構成することができる。
かかる構成により、シリーズレギュレータ回路の出力回路が無負荷のとき、出力トランジスタを遮断できるバイアス状態とすることができる。
【００１４】
また、出力トランジスタの出力電流は、予め定められた仕様定格電流の２〜８倍に制限することができる。
【００１５】
【発明の実施の形態】
図１は本発明による第１実施例のシリーズレギュレータ回路図、図２は第１実施例のリップル除去比の特性図、図５の(B) はこのシリーズレギュレータ回路における入力電圧の変動に対する応答特性図、図６は第２実施例のシリーズレギュレータ回路図であり、図３、図４、図５の(A) に対応する同一機能部材には同じ符号が付してある。
【００１６】
図１において、本発明によるシリーズレギュレータ回路１は、直流入力電源から入力電圧Vsの供給を受けて安定化直流電圧Voutを出力し、出力トランジスタT1と、この出力トランジスタT1の出力回路を安定化直流電圧出力とし，この出力電圧Voutを分圧する分圧回路R1,R2 と、基準電圧Vrと、この分圧電圧(Vf1) と基準電圧Vrと比較する第１増幅器Q1と, からなる出力制御手段(Vo-REG)と、上記出力トランジスタT1の特性を小容量出力電流で模擬する第２トランジスタT2と、この第２トランジスタT2の出力を検出する検出回路（図示例ではR3,D1)と、この検出回路R3,D1 の検出信号Vf2 と第１増幅器Q1の出力Vo1 との差信号を増幅し, 出力トランジスタT1および第２トランジスタT2を同時に制御する第２増幅器Q2と、からなる位相特性改善手段(Ph-COMP) と、を備えて構成することができる。
【００１７】
かかる構成により、位相特性改善手段(Ph-DOMP) は、動的特性としては、出力トランジスタT1の特性を小容量出力電流で模擬する第２トランジスタT2で出力トランジスタ回路T2の変動要因を検出して、出力回路(OUT) に挿入される容量C に影響されることなく、第２増幅器Q2の負帰還動作でより早い制御ループを確保し、安定化直流電圧出力Voutとしての静的特性は、分圧回路R1,R2 で分圧された分圧電圧Vf1 と基準電圧Vrとを比較する第１増幅器Q1の出力Vo1 で第２増幅器Q2の出力レベルVo2 を補正することにより、シリーズレギュレータ回路１としての動的特性および静的特性を改善することができる。従って、動的制御ループは位相特性改善手段(Ph-COMP) で安定に制御し、この安定に制御された第２増幅器Q2の出力Vo2 で付加容量C を有するシリーズレギュレータ回路１の出力電圧Voutを時間的余裕をもって安定化することができる。この結果、従来技術におけるシリーズレギュレータ回路１の高周波数領域における出力リップル除去比のピーク値そのものも低減することができる。
【００１８】
【実施例】
（実施例１）
上記実施形態で説明したシリーズレギュレータ回路1Aを補足説明する。図１において、図示例のシリーズレギュレータ回路1Aの出力トランジスタT1および第２トランジスタT2は、ソースを共通に一方の直流供給入力電圧Vs、図示例では、電源電圧(+Vs) に接続し、ゲートを共通に第２増幅器Q2の出力Vo2 に接続し, 出力トランジスタT1のドレインを安定化直流電圧Voutとして出力し、また、第２トランジスタT2のドレインは検出回路R3,D1 の直列回路を介して直流供給入力電圧Vsの0V電位に接続してなるソース接地型回路の電界効果型トランジスタ回路で構成される。
【００１９】
第１・第２増幅器Q1,Q2 への接続は、出力電圧Voutを分圧する分圧回路R1,R2 の分圧電圧Vf1 を第１増幅器Q1の負入力端子へ、基準電圧Vrを同増幅器Q1の正入力端子へ接続し、同増幅器Q1の出力Vo1 を第２増幅器Q2の負入力端子へ、第２トランジスタT2のドレインの電位Vf2 を第２増幅器Q2の正入力端子へ接続し、第２増幅器Q2の出力Vo1 を出力トランジスタT1および第２トランジスタT2のゲートに接続して負帰還制御ループを構成する。
【００２０】
かかる構成により、第２トランジスタT2と出力トランジスタT1とはミラー構成となり、第２トランジスタT2の出力（コレクタ）電流は、出力トランジスタT1の電流値に定比率で比例する電流を流すことができる。しかし、第２トランジスタT2のコレクタ電流と出力トランジスタT1のコレクタ電流との間の厳密な精度の必要性はない。検出回路R3で第２トランジスタT2のコレクタ電流を等価的に検出し、第２増幅器Q2にフィードバックすることによって制御ループの動的特性改善を行うことができる。
【００２１】
他方、出力トランジスタT1の安定化直流電圧Voutは、分圧回路R1,R2 の分圧電圧Vf1 と基準電圧Vrと比較して第１増幅器Q1で検出(Vo1) し、この検出レベルVo1 に第２トランジスタT2のドレインの電位Vf2 が一致する様にフィードバックすることによって、第２トランジスタT2の出力電流を制御し、正常状態では、予め定められた所望の安定化直流電圧Voutを得ることができる。なお、定電圧出力に付加される容量C はリップル除去用の容量である。
【００２２】
主出力トランジスタT1にはリップル除去用容量C が接続されるが、主出力トランジスタT1を直接制御する増幅器Q2への閉ループを構成する第２トランジスタT2とは分離されているので、この容量C の影響（位相遅れ）がない。このことは、従来技術によるシリーズレギュレータ回路の位相遅れの問題を大きく改善することができる。この結果、リップル除去用容量C を小さくすることができる。
【００２３】
図２において、本発明によるシリーズレギュレータ回路のリップル除去比の周波数特性は、10KHz までは -80dBを維持することができ、従来技術による30Hzに較べて格段の改善を行うことができる。また、本発明では、リップル除去用容量C に対するリップル除去比は、容量１μF で -33dB/100KHz,（従来技術 -10dB）、容量 0.1μF で -10dB（従来技術+7dB）となり、リップル除去用容量C を１桁小さくすることができる。
【００２４】
次に、図５は、(A) に従来技術のシリーズレギュレータ回路、(B) に本発明のシリーズレギュレータ回路の入力電源の供給電圧をステップ状に変化させたときの応答特性を図示し、上から順に供給電圧、定電圧出力電圧、増幅器Q1の入力電圧を図示する。図５の(A) において、出力トランジスタT1を駆動する増幅器Q1の入力波形は、増幅器Q1の負側入力端子で基準電圧Vrで固定されているが、分圧回路に検出電圧Vr側の入力波形は、増幅器Q1の正側入力端子で振動を繰り返しながら収束している。
【００２５】
これに対して、図５の(B) において、本発明のシリーズレギュレータ回路では、出力トランジスタT1を駆動する増幅器Q2の入力端子の波形が、第２トランジスタT2の電流検出側の電位Vf2 が +側に急速に上昇し、増幅器Q1の出力Vo1 が -側に下がり、最終的には、僅か数μsec のズレで同相の振幅となり、従来技術のシリーズレギュレータ回路との比較において、その効果の程が分かる。
（実施例２）
図６において、シリーズレギュレータ回路1Bは、実施例１で説明した出力トランジスタT1および第２トランジスタT2を電界効果型トランジスタで構成する替わりに、エミッタ接地型のバイポーラトランジスタ回路で構成することができる。
【００２６】
即ち、実施例１で説明した出力トランジスタT1および第２トランジスタT2は、共通のエミッタを一方の直流供給入力電圧Vs、図示例では、電源電圧(+Vs)に接続し、共通のベース回路を予め定められた抵抗R4を介して第２増幅器Q2の出力Vo2に接続し、複数のコレクタc1を並列に接続した回路を上記出力トランジスタT1のコレクタc1として出力回路(Vout)および分圧回路(R1,R2)の抵抗R1側に接続し、ベース電極に対向する電極面積を予め定められた微小面積に構成されるコレクタc2を第２トランジスタT2のコレクタc2として電流検出回路R3,D1の抵抗R3側に接続してなるエミッタ接地型のマルチコレクタトランジスタT3回路で構成することができる。
【００２７】
かかる構成により、第２増幅器Q2の出力Vo2 によって定まるトランジスタT3のベース電流により、トランジスタT3の複数のコレクタc1を並列に接続したコレクタ電流と、微小面積に構成されるコレクタc2のコレクタ電流との比率がほぼベース電極に対向する電極面積比に形成することができる。即ち、共通のベース電流に対して、予め定められた比率のコレクタ電流を得ることができる。従って、実施例１で説明したと同様のリップル除去特性を得ることができる。
【００２８】
また、第２トランジスタQ2の検出回路(R3,D1)は、第２トランジスタのドレインあるいはコレクタに接続される抵抗R3とダイオードD1の順方向回路からなる直列回路で構成することができる。
かかる構成により、シリーズレギュレータ回路1A,1Bの出力回路が無負荷のとき、出力トランジスタT1を遮断できるバイアス状態とすることができる。即ち、図１または図６において、シリーズレギュレータ回路1A,1Bの出力回路が無負荷のとき、出力トランジスタT1を流れる電流は分圧回路R1,R2に流れる。第２トランジスタT1の出力電流は、出力トランジスタT1に流れる電流にほぼ比例するので、この電流はかなり微弱な電流値となる。この結果、電流検出回路の抵抗R3の電圧降下は殆どないが、ダイオードD1の順方向電圧はそれなりに発生している。
【００２９】
いま、出力トランジスタT1が理想的に０から出力電流(I1)が制御できるものとすれば、増幅器Q1の動作状態は、I1＝Vr/R2 の電流値で、増幅器Q1の出力電圧はダイオードD1の順方向電圧で平衡する。しかし、出力トランジスタT1の出力回路の漏れ電流がこのI1＝Vr/R2 の電流値を越えるとき、増幅器Q1の出力電圧はダイオードD1の順方向電圧を下回り、増幅器Q2の電位が電源電圧Vsのレベルに近づき、出力トランジスタT1を可能な限り遮断状態にすることができる。
【００３０】
また、出力トランジスタT1の出力電流は、電流検出回路の抵抗R3の選択、第２トランジスタT2の選択あるいは増幅器Q1の出力範囲の制限などによって、予め定められた仕様定格電流の２〜８倍に制限することができる。
図１または図６において、シリーズレギュレータ回路1A,1B の出力回路が例えば短絡事故などが発生したとき、次の様なパラメータの選択により負荷短絡時電流の抑制を図ることができる。
【００３１】
(1) 出力トランジスタT1のゲート電圧(FETの場合),あるいはベース電流に対する出力電流の飽和特性による過電流制限を行う。
(2) 増幅器Q1の出力範囲は、電源電圧Vsよりやや低い値で飽和する。一方、第２トランジスタT2の出力電流は出力トランジスタT1の短絡電流に比例する様に流れんとするが回路の飽和で最大電流が抑制される。このときの検出電圧は、ほぼ電源電圧Vsとなり、従って、増幅器Q2の入力電圧のバランスが取れる電位まで増幅器Q2の出力が上昇して平衡する。
【００３２】
この様なメカニズムを利用する様に回路パラメータの選択により、上記電流制限機能を特別な電流制限回路を設けることなく実現することができる。
本発明では、出力トランジスタを内蔵するシリーズレギュレータの集積回路で第２トランジスタや第２増幅器の増加による回路規模が増えることによるデメリットはリップル除去特性の改善と、リップル除去用容量の１桁の低減による集積回路のスペースの削減化という点で効果を発揮し、特別なデメリットは殆ど発生しないと見做すことができる。
【００３３】
また、携帯用機器では、バッテリなどの直流入力電源Vsの低下に対して使用限界のギリギリまで利用したいため、例えば、4.5Vのバッテリが（3.0V＋α）になるまで安定化出力電圧＋3.0Vを安定に出力したい。このため、出来るだけON抵抗の小さい素子を用いたい。こう言う意味において、ｐチャネル電界効果形トランジスタあるいはPNP のバイポーラトランジスタを用いるのがより効果的である。しかし、安定化出力電圧＋3.0Vを安定に出力するために、出力トランジスタT1は、ソース接地型あるいはエミッタ接地型となり、入出力位相による周波数特性（リップル除去比）の劣化が生じる。本発明によれば、この周波数特性（リップル除去比）の劣化を改善することができる。
【００３４】
【発明の効果】
以上述べたように本発明によれば、出力トランジスタの出力電流を小容量出力電流で模擬する第２トランジスタ回路で模擬・検出し、出力トランジスタの出力回路に挿入されるリップル除去用容量の影響を受けることなく負帰還制御ループを構成することにより、リップル除去用容量を低減して、なおかつ、必要とするリップル除去比を確保できるシリーズレギュレータ回路を提供する。
【図面の簡単な説明】
【図１】本発明による第１実施例のシリーズレギュレータ回路図
【図２】第１実施例のリップル除去比の特性図
【図３】従来技術によるシリーズレギュレータ回路図
【図４】従来技術のリップル除去比の特性図
【図５】シリーズレギュレータ回路における入力電圧の変動に対する応答特性図であり、(A) は従来技術の応答特性図、(B) は本発明の応答特性図
【図６】第２実施例のシリーズレギュレータ回路図
【符号の説明】
１,1A,1B,2A,2B シリーズレギュレータ回路
Q1,Q2 増幅器
T1 出力トランジスタ
T2 第２トランジスタ
T3 マルチコレクタトランジスタ
R1〜R4 抵抗
D1 ダイオード
C リップル除去用容量
Vr 基準電圧
Vs 入力電圧
Vout 安定化定電圧出力
Vo1,Vo2 増幅器出力
Vf1 分圧電圧
Vf2 検出電圧[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a series regulator circuit that obtains a stable DC constant voltage output from a DC input voltage, and more particularly to a series regulator circuit that improves a ripple rejection ratio of a constant voltage output.
[0002]
[Prior art]
In portable devices that use batteries as the main power source, especially in devices where analog circuits and digital circuits are mixedly mounted in recent years, the ripple rejection ratio of the constant voltage output circuit has been reduced to suppress the effects of switching noise on the digital circuit on the analog circuit. Improvement is demanded.
[0003]
In FIG. 3, the series regulator circuit of the prior art is composed of a field effect transistor in the illustrated example, the source is connected to one power supply voltage, a control voltage described later is applied to the gate, and the drain is a stabilized DC voltage output. The output transistor T1 that forms a common-source amplifier circuit Vout, the voltage dividing circuits R1 and R2 that divide (Vf1) the output voltage Vout, the reference voltage Vr, the divided voltage Vf1 and the reference voltage And a first amplifier Q1 for comparing and amplifying Vr and controlling the output transistor T1.
[0004]
In such a configuration, the divided voltage Vf1 obtained by dividing the output voltage Vout by the voltage dividing circuits R1 and R2 and the reference voltage Vr are compared and amplified by the first amplifier Q1, and the output transistor T1 is controlled by the output of the first amplifier Q1. By configuring the negative feedback amplifier, the stabilized DC voltage output Vout is controlled to a value obtained by multiplying the reference voltage Vr by the reciprocal of the voltage dividing ratio of the voltage dividing circuits R1 and R2.
In addition, a ripple removing capacitor C is connected to the circuit of the stabilized DC voltage output Vout to obtain the stabilized DC voltage output Vout.
[0005]
FIG. 4 shows the ripple rejection ratio of a prior art series regulator circuit. In FIG. 4, the horizontal axis represents frequency, and the vertical axis represents the ripple rejection ratio in decibels. The ripple rejection ratio of this conventional series regulator circuit has a ripple rejection ratio of -80 dB up to a frequency of about 30 Hz, and in higher frequency ranges, the ripple rejection ratio is 10 times worse (+20 dB / dec). The ripple rejection ratio peak value is -23dB at 10μF with respect to the ripple rejection capacitance C.
It has a characteristic of -10dB at 1μF and + 7dB at O.1μF.
[0006]
[Problems to be solved by the invention]
The purpose of using a series regulator circuit in a portable device is to obtain a stable voltage over a wide electrical range. For this reason, in the series regulator circuit according to the prior art, the output is stabilized by adding a capacitor for ripple removal to the output circuit, but there are the following problems. That is,
(1) Since a ripple removing capacitor is added to the output circuit, the negative feedback control loop for obtaining a constant voltage output is controlled in the low frequency band, and the ripple rejection ratio is deteriorated in the high frequency band.
[0007]
(2) When the ripple removal capacity is reduced, the peak value of the ripple removal ratio also deteriorates.
(3) Moreover, in the series regulator circuit of the prior art, the ripple rejection ratio changes at +20 dB / dec in the frequency band of 30 Hz or higher. This is the principle of this circuit configuration.
[0008]
(4) Moreover, in the series regulator circuit of portable equipment, it is necessary to reduce current consumption, and the power supply is frequently turned on and off repeatedly. For this reason, battery energy loss occurs due to charging / discharging of the ripple removing capacity. In order to reduce battery energy loss due to the ON / OFF of the power supply, it is necessary to reduce the capacity for ripple removal.
From this point of view, the ripple rejection capacity is reduced to achieve a ripple rejection ratio of -20 dB or more over the entire frequency range. Furthermore, a stable ripple rejection ratio in the high frequency range (for example, 24 KHz) Development of a series regulator circuit that achieves -60dB) is required.
[0009]
The present invention has been made in view of the above points, and an object of the present invention is to provide a series regulator circuit that solves the above-described problems, reduces the ripple removal capacity, and achieves a predetermined ripple removal ratio. It is to provide.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, in the present invention, in a series regulator circuit that receives a supply of input voltage from a DC input power supply and outputs a stabilized DC voltage, the output transistor and the output circuit of the output transistor are connected to the stabilized DC circuit. A voltage output circuit, a voltage dividing circuit that divides the output voltage, a reference voltage, a first amplifier that compares the divided voltage and the reference voltage, output control means, and the characteristics of the output transistor are output in a small capacity A second transistor that simulates current, a detection circuit that detects the output of the second transistor, and amplifies a difference signal between the detection signal of the detection circuit and the output of the first amplifier, and simultaneously outputs the output transistor and the second transistor. It is assumed that a phase characteristic improving unit including a second amplifier to be controlled is provided.
[0011]
With this configuration, the phase characteristic improving means has a dynamic characteristic in which a capacitance inserted into the output circuit is detected by detecting a variation factor of the output transistor circuit with the second transistor that simulates the characteristics of the output transistor with a small output current. The negative feedback operation of the second amplifier ensures a faster control loop, and the static characteristics as the stabilized DC voltage output are the divided voltage and reference voltage divided by the voltage dividing circuit. By correcting the output level of the second amplifier with the output of the first amplifier for comparing the above, dynamic characteristics and static characteristics as a series regulator circuit can be improved. Therefore, the dynamic control loop can be stably controlled by the phase characteristic improving means, and the output voltage of the series regulator circuit having the additional capacitance can be stabilized with a time margin by the output of the stably controlled second amplifier. . As a result, the peak value itself of the output ripple rejection ratio in the high frequency region of the series regulator circuit in the prior art can be reduced.
[0012]
Further, the output transistor and the second transistor are configured by a field-effect transistor circuit of a common source circuit in which the source is commonly connected to one DC supply input voltage and the gate is commonly connected to the second amplifier output. be able to.
The output transistor and the second transistor are a grounded-emitter multi-collector transistor circuit in which the emitter is connected to one DC supply input voltage and the base is connected to the second amplifier output through a predetermined resistor. Can be configured.
[0013]
Further, the detection circuit of the second transistor can be configured by a series circuit including a forward circuit of a resistor and a diode connected to the drain or collector of the second transistor.
With this configuration, when the output circuit of the series regulator circuit is unloaded, a bias state that can shut off the output transistor can be obtained.
[0014]
Further, the output current of the output transistor can be limited to 2 to 8 times the predetermined rated current.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
1 is a circuit diagram of a series regulator according to the first embodiment of the present invention, FIG. 2 is a characteristic diagram of a ripple rejection ratio of the first embodiment, and FIG. 5B is a response characteristic to fluctuations in input voltage in the series regulator circuit. FIGS. 6 and 6 are circuit diagrams of a series regulator according to the second embodiment. The same reference numerals are given to the same functional members corresponding to (A) of FIGS.
[0016]
In FIG. 1, a series regulator circuit 1 according to the present invention receives a supply of an input voltage Vs from a DC input power supply and outputs a stabilized DC voltage Vout. The output transistor T1 and an output circuit of the output transistor T1 are stabilized DC. Output control means comprising voltage dividing circuits R1, R2 for dividing the output voltage Vout, a reference voltage Vr, and a first amplifier Q1 for comparing the divided voltage (Vf1) with the reference voltage Vr. Vo-REG), a second transistor T2 that simulates the characteristics of the output transistor T1 with a small output current, a detection circuit (R3, D1 in the illustrated example) that detects the output of the second transistor T2, and this detection Phase characteristic improving means (Ph) comprising a second amplifier Q2 for amplifying a difference signal between the detection signal Vf2 of the circuits R3 and D1 and the output Vo1 of the first amplifier Q1 and simultaneously controlling the output transistor T1 and the second transistor T2. -COMP) Can.
[0017]
With this configuration, the phase characteristic improving means (Ph-DOMP) detects the variation factor of the output transistor circuit T2 by the second transistor T2 that simulates the characteristic of the output transistor T1 with a small output current as the dynamic characteristic. The negative feedback operation of the second amplifier Q2 ensures a faster control loop without being affected by the capacitance C inserted into the output circuit (OUT), and the static characteristic as the stabilized DC voltage output Vout is By correcting the output level Vo2 of the second amplifier Q2 with the output Vo1 of the first amplifier Q1 that compares the divided voltage Vf1 divided by the voltage circuits R1 and R2 with the reference voltage Vr, the series regulator circuit 1 Dynamic and static properties can be improved. Therefore, the dynamic control loop is stably controlled by the phase characteristic improving means (Ph-COMP), and the output voltage Vout of the series regulator circuit 1 having the additional capacitance C is output by the output Vo2 of the second amplifier Q2 that is stably controlled. It can be stabilized with a time margin. As a result, the peak value itself of the output ripple rejection ratio in the high frequency region of the series regulator circuit 1 in the prior art can also be reduced.
[0018]
【Example】
Example 1
The series regulator circuit 1A described in the above embodiment will be supplementarily described. In FIG. 1, the output transistor T1 and the second transistor T2 of the series regulator circuit 1A in the illustrated example have their sources connected to one DC supply input voltage Vs, in the illustrated example, the power supply voltage (+ Vs), and their gates. Commonly connected to the output Vo2 of the second amplifier Q2, the drain of the output transistor T1 is output as a stabilized DC voltage Vout, and the drain of the second transistor T2 is DC supplied through a series circuit of detection circuits R3 and D1. It is composed of a field effect transistor circuit of a common source type circuit connected to a 0 V potential of the input voltage Vs.
[0019]
The connection to the first and second amplifiers Q1 and Q2 is that the divided voltage Vf1 of the voltage dividing circuit R1 and R2 that divides the output voltage Vout is supplied to the negative input terminal of the first amplifier Q1, and the reference voltage Vr is supplied to the amplifier Q1. Connected to the positive input terminal, the output Vo1 of the amplifier Q1 is connected to the negative input terminal of the second amplifier Q2, the potential Vf2 of the drain of the second transistor T2 is connected to the positive input terminal of the second amplifier Q2, and the second amplifier Q2 The output Vo1 is connected to the gates of the output transistor T1 and the second transistor T2 to form a negative feedback control loop.
[0020]
With this configuration, the second transistor T2 and the output transistor T1 have a mirror configuration, and the output (collector) current of the second transistor T2 can flow a current proportional to the current value of the output transistor T1 at a constant ratio. However, there is no need for strict accuracy between the collector current of the second transistor T2 and the collector current of the output transistor T1. The detection circuit R3 detects the collector current of the second transistor T2 equivalently and feeds it back to the second amplifier Q2, thereby improving the dynamic characteristics of the control loop.
[0021]
On the other hand, the stabilized DC voltage Vout of the output transistor T1 is detected (Vo1) by the first amplifier Q1 in comparison with the divided voltage Vf1 of the voltage dividing circuits R1 and R2 and the reference voltage Vr. By feeding back so that the potential Vf2 of the drain of the transistor T2 matches, the output current of the second transistor T2 can be controlled, and a predetermined desired stabilized DC voltage Vout can be obtained in a normal state. Note that the capacitance C added to the constant voltage output is a ripple removing capacitance.
[0022]
The main output transistor T1 is connected with a ripple removing capacitor C. However, since it is separated from the second transistor T2 that forms a closed loop to the amplifier Q2 that directly controls the main output transistor T1, the influence of the capacitor C There is no (phase lag). This can greatly improve the phase delay problem of the conventional series regulator circuit. As a result, the ripple removal capacitor C can be reduced.
[0023]
In FIG. 2, the frequency characteristic of the ripple rejection ratio of the series regulator circuit according to the present invention can be maintained at -80 dB up to 10 KHz, and can be greatly improved as compared with 30 Hz according to the prior art. In addition, according to the present invention, the ripple rejection ratio with respect to the ripple removal capacitor C is -33dB / 100KHz (capacity -10dB) with a capacitance of 1μF, and -10dB (conventional technology + 7dB) with a capacitance of 0.1μF. C can be reduced by an order of magnitude.
[0024]
Next, FIG. 5 shows the response characteristics when the supply voltage of the input power supply of the series regulator circuit of the present invention is changed stepwise in FIG. The supply voltage, the constant voltage output voltage, and the input voltage of the amplifier Q1 are illustrated in order. In FIG. 5A, the input waveform of the amplifier Q1 that drives the output transistor T1 is fixed at the reference voltage Vr at the negative input terminal of the amplifier Q1, but the input waveform on the detection voltage Vr side in the voltage divider circuit. Is converged while repeating vibration at the positive input terminal of the amplifier Q1.
[0025]
On the other hand, in FIG. 5B, in the series regulator circuit of the present invention, the waveform of the input terminal of the amplifier Q2 that drives the output transistor T1 indicates that the potential Vf2 on the current detection side of the second transistor T2 is the + side. As a result, the output Vo1 of the amplifier Q1 drops to the-side, and finally becomes an in-phase amplitude with a deviation of only a few microseconds. Compared with the series regulator circuit of the prior art, the effect can be seen. .
(Example 2)
In FIG. 6, the series regulator circuit 1B can be constituted by a grounded emitter bipolar transistor circuit, instead of the output transistor T1 and the second transistor T2 described in the first embodiment being constituted by field effect transistors.
[0026]
That is, in the output transistor T1 and the second transistor T2 described in the first embodiment, the common emitter is connected to one DC supply input voltage Vs, in the illustrated example, the power supply voltage (+ Vs), and the common base circuit is previously set. A circuit connected to the output Vo2 of the second amplifier Q2 through a predetermined resistor R4 and connected in parallel with a plurality of collectors c1 is used as a collector c1 of the output transistor T1, and an output circuit (Vout) and a voltage dividing circuit (R1, R2) is connected to the resistor R1 side, and the collector c2 configured with a predetermined small area facing the base electrode is defined as the collector c2 of the second transistor T2 on the resistor R3 side of the current detection circuits R3 and D1. it can be composed of a multi-collector transistor T3 circuit of an emitter grounded type formed by connecting.
[0027]
With such a configuration, the ratio of the collector current obtained by connecting a plurality of collectors c1 of the transistor T3 in parallel with the base current of the transistor T3 determined by the output Vo2 of the second amplifier Q2 and the collector current of the collector c2 having a small area Can be formed with an electrode area ratio substantially opposite to the base electrode. That is, a collector current having a predetermined ratio can be obtained with respect to the common base current. Therefore, the same ripple removal characteristics as described in the first embodiment can be obtained.
[0028]
Further, the detection circuit (R3, D1) of the second transistor Q2 can be configured by a series circuit including a forward circuit of a resistor R3 and a diode D1 connected to the drain or collector of the second transistor.
With this configuration, when the output circuits of the series regulator circuits 1A and 1B are unloaded, a bias state in which the output transistor T1 can be cut off can be obtained. That is, in FIG. 1 or FIG. 6, when the output circuits of the series regulator circuits 1A and 1B are unloaded, the current flowing through the output transistor T1 flows through the voltage dividing circuits R1 and R2. Since the output current of the second transistor T1 is substantially proportional to the current flowing through the output transistor T1, this current has a fairly weak current value. As a result, there is almost no voltage drop across the resistor R3 of the current detection circuit, but the forward voltage of the diode D1 is generated accordingly.
[0029]
If the output transistor T1 can ideally control the output current (I1) from 0, the operating state of the amplifier Q1 is I1 = Vr / R2 and the output voltage of the amplifier Q1 is the diode D1 Balance with forward voltage. However, when the leakage current of the output circuit of the output transistor T1 exceeds the current value of I1 = Vr / R2, the output voltage of the amplifier Q1 is lower than the forward voltage of the diode D1, and the potential of the amplifier Q2 is at the level of the power supply voltage Vs. The output transistor T1 can be cut off as much as possible.
[0030]
The output current of the output transistor T1 is limited to 2 to 8 times the predetermined rated current by selecting the resistor R3 of the current detection circuit, selecting the second transistor T2, or limiting the output range of the amplifier Q1. can do.
In FIG. 1 or FIG. 6, when a short circuit accident or the like occurs in the output circuit of the series regulator circuits 1A and 1B, for example, it is possible to suppress the load short-circuit current by selecting the following parameters.
[0031]
(1) Overcurrent is limited by the saturation characteristics of the output current with respect to the gate voltage (in the case of FET) of the output transistor T1 or the base current.
(2) The output range of the amplifier Q1 is saturated at a value slightly lower than the power supply voltage Vs. On the other hand, the output current of the second transistor T2 flows so as to be proportional to the short-circuit current of the output transistor T1, but the maximum current is suppressed by saturation of the circuit. The detection voltage at this time is substantially the power supply voltage Vs, and therefore, the output of the amplifier Q2 rises and balances to a potential at which the input voltage of the amplifier Q2 can be balanced.
[0032]
By selecting circuit parameters so as to use such a mechanism, the current limiting function can be realized without providing a special current limiting circuit.
In the present invention, in the integrated circuit of the series regulator with the built-in output transistor, the disadvantages due to the increase in the circuit scale due to the increase in the second transistor and the second amplifier are due to the improvement of the ripple removal characteristic and the reduction of the ripple removal capacity by one digit It is effective in reducing the space of the integrated circuit, and it can be considered that there is almost no special demerit.
[0033]
Also, in portable devices, we want to use the limit of the use limit against the drop in the DC input power supply Vs such as a battery. For example, the regulated output voltage + 3.0V is used until the 4.5V battery reaches (3.0V + α). I want to output stably. For this reason, I want to use an element with as low an ON resistance as possible. In this sense, it is more effective to use a p-channel field effect transistor or a PNP bipolar transistor. However, in order to stably output the stabilized output voltage +3.0 V, the output transistor T1 is a grounded source type or a grounded emitter type, and the frequency characteristics (ripple rejection ratio) deteriorate due to the input / output phase. According to the present invention, it is possible to improve the deterioration of the frequency characteristic (ripple removal ratio).
[0034]
【The invention's effect】
As described above, according to the present invention, the output current of the output transistor is simulated and detected by the second transistor circuit that simulates the output current of the small capacity, and the influence of the ripple removing capacitor inserted in the output circuit of the output transistor is affected. Provided is a series regulator circuit capable of reducing a ripple rejection capacity and ensuring a necessary ripple rejection ratio by configuring a negative feedback control loop without receiving the same.
[Brief description of the drawings]
1 is a circuit diagram of a series regulator according to a first embodiment of the present invention. FIG. 2 is a characteristic diagram of a ripple rejection ratio according to the first embodiment. FIG. 3 is a circuit diagram of a series regulator according to a prior art. Fig. 5 is a response characteristic diagram with respect to fluctuations in input voltage in a series regulator circuit, (A) is a response characteristic diagram of the prior art, and (B) is a response characteristic diagram of the present invention. Circuit diagram of the series regulator of the second embodiment [Explanation of symbols]
1,1A, 1B, 2A, 2B series regulator circuit
Q1, Q2 amplifier
T1 output transistor
T2 second transistor
T3 multi-collector transistor
R1 ~ R4 resistance
D1 diode
C Ripple rejection capacity
Vr reference voltage
Vs Input voltage
Vout Stabilized constant voltage output
Vo1, Vo2 amplifier output
Vf1 divided voltage
Vf2 detection voltage

Claims

直流入力電源から入力電圧の供給を受けて安定化直流電圧を出力するシリーズレギュレータ回路において、
出力トランジスタと、この出力トランジスタの出力回路を安定化直流電圧出力とし，この出力電圧を分圧する分圧回路と、基準電圧と、この分圧電圧と基準電圧と比較する第１増幅器と,からなる出力制御手段と、
前記出力トランジスタの特性を小容量出力電流で模擬する第２トランジスタと、この第２トランジスタの出力を検出する検出回路と、この検出回路の検出信号と第１増幅器の出力とを増幅し,前記出力トランジスタおよび第２トランジスタを同時に制御する第２増幅器と、からなる位相特性改善手段と、を備え、
前記第２トランジスタの検出回路は、前記第２トランジスタのドレインあるいはコレクタに接続される抵抗とダイオードの順方向回路からなる直列回路で構成する、ことを特徴とするシリーズレギュレータ回路。In the series regulator circuit that receives the input voltage supplied from the DC input power supply and outputs the stabilized DC voltage,
An output transistor includes a stabilized DC voltage output as an output circuit of the output transistor, a voltage dividing circuit that divides the output voltage, a reference voltage, and a first amplifier that compares the divided voltage with the reference voltage. Output control means;
A second transistor for simulating the characteristics of the output transistor with a small output current; a detection circuit for detecting the output of the second transistor; a detection signal of the detection circuit and an output of the first amplifier; A second amplifier that simultaneously controls the transistor and the second transistor, and a phase characteristic improving means comprising :
The detection circuit of the second transistor, that make up a series circuit consisting of a forward circuit of said second transistor drain or resistor and a diode connected to the collector of the series regulator circuit, characterized in that.

請求項１に記載のシリーズレギュレータ回路において、
前記出力トランジスタおよび前記第２トランジスタは、ソースを共通に一方の直流供給入力電圧に接続し、ゲートを共通に前記第２増幅器出力に接続してなるソース接地型回路の電界効果型トランジスタ回路で構成する、ことを特徴とするシリーズレギュレータ回路。The series regulator circuit according to claim 1,
It said output transistor and the second transistor is composed of a field effect transistor circuit common-source circuit connected to one of the DC supply input voltage source in common, comprising connected to the second amplifier outputs a gate in common Series regulator circuit characterized by that.

請求項１に記載のシリーズレギュレータ回路において、
前記出力トランジスタおよび前記第２トランジスタは、エミッタを一方の直流供給入力電圧に接続し、ベースを予め定められた抵抗を介して前記第２増幅器出力に接続してなるエミッタ接地型のマルチコレクタトランジスタ回路で構成する、ことを特徴とするシリーズレギュレータ回路。The series regulator circuit according to claim 1,
Said output transistor and the second transistor, and an emitter connected to one of the DC supply input voltage, based on predetermined resistance via formed by connecting to said second amplifier output emitter grounded type multi-collector transistor circuit A series regulator circuit characterized by comprising:

請求項１ないし請求項３のいずれかの項に記載のシリーズレギュレータ回路において、前記出力トランジスタの出力電流は、予め定められた仕様定格電流の２〜８倍に制限する、ことを特徴とするシリーズレギュレータ回路。 4. The series regulator circuit according to claim 1, wherein an output current of the output transistor is limited to 2 to 8 times a predetermined rated current. 5. Regulator circuit.