JP4535910B2 - Secondary battery protection circuit, battery pack and electronic device - Google Patents
Secondary battery protection circuit, battery pack and electronic device Download PDFInfo
- Publication number
- JP4535910B2 JP4535910B2 JP2005074348A JP2005074348A JP4535910B2 JP 4535910 B2 JP4535910 B2 JP 4535910B2 JP 2005074348 A JP2005074348 A JP 2005074348A JP 2005074348 A JP2005074348 A JP 2005074348A JP 4535910 B2 JP4535910 B2 JP 4535910B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- detection
- secondary battery
- discharge
- overcurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Protection Of Static Devices (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Secondary Cells (AREA)
Description
本発明は、携帯電話やノートパソコン、PDA(Personal DigitalAssistance)等の各種電子機器に用いる、リチュウム(Li)イオン/リチュウム(Li)ポリマ2次電池等の2次電池を過充電、過放電、過電流、および短絡等から保護する技術に係わり、特に、部品点数を削減して小型化、低コスト化を図るのに好適な2次電池保護技術に関するものである。 The present invention relates to a secondary battery such as a lithium (Li) ion / lithium (Li) polymer secondary battery used in various electronic devices such as a mobile phone, a notebook computer, and a PDA (Personal Digital Assistance). More particularly, the present invention relates to a secondary battery protection technique suitable for reducing the number of parts and reducing the size and cost.
携帯電話やノートパソコン、PDA(Personal Digital Assistance)等の各種電子機器に用いる2次電池としてリチウムイオン電池やリチウムポリ間電池等があり、これらの2次電池は、過充電を行うと、金属リチウムが析出して事故につながる。また、過放電を繰り返し行うと、充放電使用回数が極端に悪くなる。 As secondary batteries used in various electronic devices such as mobile phones, notebook computers, and PDAs (Personal Digital Assistance), there are lithium-ion batteries and lithium-poly batteries. When these secondary batteries are overcharged, metallic lithium Will deposit and lead to an accident. In addition, if overdischarge is repeatedly performed, the number of times of charge and discharge is extremely deteriorated.
このような問題に対処するために、過充電や過放電を検出すると、2次電池の充放電機器本体との接続を切り離すためのパワーMOSFET等からなる保護回路(2次電池保護回路)が設けられている。 In order to cope with such problems, a protection circuit (secondary battery protection circuit) including a power MOSFET is provided for disconnecting the secondary battery from the charge / discharge device body when overcharge or overdischarge is detected. It has been.
図3は、従来の次電池保護回路とそれを用いたバッテリパックの構成例を示すブロック図であり、31は2次電池保護回路(図中「保護装置」と記載)、32は過充電検出回路、33は過放電検出回路、34aは充電過電流検出回路、34bは放電過電流検出回路、35は短縮回路、35aは短絡検出回路、36は異常充電器検出回路、36aはNチャネルFET、37は発振回路、38はカウンタ回路、39a,39bはロジック回路、30はレベルシフト、311はバッテリパック、312はプラス側端子、313はマイナス側端子、314は充電器、315はリチュウム(Li)イオン/リチュウム(Li)ポリマ2次電池等の2次電池セルを示し、C(1)はコンデンサ、R(1〜5)は抵抗、Vddは2次電池保護回路1の基板電位端子、Vssは2次電池保護回路1のグランド端子、Doutは過放電検出出力端子、Coutは過充電検出出力端子、V−は充電器マイナス電位入力端子である。 FIG. 3 is a block diagram showing a configuration example of a conventional secondary battery protection circuit and a battery pack using the same, 31 is a secondary battery protection circuit (described as “protection device” in the figure), and 32 is an overcharge detection. Circuit, 33 is an overdischarge detection circuit, 34a is a charge overcurrent detection circuit, 34b is a discharge overcurrent detection circuit, 35 is a shortening circuit, 35a is a short circuit detection circuit, 36 is an abnormal charger detection circuit, and 36a is an N-channel FET. , 37 is an oscillation circuit, 38 is a counter circuit, 39a and 39b are logic circuits, 30 is a level shift, 311 is a battery pack, 312 is a positive terminal, 313 is a negative terminal, 314 is a charger, 315 is lithium (Li ) Indicates a secondary battery cell such as an ion / lithium (Li) polymer secondary battery, C (1) is a capacitor, R (1-5) is a resistor, and Vdd is a substrate of the secondary battery protection circuit 1. Position terminal, Vss is a ground terminal of the secondary battery protection circuit 1, Dout overdischarge detection output terminal, Cout is the overcharge detection output terminal, V- is charger negative potential input terminal.
このような2次電池保護回路31を用いたバッテリパック311は、例えば、携帯電話やノートパソコン、PDA等の各種電子機器に用いられるものであり、このバッテリパック311に設けられた2次電池保護回路31は、おおまかには過充電検出回路32と過放電検出回路33と充電過電流検出回路34aと放電過電流検出回路34bと短絡検出回路35aと異常充電器検出回路36等から構成され、2次電池セル315の過充電、過放電および過電流、短絡等を検出して、2次電池セル315を過充電、過放電および過電流、短絡等から保護する。
The
しかし、例えば過放電検出回路33による過放電の検出にあたっては、電池電圧Vddの分圧電位が放電動作を停止させるべき終止電圧に近くなると、その電圧マージンが小さくなり、急激な負荷変動により負荷に対する過電流が流れると、電池の持つインピーダンスにより一時的に電池電圧VCCが終止電圧以下となり、放電電圧そのものが終止電圧以下になったと誤って判定され、実質的に放電能力が実力以下に低くされてしまう。
However, for example, in overdischarge detection by the
また、充電過電流検出回路34aにおいては、充電時に過電流が流れて、端子V−の電圧がVss(0V)になる値まで下がった時に、充電過電流を検出して、Coutをローレベルにし、充電制御用FETをOFFにして、それ以上の充電電流が流れないようにするが、この場合にも、誤ってV−電圧がVss(0V)になる値まで下がったと判定される場合がある。
Further, in the charge
このような問題に対処するために、図3の例においては、発振回路37とカウンタ回路38からなる遅延機能が設けられている。以下、この遅延機能について、図8を用いて説明する。
In order to cope with such a problem, in the example of FIG. 3, a delay function including an
図8に示す回路は、特許文献1に記載のもので、2次電池の保護回路における放電時の誤検出を防止するためのものであり、この回路においては、検出器(COMP804)の出力が終止電圧以下になっても直ちに保護スイッチ(807)をオフするのではなく、その状態が一定期間以上継続した場合にのみ保護スイッチ(807)をオフにするものであり、ここでは、内部発振器801と分周カウンタ802からなるタイマを利用している。
The circuit shown in FIG. 8 is described in Patent Document 1, and is for preventing erroneous detection at the time of discharging in the protection circuit of the secondary battery. In this circuit, the output of the detector (COMP804) is The protection switch (807) is not immediately turned off even when the voltage falls below the cutoff voltage, but the protection switch (807) is turned off only when the state continues for a certain period or longer. Here, the
図8において、電圧比較回路COMP804により基準電圧(V4)と分圧電圧VCC/Nを比較し、電池電圧VCCが終止電圧以下になったとき、ロウレベルの信号を出力して分周カウンタ802のリセットを解除して計数を開始する。この計数値がデコーダ805により予め設定した値になるとラッチ回路805aをセットしてMOSトランジスタで構成される保護スイッチ807をオフにする。
In FIG. 8, the voltage
しかし、分周カウンタ802が予め設定した値に達する前に電池電圧VCCがもとの終止電圧以上の電圧に復帰すると、リセット信号が発生されて分周カウンタ802を計数途中でリセットする。これにより、デコーダ回路805による設定を負荷変動を考慮して比較的長い時間に設定しておけば、負荷変動に対して電池電圧VCCが一時的に終止電圧以下に低下した場合でも、保護スイッチ807がオフしてしまうことはなく、誤動作を回避できる。
However, if the battery voltage VCC returns to a voltage equal to or higher than the original end voltage before the
また、このような過放電の場合と同様に、過充電や過電流、さらに短絡の検出時の遅延時間も、すべて内部発振回路とカウンタで決定することが可能である。この技術では、遅延時間を決定するための外付けコンデンサーを設ける必要がなくなり、保護回路基板の部品点数を少なくすることができる。 Further, as in the case of such overdischarge, all of the delay time upon detection of overcharge, overcurrent, and short circuit can be determined by the internal oscillation circuit and the counter. In this technique, it is not necessary to provide an external capacitor for determining the delay time, and the number of parts of the protection circuit board can be reduced.
このようにして、図3の回路において、例えば、過充電検出回路32、過放電検出回路33、充電過電流検出回路34a、放電過電流検出回路34b、短絡検出回路35aにより過充電や過放電、過電流、短絡を検出すると、発振回路37が動作しはじめ、カウンタ回路38が動き出す。
In this way, in the circuit of FIG. 3, for example, overcharge and overdischarge are detected by the
そして、それぞれの検出時に設定されている遅延時間をカウントすると、ロジック回路39a、39bおよびレベルシフト30を通して、過充電の場合はCout端子の出力がローレベルになり、充電制御用FETがオフ、過放電、短絡の場合はDout端子の出力がローレベルになり、放電制御用FETがオフとなる。
Then, when the delay time set at each detection is counted, the output of the Cout terminal becomes low level in the case of overcharge through the
尚、異常充電器検出回路36は、異常な充電器314等が端子312,313に接続されて大電圧がバッテリパック311に印加された時に、過電流検出回路34と短絡検出回路35の入力に、V−端子の電位がかからないようにFETスイッチ36aを切ることによって、トランジスタのVthの経時変化による過電流検出電圧値と短絡検出電圧値のシフトが起こらないようにするための回路である。
The abnormal
このような構成の2次電池保護回路31において、通常、過放電検出回路33による過放電検出時のカウンター回路38による遅延時間は20mS(ミリ秒)程度、充電過電流検出回路34aおよび放電過電流検出回路34bによる過電流検出時の遅延時間は10mS程度、短絡検出回路35aによる短絡検出時の遅延時間は1mS程度、過充電検出回路32による過充電検出時の遅延時間は1S(秒)以上である。
In the secondary
このような検出時における遅延時間は、バッテリーパック311の生産時における2次電池保護回路31の機能テストにおいて問題となる。すなわち、このような内部発振回路とカウンタを設けた保護回路基板のテストを行う際、過放電と過電流の検出時の遅延時間は、一般的に20mS(ミリ秒)程度なので、テスト時間にはそれほど大きな影響はないが、過充電の検出時の遅延時間は通常数秒程度(1秒以上)に設定されている。従って、過充電の検出動作のテストを行う場合、必ず数秒以上の時間が必要となる。
Such a delay time at the time of detection becomes a problem in the function test of the secondary
特に、正確な過充電検出電圧値を測定(テスト)する場合は、電圧をステップさせるたびに、数秒以上の待ち時間が必要となるため、仮に25ステップで検出電圧を測定できたとして、待ち時間を2秒とすると、過充電検出電圧値の測定に要する時間は50秒となり、これは量産を行うには時間がかかりすぎて実用化できるレベルではない。 In particular, when measuring (testing) an accurate overcharge detection voltage value, a waiting time of several seconds or more is required every time the voltage is stepped. Therefore, assuming that the detection voltage can be measured in 25 steps, the waiting time Is 2 seconds, the time required to measure the overcharge detection voltage value is 50 seconds, which is not a practical level because it takes too much time for mass production.
このような問題に対処するために、図3における2次電池保護回路31には、テスト用の端子(図中「TEST」と記載)と短縮回路35を設けている。このテスト用端子により、過充電、過放電、放電過電流、充電過電流、短絡の検出時の遅延時間を決定する遅延回路の遅延時間を、発振周波数を高くすることによって短縮し、テスト時間を短縮して検査工程のコスト削減を実現するものであり、このような技術は、例えば特許文献2〜4に記載されている。
In order to cope with such a problem, the secondary
さらに、特許文献5には、図9に示すように、発振回路内にテスト用制御回路920を設け、テスト用短縮機能を充電器マイナス電圧入力端子(V−)にマージすることにより、単独でのテスト用端子を削減して回路規模を小さくし、チップ面積を削減してコストダウンを図った技術が記載されている。
Furthermore, in Patent Document 5, as shown in FIG. 9, a
この図9に示す回路は、定電流インバータとコンデンサを使ったリングオシレータであり、発振周波数は、定電流926、928の定電流値とコンデンサ929、930の値、および、インバータ931、932のスレッショルドで決まる。例えば、「Cout」状態信号には通常ハイレベルが入力されていて、ヒステリシスインバータ933の入力には通常ローレベルが入力されると、Pchトランジスタ923、924のゲート電圧がハイレベルであるため、Pchトランジスタ923、924はOFFしている。したがって発振周波数は、定電流926、928とコンデンサ929、930の値で決定される。
The circuit shown in FIG. 9 is a ring oscillator using a constant current inverter and a capacitor. The oscillation frequency includes constant current values of
しかし、Cout状態信号がハイレベルのまま、V−をVssより低いレベルに下げると、ヒステリシスインバータ933にハイレベルが入力され、Pchトランジスタ923、924のゲート電圧がローレベルとなり、Pchトランジスタ923、924がONするので、発振周波数を決めている定電流の値は、「定電流926+定電流925」、「定電流928+定電流927」となり、発振周波数が高くなり、過充電検出時の遅延時間を短くすることができる。
However, if V− is lowered to a level lower than Vss while the Cout state signal remains high, a high level is input to the hysteresis inverter 933, the gate voltages of the
例えば、定電流926と定電流925、および、定電流928と定電流927の比を「1:9」にすると、発振周波数は1/10になり、遅延時間も1/10にすることができる。この場合は、半導体装置または半導体装置を実装した保護回路基板のテスト時間を、1/10に短縮することができる。
For example, when the ratio of the
しかし、例えば特許文献3〜5のそれぞれに示される2次電池保護回路においては、放電過電流検出(主に過負荷による数A程度で検出し検出状態を数mS〜数十mS程度保持して放電禁止状態になる)機能と、短絡検出(主に出力短絡による数十A以上で検出し検出状態を数百μS保持して放電禁止状態になる)機能を、個別に設けており、それぞれが個別に、検出回路および遅延回路(クロック回路とカウンタ回路で構成される場合はクロック回路とカウンタ回路を共通にしてデコーダ回路やフリップフロップ回路を個別に持つ場合もある)を持っており、それなりの部品点数が必要であり、小型化の妨げとなっている。 However, in the secondary battery protection circuit shown in each of Patent Documents 3 to 5, for example, discharge overcurrent detection (mainly detected at about several A due to overload and the detection state is maintained at about several mS to several tens of mS. A function that disables discharge) and a function that detects short-circuits (mainly detected at several tens of A or more due to output short-circuits and holds the detection state for several hundred μS to become discharge-disabled) are provided separately. Individually, it has a detection circuit and a delay circuit (if it is composed of a clock circuit and a counter circuit, it may have a decoder circuit and a flip-flop circuit individually with a common clock circuit and counter circuit). The number of parts is required, which hinders downsizing.
また、充電過電流検出機能に関しても、単に、充電時に過電流が流れて、端子V−の電圧がVss(0V)になる値まで下がった時に、充電制御用 FETをOFFにして、それ以上の充電電流が流れないようにする機能を実現しているだけである。 In addition, regarding the charge overcurrent detection function, when an overcurrent flows during charging and the voltage at the terminal V- decreases to a value that becomes Vss (0 V), the charge control FET is turned OFF, and more It only implements a function that prevents charging current from flowing.
解決しようとする問題点は、従来の技術では、テスト時における遅延時間の短縮技術を通常の2次電池保護に有効に利用していない点である。 The problem to be solved is that the conventional technology does not effectively use the technology for reducing the delay time during the test for the protection of the secondary battery.
本発明の目的は、これら従来技術の課題を解決し、2次電池保護回路の回路規模を小さくでき、製品チップ面積を減少させて原価を抑えることを可能とすると共に、充電時における2次電池の保護を、より効率的に行うことを可能とすることである。 The object of the present invention is to solve the problems of the prior art, to reduce the circuit scale of the secondary battery protection circuit, to reduce the product chip area and to reduce the cost, and to charge the secondary battery during charging. It is possible to more efficiently perform protection.
上記目的を達成するため、本発明の2次電池保護回路(例えば図2に示す2次電池保護回路21)は、(1)2次電池(電池セル215)の放電時の保護を行う機能として、2次電池の放電時に、この2次電池の充電器マイナス端子の電位(V−)が予め放電過電流状態検出用に定められた閾値Vhより高いことを検出する放電過電流検出手段(放電過電流検出回路24b)と、この放電過電流検出手段による放電過電流状態の検出結果信号を予め定められた時間Th遅延させて出力する遅延手段(発振回路27、カウンター回路28)と、この遅延手段から検出結果信号が出力されると放電電流経路を遮断する放電経路遮断手段(ロジック回路29a、放電制御用FET)と共に、新たに、2次電池の放電時に充電器マイナス端子の電位(V−)が予め異常放電状態検出用に定められた閾値Vt(Vt>>Vh)より高いことを検出すると、遅延手段における遅延時間を短縮して、放電経路遮断手段による放電電流経路の遮断を早める手段(異常検出回路25a、短縮回路25)を設けたことを特徴とする。また、(2)2次電池の充電時における保護機能として、2次電池の充電時にこの2次電池の充電器マイナス端子の電位(V−)が予め充電過電流状態検出用に定められた閾値Vjより低いことを検出する充電過電流検出手段(充電過電流検出回路24a)と、この充電過電流検出手段による充電過電流状態の検出結果信号が遅延手段により予め定められた時間Tj遅延して出力されると充電電流経路を遮断する充電経路遮断手段(ロジック回路29b、レベルシフト20、充電制御用FET)と共に、新たに、2次電池の充電時に、充電器マイナス端子の電位(V−)が予め異常充電状態検出用に定められた閾値Ve(Ve<<Vj)より低いことを検出すると、短縮手段を起動して遅延手段における遅延時間を短縮し、充電経路遮断手段による充電電流経路の遮断を早める手段を設けたことを特徴とする。
In order to achieve the above object, the secondary battery protection circuit (for example, the secondary
本発明によれば、従来はテスト用に用いられていた、放電過電流状態および充電過電流状態のそれぞれの検出信号の遅延時間の短縮技術を、通常の放電時および充電時の保護機能に利用することで、例えば、従来の短絡検出保護機能を容易に実現でき、また、充電過電流保護制御を2段階に分けて行うこと等ができるので、回路の削減およびチップ面積の縮小によるコスト削減を実現できると共に、2次電池保護回路の機能の向上を図ることができる。 According to the present invention, the technology for shortening the delay time of each detection signal in the discharge overcurrent state and the charge overcurrent state, which has been used for testing in the past, is used for the protection function during normal discharge and charge. By doing so, for example, the conventional short-circuit detection protection function can be easily realized, and the charge overcurrent protection control can be performed in two stages, thereby reducing the cost by reducing the circuit and the chip area. This can be realized and the function of the secondary battery protection circuit can be improved.
以下、図を用いて本発明を実施するための最良の形態例を説明する。図1は、本発明に係わる2次電池保護回路における特徴的な第1の構成部分例を示す回路であり、図2は、本発明に関わる2次電池保護回路を設けたバッテリパックの構成例を示す回路図である。 The best mode for carrying out the present invention will be described below with reference to the drawings. FIG. 1 is a circuit showing a characteristic first structural example of a secondary battery protection circuit according to the present invention, and FIG. 2 is a configuration example of a battery pack provided with a secondary battery protection circuit according to the present invention. FIG.
図2において、21は本発明に係わる2次電池保護回路(図中「保護装置」と記載)、22は過充電検出回路、23は過放電検出回路、24は過電流検出回路、25および25aは本発明に特徴的な短縮回路と異常検出回路、26は異常充電器検出回路、26aはNチャネルFET、27は発振回路、28はカウンタ回路、29a,29bはロジック回路、20はレベルシフト、211はバッテリパック、212はプラス側端子、213はマイナス側端子、214は充電器、215はリチュウム(Li)イオン/リチュウム(Li)ポリマ2次電池等の2次電池セルを示し、C(1)はコンデンサ、R(1〜5)は抵抗、Vddは2次電池保護回路21の基板電位端子、Vssは2次電池保護回路21のグランド端子、Doutは過放電検出出力端子、Coutは過充電検出出力端子、V−は充電器マイナス電位入力端子である。
In FIG. 2, 21 is a secondary battery protection circuit according to the present invention (denoted as “protection device” in the figure), 22 is an overcharge detection circuit, 23 is an overdischarge detection circuit, 24 is an overcurrent detection circuit, and 25 and 25a. Is a shortening circuit and an abnormality detection circuit characteristic of the present invention, 26 is an abnormal charger detection circuit, 26a is an N-channel FET, 27 is an oscillation circuit, 28 is a counter circuit, 29a and 29b are logic circuits, 20 is a level shift, 211 is a battery pack, 212 is a positive terminal, 213 is a negative terminal, 214 is a charger, 215 is a secondary battery cell such as a lithium (Li) ion / lithium (Li) polymer secondary battery, and the like C (1 ) Is a capacitor, R (1-5) is a resistor, Vdd is a substrate potential terminal of the secondary
このような2次電池保護回路21を用いたバッテリパック211は、例えば、携帯電話やノートパソコン、PDA等の各種電子機器に用いられるものであり、このバッテリパック211に設けられた2次電池保護回路21は、おおまかには過充電検出回路22と過放電検出回路23と充電過電流検出回路24aと放電過電流検出回路24bと異常充電器検出回路26および異常検出回路25aとから構成され、2次電池セル215の過充電、過放電および過電流等を検出して、2次電池セル215を過充電、過放電および過電流から保護する。
The
例えば、過充電検出回路22、過放電検出回路23、充電過電流検出回路24a、または放電過電流検出回路24bにより、過充電、過放電、充電過電流、または放電過電流を検出すると、発振回路27が動作しはじめ、カウンタ回路28が動き出す。そして、それぞれの検出時に設定されている遅延時間をカウントすると、ロジック回路29a、29bおよびレベルシフト20を通して、過充電、充電過電流の場合はCout端子の出力がローレベルになり、充電制御用FETがオフとなり、また、過放電、放電過電流の場合はDout端子の出力がローレベルになり、放電制御用FETがオフとなる。
For example, when overcharge, overdischarge, charge overcurrent, or discharge overcurrent is detected by the
尚、異常充電器検出回路26は、異常な充電器214等が接続されて大電圧がバッテリパック211に印加された時に、充電過電流検出回路24aと放電過電流検出回路24bの入力に大電圧(V−電位)が直接かからないようにFETスイッチ26aをオフにすると同時に、FETスイッチ24cをオンにすることによって、充電過電流検出回路24aと放電過電流検出回路24bの入力にグランド電位(Vss)を印加し、充電過電流検出回路24aと放電過電流検出回路24bを構成する入力トランジスタのVthの経時変化による充電過電流検出電圧値および放電過電流検出電圧値のシフトが起こらないようにするための回路である。
The abnormal
このように、本例では、電池セル215の放電時の保護を行う機能として、過放電検出回路23と放電過電流検出回路24bが設けられており、過放電検出回路23は、電池セル215の放電時に、抵抗R3,4で電源電位Vddが分圧された電位が予め過放電検出用に定められた閾値より低くなることを検出し、また、放電過電流検出回路24bは、電池セル215の放電時に、例えば数A(アンペア)の放電電流が流れることにより、充電器マイナス端子の電位(V−)が予め放電過電流状態検出用に定められた閾値Vh、例えば、50mV〜300mV程度より高くなることを検出する。
As described above, in this example, the
これらの検出結果信号は、発振回路27とカウンター回路28からなる遅延回路に入力され、それぞれに対応した時間だけ遅延されてロジック回路29aに入力され、ロジック回路29aによりDoutがローレベルに設定され、放電制御用FETがオンとなり、放電電流経路を遮断する。
These detection result signals are input to a delay circuit including the
本例では、従来の「短絡検出回路」は設けられていないが、その代わりに「異常検出回路25a」が設けられており、この異常検出回路25aにより短絡を検出して、短縮回路25により放電電流経路を早期に遮断することにより、2次電池セル215を短絡から保護することができる。
In this example, the conventional “short circuit detection circuit” is not provided, but instead, an “
すなわち、異常検出回路25aは、電池セル215の放電時に、例えば放電過電流で想定される電流の数倍から数十倍の短絡電流が流れることにより、充電器マイナス端子の電位(V−)が予め異常放電状態検出用に定められた閾値Vt(Vt>>Vh)、例えば、0.8V〜2.0Vより高くなることを検出すると、その検出結果信号を短縮回路25に出力し、短縮回路25は、発振回路27における発振周波数を高くしてカウンター回路28によるカウント速度を高速化することにより、発振回路27とカウンター回路28からなる遅延回路による遅延時間を短縮して、短絡発生時には、放電過電流検出回路24bによる保護より早く、放電電流経路を遮断する。
That is, when the
このように、本例では、異常検出回路25aと短縮回路25により、従来の短絡保護機能を実現することができる。
Thus, in this example, the conventional short-circuit protection function can be realized by the
また、本例では、電池セル215の充電時の保護を行う機能として、過充電検出回路22と充電過電流検出回路24aが設けられており、過充電検出回路22は、電池セル215の充電時に、抵抗R1,2で電源電位Vddが分圧された電位が予め過充電検出用に定められた閾値より高くなることを検出し、また、充電過電流検出回路24aは、電池セル215の充電時に、例えば数A(アンペア)の充電電流が流れることにより、充電器マイナス端子の電位(V−)がグランド電位(Vss)と比較して、予め充電過電流状態検出用に定められた閾値Vh、例えば、−50mV〜−300mV程度よりも低くなることを検出する。
In this example, an
これらの検出結果信号は、放電時の動作と同様に、発振回路27とカウンター回路28からなる遅延回路に入力され、それぞれに対応した時間だけ遅延されてロジック回路29b、レベルシフト20に入力され、レベルシフト20よりCoutがローレベルに設定され、充電制御用FETがオンとなり、充電電流経路を遮断する。
These detection result signals are input to a delay circuit composed of an
さらに、本例では、異常検出回路25aと短縮回路25により、充電過電流検出回路24aとは異なるレベルでの充電過電流保護機能を実現している。すなわち、異常検出回路25aは、電池セル215の充電時に、例えば充電過電流で想定される電流の数倍から数十倍の数十Aの異常な充電電流が流れることにより、充電器マイナス端子の電位(V−)が予め異常充電状態検出用に定められた閾値Ve(Ve<<Vj)、例えば、−0.8V〜−2.0V程度よりも低くなることを検出すると、その検出結果信号を短縮回路25に出力し、短縮回路25は、発振回路27における発振周波数を高くしてカウンター回路28によるカウント速度を高速化することにより、発振回路27とカウンター回路28からなる遅延回路による遅延時間を短縮して、異常充電状態の発生時には、充電過電流検出回路24aによる保護より早く、充電電流経路を遮断する。
Furthermore, in this example, the
このようにして、異常検出回路25aの検出レベルを適宜に設定することで、充電過電流検出回路24aで検出するレベルよりも高い危険な充電過電流が流れた場合には、より短時間で保護機能を働かせることができる。
In this way, by appropriately setting the detection level of the
以下、このような異常検出回路25aと短縮回路25、および、発振回路27とカウンター回路28からなる遅延回路の詳細構成と、異常検出回路25aと短縮回路25による発振回路27とカウンター回路28からなる遅延回路における遅延時間の短縮動作を、図1を用いて説明する。
Hereinafter, a detailed configuration of the delay circuit including the
図1において、ヒステリシスインバータ13とインバータ16,17は本発明に係わる異常検出手段を構成し、Pチャネル(Pch)トランジスタ3,4と定電流5,7は本発明に係わる短縮手段を構成し、定電流6,8とコンデンサ9,10およびインバータ11,12は発振回路27を構成するものである。
In Figure 1, the hysteresis inverter 1 3 and the
この発振回路27の構成は、図9に示した従来のものと同様で、定電流インバータとコンデンサを使ったリングオシレータであり、発振周波数は、定電流5〜8の定電流値とコンデンサ9,10の値、および、インバータ11,12のスレッショルドで決まる。
The configuration of the
本例では、異常検出回路25aを構成するヒステリシスインバータ13において、充電器マイナス端子の電位(V−)を基板電圧としてグランド電位(Vss)を入力としており、充電器マイナス端子の電位(V−)が閾値Veより低く、例えば−0.8V〜−2.0V程度になるとローレベルの検出結果信号を出力する。
In this example, in the
例えば、充電時に、通常の充電過電流で想定される充電電流が流れている場合には、充電器マイナス端子の電位(V−)は−50mV〜−300mV程度であり、ヒステリシスインバータ13の出力はハイレベルとなり、インバータ16の出力がローレベル、インバータ17の出力がハイレベルとなる。
For example, when a charging current assumed to be a normal charging overcurrent flows during charging, the potential (V−) of the charger minus terminal is about −50 mV to −300 mV, and the output of the
この場合、Pchトランジスタ3,4のゲート電圧がハイレベルであり、Pchトランジスタ3,4はOFFとなり、発振周波数は、定電流6,8とコンデンサ9,10の値で決定され、過充電検出回路22や過放電検出回路23、充電過電流検出回路24a、放電過電流検出回路24bのそれぞれの検出中、カウンター回路28は通常の速度で計数を行う。
In this case, the gate voltage of the Pch transistors 3 and 4 is at a high level, the Pch transistors 3 and 4 are turned OFF, the oscillation frequency is determined by the constant currents 6 and 8 and the values of the
これに対して、充電時に、充電過電流で想定される電流の数倍から数十倍の数十Aの異常な充電電流がながれることにより、充電器マイナス端子の電位(V−)が、通常の充電過電流検出電圧(−50mV〜−300mV))より低い電圧閾値Ve、例えば−0.8V〜−2.0V程度になると、ヒステリシスインバータ13はローレベルの検出結果信号を出力し、このヒステリシスインバータ13のローレベル出力はインバータ16とインバータ17で2度反転され、短縮回路25を構成するPチャネル(Pch)トランジスタ3,4のゲートに入力される。
On the other hand, during charging, an abnormal charging current of several tens of times to several tens of times the current assumed for the charging overcurrent flows, so that the potential of the charger minus terminal (V−) is usually When the voltage threshold Ve is lower than the charging overcurrent detection voltage (-50 mV to -300 mV), for example, about -0.8 V to -2.0 V, the
このようにして、Pchトランジスタ3,4のゲート電圧がローレベルとなると、Pchトランジスタ3,4がON(オン)となり、これにより、発振周波数を決めている定電流の値は、「定電流6+定電流5」、「定電流8+定電流7」となり、発振周波数が高くなり、カウンター回路28のカウント動作が高速化され、遅延手段としての遅延時間が短縮される。
In this way, when the gate voltage of the Pch transistors 3 and 4 becomes a low level, the Pch transistors 3 and 4 are turned ON (on), whereby the value of the constant current that determines the oscillation frequency is “constant current 6+”. Constant current 5 "and" constant current 8 + constant current 7 "are obtained, the oscillation frequency is increased, the count operation of the
例えば、定電流6と定電流5、および、定電流8と定電流7の比を「1:9」にすると、発振周波数は1/10になり、遅延時間も1/10にすることができる。 For example, when the ratio of the constant current 6 to the constant current 5 and the ratio of the constant current 8 to the constant current 7 is “1: 9”, the oscillation frequency can be 1/10 and the delay time can also be 1/10. .
このように、通常の充電過電流で想定される数倍から数十倍の数十Aの異常な充電電流が流れて危険な場合には、充電過電流検出回路24aの検出結果に基づく充電過電流保護動作では時間がかかり対応できないが、ヒステリシスインバータ13において、異常な充電電流が流れたことを検出することにより、短時間で充電電流経路を遮断することができ、対応が可能となる。
Thus, when the normal abnormal charging current of several tens of A in the several tens of times from several times contemplated by the charge overcurrent danger flowing, charging based on the detection result of the charge
また、異常検出回路25aを構成するインバータ16は、ヒステリシスインバータ13の出力を入力として、上述の充電時の反転動作を行っているが、充電器マイナス端子の電位(V−)を基板電圧としており、放電時において、例えば、放電過電流で想定される電流の数倍から数十倍の数十Aの短絡電流が流れて、充電器マイナス端子の電位(V−)が、放電過電流検出回路24bで検出する電圧(50mV〜300mV)より高い閾値Vh(例えば0.8V〜2.0V)より高くなると、このインバータ16を構成するNチャネルトランジスタの基板電圧がV−であり、当該Nチャネルトランジスタのドレイン電圧すなわちインバータ16の出力がつられてほぼV−電圧(0.8V〜2.0V)、すなわちハイレベルになる。
The
このインバータ16のハイレベル出力はインバータ17で反転され、短縮回路25を構成するPchトランジスタ3,4のゲートに入力され、Pchトランジスタ3,4のゲート電圧がローレベルとなり、Pchトランジスタ3,4がONし、発振周波数を決めている定電流の値が「定電流6+定電流5」、「定電流8+定電流7」となり、発振周波数が高くなり、カウンター回路28のカウント動作が高速化され、遅延手段としての遅延時間が短くなる。
The high level output of the
短絡状態の場合、インバータ17の反転電圧の電源電圧の約1/2を超えるので、異常放電過電流状態を検出して遅延時間を短縮する。例えば、放電過電流検出回路24bによる検出結果に基づき遅延時間を12msで設定して、遅延時間の短縮率を1/30にすると、異常検出回路25aによる放電時の短絡検出時の遅延時間は400μsとなり、標準的な短絡検索保護動作となる。
In the case of the short circuit state, it exceeds about ½ of the power supply voltage of the inversion voltage of the
尚、このような異常検出回路25aを設けた2次電池保護回路に関しても、生産工程におけるテストを行う場合には、テスト時における遅延時間の短縮を行うことが要求される。以下、図4から図7を用いて、テスト機能を有する本発明に係わる2次電池保護回路に関して説明を行う。
Incidentally, also for the secondary battery protection circuit provided with such an
図4は、本発明に係わる2次電池保護回路における特徴的な第2の構成部分例を示す回路であり、図5は、本発明に係わる2次電池保護回路における特徴的な第3の構成部分例を示す回路、図6は、本発明に係わる2次電池保護回路における特徴的な第4の構成部分例を示す回路、図7は、本発明に係わる2次電池保護回路における特徴的な第5の構成部分例を示す回路である。 FIG. 4 is a circuit diagram showing a second characteristic example of the secondary battery protection circuit according to the present invention, and FIG. 5 is a third characteristic configuration of the secondary battery protection circuit according to the present invention. FIG. 6 is a circuit showing a fourth example of a characteristic component of the secondary battery protection circuit according to the present invention. FIG. 7 is a characteristic of the secondary battery protection circuit according to the present invention. It is a circuit which shows the 5th example of a component part.
図4に示す回路では、本発明に係わる異常検出回路25aを、図9に示した従来のテスト用制御回路920に組み込んで構成したものであり、図4におけるインバータ416,417が新たに組み込まれ、異常検出回路25aを構成している。
In the circuit shown in FIG. 4, the
図2における過放電検出回路23による過放電検出時の遅延時間は20mS程度であり、放電過電流検出回路24bおよび充電過電流検出回路24aによる過電流検出時の遅延時間は10mS程度、また、異常検出回路26aによる短絡検出時の遅延時間は1mS程度であるが、過充電検出回路22による過充電検出時の遅延時間は1S以上である。
The delay time at the time of overdischarge detection by the
そこで、図4および図9に示す回路においては、2次電池保護回路のテストを行うときに、「Cout」端子をハイレベル(過充電を検出していない状態)、V−をVssより低いレベルに固定することによって、発振回路の周波数を高くし、遅延時間を短くすることでテスト時間を短縮している。 Therefore, in the circuits shown in FIGS. 4 and 9, when the secondary battery protection circuit is tested, the “Cout” terminal is set to a high level (overcharge is not detected), and V− is set to a level lower than Vss. By fixing to, the test time is shortened by increasing the frequency of the oscillation circuit and shortening the delay time.
図4において、符号43〜49,410〜412の各構成要素は、図1における符号符号3〜9,10〜12の各構成要素に実質的に相当し、発振回路27と短縮回路25を構成しており、ここでは、その説明はしない。
In FIG. 4, the
また、図4において、符号413が図9におけるヒステリシスインバータ933に相当し、符号414が図9におけるインバータ934に、符号415が図9におけるNAND回路935に相当する。
4,
そして、図4における符号416が図1におけるインバータ16に相当し、符号417が図1におけるインバータ17に相当する。尚、ヒステリシスインバータ413は、図9におけるヒステリシスインバータ933に相当すると共に、図1におけるヒステリシスインバータ13にも相当する。
4 corresponds to the
このような構成において、例えばCout状態信号にハイレベルが入力されている状態で、ヒステリシスインバータ413の入力にローレベルが入力されると、ヒステリシスインバータ413はハイレベルを出力し、インバータ416,417,414を介して、NAND回路415にローレベルが入力され、NAND回路415の出力はハイレベルとなり、Pchトランジスタ3,4のゲート電圧はハイレベルであり、Pchトランジスタ3,4はOFFとなり、したがって発振周波数は、定電流46,48とコンデンサ19,410の値で決定され、その結果、通常の遅延時間となる。
In such a configuration, for example, when a high level is input to the Cout state signal and a low level is input to the input of the
しかし、テスト時において、Cout状態信号がハイレベルのまま、充電器マイナス端子電位V−をグランド電子Vssより低いレベルに下げると、ヒステリシスインバータ413にハイレベルが入力され、ヒステリシスインバータ413はローレベルを出力し、インバータ416,417,414を介して、NAND回路415にハイレベルが入力され、NAND回路415の出力はローレベルとなり、Pchトランジスタ3,4のゲート電圧はローレベルであり、Pchトランジスタ3,4はONとなり、したがって発振周波数を決めている定電流の値は、「定電流46+定電流45」、「定電流48+定電流47」となり、発振周波数が高くなり、その結果、例えば、過充電検出時の遅延時間を短くすることができる。
However, at the time of the test, if the charger minus terminal potential V− is lowered to a level lower than the ground electron Vss while the Cout state signal remains at the high level, the high level is input to the
また、テスト時ではなく通常の充電・放電動作においても、図1で説明したようにして、異常検出回路26aを構成するヒステリシスインバータ413とインバータ416により、充電・放電動作時における異常過電流が流れる状態を検出した際には、Pchトランジスタ3,4がONとなり、発振回路27の発振周波数が高くなり、遅延時間を短くすることができ、充電電流経路および放電電流経路の遮断を高速化することができる。
Further, in the normal charging / discharging operation instead of the test time, as described with reference to FIG. 1, the
例えば、定電流46と定電流45、および、定電流48と定電流47の比を「1:9」にすると、過充電検出時等の発振周波数は1/10になり、遅延時間も1/10にすることができる。この場合は、テスト時間を、1/10に短縮することができる。 For example, when the ratio of the constant current 46 to the constant current 45 and the ratio of the constant current 48 to the constant current 47 is set to “1: 9”, the oscillation frequency at the time of detecting overcharge becomes 1/10, and the delay time is also 1/9. Can be 10. In this case, the test time can be reduced to 1/10.
但し、充電過電流検出機能がある場合(充電過電流検出回路24aが設けられ、動作している場合)、充電過電流検出遅延時間の設定が10mS程度なので、過充電検出回路22による過充電検出時の遅延時間の1S程度と比較して十分短く、テスト時において短縮された場合でも必ず充電過電流保護が過充電保護より先に働くので過充電検出の短縮をテスト出来ない。
However, when there is a charge overcurrent detection function (when the charge
その対策として、本例では、インバータ417からの出力がローレベルのとき、このローレベル信号を充電過電流検出禁止モード信号として出力し、充電過電流検出回路24aによる充電過電流検出を禁止する。この場合は、充電過電流検出遅延時間の短縮は出来なくなる。
As a countermeasure, in this example, when the output from the
尚、充電過電流検出機能が無い場合、このような充電過電流検出禁止モードを設定する必要が無く、また、過充電検出のテスト時間短縮を必要としない場合も充電過電流検出禁止モードを設定する必要が無い。 When there is no charge overcurrent detection function, there is no need to set such a charge overcurrent detection prohibit mode, and when there is no need to reduce the overcharge detection test time, the charge overcurrent detection prohibit mode is set. There is no need to do.
さらに、図5に示すように、従来のテスト端子を設けてテスト信号を入力することでテストモードを設定する構成の場合には、短縮モードと充電過電流検出が独立の干渉しない状態であり、充電過電流検出禁止モードを設定する必要が無い。 Further, as shown in FIG. 5, in the case of a configuration in which a test mode is set by providing a conventional test terminal and inputting a test signal, the shortening mode and the charge overcurrent detection are in an independent state without interference, There is no need to set the charge overcurrent detection prohibit mode.
図5においても、図4の構成と同様に、符号53〜59,510〜512の各構成要素は、図1における符号符号3〜9,10〜12の各構成要素に実質的に相当し、発振回路27と短縮回路25を構成しており、ここでは、その説明はしない。
Also in FIG. 5, as in the configuration of FIG. 4, the components of
また、図5において、符号513が図9におけるヒステリシスインバータ933に相当し、符号514が図9におけるインバータ934に相当する。しかし、本例では、NOR回路515が、図9におけるNAND回路935の代わりに設けられている。
In FIG. 5,
そして、図5における符号516が図1におけるインバータ16に相当し、符号517が図1におけるインバータ17に相当する。尚、ヒステリシスインバータ513は、図9におけるヒステリシスインバータ933に相当すると共に、図1におけるヒステリシスインバータ13にも相当する。
5 corresponds to the
このような構成において、ハイレベルのテスト信号がNOR回路515に入力されていない状態で、かつ、ヒステリシスインバータ513の入力にローレベルが入力されると、ヒステリシスインバータ513はハイレベルを出力し、インバータ516,517,514を介して、NOR回路515にローレベルが入力され、NOR回路515の出力はハイレベルとなり、Pchトランジスタ3,4のゲート電圧はハイレベルであり、Pchトランジスタ3,4はOFFとなり、したがって発振周波数は、定電流56,58とコンデンサ59,510の値で決定され、その結果、通常の遅延時間となる。
In such a configuration, when a high level test signal is not input to the NOR
しかし、テスト時において、NOR回路515にハイレベルのテスト信号が入力されると、NAND回路415の出力はローレベルとなり、Pchトランジスタ53,54のゲート電圧はローレベルであり、Pchトランジスタ53,54はONとなり、したがって発振周波数を決めている定電流の値は、「定電流46+定電流45」、「定電流48+定電流47」となり、発振周波数が高くなり、その結果、テスト時における、過充電検出、過放電検出、充電過電流検出、放電過電流検出時の遅延時間を短くすることができる。
However, when a high-level test signal is input to the NOR
また、テスト時ではなく通常の充電・放電動作においても、図1で説明したようにして、異常検出回路26aを構成するヒステリシスインバータ513とインバータ516により、充電・放電動作時における異常過電流が流れる状態を検出した際には、Pchトランジスタ53,54がONとなり、発振回路27の発振周波数が高くなり、遅延時間を短くすることができ、充電電流経路および放電電流経路の遮断を高速化することができる。
In addition, during the normal charging / discharging operation, not during the test, as described with reference to FIG. 1, the abnormal overcurrent during the charging / discharging operation flows by the
例えば、定電流56と定電流55、および、定電流58と定電流57の比を「1:9」にすると、過充電検出時等の発振周波数は1/10になり、遅延時間も1/10にすることができる。この場合は、テスト時間および異常状態検出時の保護に要する時間を、1/10に短縮することができる。 For example, when the ratio of the constant current 56 to the constant current 55 and the ratio of the constant current 58 to the constant current 57 is set to “1: 9”, the oscillation frequency at the time of detecting overcharge becomes 1/10, and the delay time is also 1/9. Can be 10. In this case, the test time and the time required for protection when an abnormal condition is detected can be reduced to 1/10.
図6においては、図2における発振回路27とカウンタ回路28を使用しない場合の放電過電流検出結果を遅延させる回路の例を示しており、通常状態では、Pchトランジスタ63がOFFであり、図2における放電過電流検出回路24bの検出結果信号が入力された場合、定電流66とコンデンサ69とインバータ611のスレッショルドで、放電側FET制御信号60の出力を遅延させる時間が決まる。
6 shows an example of a circuit that delays the discharge overcurrent detection result when the
尚、通常状態とは、充電器マイナス端子の電位(V−)がグランド電位(Vss)よりも低い場合が通常状態で、かつ、テスト信号もローレベルの場合であり、図2における放電過電流検出回路24bによる放電過電流検出電圧(50mV〜300mV)の検出結果に対する保護動作が行われる。
The normal state is a case where the potential (V−) of the negative terminal of the charger is lower than the ground potential (Vss), and a case where the test signal is also at a low level. A protection operation for the detection result of the discharge overcurrent detection voltage (50 mV to 300 mV) by the
図6において、符号614および符号615は図5におけるインバータ514とNOR回路515に相当し、そして、符号616と符号617が図1におけるインバータ16とインバータ17に相当し、異常検出回路26aを構成する。本例では、充電過電流検出機能は無く、図1,4,5におけるヒステリシスインバータ13,413,513は設けられていない。
In FIG. 6,
このような構成において、インバータ616がローレベルを出力する電圧まで、充電器マイナス端子の電位V−が高くなった場合(0.8V〜2.0V)には、インバータ617の出力がローレベル、インバータ614の出力がハイレベルとなり、図2の異常検出回路26aによる異常充電状態の検出状態となり、あるいは、テスト信号をハイレベルにした場合は、いずれもNOR回路615の出力がローレベルとなり、Pchトランジスタ63がONして、定電流65と定電流66の電流の和、および、コンデンサ69とインバータ611のスレッショルドで短絡検出遅延時間が決まる。
In such a configuration, when the potential V− of the charger minus terminal becomes high (0.8V to 2.0V) until the voltage at which the
ここで、定電流66と定電流65の比を1:9にすると、遅延時間も1/10にすることができる。尚、コンデンサ69はIC内蔵でも外付け部品でも構わない。また、テストモードが不要な場合は、NOR回路615は、インバータ614と直列のインバータと置き換えても構わない。
Here, when the ratio of the constant current 66 to the constant current 65 is 1: 9, the delay time can be reduced to 1/10. The
図7においては、図2における発振回路27とカウンタ回路28を使用しない場合の充電過電流検出結果を遅延させる回路の例を示しており、通常状態では、Pchトランジスタ73がOFFであり、図2における充電過電流検出回路24aの検出結果信号が入力された場合、定電流76とコンデンサ79とインバータ711のスレッショルドで、充電側FET制御信号70の出力を遅延させる時間が決まる。
FIG. 7 shows an example of a circuit that delays the charge overcurrent detection result when the
尚、通常状態とは、充電器マイナス端子の電位(V−)がグランド電位(Vss)とほぼ同じ場合が通常状態で、かつ、テスト信号もローレベルの場合であり、図2における充電過電流検出回路24aによる充電過電流検出電圧(−50mV〜−300mV)の検出結果に対する保護動作が行われる。
Note that the normal state is a case where the potential (V−) of the charger minus terminal is substantially the same as the ground potential (Vss) and the test signal is also at a low level. The protection operation is performed for the detection result of the charge overcurrent detection voltage (-50 mV to -300 mV) by the
図7において、符号714および符号715は図5におけるインバータ514とNOR回路515に相当し、そして、符号713が図1,4,5におけるヒステリシスインバータ13,413,513に相当し、異常検出回路を構成する。本例では、放電過電流検出機能は無く、図1,4,5におけるインバータ16,17,416,417,516,517は設けられていない。
7,
このような構成において、ヒステリシスインバータ613がローレベルを出力する電圧まで、充電器マイナス端子の電位V−がグラウンド電位Vssよりも低くなった場合(−0.8V〜−2.0V)には、インバータ614の出力がハイレベルとなり、図2の異常検出回路26aによる異常放電状態の検出状態となり、あるいは、テスト信号をハイレベルにしてテストモードとした場合は、いずれも、NOR回路715の出力がローレベルとなり、Pchトランジスタ73がONして、定電流75と定電流76の電流の和、および、コンデンサ79とインバータ711のスレッショルドで短絡検出遅延時間が決まる。
In such a configuration, when the potential V− of the charger minus terminal is lower than the ground potential Vss (−0.8 V to −2.0 V) until the voltage at which the hysteresis inverter 613 outputs a low level, The output of the
ここで、定電流76と定電流75の比を1:9にすると、遅延時間も1/10にすることができる。尚、コンデンサ79はIC内蔵でも外付け部品でも構わない。また、テストモードが不要な場合は、NOR回路715は、インバータ714と直列のインバータと置き換えても構わない。
Here, if the ratio of the constant current 76 and the constant current 75 is 1: 9, the delay time can also be reduced to 1/10. The
以上、図1〜図7用いて説明したように、本例の2次電池保護回路では、例えば図2に示すように、従来の充電過電流検出回路22、放電過電流検出回路23、遅延手段(発振回路27、カウンター回路28)、放電経路遮断手段(ロジック回路29a、放電制御用FET)、充電経路遮断手段(レベルシフト20、ロジック回路29b、充電制御用FET)と共に、遅延手段を構成する発振回路27における遅延時間を短縮する短縮回路25と、充電器マイナス端子の電位(V−)が、放電時に予め異常放電状態検出用に定められた閾値Vt(例えば0.8V〜2.0V)よりも高くなること、あるいは、充電時に予め異常充電状態検出用に定められた閾値Ve(例えば−0.8V〜2.0V)よりも低くなることを検出する異常検出回路25aを設け、この異常検出回路25aで異常放電状態および異常充電状態を検出すると短縮回路25を起動して放電電流経路および充電電流経路の遮断を早める。
As described above with reference to FIGS. 1 to 7, in the secondary battery protection circuit of this example, as shown in FIG. 2, for example, a conventional charge
すなわち、放電時においては、2次電池の放電過電流(短絡よりも低い数Aの放電電流が流れた場合)を検出して、放電電流経路をスイッチで遮断して2次電池を放電過電流による発熱から保護する機能に加えて、例えば短絡により、放電過電流で想定される電流の数倍から数十倍の数十Aの短絡電流が流れることにより充電器マイナス端子の電位V−がグラウンド電位Vssよりも、予め定められた、通常の過電流検出電圧Vh(50mV〜300mV程度)より高い電圧Vt(0.8V〜2.0V程度)以上になった場合に、発振回路とカウンタ回路からなる遅延回路における発振周波数を高くすることで、遅延時間を短くし、放電過電流検出より早く放電電流経路を遮断して保護を行う。 That is, at the time of discharging, a discharge overcurrent of the secondary battery (when a discharge current of a number A lower than the short circuit flows) is detected, the discharge current path is cut off by the switch, and the secondary battery is discharged overcurrent. In addition to the function to protect against heat generation due to, for example, due to a short circuit, a short circuit current of several tens of times to several tens of times the current expected for the discharge overcurrent flows, so that the potential V− of the charger minus terminal is grounded. When the voltage Vt (about 0.8 V to about 2.0 V) higher than a predetermined normal overcurrent detection voltage Vh (about 50 mV to about 300 mV) is exceeded than the potential Vss, the oscillation circuit and the counter circuit By increasing the oscillation frequency in the delay circuit, the delay time is shortened, and the discharge current path is interrupted and protection is performed earlier than the detection of the discharge overcurrent.
また、充電時においては、2次電池の充電過電流(数Aの充電電流が流れた場合)を検出して、充電電流経路をスイッチで遮断して2次電池を充電過電流による発熱から保護する機能に加えて、例えば、充電過電流で想定される電流の数倍から数十倍の数十Aの異常な充電電流が流れることにより充電器マイナス端子の電位V−がグランド電子VSSよりも、予め定められた、通常の過電流検出電圧Vj(−50mV〜−300mV程度)よりも低い電圧Ve(−0.8V〜−2.0V程度)以下になった場合に発振回路の発振周波数を高くすることで、遅延時間を短くし、充電過電流検出より早く充電電流経路を遮断して保護を行う。 Also, during charging, the secondary battery's charging overcurrent (when a charging current of several A flows) is detected, and the charging current path is blocked by a switch to protect the secondary battery from heat generation due to the charging overcurrent. In addition to the function to perform, for example, when an abnormal charging current of several tens of times to several tens of times the current assumed for the charging overcurrent flows, the potential V− of the charger minus terminal becomes higher than the ground electron VSS. The oscillation frequency of the oscillation circuit is reduced when the voltage is lower than a predetermined voltage Ve (about -0.8 V to -2.0 V) lower than a predetermined normal overcurrent detection voltage Vj (about -50 mV to -300 mV). By increasing the delay time, the delay time is shortened, and the charge current path is cut off and protection is performed earlier than the detection of the charge overcurrent.
このように、本例では、短絡検出に相当するレベル(0.8V〜2.0V程度)を検出した際には、過電流検出回路の遅延時間を短縮し、従来の短絡保護機能と同様の、数百マイクロ秒の遅延時間で、放電制御用FETをオフにして、放電電流経路を遮断することができるので、少ない部品で短絡回路を実現でき、回路の削減およびチップ面積の縮小によるコスト削減を実現することができる。 As described above, in this example, when the level corresponding to the short circuit detection (about 0.8V to 2.0V) is detected, the delay time of the overcurrent detection circuit is shortened, and the same as the conventional short circuit protection function. With a delay time of several hundred microseconds, the discharge control FET can be turned off and the discharge current path can be cut off, so that a short circuit can be realized with fewer components, reducing costs by reducing the circuit and chip area. Can be realized.
また、充電過電流の検出に関しても、通常の数A程度の充電電流で検出して、検出状態を数mS〜数十mS程度保持して充電禁止状態とする第1の充電過電流検出機能と、より危険な数十A程度の充電電流で検出して、検出状態を数百μS程度のみ保持して充電禁止状態とする第2の充電過電流検出機能との、2段階で分けることができ、充電時における安全性をより高めることができる。 In addition, with respect to detection of the charge overcurrent, a first charge overcurrent detection function that detects with a normal charge current of about several A and holds the detection state about several mS to several tens of mS to make the charging prohibited state, Detecting with a more dangerous charge current of about several tens of A, it can be divided into two stages: a second charge overcurrent detection function that keeps the detection state only about several hundred μS and sets the charge prohibited state. The safety during charging can be further increased.
また、本例によれば、従来はテスト用に用いられていた、放電過電流状態および充電過電流状態のそれぞれの検出信号の遅延時間の短縮技術を、通常の放電時および充電時の保護機能に利用することで、例えば、従来の短絡検出保護機能を容易に実現でき、また、充電過電流保護制御を2段階に分けて行うこと等ができ、回路の削減およびチップ面積の縮小によるコスト削減を実現できると共に、2次電池保護回路の機能の向上を図ることができる。 In addition, according to this example, the technology for shortening the delay time of each detection signal in the discharge overcurrent state and the charge overcurrent state, which has been used for testing in the past, is provided with a protection function during normal discharge and charge. For example, the conventional short-circuit detection protection function can be easily realized, and the charge overcurrent protection control can be performed in two stages, thereby reducing the cost by reducing the circuit and the chip area. And the function of the secondary battery protection circuit can be improved.
尚、本発明は、図1から図7を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、図1における定電流5,7を増加接続するためのスイッチ手段として、Pチャネルトランジスタ3,4を設けて定電流5,7を増加接続しているが、Nチャネルトランジスタ等、他のスイッチング素子を用いることでも良い。 In addition, this invention is not limited to the example demonstrated using FIGS. 1-7, In the range which does not deviate from the summary, various changes are possible. For example, in this example, as the switching means for increasing the constant currents 5 and 7 in FIG. 1, the P-channel transistors 3 and 4 are provided and the constant currents 5 and 7 are increased and connected. Other switching elements may be used.
3,4,43,44,53,54,63,923,924:Pチャネル(Pch)トランジスタ、5〜8,45〜48,55〜58,65,66,75,76,925〜928:定電流、9,10,49,410,59,69,79,510,929,930:コンデンサ、11,12,16,17,411,412,414,415,417,511,512,514,516,517,611,614,616,617,711,714,931,932,934:インバータ、13,413,513,713,933:ヒステリシスインバータ、20,30:レベルシフト、21,31:2次電池保護回路(「保護装置」)、22,32:過充電検出回路、23,33:過放電検出回路、24a,34a:充電過電流検出回路、24b,34b:放電過電流検出回路、25,35:短縮回路、25a:異常検出回路、26,36:異常充電器検出回路、24c,26a,34c,36a:NチャネルFET、27,37:発振回路、28,38,40,50,980:カウンタ回路、29a,29b,39a,39b:ロジック回路、35:短絡検出回路、60:放電側FET制御信号、211,311:バッテリパック、212,312:プラス側端子、213,313:マイナス側端子、214,314:充電器、215,315:2次電池セル、415,935:NAND回路、515,615,715,803:NOR回路、801:内部発振器、802:分周カウンタ、804:比較器、805a:ラッチ、806:インバータ、807:FET、920:テスト用制御回路、970:発振回路、C:コンデンサ、R:抵抗、Vdd:基板電位端子、Vss:グランド端子、Dout:過放電検出出力端子、Cout:過充電検出出力端子、V−:充電器マイナス電位入力端子、TEST:テスト端子。 3, 4, 43, 44, 53, 54, 63, 923, 924: P-channel (Pch) transistors, 5-8, 45-48, 55-58, 65, 66, 75, 76, 925-928: fixed Current 9, 10, 49, 410, 59, 69, 79, 510, 929, 930: Capacitor 11, 12, 16, 17, 411, 412, 414, 415, 417, 511, 512, 514, 516 517, 611, 614, 616, 617, 711, 714, 931, 932, 934: inverter, 13, 413, 513, 713, 933: hysteresis inverter, 20, 30: level shift, 21, 31: secondary battery protection Circuit ("protection device"), 22, 32: overcharge detection circuit, 23, 33: overdischarge detection circuit, 24a, 34a: charge overcurrent detection circuit, 24b 34b: discharge overcurrent detection circuit, 25, 35: shortening circuit, 25a: abnormality detection circuit, 26, 36: abnormality charger detection circuit, 24c, 26a, 34c, 36a: N-channel FET, 27, 37: oscillation circuit, 28, 38, 40, 50, 980: counter circuit, 29a, 29b, 39a, 39b: logic circuit, 35: short circuit detection circuit, 60: discharge side FET control signal, 211, 311: battery pack, 212, 312: plus Side terminal, 213, 313: minus side terminal, 214, 314: charger, 215, 315: secondary battery cell, 415, 935: NAND circuit, 515, 615, 715, 803: NOR circuit, 801: internal oscillator, 802: Frequency division counter, 804: Comparator, 805a: Latch, 806: Inverter, 807: FET, 920: Test Control circuit, 970: oscillation circuit, C: capacitor, R: resistance, Vdd: substrate potential terminal, Vss: ground terminal, Dout: overdischarge detection output terminal, Cout: overcharge detection output terminal, V-: charger negative potential Input terminal, TEST: Test terminal.
Claims (8)
上記2次電池の放電時に該2次電池の充電器マイナス端子の電位(V−)がグランド電位(Vss)より予め放電過電流状態検出用に定められた閾値Vhよりも高くなることを検出する放電過電流検出手段と、
上記2次電池の充電時に該2次電池の充電器マイナス端子の電位(V−)が上記グランド電位(Vss)より予め充電過電流状態検出用に定められた閾値Vjよりも低くなることを検出する充電過電流検出手段と、
上記放電過電流検出手段による放電過電流状態の検出結果信号および上記充電過電流検出手段による充電過電流状態の検出結果信号を各々に対応して予め定められた時間遅延させて出力する遅延手段と、
該遅延手段から上記放電過電流状態の検出結果信号が出力されると放電電流経路を遮断する放電経路遮断手段と、
上記遅延手段から上記充電過電流状態の検出結果信号が出力されると充電電流経路を遮断する充電経路遮断手段と、
上記2次電池の充電時に上記充電器マイナス端子の電位(V−)が予め異常充電状態検出用に定められた閾値Ve(Ve<<Vj)よりも低くなることを検出すると共に、上記2次電池の放電時に上記充電器マイナス端子の電位(V−)が予め短絡状態を含む異常放電状態の検出用に定められた閾値Vt(Vt>>Vh)よりも高くなることを検出する異常検出手段と、
該異常検出手段で異常充電状態もしくは異常放電状態を検出すると上記遅延手段における遅延時間を予め定められた時間短縮する短縮手段と
を有することを特徴とする2次電池保護回路。 A secondary battery protection circuit for protecting a secondary battery from overcurrent during charging and discharging,
When the secondary battery is discharged, it is detected that the potential (V−) of the charger minus terminal of the secondary battery is higher than the threshold potential Vh set in advance for detecting the discharge overcurrent state from the ground potential (Vss). Discharge overcurrent detection means;
When charging the secondary battery, it is detected that the potential (V−) of the charger minus terminal of the secondary battery becomes lower than the ground potential (Vss), which is lower than the threshold value Vj set in advance for detecting the charge overcurrent state. Charging overcurrent detection means for
A delay means for outputting a detection result signal of a discharge overcurrent state by the discharge overcurrent detection means and a detection result signal of a charge overcurrent state by the charge overcurrent detection means with a predetermined time delay corresponding thereto, respectively; ,
A discharge path blocking means for blocking a discharge current path when the detection result signal of the discharge overcurrent state is output from the delay means;
Charging path blocking means for blocking the charging current path when the detection result signal of the charging overcurrent state is output from the delay means ;
And it detects that becomes lower than the potential of the charger negative terminal during charge above Symbol 2 battery (V-) is the threshold value Ve that is determined in advance for the abnormal charging state detection (Ve << Vj), the 2 abnormal detecting a higher than the next battery discharge during the charger negative terminal potential (V-) is detected for the predetermined threshold value Vt of the abnormal discharge state comprising a pre-short-circuit state (Vt >> Vh) and detection means,
2 battery protection circuit, characterized in that the said different detecting an abnormal state of charge or the abnormal discharge state at normal detecting means and a shortening means for shortening a predetermined time the delay time in the delay means.
上記異常検出手段は、
上記充電器マイナス端子の電位(V−)を基板電圧として上記グランド電位(Vss)を入力し、上記充電器マイナス端子の電位(V−)が上記グランド電位(Vss)よりも低くかつ上記閾値Veよりも低くなるとローレベルの検出結果信号を上記異常充電状態の検出結果として出力するヒステリシスインバータと、
該ヒステリシスインバータの出力を入力して反転出力すると共に、上記充電器マイナス端子の電位(V−)を基板電圧とし、該充電器マイナス端子の電位(V−)が上記閾値Vtよりも高くなるとハイレベルの検出結果信号を上記異常放電状態の検出結果として出力するインバータを有することを特徴とする2次電池保護回路。 The secondary battery protection circuit according to claim 1 ,
The abnormal detection means,
The ground potential (Vss) is input using the potential (V−) of the charger minus terminal as the substrate voltage, and the potential (V−) of the charger minus terminal is lower than the ground potential (Vss) and the threshold value Ve. A hysteresis inverter that outputs a low level detection result signal as a detection result of the abnormal charging state when lower than
While Type inverting an output of said hysteresis inverter, the potential of the charger negative terminal of the (V-) to the substrate voltage, the potential of the charger negative terminal (V-) is higher than the threshold value Vt High 2 battery protection circuit and having an output to Louis converter the level of the detection result signal as a detection result of the abnormal discharge state.
上記2次電池の放電時に放電分圧電位(Vc)が予め過放電検出用に定められた閾値よりも低くなることを検出して検出結果信号を上記遅延手段に出力する過放電検出手段と、
上記2次電池の充電時に充電分圧電位(Vd)が予め過充電検出用に定められた閾値よりも高くなることを検出して検出結果信号を上記遅延手段に出力する過充電検出手段と
を有し、
上記過放電検出手段からの検出結果信号が上記遅延手段で予め定められた時間Tc遅延されて出力されると上記放電経路遮断手段が起動し、
上記過充電検出手段からの検出結果信号が上記遅延手段で予め定められた時間Td遅延されて出力されると上記充電経路遮断手段が起動することを特徴とする2次電池保護回路。 A secondary battery protection circuit according to claim 1 or 2 , wherein
Overdischarge detection means for detecting that the discharge partial potential (Vc) is lower than a predetermined threshold value for overdischarge detection when the secondary battery is discharged, and outputting a detection result signal to the delay means;
An overcharge detecting means for detecting that the divided voltage potential (Vd) is higher than a predetermined threshold for overcharge detection when charging the secondary battery and outputting a detection result signal to the delay means; Have
When the detection result signal from the overdischarge detection means is output after being delayed by a predetermined time Tc by the delay means, the discharge path interruption means is activated,
2. The secondary battery protection circuit according to claim 1, wherein when the detection result signal from the overcharge detection means is output after being delayed by a predetermined time Td by the delay means, the charge path interruption means is activated.
上記異常検出手段は、
テストモード信号を入力する手段と、
該手段を介してテストモード信号が入力されると上記短縮手段を起動するテストモード制御手段と
を有することを特徴とする2次電池保護回路。 A secondary battery protection circuit according to any one of claims 1 to 3 ,
The abnormality detecting means is
Means for inputting a test mode signal;
A secondary battery protection circuit comprising test mode control means for activating the shortening means when a test mode signal is input through the means.
上記異常検出手段は、
テストモード信号を入力する手段と、
該手段を介してテストモード信号が入力されると上記短縮手段を起動するテストモード制御手段と、
該テスト制御手段により上記短縮手段を起動した際、上記充電過電流検出手段による充電過電流状態の検出動作を停止させる充電過電流検出禁止モード信号を出力する手段と
を有し、
上記充電過電流検出手段による充電過電流状態の検出動作を停止させた状態で、上記過充電検出手段の動作テストを行うことを特徴とする2次電池保護回路。 The secondary battery protection circuit according to claim 3 ,
The abnormality detecting means is
Means for inputting a test mode signal;
Test mode control means for activating the shortening means when a test mode signal is input via the means;
When you start the reduction means by said test control means, means for outputting a charge overcurrent detection inhibit mode signal Ru to stop the detection operation of the charge overcurrent state by the charge over-current detection means
Have
A secondary battery protection circuit, wherein an operation test of the overcharge detection means is performed in a state in which a detection operation of a charge overcurrent state by the charge overcurrent detection means is stopped.
上記遅延手段は、予め定められた時間間隔でカウントを行うカウンタ手段と、該カウンタ手段によるカウント数が予め定められた閾値に達すると上記検出結果信号を出力する手段とを有し、
上記短縮手段は、上記カウンタ手段のカウント時間間隔を予め定められた値短縮して上記遅延手段における遅延時間を短縮することを特徴とする2次電池保護回路。 A secondary battery protection circuit according to any one of claims 1 to 5 ,
The delay means includes counter means for counting at a predetermined time interval, and means for outputting the detection result signal when the count number by the counter means reaches a predetermined threshold value.
The secondary battery protection circuit, wherein the shortening means shortens a delay time in the delay means by reducing a count time interval of the counter means by a predetermined value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005074348A JP4535910B2 (en) | 2005-03-16 | 2005-03-16 | Secondary battery protection circuit, battery pack and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005074348A JP4535910B2 (en) | 2005-03-16 | 2005-03-16 | Secondary battery protection circuit, battery pack and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006262574A JP2006262574A (en) | 2006-09-28 |
JP4535910B2 true JP4535910B2 (en) | 2010-09-01 |
Family
ID=37101191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005074348A Expired - Fee Related JP4535910B2 (en) | 2005-03-16 | 2005-03-16 | Secondary battery protection circuit, battery pack and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4535910B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105790341A (en) * | 2014-12-22 | 2016-07-20 | 炬芯(珠海)科技有限公司 | Method and circuit for battery detection |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4667157B2 (en) * | 2005-08-08 | 2011-04-06 | 株式会社リコー | Secondary battery protection semiconductor device |
JP5064746B2 (en) * | 2006-09-13 | 2012-10-31 | 株式会社リコー | SECONDARY BATTERY PROTECTION SEMICONDUCTOR DEVICE, BATTERY PACK AND ELECTRONIC DEVICE CONTAINING THE SECONDARY BATTERY PROTECTION SEMICONDUCTOR |
JP5006138B2 (en) * | 2007-08-29 | 2012-08-22 | セイコーインスツル株式会社 | Charge / discharge control circuit and rechargeable power supply |
JP5433957B2 (en) | 2008-02-26 | 2014-03-05 | 株式会社リコー | Semiconductor device |
JP5334612B2 (en) * | 2009-02-03 | 2013-11-06 | 三洋電機株式会社 | Battery system |
JP2012210139A (en) | 2011-03-11 | 2012-10-25 | Ricoh Co Ltd | Semiconductor device for voltage monitor, battery pack, and electronic equipment |
CN109698534A (en) * | 2019-01-25 | 2019-04-30 | 银隆新能源股份有限公司 | Battery protecting plate circuit and balance car |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0919053A (en) * | 1995-06-30 | 1997-01-17 | Matsushita Electric Ind Co Ltd | Protective device of secondary battery |
JPH09182283A (en) * | 1995-12-27 | 1997-07-11 | Hitachi Microcomput Syst Ltd | Secondary battery protective circuit |
JPH10224997A (en) * | 1997-02-04 | 1998-08-21 | Seiko Instr Inc | Charge/discharge control circuit |
JP2001136665A (en) * | 1999-11-02 | 2001-05-18 | Ricoh Co Ltd | Charging and discharging protective circuit and battery pack therewith |
JP2001268810A (en) * | 2000-03-24 | 2001-09-28 | Ricoh Co Ltd | Charge/discharge protection circuit, battery pack incorporating the same, electronic equipment using the same |
JP2002176730A (en) * | 2000-09-28 | 2002-06-21 | Ricoh Co Ltd | Charge/discharge protective circuit, battery pack incorporating the same, and electronic apparatus using the battery pack |
JP2002186173A (en) * | 2000-12-13 | 2002-06-28 | Ricoh Co Ltd | Semiconductor device having test function, charging/ discharging protection circuit, battery pack comprising the charging/discharging protection circuit, electronic device utilizing the battery pack |
JP2005012852A (en) * | 2003-06-16 | 2005-01-13 | Ricoh Co Ltd | Ic for protecting secondary battery and battery pack employing it |
-
2005
- 2005-03-16 JP JP2005074348A patent/JP4535910B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0919053A (en) * | 1995-06-30 | 1997-01-17 | Matsushita Electric Ind Co Ltd | Protective device of secondary battery |
JPH09182283A (en) * | 1995-12-27 | 1997-07-11 | Hitachi Microcomput Syst Ltd | Secondary battery protective circuit |
JPH10224997A (en) * | 1997-02-04 | 1998-08-21 | Seiko Instr Inc | Charge/discharge control circuit |
JP2001136665A (en) * | 1999-11-02 | 2001-05-18 | Ricoh Co Ltd | Charging and discharging protective circuit and battery pack therewith |
JP2001268810A (en) * | 2000-03-24 | 2001-09-28 | Ricoh Co Ltd | Charge/discharge protection circuit, battery pack incorporating the same, electronic equipment using the same |
JP2002176730A (en) * | 2000-09-28 | 2002-06-21 | Ricoh Co Ltd | Charge/discharge protective circuit, battery pack incorporating the same, and electronic apparatus using the battery pack |
JP2002186173A (en) * | 2000-12-13 | 2002-06-28 | Ricoh Co Ltd | Semiconductor device having test function, charging/ discharging protection circuit, battery pack comprising the charging/discharging protection circuit, electronic device utilizing the battery pack |
JP2005012852A (en) * | 2003-06-16 | 2005-01-13 | Ricoh Co Ltd | Ic for protecting secondary battery and battery pack employing it |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105790341A (en) * | 2014-12-22 | 2016-07-20 | 炬芯(珠海)科技有限公司 | Method and circuit for battery detection |
CN105790341B (en) * | 2014-12-22 | 2018-03-06 | 炬芯(珠海)科技有限公司 | A kind of method and circuit for detecting battery |
Also Published As
Publication number | Publication date |
---|---|
JP2006262574A (en) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5262034B2 (en) | Charge / discharge protection circuit, battery pack incorporating the charge / discharge protection circuit, and electronic device using the battery pack | |
JP4667157B2 (en) | Secondary battery protection semiconductor device | |
US6501248B2 (en) | Charge/discharge protection apparatus having a charge-state overcurrent detector, and battery pack including the same | |
JP4535910B2 (en) | Secondary battery protection circuit, battery pack and electronic device | |
CN106169782B (en) | Battery protection integrated circuit, battery protection device and battery pack | |
US8581556B2 (en) | Protection circuit and battery pack having current varying circuit to vary current flowing through power terminal | |
US8148944B2 (en) | Secondary battery protection semiconductor device for protecting a secondary battery | |
JP5439800B2 (en) | Secondary battery protection integrated circuit device, secondary battery protection module using the same, and battery pack | |
JP5212042B2 (en) | Secondary battery overcurrent protection circuit | |
US7816890B2 (en) | Semiconductor unit for protecting secondary battery, battery pack having the semiconductor unit built-in and electronic apparatus using it | |
US9103893B2 (en) | Voltage monitor semiconductor device, battery pack, and electronic device employing battery pack | |
JP2009183126A (en) | Semiconductor device for protecting secondary battery, battery pack using the same, and electronic device using the battery pack | |
KR20080095838A (en) | Back-gate voltage generator circuit, four-terminal back gate switching fet, and charge and discharge protection circuit using same | |
JP2012065447A (en) | Voltage switching circuit, charge/discharge protective circuit including the voltage switching circuit, battery pack incorporating the charge/discharge protective circuit, and electronic apparatus using the battery pack | |
KR20040067807A (en) | Overcurrent detecting circuit and its delay circuit | |
KR101771719B1 (en) | Battery state monitoring circuit and battery device | |
JP5428675B2 (en) | Secondary battery protection circuit, battery pack and electronic equipment | |
JP5829966B2 (en) | Battery control semiconductor device and battery pack | |
JP3948435B2 (en) | Secondary battery protection IC and battery pack and electronic device using the same | |
US20100092844A1 (en) | Battery Pack | |
JP2002176730A (en) | Charge/discharge protective circuit, battery pack incorporating the same, and electronic apparatus using the battery pack | |
JP3794547B2 (en) | Semiconductor device having test function, charge / discharge protection circuit, battery pack incorporating the charge / discharge protection circuit, and electronic apparatus using the battery pack | |
JPH1168527A (en) | Hysteresis inverter circuit, charging and discharging protection circuit and battery pack | |
JP2010142062A (en) | Protection semiconductor device, and battery pack with the protection semiconductor device | |
JP2006115700A (en) | Electronic apparatus using battery pack and the battery pack incorporating charge and discharge protection circuit, and the charge and discharge protection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090522 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100615 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |