JP4528360B2 - Display information modulation method, information processing apparatus for displaying information on display, and display information modulation apparatus - Google Patents
Display information modulation method, information processing apparatus for displaying information on display, and display information modulation apparatus Download PDFInfo
- Publication number
- JP4528360B2 JP4528360B2 JP2010502375A JP2010502375A JP4528360B2 JP 4528360 B2 JP4528360 B2 JP 4528360B2 JP 2010502375 A JP2010502375 A JP 2010502375A JP 2010502375 A JP2010502375 A JP 2010502375A JP 4528360 B2 JP4528360 B2 JP 4528360B2
- Authority
- JP
- Japan
- Prior art keywords
- modulation
- pixel
- clock
- pixel value
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2358/00—Arrangements for display data security
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Description
本発明は,表示情報の変調方法及びディスプレイを有する情報処理装置及び表示情報変調装置に係り,特に,TEMPESTなどの各種情報漏洩への対策に関する発明である。 The present invention relates to a display information modulation method, an information processing apparatus having a display, and a display information modulation apparatus, and in particular, relates to measures against various information leaks such as TEMPEST.
小型の組込用マイコン,パソコンやサーバに搭載されている中央演算装置(CPU)をはじめとして,計算や制御を必要とする様々な電気機器が,高機能化とともに多数のトランジスタで構成されるようになっている。トランジスタは,電力を与えることによって動作している。また,動作の際の消費電力量は,動作速度(クロック速度)の高速化によって増加する傾向がある。たとえば,CMOSインバータのスイッチング時に発生する貫通電流は,クロック速度の増加に応じて増加する傾向がある。貫通電流は,電源から接地線に流れ出る。接地線の電流変化によって,接地配線をアンテナとした,電磁波が放射される。電流の変化量が大きいほど,放射電磁波は強くなる。このように意図せずに発生する電磁波は,漏洩電磁波と呼ばれる。 Various electrical devices that require calculation and control, such as small embedded microcomputers, central processing units (CPUs) installed in personal computers and servers, are configured with many transistors with high functionality. It has become. The transistor operates by applying power. In addition, power consumption during operation tends to increase as the operating speed (clock speed) increases. For example, the through current generated when switching a CMOS inverter tends to increase as the clock speed increases. The through current flows from the power source to the ground line. Electromagnetic waves are radiated by changing the current of the grounding wire using the grounding wire as an antenna. The larger the amount of current change, the stronger the radiated electromagnetic wave. Such an electromagnetic wave generated unintentionally is called a leakage electromagnetic wave.
トランジスタ群は,半導体集積回路(IC)の中を張り巡らせた配線で相互に接続されている。配線の素材としては,一般に,銅やアルミニウムなどの金属が用いられている。配線上を電子が通過する際には,電子の通過量の時間変化により,配線周辺の磁場や電場が変化する。配線は,ICの内部だけで閉じているわけではない。配線上を伝達される情報(0もしくは1に対応する二値情報であることが多い)のいくつかは,小型に集約されチップ化された回路から,外部にも伝達されるか,外部から伝達されて来る。ここで,外部とは,チップ化の単位で見ての外部である場合や,ある機能モジュール単位で見ての外部であって,必ずしもICチップの物理的な外側ではない場合もある。というのは,計算機とメモリ装置など複数の機能をワンチップ化した,SoC(System on Chip)といった技術も用いられるためである。チップ間を明示的な配線で結ぶのではなく,電極パッドを互いに貼り付ける技術なども開発されており,ICチップの内外の境界は,かならずしも明らかではない。とはいえ,複数の機能モジュール間をつなぐ配線を通じて情報のやり取りが行われるということに変わりはない。 The transistor groups are connected to each other by wiring extending in the semiconductor integrated circuit (IC). As a wiring material, metals such as copper and aluminum are generally used. When electrons pass through the wiring, the magnetic field and electric field around the wiring change due to changes in the amount of passing electrons. The wiring is not only closed inside the IC. Some of the information transmitted on the wiring (which is often binary information corresponding to 0 or 1) is transmitted to the outside from the circuit that is compactly integrated and made into a chip, or transmitted from the outside. Come on. Here, the term “external” refers to the outside as viewed in units of chips, or the exterior as viewed in units of certain functional modules, and may not necessarily be physically outside the IC chip. This is because technology such as SoC (System on Chip) that uses multiple functions such as a computer and memory device on one chip is also used. A technique of attaching electrode pads to each other instead of connecting the chips with explicit wiring has been developed, and the boundary between the inside and outside of the IC chip is not always clear. However, information is exchanged through wiring that connects multiple functional modules.
電圧がある閾値以上であれば1とみなし,閾値未満であれば0とみなす,一般的な論理回路においては,信号の送信側と受信側で電圧が保たれることが重要である。信号を送信する側から,電圧を測定する側である信号の受信側までの距離が長いほど,途中の配線における電気抵抗のため,電圧降下が発生する。よって,信号を伝達する際の配線の長さが長いほど,途中で信号が閾値をまたがって減衰してしまわないように,送信側での信号の電圧を高くしておくということが行われる。明らかにこの場合は,1を送信する場合と0を送信する場合の電位差が大きく異なる。単位時間での電圧の変化が大きいほど,周囲に発生する電場の変化が大きい。また同様に,スイッチングの際に電流の変化が発生するため磁場の変化も発生する。このようにして,電圧の変化に応じた電磁波が発生する。すなわち,電圧の変化に対応している送信情報は,配線の周辺で発生する磁場や電場の変化を観察することで,間接的に知ることができる。配線経路での電圧降下に対応するために,途中にアンプなどを設置して,昇圧する方法なども用いられる。この場合でも,電圧変動と伝達する情報に相関があることは同様である。 In a general logic circuit, it is important that the voltage is maintained on the signal transmission side and the signal reception side in which the voltage is regarded as 1 if the voltage is equal to or higher than a certain threshold value and is regarded as 0 if the voltage is less than the threshold value. The longer the distance from the signal transmitting side to the signal receiving side which is the voltage measuring side, the more the voltage drops due to the electrical resistance in the midway wiring. Therefore, the longer the wiring length for transmitting a signal, the higher the voltage of the signal on the transmission side, so that the signal does not attenuate across the threshold in the middle. Obviously, in this case, the potential difference between sending 1 and sending 0 is very different. The greater the change in voltage per unit time, the greater the change in the electric field generated around it. Similarly, since a change in current occurs during switching, a change in magnetic field also occurs. In this way, an electromagnetic wave corresponding to the change in voltage is generated. That is, the transmission information corresponding to the voltage change can be indirectly known by observing the change of the magnetic field or electric field generated around the wiring. In order to cope with a voltage drop in the wiring path, a method of boosting by installing an amplifier or the like in the middle is also used. Even in this case, there is a correlation between the voltage fluctuation and the information to be transmitted.
小型化・低消費電力化の進んだ装置では,配線長が短いために必要な電圧も小さく,先に説明したような現象の結果として,動作時に発生する磁場や電場の変化も小さい。また,コンピュータなどの情報端末が動作する際に発生する電磁波は,VCCI等の規格に準拠することで,強度を小さくするように制御されている。それでもなお,高性能なアンテナや受信機を用いることによって,微かな電磁波を傍受することが可能である。 In devices that have been downsized and reduced in power consumption, the voltage required is small because the wiring length is short, and as a result of the phenomenon described above, changes in the magnetic field and electric field generated during operation are also small. Further, electromagnetic waves generated when an information terminal such as a computer is operated are controlled so as to reduce the intensity by conforming to a standard such as VCCI. Nevertheless, it is possible to intercept subtle electromagnetic waves by using high-performance antennas and receivers.
傍受した電磁波には,伝送されているデータに代表される,情報端末の動作状況に関する情報が含まれている。そのため,傍受した情報を適切に解析すれば,キーボードの打鍵内容やモニタへの表示内容などに関する情報を読み取ることができる。 Intercepted electromagnetic waves contain information about the operating status of information terminals, represented by transmitted data. For this reason, if the intercepted information is analyzed appropriately, it is possible to read information related to the keystroke content of the keyboard and the content displayed on the monitor.
図27に,従来の漏洩電磁波解析装置の構成例を示す。3401はモニタ,3402はアンテナ,3403は受信装置,3404は結果表示用モニタである。パソコンなどに使用されるモニタもトランジスタで構成され動作しているため,図27に示すように,モニタ3401からも,動作状態に応じた電磁波が発生している。一般に,発生する電磁波は微弱ではあるが,高性能アンテナ3402と高性能受信装置3403を用いることで,傍受することができる。傍受結果を表示するためのモニタ3404に傍受結果を解析して表示することで,モニタ3401の表示内容に応じた画面を再現することができる。
FIG. 27 shows a configuration example of a conventional leakage electromagnetic wave analyzer. 3401 is a monitor, 3402 is an antenna, 3403 is a receiving device, and 3404 is a result display monitor. Since a monitor used for a personal computer or the like is also composed of a transistor and operates, an electromagnetic wave corresponding to the operating state is also generated from the
空中を伝播する電磁波以外にも,装置の電源ケーブルや各種の接続ケーブルに含まれる金属部品を伝播する電磁波も存在する。たとえば,信号の伝達の際に発生する電圧変動やトランジスタのスイッチングによって発生する貫通電流などによって,接地端子のレベルが変動し,その変動が,装置の電源ケーブルを伝播することがある。金属中を伝播する電気信号は,空中を伝播する場合よりも単位距離あたりの減衰量が小さく,またノイズが混入する割合も小さいため,より遠方での傍受が可能となる。 In addition to electromagnetic waves propagating in the air, there are also electromagnetic waves propagating through metal parts included in the power cable of the device and various connection cables. For example, the level of the ground terminal may fluctuate due to voltage fluctuations that occur during signal transmission or through current that occurs due to transistor switching, and the fluctuations may propagate through the power cable of the device. An electric signal propagating in a metal has a smaller attenuation per unit distance than in the case of propagating in the air, and the rate at which noise is mixed is smaller, so that it is possible to intercept at a farther distance.
対策として,特許文献1に示されるように,建築物の壁にシールドを施し,建物外部での情報傍受を抑止することや,装置の筐体に電磁放射を吸収・遮断するためのシールド処理を行い,漏洩電磁波を装置の内部に閉じ込めることが行われている。シールド以外にも,信号ケーブルに低域通過フィルタ部品を取り付けることによる高周波の漏洩電磁波の低減や,漏洩電磁波の傍受を妨害する妨害電波の発生といった対策が行われる。
As countermeasures, as shown in
また,特許文献2に示されるように,情報伝送先が追随可能な範囲でクロック信号の周波数または同期信号の同期周波数を変動させる変動過程を含むようにした漏洩電場による情報再生の防止方法も提案されている。
In addition, as disclosed in
特許文献1に示されるようなシールドを施す対策技術は,電磁波の量を低減することができるものの,信号源を絶つものではない。また,傍受装置の性能向上によって,より強固な対策が必要となった場合,建物や装置を作り変えることは多大なコストを要する。妨害電波を発生する場合も,VCCI等の規格により上限が定められているため,妨害電波の発生可能な量には限界がある。そのため,漏洩電磁波の傍受を妨害する目的に対して,必ずしも十分な効果が得られない。
Although the countermeasure technique for providing a shield as disclosed in
また,特許文献2に示されるような使用する同期信号をランダム化する技術によれば、傍受による予測を困難にできるが,単純なランダム化では,表示画像がずれたり,バッファが溢れたりするという問題が発生する。すなわち,単純なランダム化では,乱数の分布によって,バッファ溢れが生じ,データ出力ができなくなってしまうタイミングが生じ、本来の表示画像を正しく表示できなくなる場合が生ずるという問題がある。
Moreover, according to the technique for randomizing the synchronization signal to be used as shown in
本発明は,漏洩電磁波傍受によるオリジナル表示画像の漏洩を防止すると共に本来の表示画像を正しく表示することを課題とするものである。 An object of the present invention is to prevent leakage of an original display image due to leakage electromagnetic wave interception and to correctly display an original display image.
本発明の代表的なものを示せば、次の通りである。すなわち、本発明はディスプレイに情報を表示させる情報処理装置における表示情報の変調方法であって、前記情報処理装置は、複数の画素値からなる画像のデータを画像情報として生成する画像生成装置と、前記画像情報を記録する画像記憶装置と、前記画像記憶装置から読み出された前記画像情報の複数の画素値を該画素値単位で保持する画素値バッファと、基準クロックを生成する基準クロック生成装置と、前記画素値を読み出すための画素クロックを前記基準クロックから生成すると共に、該画素クロックの周波数を変更するための変調幅のデータを保持した表示情報変調ユニットとを備えており、前記変調幅のデータは、前記基準クロックに従って前記画素値を前記画素値バッファに入力として記録し、該変調幅のデータに基づき複数回変調された前記画素クロックにより前記画素値を前記画素値バッファから読み出して出力したときの入出力で過不足が無いように構成されており、前記画像生成装置で生成された前記画像情報を前記画像記憶装置に記録し、前記画像のデータを前記基準クロックに従って前記画像記憶装置から読み出し前記画素単位で前記画素値バッファに記録し、前記変調幅のデータに基づき前記画素クロックを変調し、前記画素値バッファから、前記変調された画素クロックに従って前記画素値単位で前記画素値を送出することを特徴とする。 A representative example of the present invention is as follows. That is, the present invention is a display information modulation method in an information processing apparatus that displays information on a display, and the information processing apparatus generates image data consisting of a plurality of pixel values as image information ; an image storage device for recording the image information, and the pixel value buffer for holding a plurality of pixel values of the image information read out from the image storage device in the pixel value units, the reference clock generator for generating a reference clock A display information modulation unit that generates a pixel clock for reading out the pixel value from the reference clock and holds data of a modulation width for changing the frequency of the pixel clock, and the modulation width Is recorded as an input to the pixel value buffer according to the reference clock, and based on the data of the modulation width Is configured so that there is no excess or shortage of the pixel value by the pixel clock modulated several times with input and output when the output is read from the pixel value buffer, the image information generated by the image generating device the recorded in the image storage device, the recording to the pixel value buffer reading the pixel from the image store data of the image according to the reference clock, modulating the pixel clock based on the data of the modulation width, the The pixel value is transmitted from the pixel value buffer in units of the pixel value according to the modulated pixel clock.
本発明によれば,画素クロックや水平同期信号,垂直同期信号を撹乱することによる同期情報取得と推定の困難化が図れる。すなわち画素の座標撹乱効果と,漏洩電磁波における画素情報位置の撹乱効果がもたらされる。前者は,傍受者が固定の同期信号を元にして解析することを防止し,後者は画素情報の取得をも困難にしている。 According to the present invention, synchronization information acquisition and estimation can be made difficult by disturbing the pixel clock, horizontal synchronization signal, and vertical synchronization signal. That is, the pixel coordinate disturbance effect and the pixel information position disturbance effect in the leaked electromagnetic wave are brought about. The former prevents an eavesdropper from analyzing based on a fixed synchronization signal, and the latter makes it difficult to obtain pixel information.
漏洩電磁波自体を無くさなくとも,正規の送受信者間で伝達される情報と,漏洩電磁波を通じて不正な第三者が傍受する情報とが異なるものであり,第三者が傍受した情報から正規の送受信者間で伝達された情報が推定できなければ,情報伝達装置は漏洩電磁波の傍受に対して安全であるといえる。 Even if the leaked electromagnetic wave itself is not lost, the information transmitted between legitimate senders and receivers is different from the information intercepted by an unauthorized third party through leaked electromagnetic waves. If the information transmitted between people cannot be estimated, the information transmission device can be said to be safe from interception of leaked electromagnetic waves.
本発明は,正規の送受信者間では画像情報の伝達が正常に行われ,かつ漏洩電磁波を傍受した第三者には伝達が正常に行われない,情報表示装置および情報表示方法を提供する。本発明の画像生成表示装置および画像生成表示方法は,第三者が傍受した情報から元の状態を復元できないような形態に,表示画像を処理して伝送することを基本とする。さらに,伝送した表示画像を,視聴者に対して表示される直前の回路で正確な同期情報を用いて再整列し,本来の表示画像情報を復元するため,伝送途中の画像情報に依存した漏洩電磁波を傍受しても,なんら有用な情報を得ることはできない。 The present invention provides an information display device and an information display method in which image information is normally transmitted between authorized senders and receivers and is not normally transmitted to a third party who intercepts leaked electromagnetic waves. The image generation and display apparatus and the image generation and display method of the present invention are basically based on processing and transmitting a display image in a form in which the original state cannot be restored from information intercepted by a third party. Furthermore, in order to restore the original display image information by rearranging the transmitted display image using accurate synchronization information in the circuit immediately before being displayed to the viewer, a leakage depending on the image information being transmitted Even if the electromagnetic waves are intercepted, no useful information can be obtained.
以下,本発明を実施するための最良の形態として,まず,本発明の基本方式,適用対象を説明し,次に,具体的な実施例について詳細に説明する。
<本発明の基本方式>
送信側装置と受信側装置の間で,ある画像Iを送受信する場合を考える。ここで,送信側装置とは,コンピュータのグラフィックコントローラを想定しており,受信側装置とは,ディスプレイ装置を想定しているが,画像情報を送受信する装置全般に対して同様の議論が成立するため,必ずしもこの組み合わせに限らない。送信側装置であるグラフィックコントローラは,一般に,画像Iをn個の画素pi (i = 0,1,2,3,…,n−1,nは画像Iの画素数)に分解して,逐次的に送信する。受信側装置である表示装置は,逐次的に受け取った画素piを組み合わせて,画像Iとして表示部に表示する。画素の送信手順は,VESA規格などのように規定されており,多くの表示装置は,互換性を考慮して,同一の手順に則って画像をやり取りする。以下では,本発明の表示情報変調ユニットを,送信側装置の出力部に設置することを念頭に説明するが,送信側装置の内部や受信側装置の入力部や内部に設置しても良いことは言うまでもない。Hereinafter, as the best mode for carrying out the present invention, first, the basic method and application target of the present invention will be described, and then specific examples will be described in detail.
<Basic system of the present invention>
Consider a case in which a certain image I is transmitted and received between a transmission side device and a reception side device. Here, the transmission side device is assumed to be a graphic controller of a computer, and the reception side device is assumed to be a display device, but the same argument holds for all devices that transmit and receive image information. Therefore, it is not necessarily limited to this combination. In general, a graphic controller as a transmitting side device decomposes an image I into n pixels p i (i = 0, 1, 2, 3,..., N−1, n is the number of pixels of the image I), and Send sequentially. A receiving-side apparatus display device combines the pixels p i received in sequential, the display unit as an image I. The pixel transmission procedure is defined as in the VESA standard, and many display devices exchange images according to the same procedure in consideration of compatibility. In the following, the display information modulation unit of the present invention will be described with the installation in the output unit of the transmission side device in mind, but it may be installed in the transmission side device or in the input unit or inside of the reception side device. Needless to say.
たとえば,画素piをp0からpn-1までひとつずつ順番に送信する例を考える。各画素piは,画素クロックに同期して1画素ずつ送信される。また,画像Iの各一行の伝送期間を規定する水平同期信号,一画面(1フレームとも呼ぶ)の伝送期間を規定する垂直同期信号が併せて送信される。画素情報が送信されるのは,水平同期信号と垂直同期信号で規定される各画面各行の中の定められた一部のタイミングである。受信側では,水平同期信号と垂直同期信号を参照して,画像Iにおける画素piの絶対座標を逆算する。すなわち,水平同期信号と垂直同期信号は,画像Iを正常に表示する上で重要な役割を担っているといえる。For example, consider the example of transmitting the pixel p i one by one from p 0 to p n-1. Each pixel p i is transmitted pixel by pixel in synchronization with the pixel clock. Also, a horizontal synchronization signal that defines the transmission period of each row of the image I and a vertical synchronization signal that defines the transmission period of one screen (also referred to as one frame) are transmitted together. The pixel information is transmitted at a predetermined timing in each row of each screen defined by the horizontal synchronization signal and the vertical synchronization signal. On the receiving side, by referring to the horizontal synchronizing signal and a vertical synchronizing signal, calculated back the absolute coordinates of the pixel p i in the image I. That is, it can be said that the horizontal synchronization signal and the vertical synchronization signal play an important role in displaying the image I normally.
漏洩電磁波を傍受する第三者は,必ずしも傍受対象の信号変化を正確に捉えることはできない。画素情報については,一般的な画像が冗長であるため,ある程度の信号変化が捉えられれば良いのに対して,同期信号は変化点が少なくまた冗長性がない。つまり,同期信号を,漏洩電磁波から得ることが難しいという特徴がある。そのため,傍受者は,画素に関する漏洩情報を電磁波から取り出す一方で,同期信号は別途推定する必要がある。傍受対象となる表示装置が一般的なものであれば,画像送受信の標準規格に従っていることが推測されるため,仕様書から,同期信号の周波数を推定することができる。ただし,実際の同期信号には,装置ごとに若干のばらつきがあるため,必ず調整が必要となる。 A third party who intercepts leaked electromagnetic waves cannot always accurately grasp the signal change of the intercept target. Regarding pixel information, since a general image is redundant, it is sufficient that a certain signal change is captured, whereas the synchronization signal has few change points and no redundancy. That is, it is difficult to obtain the synchronization signal from the leaked electromagnetic wave. Therefore, the eavesdropper needs to estimate the synchronization signal separately while extracting the leakage information about the pixel from the electromagnetic wave. If the display device to be intercepted is a general one, it is presumed that it follows the standard of image transmission / reception, so the frequency of the synchronization signal can be estimated from the specification. However, since the actual synchronization signal varies slightly from device to device, it must be adjusted.
画素クロックの周波数をfpix ,水平同期信号の周波数をfh ,垂直同期信号の周波数をfvと表記する。本発明の表示情報変換装置は,画素クロックと同期信号の周波数を変調する。変調幅をδpix , δh , δv とそれぞれ表記すると,あるフレームを伝送する際の画素クロック,水平同期信号,垂直同期信号を,f’pix =fpix +δpix ,f’h =fh+δh ,f’v =fv+δvとする。δpix , δh , δvは,それぞれ実数である。表示装置は,ある程度のマージンを持って設計されているため,ある範囲で周波数を変調したとしても,画像Iの表示は正常に行われる。正規の信号線経由では,同期信号が正確に伝達されるため,このような追従が可能である。一方,傍受者は,同期信号の正確な周波数がわからないため,傍受した画素piの座標を正しく決めることができず,画像Iを推定することしかできない。さらに,同期信号が時間とともに変化する場合,総当りで推定することさえも困難となる。The frequency of the pixel clock is expressed as f pix , the frequency of the horizontal synchronization signal is expressed as f h , and the frequency of the vertical synchronization signal is expressed as f v . The display information conversion apparatus of the present invention modulates the frequency of the pixel clock and the synchronization signal. When the modulation width is expressed as δ pix , δ h , and δ v , respectively, the pixel clock, the horizontal synchronizing signal, and the vertical synchronizing signal when transmitting a certain frame are expressed as f ′ pix = f pix + δ pix , f ′ h = f h It is assumed that + δ h and f ′ v = f v + δ v . δ pix , δ h , and δ v are real numbers, respectively. Since the display device is designed with a certain margin, even if the frequency is modulated within a certain range, the display of the image I is normally performed. Since the synchronization signal is accurately transmitted via the regular signal line, such follow-up is possible. On the other hand, since the eavesdropper does not know the exact frequency of the synchronization signal, the eavesdropper cannot correctly determine the coordinates of the intercepted pixel p i and can only estimate the image I. Furthermore, if the synchronization signal changes with time, it is difficult to even estimate the brute force.
ただし,δpix , δh , δvは互いに独立な値を取っても良いわけではない。たとえば,fpixは,アナログVGA信号線では伝送されず,受信側は独自にfhからf* pixを生成する。すなわち,送信側でfpixを変調した場合,fhを一緒に適切に変調しなければ,式(2)となる。However, δ pix , δ h , and δ v may not take values independent of each other. For example, f pix is not transmitted on the analog VGA signal line, and the receiving side independently generates f * pix from f h . That is, when f pix is modulated on the transmission side, Equation (2) is obtained unless f h is appropriately modulated together.
このことは,受信側で画素piのサンプリングエラーが発生し,結果として画像Iの表示が崩れてしまうことを意味している。また,fvとfhも独立ではなく,画像Iがe行f列(横eピクセル,縦fピクセル)で構成されている場合,垂直同期信号の周波数は少なくとも水平同期信号の周波数のe分の1未満でなければならない。さらには,1行や1フレームごとに表示装置がカウンタを初期化するためのブランク期間が設けられているため,その仕様に合致した関係を保つ必要がある。本発明の表示情報変調ユニットは,このようなクロック間の関係を保ったまま変調するための,変調クロック生成回路を備える。This sampling error of the pixel p i is generated at the receiving side, the display of the image I means that collapses as a result. Also, f v and f h are not independent, and when the image I is composed of e rows and f columns (horizontal e pixels, vertical f pixels), the frequency of the vertical synchronizing signal is at least e of the frequency of the horizontal synchronizing signal. Must be less than 1. Furthermore, since a blank period is provided for the display device to initialize the counter for each row or frame, it is necessary to maintain a relationship that matches the specifications. The display information modulation unit of the present invention includes a modulation clock generation circuit for performing modulation while maintaining such a relationship between clocks.
一般的な装置では,画像Iは,1/60秒以下のうちに伝送される。ある伝送期間で画像Iが伝送された後,次の画像Jが送信される場合もあれば,同一の画像Iが再送信される場合もある。送信元のオリジナルである画像Iや画像Jは,DRAMなどの記憶素子に記録されており,安定した読み出しを実現するために,一定のクロックレートで読み出される。つまり,画素piの読み出し周波数fbは一定である。また,画素piの読み出し周波数fbに対して,fpixが遅い周波数となる場合,未送信の画素を保持するためのバッファを備える必要がある。fb>fpixである間は,バッファに画素値が蓄積されるため,いずれはバッファ溢れが発生し,画素情報が失われてしまう。一方,fb<fpixであれば,画素の読み出し速度よりも送信速度が速いため,記憶素子からの読み出しが追いつかず,バッファに蓄積された画素値を出力する必要がある。そこで,本発明の表示情報変換装置は,fbを基準クロックとして使用し,さらにバッファの状態に応じてδpixを制御することで,バッファ溢れやデータ不足を回避する。In a general apparatus, the image I is transmitted within 1/60 second or less. After the image I is transmitted in a certain transmission period, the next image J may be transmitted or the same image I may be retransmitted. The original image I and image J of the transmission source are recorded in a storage element such as a DRAM, and are read at a constant clock rate in order to realize stable reading. That is constant read frequency f b of the pixel p i. Further, the read frequency f b of the pixel p i, if f pix becomes slow frequency, it is necessary to provide a buffer for holding the unsent pixels. While f b > f pix , pixel values are accumulated in the buffer. As a result, buffer overflow occurs and pixel information is lost. On the other hand, if f b <f pix , the transmission speed is faster than the pixel reading speed, so reading from the storage element cannot catch up, and it is necessary to output the pixel values accumulated in the buffer. Therefore, the display information conversion apparatus of the present invention avoids buffer overflow and data shortage by using f b as a reference clock and controlling δ pix according to the state of the buffer.
変調幅δpix , δh , δvは,複数の変調幅群を含む集合であるΔpix , Δh , Δv, から選択される。たとえば,式(3)を乱数とし,式(4)とすることで,式(5)となるように構成する。The modulation widths δ pix , δ h , and δ v are selected from Δ pix , Δ h , Δ v , which is a set including a plurality of modulation width groups. For example, the expression (3) is a random number and the expression (4) is used, so that the expression (5) is obtained.
ここで,式(6)と表記し,同様にして式(7)から式(8)を生成する。 Here, expression (6) is expressed, and expression (8) is generated from expression (7) in the same manner.
Δpixは式(9)であり,mは1以上の任意の数である。Δ pix is Equation (9), and m is an arbitrary number of 1 or more.
Δh , Δv,も同様に生成する。各フレームでどの変調幅群を使用するかを乱数生成装置で生成した乱数によって決定する。Δ h and Δ v are similarly generated. Which modulation width group is used in each frame is determined by the random number generated by the random number generator.
式(10)が選ばれたとすると,式(11)がフレーム内(もしくはあらかじめ任意に決めた期間内)で使用されることとなるが,式(12)という性質から,すべての変調幅を使用し終えた時点で,元クロックに対する変調は0となる。 If equation (10) is selected, equation (11) will be used within the frame (or within a predetermined period of time). However, due to the nature of equation (12), all modulation widths are used. At the point of time, the modulation with respect to the original clock becomes zero.
変調を行うタイミングは,タイマと前記バッファの状態の一方または両方によって決定する。すなわち,変調を行ったタイミングでカウントダウンタイマをリセットし,カウントダウンタイマが0となるか,バッファから出力されるバッファ溢れ予告信号またはバッファ不足予告信号がトリガされた場合に,変調を行う。バッファ溢れ予告信号またはバッファ不足予告信号によって変調を行う場合,変調後のクロックによってバッファ蓄積,バッファ消費が行われる方向に変調幅値に補正値αを加算する。これは,αの符号をマイナスとするかプラスとするかによって容易に制御することができる。さらに補正値αを,δpix(k-1) から減じることで,変調幅群全体の総和が0となるようにする。フレームごとにiを任意に選択して式(10)を用いることとし,
式(10)のすべての値を使用してしまった場合,無変調としてフレームの残りのデータを出力する。新たな変調クロックが安定するには,ある程度の時間が掛かるため,バッファ不足予告信号は,あらかじめ定めた数だけバッファ内データが存在する段階で発行し,バッファ溢れ予告信号は,あらかじめ定めた数ぶんの残りバッファスペースとなった段階で発行してもよい。もちろん,変調クロックは,あらかじめ生成したものを使用してもよく,その場合は,前記のあらかじめ定めた数とは,0とすることもできる。The timing of modulation is determined by one or both of the timer and the buffer status. In other words, the countdown timer is reset at the timing of modulation, and modulation is performed when the countdown timer becomes 0 or a buffer overflow notice signal or a buffer shortage notice signal output from the buffer is triggered. When modulation is performed using a buffer overflow warning signal or a buffer shortage warning signal, the correction value α is added to the modulation width value in the direction in which buffer accumulation and buffer consumption are performed by the modulated clock. This can be easily controlled depending on whether the sign of α is negative or positive. Further, the correction value α is subtracted from δ pix (k−1) so that the total sum of the modulation width groups becomes zero. Let i be selected arbitrarily for each frame and use equation (10).
When all the values of equation (10) have been used, the remaining data of the frame is output as unmodulated. Since it takes a certain amount of time for the new modulation clock to stabilize, the buffer shortage warning signal is issued when there is a predetermined number of data in the buffer, and the buffer overflow warning signal has a predetermined number of times. It may be issued when the remaining buffer space is reached. Of course, a modulation clock generated in advance may be used, and in this case, the predetermined number may be zero.
また,バッファ不足予告信号による変調を行わず,第1のバッファサイズ分だけ直近の画素値を第2のバッファにコピーしておき,第1のバッファを出力し切った場合に,第2のバッファから第1のバッファにデータをコピーして,引き続き第1のバッファからデータを出力するように構成することで,fb<fpixの状況であっても,データを出力することができるようにする。また,バッファ溢れ予告信号による変調を行わず,ラインバッファを用いて,溢れ分に相当する画素をラインバッファから取り出すことで,fb>fpixの状況であっても,データを出力することができるようにする。In addition, when the first pixel size is copied to the second buffer without being modulated by the buffer shortage warning signal and the first buffer is fully output, the second buffer is used. By copying the data from the first to the first buffer and subsequently outputting the data from the first buffer, the data can be output even in the situation of f b <f pix To do. Further, the data corresponding to the overflow can be extracted from the line buffer by using the line buffer without performing the modulation by the buffer overflow notice signal, so that the data can be output even in the situation of f b > f pix. It can be so.
これらは,独立した2つのバッファを備えずとも,1つのバッファで入出力位置のポインタを制御すれば,実現することができる。たとえば,2n段のバッファを用意しておき0から2n−1までアドレスを割り当てるとすると,入力ポインタをn以上2n−1以下の範囲で動作するように設定すれば,アドレス0からn−1までのバッファは,上記の第2のバッファに相当し,nから2n−1までのバッファは,第1のバッファに相当する。また,上記第1の入力ポインタアドレスからnだけ小さいアドレスを指し示す第2の入力ポインタを備え,第1と第2の入力ポインタアドレスに同時にデータを記憶するように構成すれば,第1のバッファのコピーを第2のバッファにコピーすることが容易に実現することができる。 These can be realized by controlling the input / output position pointer with one buffer, without having two independent buffers. For example, if a 2n-stage buffer is prepared and addresses are assigned from 0 to 2n−1, if the input pointer is set to operate in the range of n to 2n−1, addresses 0 to n−1 These buffers correspond to the second buffer described above, and buffers from n to 2n−1 correspond to the first buffer. In addition, if a second input pointer pointing to an address n smaller than the first input pointer address is provided and data is stored in the first and second input pointer addresses at the same time, Copying the copy to the second buffer can be easily realized.
表示装置には,画像情報を伝送する際に,画素値伝送期間を示す画素値有効フラグを用いる場合があり,これも同期信号とみなして,上記と同様に変調すれば,さらに効果を高めることができる。 When transmitting image information, the display device may use a pixel value valid flag indicating a pixel value transmission period, which is also regarded as a synchronization signal and can be further enhanced if it is modulated in the same manner as described above. Can do.
本発明の表示情報変調装置は,あらかじめ受信側装置のクロック対応範囲を確認するステートを備え,乱数生成装置の出力値を対応範囲内になるように丸める処理を行うことで,広範な受信側装置に対応することができる。
<本発明の効果>
本発明の効果は,画素クロックや水平同期信号,垂直同期信号を撹乱することによる同期情報取得と推定の困難化である。すなわち画素の座標撹乱効果と,漏洩電磁波における画素情報位置の撹乱効果である。前者は,傍受者が固定の同期信号を元にして解析することを防止し,後者は画素情報の取得をも困難にしている。The display information modulation apparatus according to the present invention has a state for confirming the clock corresponding range of the receiving side device in advance, and performs a process of rounding the output value of the random number generator so as to be within the corresponding range, thereby providing a wide range of receiving side devices. It can correspond to.
<Effect of the present invention>
The effect of the present invention is that it is difficult to acquire and estimate synchronization information by disturbing the pixel clock, horizontal synchronization signal, and vertical synchronization signal. That is, the pixel coordinate disturbance effect and the pixel information position disturbance effect in the leaked electromagnetic wave. The former prevents an eavesdropper from analyzing based on a fixed synchronization signal, and the latter makes it difficult to obtain pixel information.
画像情報とともに送信される同期情報は,一般に画像情報と同等の電圧すなわち信号レベルで送信される。そのため,漏洩電磁波などに含まれる同期情報を,漏洩電磁波などに含まれる画像情報から分離することは困難である。すなわち,正確な同期情報Isが得られないため,傍受者がIsの探索を行わずに表示画像Iを再現することは困難である。The synchronization information transmitted together with the image information is generally transmitted at a voltage equivalent to the image information, that is, a signal level. Therefore, it is difficult to separate the synchronization information included in the leaked electromagnetic wave from the image information included in the leaked electromagnetic wave. That is, since no accurate synchronization information I s is obtained, it is difficult for interceptor to reproduce the display image I without searching for I s.
表示画像Iは,ディスプレイに対してストリーミング形式で伝送される。すなわち,二次元の画像情報であれば,左上の座標から開始して右に向かって順番にデータが送信され,右端に到達したら次の行の左端から続くデータを送信する。この動作は,CRTディスプレイが画像を描画する際の走査動作と同様である。もちろん,ストリーミングで送る限り,画像の中でどの部分が先に送信されようとも,本発明の適用を妨げるものではない。また,画像Iを,ラインごとなどいくつかの複数のストリームに分割して,パラレルに送信しても良い。受信側でストリームが再現されれば良いので,特にデジタル伝送を行う場合においては,一部の情報が前記の順序の通りに伝送されるとは限らない。このような実装のバリエーションがあるとはいえ,画像Iがストリーミング形式で伝送される部分に着目すれば,本発明技術を画像情報の一部のみの保護などに適用することは容易である。 The display image I is transmitted to the display in a streaming format. That is, in the case of two-dimensional image information, data is transmitted in order from the upper left coordinate toward the right, and when the right end is reached, the subsequent data is transmitted from the left end of the next row. This operation is the same as the scanning operation when the CRT display draws an image. Of course, as long as it is sent by streaming, no matter what part of the image is transmitted first, this does not preclude the application of the present invention. Further, the image I may be divided into a plurality of streams such as line by line and transmitted in parallel. Since it is sufficient that the stream is reproduced on the receiving side, particularly in the case of performing digital transmission, some information is not always transmitted in the order described above. Although there are variations in such mounting, if attention is paid to the part where the image I is transmitted in the streaming format, it is easy to apply the technique of the present invention to protection of only a part of the image information.
一般に,画像情報はコンピュータの起動時点などから絶え間なく伝送され続けるため,傍受者は,ある画像Iの送信開始時刻を知ることができない。しかし,一般の画像表示を想定すれば,毎秒60フレームのペースで画像が伝送されていると予想して,さらに同一の内容の画像が複数フレームの間にわたって連続で伝送されると考えられるため,テンプレートマッチングと呼ばれるような繰り返しパターンの位置を発見するための手法を用いて,同一情報が伝送されるタイミングを見出し,画像Iが伝送されている時刻を知ることが可能である。前記の方法を用いて画像Iが繰り返される周期を見ることで,同期情報Isを知ることが可能である。In general, since image information is continuously transmitted from the time of starting the computer or the like, the eavesdropper cannot know the transmission start time of a certain image I. However, assuming a general image display, it is assumed that images are transmitted at a rate of 60 frames per second, and images with the same content are considered to be transmitted continuously over multiple frames. It is possible to find the timing at which the same information is transmitted and know the time at which the image I is transmitted by using a technique for finding the position of the repetitive pattern called template matching. By looking at the period in which the image I is repeated using the above method, it is possible to know the synchronization information I s.
ところが,本発明の装置は,画素クロックや同期信号などを変調するため,傍受データを解析しても,繰り返しパターンを得ることが困難である。すなわち,パターンマッチングによって繰り返しパターンを見出すことが困難である。同一表示画像が連続する場合であっても,各フレームで変調パターンが異なるように構成することで,漏洩電磁波中の画素情報や同期情報の位置は毎回異なるパターンとなり,傍受者にとってパターンマッチングを適用する際のよりどころとなる繰り返しパターンが存在しないようにすることができる。よって,本発明の情報表示装置を用いれば,傍受者が同期情報を見出すことは困難である。 However, since the device of the present invention modulates the pixel clock, the synchronization signal, etc., it is difficult to obtain a repeated pattern even if the intercept data is analyzed. That is, it is difficult to find a repeated pattern by pattern matching. Even if the same display image is continuous, the position of the pixel information and synchronization information in the leaked electromagnetic wave becomes different every time by configuring the modulation pattern to be different in each frame, and pattern matching is applied to the eavesdropper. It is possible to prevent a repeating pattern from being used as a basis. Therefore, if the information display device of the present invention is used, it is difficult for the eavesdropper to find the synchronization information.
結果として,画像Iは正規の通信者間のみで授受される。また,同期情報Isは,変化するため,万一ある時点の同期情報が漏洩したとしても,その他の時刻の同期情報は新たに再探索する必要がある。さらには,本発明の装置が乱数生成装置を備え,乱数生成装置を用いて同期情報が情報の伝達ごとや,ある程度の期間ごとに異なるように構成すれば,ある時刻でひとつの情報が仮に漏洩した場合でも,その他の情報の安全は保たれる。 As a result, the image I is exchanged only between authorized communicators. Further, since the synchronization information Is changes, even if the synchronization information at a certain time leaks, it is necessary to newly search for the synchronization information at other times. Furthermore, if the apparatus of the present invention is provided with a random number generation device and the synchronization information is configured to be different for each transmission of information or every certain period using the random number generation device, one information is temporarily leaked at a certain time. However, other information is kept safe.
以上により,第三者による外部からの情報傍受に対して,安全に情報を送受信することができる情報伝達装置および情報伝達手段を実現することができる。
<本発明の適用対象>
本節では,最初に,本発明の適用対象となるコンピュータやATMの基本的な構成について述べる。次に,乱数生成装置を用いて画像情報伝送時の画素クロックや水平同期信号,垂直同期信号,画素値有効フラグを変調する方式の実施例について述べる。最後に,本発明の構成上のバリエーションについて述べる。
<本発明の適用対象の基本的な説明>
本発明は,漏洩電磁波傍受による情報漏洩を防止するための情報表示装置を提供するものであり,コンピュータ間やコンピュータとモニタ間での画像情報のやり取りを想定している。図1に示すように,一般的なコンピュータは,中央演算装置であるCPU 101 ,主記憶装置であるRAM 102 ,二次記憶装置であるHDD 106 (フラッシュメモリ,CDROM,DVD,MO,FDD,USBメモリであることもある),画像処理装置であるGPU 103 ,画像出力端子,ネットワーク端子に代表されるI/O端子 105 を備える。前記の装置は,内部バスと呼ばれる配線 107 を通じて接続されており,ネットワークなどへの接続はI/O端子を通じて行われる。I/O端子には,イーサネット(登録商標)接続端子であるR45端子や,モデムへの接続端子であるR11端子をはじめシリアル通信用のRS232C端子やプリンタ接続に用いられるパラレル端子,キーボードやマウスとの接続に用いられるPS/2端子,各種機器へのユニバーサルな接続端子であるUSB端子,SCSI端子,音声入出力のためのマイクやイヤホンの接続端子,コンピュータに拡張機能を提供するボード類を増設するためのPCI接続端子,信号ケーブル109等により外部モニタ 104 への接続を行うVGA端子やDVI端子などが含まれる。GPUは主として三次元画像処理の高速化や複数画面のバッファリングなどに用いられるもので,本発明の画像処理はCPUで行うこともある。GPU自体が計算能力を持つため,GPUで画像処理を行っても良い。また,GPUとCPUで分担して画像処理を行っても良い。そのほかにPCI端子をはじめとする拡張機能ボード用の端子に接続した拡張機能ボードを用いて,画像処理を行っても良い。また,拡張機能ボードは,USB端子などで接続する形態のものを用い,コンピュータの筐体の外側にあっても良い。As described above, it is possible to realize an information transmission device and information transmission means that can safely transmit and receive information in response to information interception from the outside by a third party.
<Application object of the present invention>
In this section, we first describe the basic configuration of computers and ATMs to which the present invention is applied. Next, an embodiment of a method for modulating a pixel clock, a horizontal synchronizing signal, a vertical synchronizing signal, and a pixel value valid flag at the time of image information transmission using a random number generator will be described. Finally, variations on the configuration of the present invention will be described.
<Basic description of application target of the present invention>
The present invention provides an information display device for preventing information leakage due to interception of leaked electromagnetic waves, and assumes the exchange of image information between computers or between a computer and a monitor. As shown in FIG. 1, a general computer has a
図2に示すように,高速な画像処理を行う装置においては,GPUから直接的にモニタ接続用のI/O端子 108 が設置されている場合もある。I/O端子 108 は,映像を出力するだけの出力専用端子であることもあり,また,タッチパネルなどの入力機能を持つモニタを接続することを想定した入出力対応端子であることもある。GPUが備えるI/O端子 108 は,映像の出力専用として,タッチパネルなどからの入力は,GPUを介さないI/O端子 105 に接続する形態である場合もある。
As shown in FIG. 2, in a device that performs high-speed image processing, an I /
コンピュータの本体から信号ケーブル109等の配線で接続された表示装置104に,処理した画像情報を伝送する際は,VGAやDVIの規格に従って各画像情報の分解と結合が行われる。VGAは,信号を3原色に対応するRGBに分解してアナログ信号として伝送する。同時に,表示画面の解像度とフレームレートに応じた,垂直同期信号と水平同期信号が伝送される。モニタ側では,垂直同期信号と水平同期信号からドットクロック(画素クロック,ピクセルクロックとも呼ばれる)を生成し,RGB信号に応じて各座標に適切な画素情報を書き込む。CRTのように,このRGB信号が直接,画素描画用のビームのコントロールに使用される場合も,LCDのように,RGB信号をAD変換し内部バッファに一度蓄積される場合もある。DVIは,RGB信号をデジタルに分解して伝送する。また,表示画面の解像度とフレームレートに応じたドットクロックが伝送される。
When the processed image information is transmitted from the main body of the computer to the
DVIでは,伝送時エラーが無視できるほど高精度に伝送できるため,暗号化を行う規格が存在する。暗号化を用いれば,伝送される真のデータと実際に信号ケーブル109を伝送されるデータには相関がないため,信号ケーブル109を伝送される情報から漏洩した情報は,真のデータを推測するのに役に立たない。暗号化を行うためには,画像データの送信側と受信側の両方が,暗号化規格に対応している必要がある。DVIでは,RGBと異なり,デジタルデータを複数の信号線に分配して並列に同時送信する。よって,発生電磁波の形態はVGAと異なる。しかし,これは信号ケーブル109上でのことであり,表示画像をバッファリングしているGPUないしRAM上のデータはVGAと同様であり,また,ひとたび表示装置に伝送が完了すれば,暗号化が解除され,元のデータが復元されるため,表示装置のバッファに蓄積されるデータはVGAと同様である。USB端子に接続する形態の表示装置もあり,この場合は必ずしもRGB信号に分解されて伝送されない。また,テレビモニタなどに表示する際には,コンポジット端子を用いることもある。その場合の画像データは,RGBではなく,輝度信号(Y)と色信号(C)で表され,同期信号をあわせたすべてが複合された形で伝送される。そのほかにも,セパレート映像端子(S端子)のように,YとCを分離して伝送する場合もある。また,D端子のように,輝度信号(Y)と青色差信号(Cb/Pb)と赤色差信号(Cr/Pr)に分離する場合もある。HDMI端子のようにデジタル化されており,データ伝送時に暗号化をサポートするHDCPといった暗号化データ伝送形式もある。
In DVI, there is a standard for performing encryption because transmission can be performed with high accuracy so that errors during transmission can be ignored. If encryption is used, there is no correlation between the true data transmitted and the data actually transmitted through the
CRTモニタでは,電子ビームをドットクロックに応じて左上から右方向へと照射する。ドットクロックとは,横方向への1画素の書き込みタイミングを決定するクロックである。水平同期信号に従って電子ビームが1画素ずつ右方向へ移動し,横方向に1ライン分を走査した後に再度画面左に戻る。垂直同期信号に従って,電子ビームは1ラインずつ下方向へ移動し,最下部まで走査した後に一番上のラインへと戻る。すなわち,水平同期信号と垂直同期信号によって,電子ビームは画面全体を左上から右下まで走査し,再度左上へと戻る。 The CRT monitor emits an electron beam from the upper left to the right according to the dot clock. The dot clock is a clock that determines the writing timing of one pixel in the horizontal direction. The electron beam moves to the right one pixel at a time according to the horizontal synchronization signal, scans one line in the horizontal direction, and then returns to the left on the screen again. According to the vertical synchronization signal, the electron beam moves downward line by line, scans to the bottom, and then returns to the top line. That is, the electron beam scans the entire screen from the upper left to the lower right by the horizontal synchronizing signal and the vertical synchronizing signal, and returns to the upper left again.
LCDモニタでは,各xy座標に対応するトランジスタを順次駆動して,画素値を書き込んでいく。LCDモニタの場合は,デジタル処理が可能であるから,必ずしもCRTのような順番に従う必要はなく,1ラインずつ書き換える方法もあるし,画面全体を一度に書き換える方法もある。 In the LCD monitor, the transistor corresponding to each xy coordinate is sequentially driven to write the pixel value. In the case of an LCD monitor, since digital processing is possible, it is not always necessary to follow the order as in CRT.
CRTモニタは,電子ビームを蛍光面に照射することで短時間発光させる方式であり,残光のあるうちに再度電子ビームを照射する必要がある。LCDモニタは,画素値を記憶しておくことができるので,各画素の電荷を一定のタイミングで再充填する必要がある場合もあるが,一部の変化のあった座標だけを書き換えるといった方法を取ることができる。このことは,画面の変化に応じてトランジスタの動きが変化するため,LCDの方がCRTよりも,画像データと内部処理との対応が複雑になっていることを意味している。また,CRTモニタは,表示面を一面しか持てないが,LCDモニタは液晶層が透明であるため,複数の液晶層を設けることで,複数の表示面を持つことができる。 The CRT monitor emits light for a short time by irradiating the phosphor screen with an electron beam, and it is necessary to irradiate the electron beam again while there is afterglow. Since the LCD monitor can store pixel values, it may be necessary to recharge the charge of each pixel at a fixed timing. Can be taken. This means that the movement of the transistor changes according to the change of the screen, so that the correspondence between the image data and the internal processing is more complicated in the LCD than in the CRT. In addition, the CRT monitor can have only one display surface, but the LCD monitor has a transparent liquid crystal layer. Therefore, it is possible to have a plurality of display surfaces by providing a plurality of liquid crystal layers.
図3は,本発明の実施対象のひとつである,ATMの構成図である。制御部 306 は表示部 302 ,操作部 303 ,カードリーダ部 304 ,入出金部 305 ,記憶部 307 ,通信部 308 ,センサ部 309 ,音声発生部 310 を制御する。制御部 306 は,ATM全体 301 の制御だけでなくカード認識,操作者の接近検知および紙幣取扱いなどの処理も行う。信号ケーブル312等を介して制御部 306に接続された表示部 302 は,サービス内容の案内や処理手順などが表示されるものであり,CRTや液晶ディスプレイが例として挙げられる。GPUなどの表示制御装置も表示部 302 に含む。操作部 303 は,メニューの選択や暗証番号入力など,利用者からの情報を入力するものであり,キーボードやタッチパネルが例として挙げられる。カードリーダ部 304 は,磁気カードやICカードに格納された情報を読み出すためのものである。入出金部 305 は,預け入れのための紙幣を投入や,引き出しのための紙幣の排出など,取引のための紙幣の入出金を行うためのものである。記憶部 307 は,ATMでの処理のための情報を記憶しておくためのものであり,ハードディスクやメモリが例として挙げられる。制御部 306 ,通信部 308 ,センサ部 309 などを動作させるためのプログラムは記憶部 307 に記憶される。通信部 308 は,回線を通じてATM 301 と外部のコンピュータやデータベースとの通信を行うものである。
FIG. 3 is a block diagram of ATM, which is one of the objects of implementation of the present invention. The
センサ部 309 は,操作者の接近などを検知する人感センサが例として挙げられる。人感センサは,赤外線などの発生状況や反射を観察することで,センサから近接した部分に人間すなわち操作者が居るかどうかを検知することを主目的とするセンサである。操作者がATMの操作を行うことができる距離まで近づいた時に,取引サービスを開始する。音声発生部 310 は,操作者をはじめとする装置の周辺に滞在する人物に対する音声案内を行うための,スピーカを備える。よく知られた音声発生部 310 の使用方法は,操作者に次の操作の指示を与えるものである。音声案内は,表示部 302 と連動することで,より案内の効果を高めることができる。たとえば,前記の音声案内とともに,表示部 302 にキャッシュカードを挿入口に入れる映像アニメーションを表示するなどすると効果的である。
An example of the
通信部 308 は,ATMを設置している銀行やATMの管理会社とデータのやり取りを行うことができるように,LANや電話回線に接続されている。ここで,ATMの管理会社とは,本発明の課題に挙げたような,ATMの監視を行っている会社であり,ネットワーク接続されたカメラなどを用いて,複数のATMを常時監視している。ATMのサービスを停止するべき事態が発生した場合には,管理会社や銀行はネットワークを経由して通信部 308 からATM 301の制御部 306 にサービス停止の信号を送ることができる。ATM 301 には 302 から 311 以外にも通帳プリンタなどの他の装置や処理が存在する。一般的には,図1におけるCPU 101 と内部バス 107 が図3の制御部 306 に対応している。制御部 306 が独自のRAMやHDDを備える場合もある。
以下に,本発明の実施形態の詳細を述べる。The
Details of the embodiment of the present invention will be described below.
本発明のディスプレイ付情報処理装置の第1の実施例を,図4 (図4A ,図4B ,図4C)を用いて説明する。図4は,本実施例の画像生成表示装置をコンピュータに適用した場合のディスプレイ付情報処理装置の例を示している。 A first embodiment of the information processing apparatus with a display according to the present invention will be described with reference to FIG. 4 (FIGS. 4A, 4B, and 4C). FIG. 4 shows an example of an information processing apparatus with a display when the image generation / display apparatus of this embodiment is applied to a computer.
図4Aにおいて,画像生成送信装置 400 は,汎用のコンピュータであり,その出力には,第1の画像情報伝送ケーブル401を介して本発明の表示情報変調ユニット600が接続されている。この表示情報変調ユニット600と画像受信表示装置404は,第2の画像情報伝送ケーブル403で接続されている。ここで,画像受信表示装置404は,一般の液晶ディスプレイやプラズマディスプレイ,有機ELディスプレイ,プロジェクタなどである。
In FIG. 4A, an image generation /
表示情報変調ユニット600において,第三者が予測できないように,画像情報Iを変調した画像情報I’を,第2の画像情報伝送ケーブル403を介して画像受信表示装置404に送信する。すなわち,表示情報変調ユニット600において,乱数生成装置等を用いて生成した値βに応じて,入力データの画像情報すなわちピクセルクロックを変調する。変調幅をランダムに決定すると画素値バッファの溢れやバッファ不足が発生するので、所定回数の変調で変調幅の平均が0となるようにβの値を制御する。例えば,入力データのピクセルクロックに対して,βだけ高速化したクロックfHとβだけ遅延させたクロックfLを生成し,例えば1ラインごとにfHとfLを切替え、所定回数の変調で変調幅の平均が0となるようにβを制御しながらデータを伝送する。あるいは,βiだけ高速化または遅延させたクロックfHiとfLiの組を多数用意し,2ラインごとや垂直同期ごとに各ペアを選択して用いても良い。このようにして,撹乱効果を保ちつつ,画素値バッファ等の回路規模を小さく抑える。The display
なお、第2の画像情報伝送ケーブル403を介して同時に伝送される同期情報I’sの信号レベルは画像情報I’ の信号レベルに比べて小さい。同期情報I’s(水平同期信号,垂直同期信号)及び画像情報I’は、第2の画像情報伝送ケーブル403内の各の専用の信号ラインを経て表示情報変調ユニット600から画像受信表示装置404へ送信されるので、画像受信表示装置404には、常に正確な同期情報I’s及び画像情報I’が伝達される。一方、第三者の不正な傍受を想定した場合、画像情報I’と同期情報I’sの混在した情報をアンテナで傍受し、同期情報I’sのみを正確に捉えることは難しい。特に、同期情報I’sはその立ち上がり、立下りの急峻な矩形状パルスであり、その峻別が困難である。そのため、βは推定不可能であり,傍受者は元の表示画像を復元することができない。従って,第三者が第2の画像情報伝送ケーブル403を介して伝送途中の画像情報に依存した漏洩電磁波を,アンテナで傍受しても,なんら有用な情報を得ることはできない。
It should be noted that the signal level of the synchronization information I's transmitted simultaneously via the second image
画像生成送信装置501は,画像生成装置503,画像記憶装置504,基準クロック505,バッファ装置506,画素クロック生成装置507,同期信号生成装置508,画素値有効フラグ生成装置509を備えている。画像生成装置503は,表示装置に表示するオリジナル画像を生成する。生成方法は,画像生成装置がCPUなどを備えて計算で生成しても良いし,DVD等の外部記憶媒体から読み出すようにしても良い。画像記憶装置504は,画像生成装置503で生成した画像を記憶する装置であり,DRAMやSRAMなどの半導体記憶装置が想定される。画像記憶装置504は,オリジナル画像を保持するため,何度も同じ画像を読み出すことができる。
基準クロック505は,画像記憶装置504から画像データ(画素値)を読み出してバッファ装置506に書き出す際の動作クロックとして使用される一方,画素クロック生成装置507の参照クロックとしても使用される。バッファ装置506は,画像データの一部を格納するバッファであり,基準クロック505に従って書き込まれ,画素クロックに従って読み出される。画像記憶装置504に記憶された画像は,バッファ装置506を通ることでシリアル化され,画素信号線(画像情報伝送ケーブル)511を通じて,画像受信表示装置502に向けて送信される。同期信号生成装置508は,画素クロック生成装置507で生成した画素クロックを受け取り,水平同期信号や垂直同期信号を生成する。
Image
The
次に,図4A-4Cに示した表示情報変調ユニット600を具備する画像生成表示装置のより具体的な構成例について,以下の各実施例で説明する。
Next, more specific configuration examples of the image generation / display apparatus including the display
本発明のディスプレイ付情報処理装置の第二の実施例を,図5, 図6(図6 A,図6B) ,及び図19-図25で説明する。 A second embodiment of the information processing apparatus with a display according to the present invention will be described with reference to FIG. 5, FIG. 6 (FIGS. 6A and 6B), and FIGS.
図19に,垂直同期信号と水平同期信号の例を示す。垂直同期信号(VSYNC)は,1画面分の表示情報の単位である1フレームの長さを規定する信号である。1フレームは,複数のラインと複数のカラムから行列状に構成されており,通常,0ライン0カラムから開始して,1ラインごと,1カラムごと順次対応する画素情報を伝送する。たとえば,1024×768画素で画面が構成される場合,同期信号を伝送するためのブランク期間を含めて,806ライン1344カラムの情報が伝送される。画像本体は1024×768画素から構成されるため,ブランク期間には,画素値0が伝送される。水平同期信号(HSYNC)は,1ラインの長さを規定する信号である。すなわち,本例では,垂直同期信号の1フレーム期間中に,806回の水平同期信号パルスが生成される。
FIG. 19 shows an example of the vertical synchronizing signal and the horizontal synchronizing signal. The vertical synchronization signal (VSYNC) is a signal that defines the length of one frame that is a unit of display information for one screen. 1 frame is composed of a plurality of lines and a plurality of columns in a matrix, usually starting at 0
図5は,画像生成表示装置の基本構成を示している。図5に示す画像生成表示装置は,画像生成送信装置501と画像受信表示装置502が画像情報伝送ケーブル510および511で接続されている。
FIG. 5 shows a basic configuration of the image generation / display apparatus. In the image generation / display apparatus shown in FIG. 5, an image generation /
画像生成送信装置501は,画像生成装置503,画像記憶装置504,基準クロック505,バッファ装置505,画素クロック生成装置507,同期信号生成装置508,画素値有効フラグ生成装置509を備えている。画像生成装置503は,表示装置に表示するオリジナル画像を生成する。生成方法は,画像生成装置がCPUなどを備えて計算で生成しても良いし,DVD等の外部記憶媒体から読み出すようにしても良い。画像記憶装置504は,画像生成装置503で生成した画像を記憶する装置であり,DRAMやSRAMなどの半導体記憶装置が想定される。画像記憶装置504は,オリジナル画像を保持するため,何度も同じ画像を読み出すことができる。
基準クロック505は,画像記憶装置504から画像データ(画素値)を読み出してバッファ装置506に書き出す際の動作クロックとして使用される一方,画素クロック生成装置507の参照クロックとしても使用される。バッファ装置506は,画像データの一部を格納するバッファであり,基準クロック505に従って書き込まれ,画素クロックに従って読み出される。画像記憶装置504に記憶された画像は,バッファ装置506を通ることでシリアル化され,画素信号線(画像情報伝送ケーブル)511を通じて,画像受信表示装置502に向けて送信される。同期信号生成装置508は,画素クロック生成装置507で生成した画素クロックを受け取り,水平同期信号や垂直同期信号を生成する。The image generation /
The
生成した水平同期信号や垂直同期信号は,同期信号線(画像情報伝送ケーブル)510を通じて,画像受信表示装置502に送信される一方で,画素値有効フラグ生成装置509にも送られる。画素値有効フラグ生成装置509は,画素クロック生成装置507から受信した画素クロックと,同期信号生成装置508から受信した同期信号に応じて,水平同期,垂直同期期間中において画素値が送信されている期間を表すフラグ信号を出力する。前記のフラグ信号は,バッファ装置506に送信される。バッファ装置506は,フラグ信号が画素値送信期間中であることを示している期間に,画素クロック生成装置507から受信した画素クロックに同期して,画素値を出力する。
The generated horizontal synchronization signal and vertical synchronization signal are transmitted to the image
画像受信表示装置502は,サンプリングクロック生成装置512,画素値有効フラグ生成装置513,サンプリング装置514,バッファ装置515,タイミング制御装置516,表示装置517を備えている。サンプリングクロック生成装置512は,同期信号生成装置508が生成し,同期信号線510を通じて送信された水平同期信号および垂直同期信号を受信し,画素信号線511を通じて送信される画素値をサンプリングするための,サンプリングクロックを生成する。サンプリングクロックは,画素値有効フラグ生成装置513とサンプリング装置514に送信される。画素値有効フラグ生成装置513は,同期信号線510から水平同期信号,垂直同期信号を受信し,またサンプリングクロック生成装置512からサンプリングクロックを受信する。水平同期信号,垂直同期信号,サンプリングクロックから,画素値が送られて来ている期間を決定し,画素値有効フラグを生成するとともにサンプリング装置514に送信する。サンプリング装置は,サンプリングクロックと画素値有効フラグに従って,画素信号線の値をサンプリングし,バッファ装置515に蓄積する。タイミング制御装置516は,バッファ装置515に蓄積された画素値を表示装置517に送信して表示するためのタイミング情報を生成する。表示装置517は,たとえば液晶素子を用いて後方からのバックライト透過率を制御する方式を用いた液晶モジュールであり,画像表示装置から放射される光が,ユーザに視覚的に認識される。
The image
図19に,垂直同期信号と水平同期信号の例を示す。垂直同期信号(VSYNC)は,1画面分の表示情報の単位である1フレームの長さを規定する信号である。1フレームは,複数のラインと複数のカラムから行列状に情勢されており,通常,0ライン0カラムから開始して,1ラインごと,1カラムごと順次対応する画素情報を伝送する。たとえば,1024×768画素で画面が構成される場合,同期信号を伝送するためのブランク期間を含めて,806ライン1344カラムの情報が伝送される。画像本体は1024×768画素から構成されるため,ブランク期間には,画素値0が伝送される。水平同期信号(HSYNC)は,1ラインの長さを規定する信号である。すなわち,本例では,垂直同期信号の1フレーム期間中に,806回の水平同期信号パルスが生成される。
FIG. 19 shows an example of the vertical synchronizing signal and the horizontal synchronizing signal. The vertical synchronization signal (VSYNC) is a signal that defines the length of one frame that is a unit of display information for one screen. One frame is arranged in a matrix form from a plurality of lines and a plurality of columns. Normally, starting from 0
図20に,水平同期信号とデータイネーブル信号,ピクセルクロック信号の例を示す。水平同期信号(HSYNC)は,1ラインの期間を規定する。データイネーブル信号(DEN)は,1ラインの期間中で,どのタイミングで表示画像に対応する画素値が伝送されるかを規定する。データイネーブル信号は論理0または論理1の値をとり,論理1の期間中に画素値が伝送されることを意味している。ピクセルクロック(PIXCLK)は,1画素の伝送タイミングを規定する。すなわち,ピクセルクロックが論理0から論理1に変化したタイミングで,1画素分の情報の伝送が開始される。たとえば,1024×768画素で画面が構成される場合,データイネーブル信号が論理1の値を取る期間は,ピクセルクロックが1024回パルスを発生する期間に等しい。
FIG. 20 shows an example of the horizontal synchronization signal, the data enable signal, and the pixel clock signal. The horizontal sync signal (HSYNC) specifies the period of one line. The data enable signal (DEN) specifies at which timing the pixel value corresponding to the display image is transmitted during the period of one line. The data enable signal takes a logical 0 or logical 1 value, meaning that the pixel value is transmitted during the logical 1 period. The pixel clock (PIXCLK) specifies the transmission timing of one pixel. That is, transmission of information for one pixel is started at the timing when the pixel clock changes from
以上の基本構成において,本発明を適用した画像生成表示装置は,図6Aに示すように,表示情報変調ユニット600を構成する変調画素クロック生成装置601と数値列生成装置602を備えている。変調画素クロック生成装置601は,図5の画素クロック生成装置507と同等の機能を内部に備え,さらに数値列生成装置602から受信した数値列に基づいて画素クロックを変調する装置である。同期信号生成装置や画素値有効フラグ生成装置,バッファ装置は,変調画素クロックに従うことの他は,図5の基本構成と同様に動作する。
In the basic configuration described above, the image generation and display apparatus to which the present invention is applied includes a modulation pixel
図6Bに示すように,表示情報変調ユニット600は,数値列生成装置1910,変調幅テーブル生成装置1905,変調幅テーブル記憶装置1906,変調幅選択装置1909,画素クロック生成装置1907,クロック変調装置1908を備え,また,基準クロック505から基準クロックを受信する基準クロックポート1902,変調された画素クロック(ピクセルクロック)を出力する変調画素クロック出力ポート1904,バッファ装置506からのバッファ不足予告信号,バッファ溢れ予告信号や同期信号などを受信する変調タイミング入力ポート1903を備える。変調画素クロック出力ポート1904から出力される変調画素クロックは,バッファ装置506,同期信号生成装置508,及び画素値有効フラグ生成装置509に供給される。変調幅テーブル生成装置1905は,数値列生成装置1910から数値列を受信して,k個の変調幅δpix(0), δpix(1), …, δpix(k-1)を生成する。これらをひとつのテーブルとして,1つ以上のテーブルを,変調幅テーブル記憶装置1906に記録する。As shown in FIG. 6B, the display
また,表示情報変調ユニット600の変調画素クロック生成装置601は,内部に1つ以上の変調幅テーブルを持ち,数値列生成装置602から受信した数値に従って,変調幅を選択する。変調幅テーブルが複数ある場合は,たとえば,フレームごとに数値列生成装置から受信した数値に従って,ひとつの変調幅テーブルを選択し,さらに数値列生成装置から追加的に受信した数値に従って,変調幅δを選択する。
Also, the modulation pixel
ここで,表示情報変調ユニット600の数値列生成機能について,説明する。
図21に,数値列生成装置1910と変調幅テーブル生成装置1905と変調幅テーブル記憶装置1906と変調幅選択装置1909の関係を示す。数値列生成装置1910は,数値列を生成し,変調幅テーブル生成装置1905に入力する。変調幅テーブル生成装置1905は,数値列生成装置1910から受信した数値を変調幅テーブル記憶装置1906に記憶する。変調幅テーブル記憶装置は,内部にアドレス番号3004が対応付けられたデータ記憶領域3005を持っており,変調幅を記憶する。変調幅のデータ形式は,入力クロックの周波数に対して乗じる乗数であってもよいし,次の変調タイミングまでに消費するバッファ量(画素数)であってもよい。Here, the numerical value string generation function of the display
FIG. 21 shows the relationship among the
変調幅δは,変調幅を周波数値として保持しても良いが,入力周波数の変調に用いるPLL (Phase Locked Loop)やDLL (Delay Locked Loop)の逓倍や分周のパラメータを保持するようにしても良い。画素クロック変調のタイミングは,あらかじめ固定したタイミングと,適応的なタイミングの一方もしくは両方で行う。あらかじめ固定したタイミングとしては,フレームごとやラインごと,一定ピクセルごととしてもよいし,数値列生成装置から得た数値に従っても良い。適応的なタイミングとしては,数値列生成装置から得た数値を用いても良いが,本発明の画像情報変調装置は,バッファ装置にバッファ不足予告信号出力とバッファ溢れ予告信号出力の機能を備えており,これらの予告信号を併せて用いる。ここで,数値列生成装置は,サイン波や矩形波をはじめ擬似乱数などあらかじめ定めた周期に従って値を出力するように構成しても良いし,真正乱数生成装置としてもよい。また,その両方を備えても良い。 The modulation width δ may hold the modulation width as a frequency value, but hold the PLL (Phase Locked Loop) and DLL (Delay Locked Loop) multiplication and division parameters used to modulate the input frequency. Also good. The pixel clock modulation timing is performed at one or both of a fixed timing and an adaptive timing. The timing fixed in advance may be every frame, every line, every fixed pixel, or may be according to a numerical value obtained from the numerical value sequence generation device. As the adaptive timing, the numerical value obtained from the numerical sequence generator may be used. However, the image information modulation apparatus of the present invention has functions of outputting a buffer shortage warning signal and a buffer overflow warning signal to the buffer device. These warning signals are also used. Here, the numerical sequence generator may be configured to output a value in accordance with a predetermined period such as a sine wave, a rectangular wave, or a pseudorandom number, or may be a true random number generator. Moreover, you may provide both.
次に,表示情報変調ユニット600を備えた画像生成表示装置の動作について述べる。図22に,ピクセルクロック(画素クロック)を変調する本実施例の動作を示す。本実施例の変調画素クロック生成装置601は,ある時刻で,ピクセルクロックの周波数を,周波数aから周波数bに変化させ,変調画素クロックとして出力する。図22では,a>bとした例を示している。その結果,必要な数の画素値を送るのに必要な時間が増加するため,データイネーブル信号の期間と水平同期信号の期間が,図20の例と比較して,長くなる。傍受者は,1ラインのピクセルクロックが周波数bとなっていることを知ることができないため,周波数aであると想定して傍受を続ける。すなわち,図20のデータイネーブル期間のみで画素値情報を収集するため,画像情報の一部しか得ることができない。また,次のラインの画素値伝送開始タイミングが図20と図22で一致しないことからわかるように,傍受者が収集する画像情報は,変調を繰り返すごとに,実際の画像情報と異なるものになる。
Next, the operation of the image generation / display apparatus provided with the display
次に,本実施例のバッファ装置のバッファ不足予告信号出力とバッファ溢れ予告信号出力の機能について説明する。 Next, the functions of the buffer shortage warning signal output and the buffer overflow warning signal output of the buffer device of this embodiment will be described.
図23,図24に,ピクセルクロック変調時の,必要バッファサイズの推移を示す。ピクセルクロックをはじめ,出力の同期信号を変調する場合,入力と出力のデータレートが異なるため,データ溢れやデータ不足を起こさないように,間にバッファを持たせる必要がある。バッファとしては,First In First Out型のバッファを用いることが望ましいが,必ずしもそれに限定されるものではない。ここでは,事前に50画素分のバッファを用意しているとする。 23 and 24 show the transition of the required buffer size during pixel clock modulation. When modulating the output synchronization signal including the pixel clock, the data rate of the input and output is different, so it is necessary to provide a buffer between them to prevent data overflow or data shortage. As the buffer, a first in first out type buffer is preferably used, but is not necessarily limited thereto. Here, it is assumed that a buffer for 50 pixels is prepared in advance.
まず,図23は,比較例として,各変調時の変調幅をランダムに決定した場合の例である。時刻0から,出力速度が入力速度より遅くなった結果,バッファにデータが蓄積され始めている。ところが,変調幅をランダムに決定するため,2801で示した時刻でバッファサイズ50画素分では足りない,オーバフロー状況が発生している。また,2802で示した時刻では,出力速度が入力速度よりも速くなった結果,バッファ内のデータが無くなり,データを出力することができない,アンダーフロー状態が発生している。このように,変調幅をランダムに決定する方法では,いずれバッファ溢れやバッファ不足が発生することになる。
First, FIG. 23 shows an example in which the modulation width at the time of each modulation is randomly determined as a comparative example. As a result of the output speed becoming slower than the input speed from
図24は,本発明の装置における,バッファの推移である。本実施例では,6回の変調ごとに,変調幅の平均が0となるように構成した。たとえば,第1回目の変調では,次の変調タイミングまでに25画素分バッファに蓄積される速さにデータ出力クロック(たとえばピクセルクロック)を調整し,第2回目の変調では,同様に10画素分バッファに蓄積される速さに調整し,第3回目の変調では,同様に20画素分バッファから取出される速さに調整し,第4回目の変調では,同様に7画素分バッファに蓄積される速さに調整し,第5回目の変調では,4画素分バッファから取出される速さに調整し,第6回目の変調では,18画素分バッファから取出される速さに調整する。第7回目の変調時には,バッファには,データが残らず,不足もしない状態となる。ここでは,6回の変調で変調幅の平均が0となるように構成したが,2回でも良いし,それ以上でも良い。平均が0となるようにすることで,入出力の過不足が無いように構成することができるが,データ入出力の過程で平均が0以外となるように変調幅のセットを生成して,バッファ量を積極的に制御するようにしてもよい。 FIG. 24 shows the transition of the buffer in the device of the present invention. In this embodiment, the average modulation width is set to 0 every six modulations. For example, in the first modulation, the data output clock (for example, pixel clock) is adjusted to the speed that is stored in the buffer by 25 pixels until the next modulation timing, and in the second modulation, 10 pixels are similarly adjusted. The speed is adjusted to be stored in the buffer, and in the third modulation, the speed is similarly adjusted to be extracted from the buffer for 20 pixels. In the fourth modulation, the data is also stored in the buffer for 7 pixels. In the fifth modulation, the speed is adjusted to be extracted from the buffer for four pixels, and in the sixth modulation, the speed is adjusted to be extracted from the buffer for 18 pixels. At the time of the seventh modulation, no data remains in the buffer, and there is no shortage. Here, the average of the modulation width is set to 0 by 6 modulations, but it may be 2 times or more. By setting the average to be 0, it can be configured so that there is no excess or deficiency of input / output, but by generating a set of modulation widths so that the average becomes other than 0 in the process of data input / output, The buffer amount may be positively controlled.
このように,本発明の方式によれば,入力クロックより高速なクロックと低速なクロックを切替えて使うことによって,バッファサイズが小さい場合でも破綻せず,必要なランダム化を果たすことができる。また,低速なクロックのみを使うことによって,必要バッファサイズの上限を決めることができる。 As described above, according to the method of the present invention, by switching between a clock that is faster than the input clock and a clock that is slower than the input clock, even if the buffer size is small, it does not fail and the necessary randomization can be achieved. In addition, the upper limit of the required buffer size can be determined by using only a low-speed clock.
変調画素クロック生成装置601は,記憶装置としてあらかじめ設計段階で固定した変調幅テーブル(図21参照)を使用しても良いが,変調幅テーブルを作成する機能を有してもよい。変調幅テーブルの作成タイミングは,リセット信号が与えられた場合やフレームごとのブランク期間など,任意のタイミングとすることが可能である。変調幅テーブルのアイテム数は,たとえば,画像の行数(縦ピクセル数)とする。1024×768サイズの画像であれば,768個であるが,メモリサイズによっては,少なくしても良い。フレームごとに変調幅テーブルを選択するとしたが,ハーフフレームごととすれば,容易にテーブルサイズを小さくすることができるし,さらにクォータフレームごととすれば,さらに小さくすることができることは明らかである。
The modulation pixel
変調幅選択装置1909は,数値列生成装置1910や変調タイミング入力ポート1903から受信した信号に従って,タイミングと変調幅を選択し,変調幅テーブル記憶装置1906から読み出す。読み出した変調幅は,クロック変調装置1908に送信する。画素クロック生成装置1907は,基準クロックポート1902から受信した基準クロックを元に,画素クロックを生成し,クロック変調装置1908に送信する。クロック変調装置1908は,受信した画素クロックと変調幅から,変調画素クロックを生成し,変調画素クロック出力ポート1904に出力する。
The modulation
変調幅データに関して,クロック変調装置1908は,変調幅選択装置1909を介して変調幅テーブル記憶装置1906からアドレスの順番にデータを読み取り,入力クロックを変調する。この際,変調幅のデータ形式が,入力クロックの周波数に対して乗じる乗数であれば,入力クロックをフーリエ変換して周波数を計算し,データを乗じた後,逆フーリエ変換して出力クロックを生成する。もちろん,フーリエ変換を用いる以外の方法で周波数変換を行っても良い。変調幅のデータ形式が,次の変調タイミングまでに消費するバッファ量であれば,次の変調タイミングまでの画素数を,次の変調タイミングまでの画素数と変調幅データの和で割ることで,入力クロック周波数への乗数を求め,その上で前記のように,出力クロックを得る。図21では,アドレスが0000から0005までの6種類の例を示したが,これより多くても少なくても良く,この数に限定されるものではない。
Regarding the modulation width data, the
ここでは,画素クロック生成装置1907をクロック変調装置1908と独立な装置として図示した。しかし,変調幅テーブル記憶装置1906に,基準クロックに対する変調画素クロックの変調幅を記憶しておき,クロック変調装置1908が,基準クロックから直接変調画素クロックを生成するように構成すれば,画素クロック生成装置1907を必ずしも備える必要はない。
Here, the pixel
画像生成送信装置501の同期信号生成装置508において生成された水平同期信号や垂直同期信号は,同期信号線510を通じて,画像受信表示装置502に送信される。画像受信表示装置502のサンプリングクロック生成装置512は,水平同期信号および垂直同期信号を受信し,サンプリングクロックを生成する。このサンプリングクロックは,画素値有効フラグ生成装置513とサンプリング装置514に送信される。画素値有効フラグ生成装置513は,変調された水平同期信号と垂直同期信号,及びサンプリングクロックから,画素値が送られて来ている期間を決定し,画素値有効フラグを生成するとともにサンプリング装置514に送信する。サンプリング装置は,サンプリングクロックと画素値有効フラグに従って,画素信号線の値をサンプリングし,バッファ装置515に蓄積する。タイミング制御装置516は,バッファ装置515に蓄積された画素値を表示装置517に送信して表示するためのタイミング情報を生成する。
The horizontal synchronization signal and the vertical synchronization signal generated by the synchronization
画像情報とともに受信表示装置502に送信される変調された同期情報(水平同期信号,垂直同期信号)Isは,一般に画像情報と同等の電圧すなわち信号レベルで送信される。そのため,第三者が漏洩電磁波などに含まれる変調された同期情報を,漏洩電磁波などに含まれる画像情報から分離することは困難である。すなわち,正確な同期情報Isが得られないため,傍受者が同期情報Isの探索を行わずに表示画像Iを再現することは困難である。Synchronization information (horizontal synchronizing signal, vertical synchronizing signal) modulated and transmitted together with the image information to the receiving display device 502 I s, is transmitted generally in the image information equivalent to the voltage or signal level. For this reason, it is difficult for a third party to separate the modulated synchronization information included in the leaked electromagnetic wave from the image information included in the leaked electromagnetic wave. That is, since no accurate synchronization information I s is obtained, it is difficult for interceptor to reproduce the display image I without searching for synchronization information I s.
図25に,本来の画像情報Iと傍受した結果の画像情報の例を示す。本来の画像情報 2701は,伝送時に同期信号が変調された結果,本来の伝送タイミングと大きく乖離し,傍受結果の画像 2702は,本来の画像を推定できない形態となる。一方,変調した同期信号を正しく受信することのできる本実施例の画像受信表示装置502では,正しく本来の画像情報 2701の通り表示画像Iを表示することができる。
FIG. 25 shows an example of image information obtained as a result of intercepting the original image information I. The
本実施例によれば,画素クロックや水平同期信号,垂直同期信号を撹乱することによる同期情報取得と推定の困難化をもたらすことができる。すなわち画素の座標撹乱効果と,漏洩電磁波における画素情報位置の撹乱効果である。これにより,傍受者が固定の同期信号を元にして解析することを防止し,さらに,画素情報の取得をも困難にしている。 According to this embodiment, it is possible to make synchronization information acquisition and estimation difficult by disturbing the pixel clock, horizontal synchronization signal, and vertical synchronization signal. That is, the pixel coordinate disturbance effect and the pixel information position disturbance effect in the leaked electromagnetic wave. This prevents an eavesdropper from analyzing based on a fixed synchronization signal, and makes it difficult to obtain pixel information.
本発明の情報表示装置の第三の実施例を,図7(図7 A,図7B)で説明する。
図7Aに,表示情報変調ユニット600を備え同期信号を変調する,本実施例の画像生成表示装置の構成例を示す。本装置では,表示情報変調ユニット600として,図5に示す同期信号生成装置508に代えて,変調同期信号生成装置701および数値列生成装置702を備えている。変調同期信号生成装置701は,変調水平同期信号および変調垂直同期信号,水平同期信号および変調垂直同期信号のいずれかを選択的に出力する。A third embodiment of the information display apparatus of the present invention will be described with reference to FIG. 7 (FIGS. 7A and 7B).
FIG. 7A shows a configuration example of an image generation and display apparatus of the present embodiment that includes a display
図7Bに,本実施例の表示情報変調ユニット600の具体的な構成例を示す。表示情報変調ユニット600は,数値列生成装置2009,変調幅テーブル生成装置2005,変調幅テーブル記憶装置2006,変調幅選択装置2010,垂直同期信号生成装置2006,第1のクロック変調装置2011,水平同期信号生成装置2008,第2のクロック変調装置2012,画素クロック生成装置507から画素クロックを入力する画素クロック入力ポート2002,変調垂直同期信号を出力する変調垂直同期信号出力ポート2003,変調水平同期信号を出力する変調水平同期信号出力ポート2004を備える。出力ポート2003,2004から出力される変調同期信号は,画素値有効フラグ生成装置509及び画像受信表示装置502にも供給される。変調幅テーブル生成装置2005は,数値列生成装置2009から数値列を受信して,k個の変調幅δpix(0), δpix(1), …, δpix(k-1)を生成する。これらをひとつのテーブルとして,1つ以上のテーブルを,変調幅テーブル記憶装置2006に記録する。FIG. 7B shows a specific configuration example of the display
変調幅選択装置2010は,数値列生成装置2009および水平同期信号生成装置2008や垂直同期信号生成装置2007から受信した同期信号に従って,タイミングと変調幅を選択し,変調幅テーブル記憶装置2006から読み出す。読み出した変調幅は,第1のクロック変調装置2011と第2のクロック変調装置2012に送信する。ここで,第1のクロック変調装置2011へ送信される変調幅やタイミング,第2のクロック変調装置2012へ送信される変調幅やタイミングは,必ずしも同一値ではなく,同一タイミングでもなくてよい。水平同期信号生成装置2008は,画素クロック入力ポート2002から受信した画素クロックを元に,水平同期信号を生成し,第2のクロック変調装置2012に送信する。第2のクロック変調装置2012は,受信した水平同期信号と変調幅から,変調水平同期信号を生成し,垂直同期信号生成装置2007と変調水平同期信号出力ポート2004に出力する。また,垂直同期信号生成装置2007は,受信した変調水平同期信号に従って,垂直同期信号を生成し,第1のクロック変調装置2011へ送信する。第1のクロック変調装置2011は,受信した垂直同期信号と変調幅から,変調垂直同期信号を生成し,変調垂直同期信号出力ポート2003に出力する。
The modulation
ここでは,水平同期信号生成装置2008を第2のクロック変調装置2012と独立な装置として図示した。しかし,変調幅テーブル記憶装置2006に,水平同期信号に対する変調水平同期信号の変調幅を記憶しておき,第2のクロック変調装置2012が,画素クロックから直接変調水平同期信号を生成するように構成すれば,水平同期信号生成装置2008を必ずしも備える必要はない。同様に,変調水平同期信号に対する変調垂直同期信号の変調幅を記憶しておき,第1のクロック変調装置2011が,変調水平同期信号から直接変調垂直同期信号を生成するように構成すれば,垂直同期信号生成装置2007を必ずしも備える必要はない。この際,変調水平同期信号から変調垂直同期信号を生成するのではなく,水平同期信号を受信して変調垂直同期信号を生成するように構成しても良い。さらには,第1のクロック変調装置2011と第2のクロック変調装置2012をひとつの装置として,変調幅テーブル記憶装置の値を制御することで,変調水平同期信号や変調垂直同期信号を生成するように構成すれば,さらに装置数を減らすことができる。
Here, the horizontal synchronization
画像情報とともに受信表示装置502に送信される変調された同期情報(水平同期信号,垂直同期信号)Isは,一般に画像情報と同等の電圧すなわち信号レベルで送信される。そのため,第三者が漏洩電磁波などに含まれる変調された同期情報を,漏洩電磁波などに含まれる画像情報から分離することは困難である。すなわち,正確な同期情報Isが得られないため,傍受者が同期情報Isの探索を行わずに表示画像Iを再現することは困難である。Synchronization information (horizontal synchronizing signal, vertical synchronizing signal) modulated and transmitted together with the image information to the receiving display device 502 I s, is transmitted generally in the image information equivalent to the voltage or signal level. For this reason, it is difficult for a third party to separate the modulated synchronization information included in the leaked electromagnetic wave from the image information included in the leaked electromagnetic wave. That is, since no accurate synchronization information I s is obtained, it is difficult for interceptor to reproduce the display image I without searching for synchronization information I s.
本発明の情報表示装置の第四の実施例を,図8で説明する。すなわち,図8に,画像生成送信装置501に設けられ,画素クロックと同期信号の両方を変調する,本発明の画像生成表示装置を示す。本実施例の画像生成表示装置は,第1の数値列生成装置802,変調画素クロック生成装置801,第2の数値列生成装置804,変調同期信号生成装置803を備える。変調画素クロック生成装置801と変調同期信号生成装置803は,双方向信号線で接続されている。変調画素クロック生成装置は,第1の数値列生成装置の出力値と,バッファ装置からのバッファ不足予告信号,バッファ装置からのバッファ溢れ予告信号,変調同期信号生成装置の出力を用いて変調タイミングを決定する。また,第1の数値列生成装置を用いて,変調幅を選択する。変調画素クロック生成装置801の内部構成は,図6Bと同様である。変調同期信号生成装置は,第2の数値列生成装置の出力値と変調画素クロック生成装置から受信した変調画素クロックを元に,変調水平同期信号や変調垂直同期信号を出力する。変調同期信号生成装置803の内部構成は,図7Bと同様である。
A fourth embodiment of the information display apparatus of the present invention will be described with reference to FIG. That is, FIG. 8 shows an image generation / display apparatus of the present invention that is provided in the image generation /
画像情報とともに受信表示装置502に送信される変調された同期情報(水平同期信号,垂直同期信号)Isは,一般に画像情報と同等の電圧すなわち信号レベルで送信される。そのため,第三者が漏洩電磁波などに含まれる変調された同期情報を,漏洩電磁波などに含まれる画像情報から分離することは困難である。すなわち,正確な同期情報Isが得られないため,傍受者が同期情報Isの探索を行わずに表示画像Iを再現することは困難である。Synchronization information (horizontal synchronizing signal, vertical synchronizing signal) modulated and transmitted together with the image information to the receiving display device 502 I s, is transmitted generally in the image information equivalent to the voltage or signal level. For this reason, it is difficult for a third party to separate the modulated synchronization information included in the leaked electromagnetic wave from the image information included in the leaked electromagnetic wave. That is, since no accurate synchronization information I s is obtained, it is difficult for interceptor to reproduce the display image I without searching for synchronization information I s.
本実施例において,複数の数値列生成装置を示したが,必ずしも複数用意する必要はなく,ひとつに集約しても良い。また,あえて複数備えることで,変調装置で使用する数値の予測可能性を低くするように構成してもよい。 In the present embodiment, a plurality of numerical value sequence generation devices are shown, but it is not always necessary to prepare a plurality of numerical value sequence generation devices. Moreover, you may comprise so that the predictability of the numerical value used with a modulation | alteration apparatus may be lowered by providing in multiple.
次に,画像生成表示装置の第五の実施例を,図9で説明する。図9に示す本発明の実施例は,画像生成送信装置901と画像受信表示装置902が,画像情報伝送ケーブル910で接続されており,画像情報伝送ケーブル910は,同期信号線と画素値有効フラグ線と画素クロック線と画素信号線で構成されている。画像生成送信装置901は,画像生成装置903,画像記憶装置904,基準クロック905,バッファ装置906,画素クロック生成装置907,同期信号生成装置908,画素値有効フラグ生成装置909からなる。画像受信表示装置902は,サンプリング装置911,バッファ装置912,タイミング制御装置913,表示装置914からなる。
Next, a fifth embodiment of the image generation and display apparatus will be described with reference to FIG. In the embodiment of the present invention shown in FIG. 9, an image generation /
画像生成装置903は,表示装置に表示するオリジナル画像を生成する。生成方法は,画像生成装置がCPUなどを備えて計算で生成しても良いし,DVD等の外部記憶媒体から読み出すようにしても良い。画像記憶装置904は,画像生成装置903で生成した画像を記憶する装置であり,DRAMやSRAMなどの半導体記憶装置が想定される。画像記憶装置904は,オリジナル画像を保持するため,何度も同じ画像を読み出すことができる。基準クロック905は,画像記憶装置904から画像データ(画素値)を読み出してバッファ装置906に書き出す際の動作クロックとして使用される一方,画素クロック生成装置907の参照クロックとしても使用される。バッファ装置906は,画像データの一部を格納するバッファであり,基準クロック905に従って書き込まれ,画素クロックに従って読み出される。画像記憶装置904に記憶された画像は,バッファ装置906を通ることでシリアル化され,画素信号線を通じて,画像受信表示装置902に向けて送信される。
The
同期信号生成装置908は,画素クロック生成装置907で生成した画素クロックを受け取り,水平同期信号や垂直同期信号を生成する。生成した水平同期信号や垂直同期信号は,同期信号線を通じて,画像受信表示装置902に送信される一方で,画素値有効フラグ生成装置909にも送られる。画素値有効フラグ生成装置909は,画素クロック生成装置907から受信した画素クロックと,同期信号生成装置908から受信した同期信号に応じて,水平同期,垂直同期期間中において画素値が送信されている期間を表すフラグ信号を出力する。前記のフラグ信号は,バッファ装置906に送信されるとともに,画像受信表示装置902に対しても送信される。バッファ装置906は,画素値有効フラグが画素値送信期間中であることを示している期間に,画素クロック生成装置907から受信した画素クロックに同期して,画素値を出力する。
The
画素クロック,水平同期信号,垂直同期信号,画素値有効フラグ,画素値は,画像情報伝送ケーブル910にまとめて,画像生成送信装置901から画像受信表示装置902に送信する。なお,画素クロック生成装置907は,バッファ装置906から,バッファ不足予告信号やバッファ溢れ予告信号を受け取り,これらの予告信号に応じて,画素クロック速度を遅くしたり早くしたりすることで,バッファ不足やバッファ溢れを防止するように構成する。
The pixel clock, horizontal synchronization signal, vertical synchronization signal, pixel value valid flag, and pixel value are collected by the image
画像受信表示装置902は,画素クロック線と画素値有効フラグ線と画素信号線は,サンプリング装置911に接続される。水平同期信号,垂直同期信号を伝送する同期信号線は,タイミング制御装置913に接続される。サンプリング装置911は,画素クロックと画素値有効フラグに従って,画素信号線の値をサンプリングし,バッファ装置912に蓄積する。タイミング制御装置913は,バッファ装置912に蓄積された画素値を表示装置914に送信して表示するためのタイミング情報を生成する。表示装置914は,たとえば液晶素子を用いて後方からのバックライト透過率を制御する方式を用いた液晶モジュールであり,画像表示装置から放射される光が,ユーザに視覚的に認識される。
<変形例>
図10に第五の実施例の変形例を示す。上記実施例五の構成における画素クロック生成装置907の代わりに,図10の例では,変調画素クロック生成装置1001と数値列生成装置1002を備える。変調画素クロック生成装置1001は,図9の画素クロック生成装置907と同等機能を内部に備え,さらに数値列生成装置1002から受信した数値列に基づいて画素クロックを変調する装置である。同期信号生成装置や画素値有効フラグ生成装置,バッファ装置が,変調画素クロックに従うことの他は,図9の基本構成と同様に動作する。変調画素クロック生成装置1001および数値列生成装置1002は,図6Bと同様の構成である。In the image receiving
<Modification>
FIG. 10 shows a modification of the fifth embodiment. Instead of the pixel
次に,画像生成表示装置の第六の実施例を,図11で説明する。図11に,同期信号を変調する本発明の画像生成表示装置1100を示す。本装置では,図9に示す同期信号生成装置908に代えて,画像生成送信装置901が数値列生成装置1102および変調同期信号生成装置1101を備える。変調同期信号生成装置1101は,変調水平同期信号および変調垂直同期信号,水平同期信号および変調垂直同期信号のいずれかを選択的に出力する。変調同期信号生成装置1101および数値列生成装置1102は,図7Bと同様の構成である。
Next, a sixth embodiment of the image generation and display apparatus will be described with reference to FIG. FIG. 11 shows an image generation / display apparatus 1100 of the present invention that modulates a synchronization signal. In this apparatus, in place of the synchronization
本発明の情報表示装置の第七の実施例を,図12(図12A,図12B)で説明する。
図12Aに,画素値有効フラグを変調する,本発明の表示情報変調ユニットの例を示す。本装置では,図9に示す画素値有効フラグ生成装置909に代えて,画像生成送信装置901が変調画素値有効フラグ生成装置1200を構成する数値列生成装置1202および変調画素値有効フラグ生成装置1201を備える。変調画素値有効フラグ生成装置1201は,同期信号生成装置が出力する水平同期信号や垂直同期信号と数値列生成装置1202から受信する数値に従って,画素値有効フラグを変調し,バッファ装置に入力する。画素値有効フラグは,水平同期信号の先頭から任意にずれた位置からオン状態とし,一行分の画素値を出力した後すなわち一行分に相当する画素クロックだけ経過した後に,いったんオフ状態となり,以降の水平同期信号について繰り返す。A seventh embodiment of the information display apparatus of the present invention will be described with reference to FIG. 12 (FIGS. 12A and 12B).
FIG. 12A shows an example of the display information modulation unit of the present invention that modulates the pixel value valid flag. In this apparatus, instead of the pixel value valid
図12Bに,本発明の変調画素値有効フラグ生成装置の構成例を示す。変調画素値有効フラグ生成装置1200は,数値列生成装置2109,変調幅テーブル生成装置2104,変調幅テーブル記憶装置2105,変調幅選択装置2108,画素値有効フラグ生成装置2106,クロック変調装置2107を備え,また,水平同期信号,垂直同期信号,画素クロックを受信する参照クロックポート2102,変調画素値有効フラグを出力する変調画素値有効フラグ出力ポート2103を備える。変調幅テーブル生成装置2104は,数値列生成装置2109から数値列を受信して,k個の変調幅δpix(0), δpix(1), …, δpix(k-1)を生成する。これらをひとつのテーブルとして,1つ以上のテーブルを,変調幅テーブル記憶装置2105に記録する。変調幅選択装置2108は,数値列生成装置2109や参照クロックポート2102から受信した信号に従って,タイミングと変調幅を選択し,変調幅テーブル記憶装置2105から読み出す。読み出した変調幅は,クロック変調装置2107に送信する。画素値有効フラグ生成装置2106は,参照クロックポート2102から受信した水平同期信号,垂直同期信号,画素クロックを元に,画素値有効フラグを生成し,クロック変調装置2107に送信する。クロック変調装置2107は,受信した画素値有効フラグと変調幅から,変調画素値有効フラグを生成し,変調画素値有効フラグ出力ポート2103に出力する。ここでは,画素値有効フラグ生成装置2106をクロック変調装置2107と独立な装置として図示した。しかし,変調幅テーブル記憶装置に,水平同期信号,垂直同期信号,画素クロックに対する変調画素値有効フラグの変調幅を記憶しておき,クロック変調装置2107が,水平同期信号,垂直同期信号,画素クロックから直接変調画素値有効フラグを生成するように構成すれば,画素値有効フラグ生成装置2106を必ずしも備える必要はない。FIG. 12B shows a configuration example of the modulation pixel value valid flag generation device of the present invention. The modulation pixel value valid
本発明の情報表示装置の第八の実施例を,図13で説明する。図13に示す実施例において,本発明の情報表示装置は,変調画素クロック生成装置1301,第1の数値列生成装置1302,変調同期信号生成装置1303,第2の数値列生成装置1304を備える。本実施例では,画素クロックと併せて水平同期信号や垂直同期信号をも変調することで,画素値の伝送タイミングを大きく撹乱する。変調画素クロック生成装置1302と第1の数値列生成装置1302は,図6Bと同様の構成とし,変調同期信号生成装置1303と第2の数値列生成装置1304は,図7Bと同様の構成とする。
An eighth embodiment of the information display apparatus of the present invention will be described with reference to FIG. In the embodiment shown in FIG. 13, the information display device of the present invention includes a modulation pixel
本発明の情報表示装置の第九の実施例を,図14で説明する。図14に示す実施例において,本発明の情報表示装置は,変調同期信号生成装置1401,第1の数値列生成装置1402,変調画素値有効フラグ生成装置1403,第2の数値列生成装置1404を備える。本実施例では,水平同期信号や垂直同期信号と併せて画素値有効フラグを変調することで,画素値の伝送タイミングを大きく撹乱する。変調同期信号生成装置1401と第1の数値列生成装置1402は,図7Bと同様の構成とし,変調画素値有効フラグ生成装置1403と第2の数値列生成装置1404は,図12Bと同様の構成とする。
A ninth embodiment of the information display apparatus of the present invention will be described with reference to FIG. In the embodiment shown in FIG. 14, the information display device of the present invention includes a modulation synchronization
本発明の情報表示装置の第10の実施例を,図15で説明する。本実施例の情報表示装置は,変調画素クロック生成装置1501,第1の数値列生成装置1502,変調同期信号生成装置1503,第2の数値列生成装置1504,変調画素値有効フラグ生成装置1505,第3の数値列生成装置1506を備える。本実施例では,画素クロック,水平同期信号や垂直同期信号,画素値有効フラグをそれぞれ変調することで,画素値の伝送タイミングを大きく撹乱する。変調画素クロック生成装置1501と第1の数値列生成装置1502は,図6Bと同様の構成とし,変調同期信号生成装置1503と第2の数値列生成装置1504は,図7Bと同様の構成とし,変調画素値有効フラグ生成装置1505と第3の数値列生成装置1506は,図12Bと同様の構成とする。
A tenth embodiment of the information display apparatus of the present invention will be described with reference to FIG. The information display device of the present embodiment includes a modulation pixel
本発明の情報表示装置の第11の実施例を,図16で説明する。図16に,画像生成送信装置1601と表示情報変調ユニット1602と画像受信表示装置1603からなる,本発明の情報表示装置の実施例を示す。本実施例において,画像生成送信装置1601と表示情報変調ユニット1602は,第1の画像情報伝送ケーブル1604で接続されており,表示情報変調ユニット1602と画像受信表示装置1603は,第2の画像情報伝送ケーブル1605で接続されている。
An eleventh embodiment of the information display apparatus of the present invention will be described with reference to FIG. FIG. 16 shows an embodiment of the information display device of the present invention, which comprises an image generation /
画像生成送信装置1601は,内部に備える画像生成装置でオリジナル画像を生成して画像記憶装置に記憶する。画像記憶装置に記録されたオリジナル画像の画素情報は,基準クロックに従って順次,バッファ装置に記録される。画素クロック生成装置は,基準クロックに従って画素クロックを生成する。画素クロックは,同期信号生成装置,画素値有効フラグ生成装置,バッファ装置に入力され,また,画像情報伝送ケーブル1604を通じて送信される。同期信号生成装置は,水平同期信号や垂直同期信号を生成し,画素値有効フラグ生成装置に入力する一方で,画像情報伝送ケーブル1604を通じて送信する。画素値有効フラグ生成装置は,水平同期信号,垂直同期信号,画素クロックを元に,画素値出力期間を表す画素値有効フラグを生成し,バッファ装置に入力する一方で,画像情報伝送ケーブル1604を通じて送信する。バッファ装置は,画素値有効フラグと画素クロックに従って,画素値を画像情報伝送ケーブル1604に出力する。
The image generation /
表示情報変調ユニット1602は,画像情報伝送ケーブル1604を通じて,画素値,画素クロック,画素値有効フラグ,水平同期信号,垂直同期信号を受信する。画素クロック線は,サンプリング装置1611および変調画素クロック生成装置1501に接続される。画素値有効フラグ線,画素値線は,サンプリング装置1611に接続される。水平同期信号や垂直同期信号を含む同期信号線は,変調同期信号生成装置1503に接続される。表示情報変調ユニット1602のサンプリング装置1611は,画素クロックと画素値有効フラグに従って,画素値線の情報をサンプリングし,表示情報変調ユニット1602のバッファ装置1612に記録する。変調画素クロック生成装置1501は,第1の数値列生成装置1502を用いて受信した画素クロックを変調し,変調画素クロックを変調同期信号生成装置1503,変調画素値有効フラグ生成装置1505,バッファ装置1612に入力する一方で,第2の画像情報伝送ケーブル1605に出力する。変調同期信号生成装置1503は,第2の数値列生成装置1504と変調画素クロックを用いて,変調水平同期信号,変調垂直同期信号を生成し,変調画素値有効フラグ生成装置1505に入力する一方で,第2の画像情報伝送ケーブル1605に出力する。変調画素値有効フラグ生成装置1505は,第3の数値列生成装置1506と変調水平同期信号,変調垂直同期信号,変調画素クロックを用いて,変調画素値有効フラグを生成し,バッファ装置1612に入力するとともに第2の画像情報伝送ケーブル1605に出力する。バッファ装置1612は,変調画素クロックと変調画素値有効フラグに基づいて,画素値を第2の画像情報伝送ケーブル1605に出力する。バッファ装置1612は,バッファ不足予告信号,バッファ溢れ予告信号を備え,これらの信号線は,変調画素クロック生成装置1501に接続される。
The display
ここで,変調画素クロック生成装置と第1の数値列生成装置1502は,図6Bと同様の構成とし,変調同期信号生成装置と第2の数値列生成装置1504は,図7Bと同様の構成とし,変調画素値有効フラグ生成装置と第3の数値列生成装置1506は,図12Bと同様の構成とする。ただし,図6Bにおける基準クロック入力ポートは,図16における第1の画像情報伝送ケーブル1604からの画素クロック入力ポートであり,図16における第1の画像情報伝送ケーブル1604からの同期信号線がさらに図7Bにおける変調幅選択装置に接続される。画像受信表示装置1603には,第2の画像情報伝送ケーブル1605の画素クロック線,画素値有効フラグ線,同期信号線,画素値線が接続される。前記の画素クロック線,画素値有効フラグ線,画素値線は,画像受信表示装置1603のサンプリング装置に接続され,前記の同期信号線は,タイミング制御装置に接続される。サンプリング装置は,画素クロックと画素値有効フラグに従って,画素値線の値をサンプリングしてバッファ装置に記録する。タイミング制御装置は,バッファ装置に記憶された値を表示装置に適切に表示するためのタイミング信号を生成する。表示装置には,伝送された画像情報が表示される。
Here, the modulation pixel clock generation device and the first
本実施例では,既存の画像生成送信装置と画像受信表示装置の間に,表示情報変調ユニットを取り付けることで,漏洩電磁波を通じた情報傍受を防止する機能を付加するものである。 In this embodiment, a display information modulation unit is attached between an existing image generation / transmission apparatus and an image reception display apparatus to add a function of preventing information interception through leaked electromagnetic waves.
本発明の情報表示装置の第12の実施例を,図17で説明する。本実施例の情報表示装置は,画像生成送信装置1701と画像受信表示装置1702を備える。本実施例の画像生成送信装置1701は,変調制御装置1703を備える。変調制御装置1703は,画像情報伝送ケーブル1705を通じて,画像受信表示装置1702が備える内部状態保持装置1704の状態を読み取り,第1の数値列生成装置1708,第2の数値列生成装置1707,第3の数値列生成装置1706を制御する。内部状態保持装置1704は,画像受信表示装置1702が像情報伝送ケーブル1705を通じて受信した画像情報を表示できるかどうかを表す情報を保持する。変調制御装置1703は,初期化段階で,複数の変調幅に対する,内部状態保持装置1704の状態を読み取ることで,画像受信表示装置1702が対応可能な変調幅を計測する。この計測結果に基づいて,第1の数値列生成装置1708,第2の数値列生成装置1707,第3の数値列生成装置1706が生成する数値列の値域を設定する。これによって,画素クロックや同期信号や画素値有効フラグを変調しても,安定的に表示を行うことができる。なお,本実施例では,画素クロック,同期信号,画素値有効フラグをすべて変調する装置を備える例を示したが,一部のみを変調するように構成しても良い。また,数値列生成装置を複数備えるように示したが,ひとつに集約して実装することもできることは言うまでもない。
A twelfth embodiment of the information display apparatus of the present invention will be described with reference to FIG. The information display apparatus according to the present embodiment includes an image generation /
本発明の情報表示装置の第13の実施例を,図18で説明する。図18に示す実施例の情報表示装置では,画像生成送信装置1801と画像受信装置1802を備え,画像生成送信装置1801は,変調画素クロック生成装置,第1の数値列生成装置,変調同期信号生成装置,第2の数値列生成装置,変調画素値有効フラグ生成装置,第3の数値列生成装置のほかに,加算装置1803と第4の数値列生成装置1804を備える。
A thirteenth embodiment of the information display apparatus of the present invention will be described with reference to FIG. The information display device of the embodiment shown in FIG. 18 includes an image generation /
本実施例の画像生成送信装置1801は,加算装置1803を用いて,画像記憶装置1805から読み出した画素値に,第4の数値列生成装置1804で生成した値を加算して,バッファ装置1806に記録する。第4の数値列生成装置1804は,変調同期信号生成装置1807から同期信号を受信し,フレームごとに同一の数値列を,符号を変えて出力する。すなわち,第1のフレームにおいて,1画素ごとにある数値列αi(0≦i<画像の画素数,−最大画素値≦αi≦最大画素値)を出力し,第2のフレームにおいて,数値列−αiを出力する。すなわち,第1フレームと第2フレームの同一座標の画素値は,平均値がオリジナルの画像に一致することとなる。人間の視覚では,単位時間当たりの平均輝度が認識されるため,このように構成することで,表示画像に影響を与えずに,伝送される画素値を撹乱することができる。本発明の装置では,さらに画素値の伝送タイミングを撹乱するため,傍受者が情報を取得することがさらに困難となる。The image generation /
本発明のディスプレイ付情報処理装置の第14の実施例を,図26 で説明する。図26は,本実施例の画像生成表示装置を内蔵する端末,例えばATM装置や銀行端末の構成例を示している。端末 410 は,画像生成送信装置 411 と画像受信表示装置 414 を備え,画像生成送信装置 411 と画像受信表示装置 414 は,画像情報伝送ケーブル 413 で接続されている。画像生成送信装置 411 と画像情報伝送ケーブル 413の間に表示情報変調ユニット600が設けられている。
A fourteenth embodiment of the information processing apparatus with a display according to the present invention will be described with reference to FIG. FIG. 26 shows a configuration example of a terminal such as an ATM device or a bank terminal that incorporates the image generation and display device of this embodiment. The terminal 410 includes an image generation /
表示情報変調ユニット600を具備する画像生成表示装置のより具体的な構成例は,上記各実施例に記載のとおりである。
More specific configuration examples of the image generation and display apparatus including the display
本実施例によれば,画像情報伝送ケーブルから放射される漏洩電磁波を傍受・解析することを防止することができる。 According to the present embodiment, it is possible to prevent the leakage electromagnetic wave radiated from the image information transmission cable from being intercepted and analyzed.
101:中央演算装置
102:一次記憶装置
103:画像演算装置
104:モニタ(ディスプレイ)
105,108:入出力ポート
106:二次記憶装置
107:内部バス
301:ATM
302:ATM表示部
303:ATM操作部
304:ATMカードリーダ部
305:ATM入出金部
306:ATM制御部
307:ATM記憶部
308:ATM通信部
309:ATMセンサ部
310:ATM音声発生部
400:汎用のコンピュー
401:第1の画像情報伝送ケーブル
403:第2の画像情報伝送ケーブル
404:画像受信表示装置
501, 901, 1601, 1701, 1801, 2204, 2301:画像生成送信装置
502, 902, 1603, 1702, 1802, 2202, 2303:画像受信表示装置
503, 903:画像生成装置
504, 904, 1805:画像記憶装置
505, 905:基準クロック
506, 515, 906, 912, 1806:バッファ装置
507, 907, 1907:画素クロック生成装置
508, 908:同期信号生成装置
509, 909:画素値有効フラグ生成装置
510:同期信号線
511:画素値線
512:サンプリングクロック生成装置
513, 2106:画素値有効フラグ生成装置
514, 911:サンプリング装置
516, 913:タイミング制御装置
517, 914:表示装置
600:表示情報変調ユニット
601, 801, 1001, 1301, 1501:変調画素クロック生成装置
602, 702, 802, 804, 1002, 1102, 1202, 1302, 1304, 1402, 1404, 1502, 1504, 1506,
1706, 1707, 1708, 1804, 1910, 2009:数値列生成装置
701, 803, 1101, 1303, 1401, 1503, 1807:変調同期信号生成装置
910, 1604, 1605, 1705, 2203, 2304, 2305:画像情報伝送ケーブル
1201, 1403, 1505:変調画素値有効フラグ生成装置
1602, 2302:表示情報変調ユニット
1703:変調制御装置
1704:内部状態保持装置
1803:加算装置
1902:基準クロック入力ポート
1903:同期信号入力ポート
1904:変調画素クロック出力ポート
1905, 2005, 2104:変調幅テーブル生成装置
1906, 2006, 2105:変調幅テーブル記憶装置
1908, 2011, 2012, 2107:クロック変調装置
1909, 2010, 2108:変調幅選択装置
2002:画素クロック入力ポート
2003:変調垂直同期信号出力ポート
2004:変調水平同期信号出力ポート
2007:垂直同期信号生成装置
2008:水平同期信号生成装置
2102:同期信号入力ポート
2103:変調画素値有効フラグ出力ポート
2201:端末装置
3401:モニタ
3402:アンテナ
3403:受信装置
3404:結果表示用モニタ。101: Central processing unit
102: Primary storage device
103: Image arithmetic unit
104: Monitor (display)
105,108: I / O port
106: Secondary storage
107: Internal bus
301: ATM
302: ATM display
303: ATM operation section
304: ATM card reader
305: ATM deposit and withdrawal department
306: ATM control unit
307: ATM storage
308: ATM Communication Department
309: ATM sensor
310: ATM voice generator
400: General-purpose computer
401: First image information transmission cable
403: Second image information transmission cable
404: Image reception display device
501, 901, 1601, 1701, 1801, 2204, 2301: Image generation and transmission device
502, 902, 1603, 1702, 1802, 2202, 2303: Image reception display device
503, 903: Image generation device
504, 904, 1805: Image storage device
505, 905: Reference clock
506, 515, 906, 912, 1806: Buffer device
507, 907, 1907: Pixel clock generator
508, 908: Synchronization signal generator
509, 909: Pixel value valid flag generator
510: Sync signal line
511: Pixel value line
512: Sampling clock generator
513, 2106: Pixel value valid flag generator
514, 911: Sampling equipment
516, 913: Timing controller
517, 914: Display device
600: Display information modulation unit
601, 801, 1001, 1301, 1501: Modulated pixel clock generator
602, 702, 802, 804, 1002, 1102, 1202, 1302, 1304, 1402, 1404, 1502, 1504, 1506,
1706, 1707, 1708, 1804, 1910, 2009: Numeric string generator
701, 803, 1101, 1303, 1401, 1503, 1807: Modulation synchronization signal generator
910, 1604, 1605, 1705, 2203, 2304, 2305: Image information transmission cable
1201, 1403, 1505: Modulation pixel value valid flag generator
1602, 2302: Display information modulation unit
1703: Modulation controller
1704: Internal state holding device
1803: Adder
1902: Reference clock input port
1903: Sync signal input port
1904: Modulated pixel clock output port
1905, 2005, 2104: Modulation width table generator
1906, 2006, 2105: Modulation width table storage device
1908, 2011, 2012, 2107: Clock modulator
1909, 2010, 2108: Modulation width selection device
2002: Pixel clock input port
2003: Modulation vertical sync signal output port
2004: Modulation horizontal sync signal output port
2007: Vertical synchronization signal generator
2008: Horizontal sync signal generator
2102: Sync signal input port
2103: Modulation pixel value valid flag output port
2201: Terminal device
3401: Monitor
3402: Antenna
3403: Receiver
3404: Result display monitor.
Claims (20)
前記情報処理装置は、
複数の画素値からなる画像のデータを画像情報として生成する画像生成装置と、
前記画像情報を記録する画像記憶装置と、
前記画像記憶装置から読み出された前記画像情報の複数の画素値を該画素値単位で保持する画素値バッファと、
基準クロックを生成する基準クロック生成装置と、
前記画素値を読み出すための画素クロックを前記基準クロックから生成すると共に、該画素クロックの周波数を変更するための変調幅のデータを保持した表示情報変調ユニットとを備えており、
前記変調幅のデータは、前記基準クロックに従って前記画素値を前記画素値バッファに入力として記録し、該変調幅のデータに基づき複数回変調された前記画素クロックにより前記画素値を前記画素値バッファから読み出して出力したときの入出力で過不足が無いように構成されており、
前記画像生成装置で生成された前記画像情報を前記画像記憶装置に記録し、
前記画像のデータを前記基準クロックに従って前記画像記憶装置から読み出し前記画素単位で前記画素値バッファに記録し、
前記変調幅のデータに基づき前記画素クロックを変調し、
前記画素値バッファから、前記変調された画素クロックに従って前記画素値単位で前記画素値を送出する
ことを特徴とする表示情報の変調方法。A method of modulating display information in an information processing apparatus for displaying information on a display,
The information processing apparatus includes:
An image generating apparatus for generating data of an image composed of a plurality of pixel values as the image information,
An image storage device for recording the image information ;
A pixel value buffer that holds a plurality of pixel values of the image information read from the image storage device in units of the pixel values;
A reference clock generator for generating a reference clock,
A display information modulation unit that generates a pixel clock for reading the pixel value from the reference clock and holds data of a modulation width for changing the frequency of the pixel clock ;
The data of the modulation width records the pixel value as an input to the pixel value buffer according to the reference clock, and the pixel value is read from the pixel value buffer by the pixel clock modulated a plurality of times based on the data of the modulation width. It is configured so that there is no excess or deficiency in input / output when reading and outputting,
Recording the image information generated by the image generating apparatus in the image storage device,
The record from the image storage unit on the pixel value buffer reading the pixel data of the image according to the reference clock,
Modulating the pixel clock based on the data of the modulation width,
Modulation method of a display information from the pixel value buffer, characterized in that sending the pixel value in the pixel value unit in accordance with the modulated pixel clock.
前記画素値バッファは、前記変調された画素クロックに従って前記画素値を読み出した際に、前記バッファ内のデータがあらかじめ定めた数だけ存在しない場合にバッファ不足予告信号を送出し、前記基準クロックに従って前記画素値を記録した際に前記バッファがあらかじめ定めた数分を残して一杯となった場合にバッファ溢れ予告信号を送出し、
前記表示情報変調ユニットは、前記バッファ不足予告信号を受信した場合に前記変調された画素クロックをさらに減速する変調を行い、前記バッファ溢れ予告信号を受信した場合に前記変調された画素クロックをさらに加速する変調を行う
ことを特徴とする表示情報の変調方法。In claim 1,
The pixel value buffer, when reading the pixel values according to said modulated pixel clock, and sends a buffer shortage warning signal when the data in the buffer does not exist as many predetermined, thus the reference clock When the pixel value is recorded, if the buffer is full leaving a predetermined number of minutes, a buffer overflow notice signal is sent out,
The display information modulation unit performs modulation to further decelerate the modulated pixel clock when receiving the buffer shortage warning signal, further accelerating said modulated pixel clock when receiving the buffer overflow warning signal A display information modulation method comprising: modulating the display information.
前記表示情報変調ユニットは、変調幅テーブル生成装置と、変調幅テーブル記憶装置と、数値列生成装置と、変調幅選択装置とを備えており、
前記変調幅テーブル生成装置は、
前記数値列生成装置から受信した周波数の変調幅データ生成用の数値列に従って、2以上のkについて、k-1個の変調幅設定値δ0、δ1、… 、δk-2を生成し、さらに
前記変調幅選択装置は、前記数値列生成装置から受信したアドレス番号を与える数値に従って、前記変調幅テーブル記憶装置から前記変調幅設定値を選択し、
前記変調幅のデータとして前記変調幅テーブル記憶装置に保持する
ことを特徴とする表示情報の変調方法。In claim 1,
The display information modulation unit includes a modulation width table generation device, a modulation width table storage device, a numerical string generation device, and a modulation width selection device .
The modulation width table generation device includes:
Generate k−1 modulation width setting values δ 0 , δ 1 ,..., Δ k−2 for two or more k according to the numerical sequence for frequency modulation width data generation received from the numerical sequence generator. ,further
The modulation width selection device, according to numerical value giving the address number received from the number array generating unit selects the modulation width set value from the modulation width table storage unit,
A modulation method of display information, wherein the modulation width data is stored in the modulation width table storage device as the modulation width data.
前記表示情報変調ユニットは、変調同期信号生成装置と変調画素値有効フラグ生成装置を備え、
前記変調幅テーブル記憶装置から前記変調幅設定値の数値を受信すると共に、前記変調された画素クロックを受信し、該変調された画素クロックと前記変調幅のデータに基づき変調水平同期と信号と変調垂直同期信号を生成し、
前記変調幅テーブル記憶装置から前記変調幅設定値の数値を受信すると共に、前記変調された画素クロックと前記変調水平同期信号と前記変調垂直同期信号を受信し、該変調された画素クロックと前記変調幅のデータとに基づき変調画素値有効フラグを生成し、
前記変調画素値有効フラグが画素値送信期間中であることを示している期間に,前記変調された画素クロックに同期して,前記画素値バッファへの書き込み及び前記画素値の送出を行う
ことを特徴とする表示情報の変調方法。In claim 3,
The display information modulation unit includes a modulation synchronization signal generation device and a modulation pixel value valid flag generation device,
Which receives the value of the modulation width set value from the modulation width table storage device, receives the modulated pixel clock, and the modulated pixel clock modulation horizontal synchronizing signal on the basis of data of the modulation width modulation Generate a vertical sync signal,
Which receives the value of the modulation width set value from the modulation width table storage device, it receives the modulated horizontal synchronizing signal and the modulated pixel clock and the modulated vertical synchronizing signal, the modulated pixel clock and the modulation Generate a modulation pixel value valid flag based on the width data ,
Writing to the pixel value buffer and sending the pixel value in synchronization with the modulated pixel clock during a period in which the modulation pixel value valid flag indicates that the pixel value is being transmitted. <br> A display information modulation method characterized by the above.
前記画像生成装置で生成される画像の1フレームは、s個の画素値で構成されており、
前記バッファ装置は、ストリーミング形式で伝送される前記画像のn個((n < s))の画素値を記録するFIFOである
ことを特徴とする表示情報の変調方法。In claim 4,
One frame of an image generated by the image generation device is composed of s pixel values,
The display information modulation method, wherein the buffer device is a FIFO that records n ((n <s)) pixel values of the image transmitted in a streaming format .
前記画像生成装置で生成される前記画像の1フレームは、複数のラインと複数のカラムにより行列状に構成されており,
前記数値列生成装置から受信した画素値変更用の数値に従って、画素値変更用数値列α i (0≦i<画像の画素数,−最大画素値≦α i ≦最大画素値)を生成し、
前記フレーム毎に、前記画像記憶装置から読み出した画素値に前記数値列生成装置から受信した前記画素値変更用数値列α i を連続するフレームで交互に加算または減算して、前記バッファ装置に記録する
ことを特徴とする表示情報の変調方法。In claim 4,
One frame of the image generated by the image generation device is configured in a matrix form with a plurality of lines and a plurality of columns,
In accordance with the pixel value changing numerical value received from the numerical value string generating device, a pixel value changing numerical value string α i (0 ≦ i <the number of pixels of the image, −maximum pixel value ≦ α i ≦ maximum pixel value) is generated,
Wherein for each frame, adds or subtracts alternately successive frames the image storing said numerical numerical for the pixel value change received from the sequence generating unit column pixel value read from the device alpha i, recorded in the buffer device A display information modulation method characterized by:
前記変調幅のデータは、前記画素クロックの周波数を正方向または負方向に変更した前記変調された画素クロックを生成するための複数の数値列で構成されており、かつ、
前記画素値を読み出すための前記複数回の変調における前記数値列の平均が0となるように構成されている
ことを特徴とする表示情報の変調方法。In claim 1,
The data of the modulation width is composed of a plurality of numeric strings for generating the modulated pixel clock in which the frequency of the pixel clock is changed in the positive direction or the negative direction, and
The display information modulation method, wherein an average of the numerical sequence in the plurality of modulations for reading out the pixel value is 0 .
前記画素クロックに基いて生成された同期信号を、前記表示情報変調ユニットから読み出した前記変調幅のデータに基き変調して変調同期信号を生成し、
前記変調同期信号に基づいて生成される変調画素値有効フラグが画素値送信期間中であることを示している期間に,前記変調された画素クロックに同期して,前記画素値バッファへの書き込み及び前記画素値の送出を行う
ことを特徴とする表示情報の変調方法。In claim 7,
A synchronization signal generated based on the pixel clock is modulated based on the modulation width data read from the display information modulation unit to generate a modulation synchronization signal,
In a period in which a modulation pixel value valid flag generated based on the modulation synchronization signal indicates that a pixel value transmission period is in progress, writing to the pixel value buffer and synchronization with the modulated pixel clock are performed. The display value modulation method, wherein the pixel value is transmitted .
前記画素クロックに基いて生成された水平同期信号及び垂直同期信号に基き、水平同期、垂直同期期間中において前記画素値が送信されている期間を表す画素値有効フラグを出力し、
前記画素値有効フラグが画素値の送信期間中であることを示している期間に、前記基準クロックに従って前記画素値を前記画素値バッファに書き込み、前記画素値バッファから前記変調された画素クロックに従って前記画素値を出力する
ことを特徴とする表示情報の変調方法。In claim 7,
Based on a horizontal synchronization signal and a vertical synchronization signal generated based on the pixel clock, a pixel value valid flag indicating a period during which the pixel value is transmitted during a horizontal synchronization and a vertical synchronization period, and
During a period in which the pixel values valid flag indicates that it is during the transmission period of the pixel values, writing the pixel value in accordance with said reference clock to the pixel value buffer, the according to the pixel clock from the pixel value buffer is the modulated A display information modulation method characterized by outputting a pixel value.
前記画像生成送信装置は、
複数の画素値からなる画像のデータを画像情報として生成する画像生成装置と、
前記画像を表示する画像表示装置と、
前記画像情報を記録する画像記憶装置と、
前記画像記憶装置から読み出された前記画像情報の複数の画素値を該画素値単位で保持する画素値バッファと、
基準クロックを生成する基準クロック生成装置とを備えており、
前記画像生成送信装置は、表示情報として生成された前記画像情報を前記画像記憶装置に記録し、前記基準クロックに従って前記画像記憶装置に記録された前記画像データを前記画素単位で前記画素値バッファに記録する機能を備えており、
前記表示情報変調ユニットは、
前記画素値を読み出すためのクロックを前記画素クロックから生成する機能と、該画素クロックの周波数を変更するための変調幅のデータを保持する機能と、該変調幅のデータに基き前記画素クロックを変調し、前記画素値バッファから前記変調された画素クロックに従って前記画素値を前記画素値単位で読み出し前記画像受信表示装置に送出する機能とを備えており、
前記変調幅のデータは、前記基準クロックに従って前記画素値を前記画素値バッファに入力として記録し、該変調幅のデータに基づき複数回変調された前記画素クロックにより前記画素値を前記画素値バッファから読み出して出力したときの入出力で過不足が無いように構成されている
ことを特徴とするディスプレイに情報を表示させる情報処理装置。An image generation and transmission device and an image reception display device that displays information on a display are connected via a display information modulation unit and a cable,
The image generation / transmission device includes:
An image generating device that generates image data consisting of a plurality of pixel values as image information ;
An image display device for displaying the image;
An image storage device for recording the image information ;
A pixel value buffer that holds a plurality of pixel values of the image information read from the image storage device in units of the pixel values;
And a reference clock generator for generating a reference clock,
The image generation transmission apparatus, records the image information generated as display information in the image storage device, the pixel value of the image data recorded in the image storage device in accordance with the reference clock by the pixel It has a function to record in the buffer,
The display information modulation unit includes:
Modulation and generating a clock for reading the pixel values from said pixel clock, a function of holding the data for modulation width for changing the frequency of the pixel clock, the pixel clock based on the data of the modulation width and, Ri us and a function of sending out the pixel values in accordance with the modulated pixel clock from the pixel value buffer reading the image receiving display device in the pixel value units,
The data of the modulation width records the pixel value as an input to the pixel value buffer according to the reference clock, and the pixel value is read from the pixel value buffer by the pixel clock modulated a plurality of times based on the data of the modulation width. An information processing apparatus for displaying information on a display , characterized in that there is no excess or deficiency in input / output when read and output .
前記画素値バッファは、前記変調された画素クロックに従って前記画素値を読み出した際に、前記バッファ内のデータがあらかじめ定めた数だけ存在しない場合にバッファ不足予告信号を送出し、前記基準クロックに従って前記画素値を記録した際に前記バッファがあらかじめ定めた数分を残して一杯となった場合にバッファ溢れ予告信号を送出する機能を有し、
前記表示情報変調ユニットは、前記バッファ不足予告信号を受信した場合に前記変調された画素クロックの周波数をさらに減速する変調を行い、前記バッファ溢れ予告信号を受信した場合に前記変調された画素クロックの周波数をさらに加速する変調を行う機能を有する
ことを特徴とするディスプレイに情報を表示させる情報処理装置。In claim 10,
The pixel value buffer, when reading the pixel values according to said modulated pixel clock, and sends a buffer shortage warning signal when the data in the buffer does not exist as many predetermined, thus the reference clock When the pixel value is recorded, the buffer has a function to send a buffer overflow notice signal when the buffer is full leaving a predetermined number of minutes,
The display information modulation unit performs modulation to further decelerate the frequency of the modulated pixel clock when receiving the buffer shortage warning signal, the modulated pixel clock when receiving the buffer overflow warning signal An information processing apparatus for displaying information on a display having a function of performing modulation for further accelerating the frequency .
前記表示情報変調ユニットは、変調幅テーブル生成装置と、変調幅テーブル記憶装置と、数値列生成装置と、変調幅選択装置とを備えており、
前記変調幅のデータは、変調された画素値有効フラグの期間中に複数回変調された前記画素クロックにより前記画素値を読み出した後の該変調された画素クロックの周波数の平均が前記基準クロックの周波数と一致するように構成されており、
前記表示情報変調ユニットは、前記変調された画素クロックを生成するクロック変調装置と、変調幅テーブル生成装置と、変調幅テーブル記憶装置と、数値列生成装置と、変調幅選択装置とを備えており、
前記変調幅テーブル生成装置は、前記数値列生成装置から受信した周波数の変調幅データ生成用の数値列に従って、2以上のkについて、k-1個の変調幅設定値δ0、δ1、… 、δk-2を生成し、さらに
前記変調幅テーブル生成装置は、前記数値列生成装置から受信したアドレス番号を与える数値に従って、前記変調幅テーブル記憶装置から前記変調幅設定値を選択して、前記変調幅のデータとして前記変調幅テーブル記憶装置に保持する
ことを特徴とするディスプレイに情報を表示させる情報処理装置。In claim 11,
The display information modulation unit includes a modulation width table generation device, a modulation width table storage device, a numerical string generation device, and a modulation width selection device .
The modulation width data includes an average frequency of the modulated pixel clock after the pixel value is read by the pixel clock modulated a plurality of times during the period of the modulated pixel value valid flag. Configured to match the frequency,
The display information modulation unit includes a clock modulation device that generates the modulated pixel clock , a modulation width table generation device, a modulation width table storage device, a numerical value string generation device, and a modulation width selection device. ,
The modulation width table generating device has k−1 modulation width setting values δ 0 , δ 1 ,... For two or more k in accordance with the numerical sequence for frequency modulation width data generation received from the numerical sequence generating device. , Δ k-2 , and
The modulation width table generator, the numerical value in accordance with data given an address number received from the sequence generator selects the modulation width set value from the modulation width table storage unit, the modulation width table as the data of the modulation width An information processing apparatus for displaying information on a display characterized by being held in a storage device .
前記表示情報変調ユニットは、変調同期信号生成装置と変調画素値有効フラグ生成装置を備えており、
前記数値列生成装置から前記変調幅設定値の数値を受信すると共に、前記変調された画素クロックを受信し、該変調された画素クロックと前記変調幅のデータに基づき変調水平同期と信号と変調垂直同期信号を生成し、
前記数値列生成装置から前記変調幅設定値の数値を受信すると共に、前記変調された画素クロックと前記変調水平同期信号と前記垂直同期信号を受信し、該変調された画素クロックと前記変調幅のデータとに基づき変調画素値有効フラグを生成し、
前記変調画素値有効フラグが画素値送信期間中であることを示している期間に,前記変調された画素クロックに同期して,前記画素値バッファへの書き込み及び前記画素値の送出を行う
ことを特徴とするディスプレイに情報を表示させる情報処理装置。In claim 12,
The display information modulation unit includes a modulation synchronization signal generating device modified pixel value valid flag generation apparatus,
Which receives the value of the modulation width set value from the number array generating device, receiving the modulated pixel clock, the basis of the data of the modulated pixel clock and the modulation width modulated horizontal synchronizing signal and the modulated vertical Generate a sync signal,
Which receives the value of the modulation width set value from the number array generating device, receiving the vertical synchronizing signal said a modulated pixel clock said modulation horizontal synchronizing signal, of the modulated pixel clock and the modulation width Generate a modulation pixel value valid flag based on the data ,
Writing to the pixel value buffer and sending the pixel value in synchronization with the modulated pixel clock during a period in which the modulation pixel value valid flag indicates that the pixel value is being transmitted. <br> An information processing apparatus for displaying information on a display characterized by the above .
1フレームがs個の画素値で構成される画像を生成する機能を有し、
前記バッファ装置は、ストリーミング形式で伝送される前記画像のn個((n < s))の画素値を記録するFIFOである
ことを特徴とするディスプレイに情報を表示させる情報処理装置。In claim 12,
A frame has a function of generating an image composed of s pixel values ;
The buffer device is a FIFO that records n ((n <s)) pixel values of the image transmitted in a streaming format, and displays the information on a display. .
加算装置を備え、
前記画像生成装置で生成される前記画像の1フレームは、複数のラインと複数のカラムにより行列状に構成されており,
前記数値列生成装置により、画素値変更用数値列α i (0≦i<画像の画素数,−最大画素値≦α i ≦最大画素値)を生成し、
前記フレーム毎に、前記画像記憶装置から読み出した前記画素値に、前記数値列生成装置から受信した前記画素値変更用数値列α i を加算して、前記バッファ装置に記録する機能を有する
ことを特徴とするディスプレイに情報を表示させる情報処理装置。In claim 14,
An adder,
One frame of the image generated by the image generation device is configured in a matrix form with a plurality of lines and a plurality of columns,
The numerical value sequence generation device generates a numerical value sequence α i for pixel value change (0 ≦ i <the number of pixels in the image, −maximum pixel value ≦ α i ≦ maximum pixel value),
For each of the frames, the pixel values read out from the image storage device, by adding the numerical sequence the number array pixel value change alpha i received from the generator, that it has a function of recording in the buffer device An information processing apparatus that displays information on a characteristic display.
変調制御装置を備え、該変調制御装置は、前記数値列生成装置が変調幅テーブル生成装置に出力する前記数値列δ i の最小値と最大値を制御する機能を有する
ことを特徴とするディスプレイに情報を表示させる情報処理装置。In claim 14 ,
A modulation control device, the modulation control device, the display characterized by having a function of controlling the minimum and maximum values of the numerical sequence [delta] i to the numerical sequence generator outputs the modulation width table generator An information processing apparatus that displays information.
画素値バッファと、
前記画素値を読み出すための画素値サンプリングクロックを生成する画素値サンプリングクロック生成装置と、
前記画素値サンプリングクロックを前記基準クロックから生成すると共に、該画素クロックの周波数を変更するための変調幅のデータを保持したクロック変調装置と、
前記変調幅のデータを選択するクロック変調幅選択装置とを備え、
前記画素値バッファは、前記画素値入力ポートを前記サンプリングクロックでサンプリングした前記画像情報の複数の画素値を該画素値単位で記録する機能を有し、
前記クロック変調装置は、前記クロック変調幅選択装置から読み出した前記変調幅のデータに基づき前記画素値サンプリングクロックの周波数を変更した画素クロックを生成し、前記画素値バッファから前記変調された画素クロックに従って前記画素値単位で前記画素値を送出する機能を有し、
前記画素値バッファは、前記変調された画素クロックに従って前記画素値を読み出した際に、バッファ内のデータがあらかじめ定めた数だけ存在しない場合にバッファ不足予告信号を送出し、前記変調された画素クロックに従って前記画素値を記録した際にバッファがあらかじめ定めた数分を残して一杯となった場合にバッファ溢れ予告信号を送出する機能を有し、
前記クロック変調装置は、前記バッファ不足予告信号を受信した場合に前記変調された画素クロックをさらに減速する変調を行い、前記バッファ溢れ予告信号を受信した場合に前記変調された画素クロックをさらに加速する変調を行う機能を有する
ことを特徴とする表示情報変調装置。And a pixel value input port for inputting data of an image composed of a plurality of pixel values as the image information,
A pixel value buffer;
A pixel value sampling clock generating device for generating a pixel value sampling clock for reading out the pixel value;
A clock modulation device for generating the pixel value sampling clock from the reference clock and holding data of a modulation width for changing the frequency of the pixel clock ;
A clock modulation width selection device for selecting data of the modulation width;
The pixel value buffer has a function of recording a plurality of pixel values of the image information obtained by sampling the pixel value input port with the sampling clock in units of the pixel value ,
The clock modulation apparatus generates the pixel value pixel clock changing the frequency of the sampling clock based on the data of the modulation width read from the clock modulation width selection device, the modulated pixel clock from the pixel value buffer Therefore has a function of sending the pixel value in the pixel value units,
The pixel value buffer, when reading the pixel values in accordance with the modulated pixel clock, and sends a buffer shortage warning signal when the data in the buffer does not exist as many predetermined been said modulated has a function of transmitting a buffer overflow warning signal when it becomes full and leaving a few minutes the buffer is predetermined at the time of recording the pixel values in accordance with the pixel clock,
The clock modulator performs modulation to further decelerate the modulated pixel clock when receiving the buffer shortage warning signal further accelerate the modulated pixel clock when receiving the buffer overflow warning signal A display information modulation device having a function of performing modulation.
前記変調幅のデータは、前記基準クロックの周波数を正負の両方向に変更して変調された前記画素クロックを生成するための複数の数値列で構成されており、
前記クロック変調装置は、前記画素値サンプリングクロックに従って前記画素値を前記画素値バッファに入力として記録し、複数回変調された前記画素クロックにより前記画素値を前記画素値バッファから読み出して出力したときの入出力で過不足が無いように制御する機能を有する
ことを特徴とする表示情報変調装置。In claim 17,
The data of the modulation width is composed of a plurality of numerical sequences for generating the pixel clock modulated by changing the frequency of the reference clock in both positive and negative directions,
The clock modulation device records the pixel value as input to the pixel value buffer according to the pixel value sampling clock, and reads the pixel value from the pixel value buffer and outputs the pixel value by the pixel clock modulated multiple times. A display information modulation device having a function of controlling input / output so as not to be excessive or insufficient .
前記クロック変調装置は、前記サンプリングクロックより高速なクロックと低速なクロックを切替えて使う
ことを特徴とする表示情報変調装置。In claim 18,
The display information modulation device according to claim 1, wherein the clock modulation device uses a clock that is faster and slower than the sampling clock.
前記クロック変調装置は、前記サンプリングクロックより低速なクロックのみを使うことを特徴とする表示情報変調装置。In claim 17,
The display information modulation device according to claim 1, wherein the clock modulation device uses only a clock slower than the sampling clock.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257123 | 2008-10-02 | ||
JP2008257123 | 2008-10-02 | ||
PCT/JP2009/004688 WO2010038375A1 (en) | 2008-10-02 | 2009-09-17 | Display information modulation method, information processing device having display, and display information modulation device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4528360B2 true JP4528360B2 (en) | 2010-08-18 |
JPWO2010038375A1 JPWO2010038375A1 (en) | 2012-02-23 |
Family
ID=42073159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010502375A Expired - Fee Related JP4528360B2 (en) | 2008-10-02 | 2009-09-17 | Display information modulation method, information processing apparatus for displaying information on display, and display information modulation apparatus |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4528360B2 (en) |
WO (1) | WO2010038375A1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012007785A1 (en) * | 2010-07-13 | 2012-01-19 | Redmere Technology Ltd. | Active high speed data cable |
KR102243310B1 (en) * | 2014-08-19 | 2021-04-23 | 삼성디스플레이 주식회사 | Display apparatus and method of driving the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003244104A (en) * | 2002-02-21 | 2003-08-29 | Ntt Advanced Technology Corp | Method for preventing information reproduction by leakage electromagnetic wave and information devices |
JP2007006276A (en) * | 2005-06-24 | 2007-01-11 | Nippon Telegr & Teleph Corp <Ntt> | Control method and control apparatus for output of information leak prevention signal |
JP2007026384A (en) * | 2005-07-21 | 2007-02-01 | Nippon Telegr & Teleph Corp <Ntt> | Device for preventing information leakage of information equipment and information equipment peripheral device |
JP2008017312A (en) * | 2006-07-07 | 2008-01-24 | Nippon Telegr & Teleph Corp <Ntt> | Information leakage prevention apparatus |
-
2009
- 2009-09-17 WO PCT/JP2009/004688 patent/WO2010038375A1/en active Application Filing
- 2009-09-17 JP JP2010502375A patent/JP4528360B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003244104A (en) * | 2002-02-21 | 2003-08-29 | Ntt Advanced Technology Corp | Method for preventing information reproduction by leakage electromagnetic wave and information devices |
JP2007006276A (en) * | 2005-06-24 | 2007-01-11 | Nippon Telegr & Teleph Corp <Ntt> | Control method and control apparatus for output of information leak prevention signal |
JP2007026384A (en) * | 2005-07-21 | 2007-02-01 | Nippon Telegr & Teleph Corp <Ntt> | Device for preventing information leakage of information equipment and information equipment peripheral device |
JP2008017312A (en) * | 2006-07-07 | 2008-01-24 | Nippon Telegr & Teleph Corp <Ntt> | Information leakage prevention apparatus |
Also Published As
Publication number | Publication date |
---|---|
WO2010038375A1 (en) | 2010-04-08 |
JPWO2010038375A1 (en) | 2012-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4696099B2 (en) | Display image converter | |
EP2348745A2 (en) | Perceptually-based compensation of unintended light pollution of images for display systems | |
CN101529366B (en) | Identification and visualization of trusted user interface objects | |
RU2327215C2 (en) | System and method for protecting output signal of video card | |
Lee et al. | Information recovery using electromagnetic emanations from display devices under realistic environment | |
US6580432B1 (en) | Spread spectrum FIFO and method for storing data for multiple display types | |
WO2020092025A1 (en) | Real time tone mapping of high dynamic range image data at time of playback on a lower dynamic range display | |
US10079005B2 (en) | Display substrate, display device and resolution adjustment method for display substrate | |
US9239698B2 (en) | Display device and display system including a plurality of display devices and electronic device using same | |
US20130050158A1 (en) | Graphics card, multi-screen display system and synchronous display method | |
US9672373B2 (en) | Photographic copy prevention of a screen image | |
Hayashi | State-of-the-art research on electromagnetic information security | |
JP4528360B2 (en) | Display information modulation method, information processing apparatus for displaying information on display, and display information modulation apparatus | |
EP3833031B1 (en) | Display apparatus and image processing method thereof | |
US20240080469A1 (en) | Cloaking and watermark of non-coded information | |
Watanabe et al. | Countermeasure for electromagnetic screen image leakage based on color mixing in human brain | |
JP5618630B2 (en) | Display image conversion apparatus and display information conversion apparatus | |
Choi et al. | Recent trends in image information recovery using leaked electromagnetic wave from electronic equipment | |
Boitan et al. | Electromagnetic vulnerabilities of LCD projectors | |
JP4562808B2 (en) | Information processing system | |
JP2003244104A (en) | Method for preventing information reproduction by leakage electromagnetic wave and information devices | |
Watanabe et al. | A display technique for preventing electromagnetic eavesdropping using color mixture characteristic of human eyes | |
Conti et al. | What you see is not what you get: a man-in-the-middle attack applied to video channels | |
KR20110003079A (en) | Display apparatus and graphic display method | |
KR101721261B1 (en) | Liquid crystal display and data transmission method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |