JP4522445B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP4522445B2
JP4522445B2 JP2007320840A JP2007320840A JP4522445B2 JP 4522445 B2 JP4522445 B2 JP 4522445B2 JP 2007320840 A JP2007320840 A JP 2007320840A JP 2007320840 A JP2007320840 A JP 2007320840A JP 4522445 B2 JP4522445 B2 JP 4522445B2
Authority
JP
Japan
Prior art keywords
terminal
scanning line
terminals
auxiliary
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007320840A
Other languages
Japanese (ja)
Other versions
JP2009145470A (en
Inventor
昌史 勝谷
幸久 折坂
卓哉 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007320840A priority Critical patent/JP4522445B2/en
Priority to KR1020107011131A priority patent/KR101134964B1/en
Priority to PCT/JP2008/070555 priority patent/WO2009066591A1/en
Priority to CN200880116950.3A priority patent/CN101868819B/en
Priority to US12/734,683 priority patent/US20110050759A1/en
Priority to TW097144742A priority patent/TWI396177B/en
Publication of JP2009145470A publication Critical patent/JP2009145470A/en
Application granted granted Critical
Publication of JP4522445B2 publication Critical patent/JP4522445B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、ワードプロセッサ、パーソナルコンピュータ、及びテレビジョン放送の受信機等に用いられる表示装置に関するものである。特に、本発明は、アクティブマトリクス型液晶表示装置等の表示装置に関するものである。   The present invention relates to a display device used in a word processor, a personal computer, a television broadcast receiver, and the like. In particular, the present invention relates to a display device such as an active matrix liquid crystal display device.

液晶表示装置は、高精細、薄型、軽量、及び低消費電力等の優れた特長を有する平面表示装置であり、近年、表示性能の向上、生産能力の向上、及び、他の表示装置に対する価格競争力の向上に伴い、市場規模が急速に拡大している。   The liquid crystal display device is a flat display device having excellent features such as high definition, thinness, light weight, and low power consumption. In recent years, the display performance has been improved, the production capacity has been improved, and price competition with other display devices has been achieved. The market size is expanding rapidly as power improves.

こうした液晶表示装置では、表示品位の改善が進む状況下において、視野角特性に関する問題として、白浮き等、表示輝度の階調依存性であるγ特性の視角依存性の問題が新たに顕在化してきている。   In such a liquid crystal display device, the problem of viewing angle dependence of the gamma characteristic, which is the gradation dependence of display luminance, such as whitening, has newly emerged as a problem related to viewing angle characteristics under the circumstances where display quality is being improved. ing.

γ特性の視角依存性の問題とは、正面方向からの観測時におけるγ特性と、斜方向からの観測時におけるγ特性とが異なる問題である。正面方向からの観測時と斜方向からの観測時とでγ特性が異なるということは、階調表示状態が観測方向によって異なるということを意味する。このγ特性の視角依存性の問題は、写真等の画像を表示する場合、受信機が受信したテレビジョン放送を表示する場合等において、特に大きな問題となる。   The problem of the viewing angle dependence of the γ characteristic is a problem in which the γ characteristic at the time of observation from the front direction is different from the γ characteristic at the time of observation from the oblique direction. The difference in γ characteristics between the observation from the front direction and the observation from the oblique direction means that the gradation display state differs depending on the observation direction. The problem of the viewing angle dependency of the γ characteristic is a particularly serious problem when displaying an image such as a photograph or when displaying a television broadcast received by a receiver.

上記γ特性の視角依存性の問題を改善するための技術としては、従来、マルチ絵素駆動と呼ばれる技術が提案されている（特許文献１参照）。マルチ絵素駆動とは、１つの表示絵素を、輝度の異なる２つ以上の副絵素に分割して構成することで、視野角特性、即ち、γ特性の視角依存性を改善する技術である。   As a technique for improving the problem of viewing angle dependency of the γ characteristic, a technique called multi-picture element driving has been proposed (see Patent Document 1). Multi-pixel drive is a technology that improves the viewing angle dependence of viewing angle characteristics, that is, gamma characteristics, by dividing one display picture element into two or more sub-picture elements with different luminance. is there.

以下では、マルチ絵素駆動の原理について、図８ないし図１３を参照して説明を行う。   Hereinafter, the principle of multi-picture element driving will be described with reference to FIGS.

図８は、液晶表示装置の液晶表示パネルにおけるγ特性を示すグラフである。なお、図８に示すグラフにおいて、縦軸は輝度比であり、横軸は階調（電圧）である。図８に示すグラフにおいて、実線により示されている特性は、通常の駆動方式で駆動される液晶表示パネルを、正面方向から観測した場合におけるγ特性であり、こうしたγ特性を有する場合においては、最も正常な視認性が得られる。なお、ここで通常の駆動方式とは、１つの表示絵素が複数の副絵素に分割されない駆動方式のことを意味する。図８に示すグラフにおいて、破線により示されている特性は、通常の駆動方式で駆動される液晶表示パネルを、斜方向から観測した場合におけるγ特性であり、こうしたγ特性を有する場合においては、正常な視認性に対するγ特性のズレが生じている。なお、該ズレの度合いは、輝度比が０または１に近い部分で小さくなっており、輝度比が０または１に遠い部分で大きくなっている。つまり、該ズレの度合いは、明輝度及び暗輝度を示す部分では小さくなっており、中間調を示す部分では大きくなっている。このため、斜方向からの視認における中間調の表示輝度は非常に大きくなり、その結果、斜方向からの視認では、白浮き等が生じる。   FIG. 8 is a graph showing the γ characteristic in the liquid crystal display panel of the liquid crystal display device. In the graph shown in FIG. 8, the vertical axis represents the luminance ratio, and the horizontal axis represents the gradation (voltage). In the graph shown in FIG. 8, the characteristic indicated by the solid line is a γ characteristic when a liquid crystal display panel driven by a normal driving method is observed from the front direction. The most normal visibility is obtained. Here, the normal driving method means a driving method in which one display picture element is not divided into a plurality of sub-picture elements. In the graph shown in FIG. 8, a characteristic indicated by a broken line is a γ characteristic when a liquid crystal display panel driven by a normal driving method is observed from an oblique direction, and in the case of having such a γ characteristic, There is a deviation of the γ characteristic from the normal visibility. It should be noted that the degree of deviation is small at a portion where the luminance ratio is close to 0 or 1, and is large at a portion where the luminance ratio is far from 0 or 1. That is, the degree of deviation is small in the portion showing bright luminance and dark luminance, and large in the portion showing halftone. For this reason, the halftone display luminance in the visual recognition from the oblique direction becomes very large, and as a result, white floating or the like occurs in the visual recognition from the oblique direction.

一方、マルチ絵素駆動では、１つの表示絵素において目標となる輝度を得る場合に、該１つの表示絵素を構成する複数の副絵素における平均輝度を、該目標となる輝度とするように、絵素の駆動を制御する。マルチ絵素駆動では、正面方向から観測した場合におけるγ特性が、通常の駆動方式と同様の特性となる。つまり、マルチ絵素駆動では、正面方向から観測した場合におけるγ特性が、図８に示すグラフにおいて、実線により示されている特性となり、最も正常な視認性が得られる。一方で、マルチ絵素駆動では、斜方向から観測した場合におけるγ特性が、図８に示すグラフにおいて、一点鎖線により示されている特性となり、輝度のズレは低減される。これは、輝度のズレが小さい明輝度付近及び暗輝度付近の領域の表示を副絵素毎により行い、かつ、該副絵素の輝度の平均によって、中間調輝度の領域の表示を行うことによる。   On the other hand, in the multi-pixel drive, when obtaining a target brightness in one display picture element, the average brightness in a plurality of sub-picture elements constituting the one display picture element is set as the target brightness. In addition, the drive of the picture element is controlled. In the multi-pixel drive, the γ characteristic when observed from the front direction is the same as that of the normal driving method. That is, in the multi-pixel drive, the γ characteristic when observed from the front direction becomes a characteristic indicated by a solid line in the graph shown in FIG. 8, and the most normal visibility is obtained. On the other hand, in the multi-pixel drive, the γ characteristic when observed from the oblique direction becomes the characteristic indicated by the alternate long and short dash line in the graph shown in FIG. 8, and the luminance deviation is reduced. This is because the areas near the bright luminance and the dark luminance where the deviation of luminance is small are displayed for each sub-picture element, and the area of the halftone luminance is displayed by the average of the luminance of the sub-picture element. .

次に、マルチ絵素駆動で駆動される液晶表示装置の表示絵素の構成例を、図９に示す。   Next, FIG. 9 shows a configuration example of display picture elements of a liquid crystal display device driven by multi-picture element driving.

図９に示すとおり、１つの表示絵素１２０は、副絵素１２１、１２２という複数の副絵素に分割されている。副絵素１２１は、ＴＦＴ（Thin Film Transistor）１２３を介して走査線Ｇｎ及び信号線Ｓｍに接続されている。副絵素１２２は、ＴＦＴ１２４を介して走査線Ｇｎ及び信号線Ｓｍに接続されている。ＴＦＴ１２３、１２４のゲート電極は、互いに共通（同一）の走査線Ｇｎに接続されている。また、ＴＦＴ１２３、１２４のソース電極は、互いに共通（同一）の信号線Ｓｍに接続されている。   As shown in FIG. 9, one display picture element 120 is divided into a plurality of sub picture elements 121, 122. The sub picture element 121 is connected to the scanning line Gn and the signal line Sm via a TFT (Thin Film Transistor) 123. The sub picture element 122 is connected to the scanning line Gn and the signal line Sm via the TFT 124. The gate electrodes of the TFTs 123 and 124 are connected to a common (same) scanning line Gn. The source electrodes of the TFTs 123 and 124 are connected to a common (same) signal line Sm.

副絵素１２１は、液晶容量ＣＬＣ１００及び補助容量ＣＣＳ１００を有している。液晶容量ＣＬＣ１００及び補助容量ＣＣＳ１００はいずれも、一方の電極がＴＦＴ１２３のドレイン電極に接続されている。液晶容量ＣＬＣ１００の他方の電極は、対向電圧ＶＣＯＭ１００に接続されている。補助容量ＣＣＳ１００の他方の電極は、補助容量配線１２５に接続されている。これにより、補助容量ＣＣＳ１００には、補助容量配線１２５から補助容量対向電圧（以下、ＣＳ電圧と称する）が印加され得る。   The sub-picture element 121 has a liquid crystal capacitor CLC100 and an auxiliary capacitor CCS100. One of the liquid crystal capacitor CLC100 and the auxiliary capacitor CCS100 is connected to the drain electrode of the TFT 123. The other electrode of the liquid crystal capacitor CLC100 is connected to the counter voltage VCOM100. The other electrode of the auxiliary capacitance CCS 100 is connected to the auxiliary capacitance wiring 125. As a result, a storage capacitor counter voltage (hereinafter referred to as a CS voltage) can be applied to the storage capacitor CCS 100 from the storage capacitor wiring 125.

また、副絵素１２２は、液晶容量ＣＬＣ１０１及び補助容量ＣＣＳ１０１を有している。液晶容量ＣＬＣ１０１及び補助容量ＣＣＳ１０１はいずれも、一方の電極がＴＦＴ１２４のドレイン電極に接続されている。液晶容量ＣＬＣ１０１の他方の電極は、対向電圧ＶＣＯＭ１０１に接続されている。補助容量ＣＣＳ１０１の他方の電極は、補助容量配線１２６に接続されている。これにより、補助容量ＣＣＳ１０１には、補助容量配線１２６から、上記補助容量ＣＣＳ１００に供給され得るＣＳ電圧と異なるＣＳ電圧が印加され得る。   Further, the sub-picture element 122 has a liquid crystal capacitor CLC101 and an auxiliary capacitor CCS101. One electrode of each of the liquid crystal capacitor CLC 101 and the auxiliary capacitor CCS 101 is connected to the drain electrode of the TFT 124. The other electrode of the liquid crystal capacitor CLC101 is connected to the counter voltage VCOM101. The other electrode of the auxiliary capacitor CCS 101 is connected to the auxiliary capacitor line 126. Thereby, a CS voltage different from the CS voltage that can be supplied to the auxiliary capacitor CCS100 can be applied to the auxiliary capacitor CCS101 from the auxiliary capacitor wiring 126.

図９に示す表示絵素１２０において、副絵素１２１、１２２のそれぞれに印加されるソース電圧及びＣＳ電圧の波形の一例を図１０に示す。   FIG. 10 shows an example of waveforms of the source voltage and the CS voltage applied to each of the sub-picture elements 121 and 122 in the display picture element 120 shown in FIG.

図９に示す構成を有する表示絵素１２０では、分割された複数の副絵素１２１、１２２に対して、それぞれ異なるＣＳ電圧を印加する。これにより、ＴＦＴ１２３のドレイン電極に印加される電圧は、ＴＦＴ１２４のドレイン電極に印加される電圧とは異なる電圧となる。そして、副絵素１２１、１２２では、表示される階調も互いに異なることとなる。なおこの場合、ＣＳ電圧は、ＡＣ（alternating current）により駆動されることとなる。具体的に、ＴＦＴ１２３、１２４のソース電極は、互いに同じゲートタイミングでオンされるが、ＴＦＴ１２３、１２４のドレイン電極に接続されるＣＳ電極（即ち、補助容量ＣＣＳ１００、ＣＣＳ１０１）の電圧は、互いに異なるため、ＴＦＴ１２３とＴＦＴ１２４とでは、実際に保持される電圧が異なることとなる。そして、これにより、副絵素１２１、１２２では、互いに異なる輝度、即ち、互いに異なる階調の表示が実現可能となる。   In the display picture element 120 having the configuration shown in FIG. 9, different CS voltages are applied to the plurality of divided sub picture elements 121 and 122, respectively. As a result, the voltage applied to the drain electrode of the TFT 123 is different from the voltage applied to the drain electrode of the TFT 124. In the sub-picture elements 121 and 122, the gradations displayed are also different from each other. In this case, the CS voltage is driven by AC (alternating current). Specifically, the source electrodes of the TFTs 123 and 124 are turned on at the same gate timing, but the voltages of the CS electrodes (that is, the auxiliary capacitors CCS100 and CCS101) connected to the drain electrodes of the TFTs 123 and 124 are different from each other. Therefore, the actually held voltage differs between the TFT 123 and the TFT 124. As a result, the sub-picture elements 121 and 122 can display different luminances, that is, different gradations.

なお、補助容量配線１２５におけるＣＳ電圧の振幅と、補助容量配線１２６におけるＣＳ電圧の振幅とは、図１０に示すとおり、互いに略同一の振幅及び周波数を有すると共に、位相が概ね１８０度異なる。また、次フレームにおいては、ＴＦＴ１２３、１２４のソース電圧の反転に合わせて、ＣＳ電圧は反転する。こうしてＣＳ電圧は、ＡＣにより駆動されることとなる。   Note that the amplitude of the CS voltage in the auxiliary capacitance wiring 125 and the amplitude of the CS voltage in the auxiliary capacitance wiring 126 have substantially the same amplitude and frequency as shown in FIG. In the next frame, the CS voltage is inverted in accordance with the inversion of the source voltages of the TFTs 123 and 124. Thus, the CS voltage is driven by AC.

ここで、副絵素１２１に印加される電圧Ｖａ、及び副絵素１２２に印加される電圧Ｖｂは、目標となる輝度を与える本来の印加電圧Ｖｍに対して、
Ｖｍ＝（Ｖａ＋Ｖｂ）／２
という関係を満足する。このことから、上記目標となる輝度は、副絵素１２１、１２２の表示輝度の平均によって得られるということが分かる。 Here, the voltage Va applied to the sub-picture element 121 and the voltage Vb applied to the sub-picture element 122 are relative to the original applied voltage Vm that gives the target luminance.
Vm = (Va + Vb) / 2
Satisfy the relationship. From this, it can be seen that the target luminance is obtained by averaging the display luminances of the sub-picture elements 121 and 122.

また、特許文献２には、水平走査期間の短い高精細の液晶表示パネルに対して、ＣＳ電圧の反転をフレーム周期より長い周期にて行う技術が開示されている。   Japanese Patent Application Laid-Open No. 2004-228561 discloses a technique for performing CS voltage inversion with a period longer than the frame period for a high-definition liquid crystal display panel with a short horizontal scanning period.

高精細の液晶表示パネルにおいては、水平走査期間が短くなると共に、補助容量の数が多くなる。こうした液晶表示パネルでは、ＣＳ電圧を与えるための信号（補助容量駆動信号）の波形に鈍りが発生する。この波形鈍りの程度は、液晶表示パネル内の場所によって異なるため、副絵素電極へと印加される実効的な電圧も、該液晶表示パネル内の場所によって異なることとなる。これにより、液晶表示パネルでは、表示の輝度のムラが発生する問題が発生していた。   In a high-definition liquid crystal display panel, the horizontal scanning period is shortened and the number of auxiliary capacitors is increased. In such a liquid crystal display panel, the waveform of the signal (auxiliary capacitor drive signal) for applying the CS voltage is dull. Since the degree of the waveform dullness varies depending on the location in the liquid crystal display panel, the effective voltage applied to the sub-pixel electrode also varies depending on the location in the liquid crystal display panel. As a result, the liquid crystal display panel has a problem of uneven display brightness.

上記の問題を解決するため、特許文献２に開示されている技術では、ＣＳ電圧の振動周期を長くしている。これにより、特許文献２に開示されている技術では、上記表示の輝度のムラを低減している。   In order to solve the above problem, in the technique disclosed in Patent Document 2, the oscillation cycle of the CS voltage is lengthened. Thereby, in the technique disclosed in Patent Document 2, unevenness in the luminance of the display is reduced.

例えば、１フレーム毎にＣＳ電圧の波形を反転させる場合は、図１０に示すとおり、２種類のＣＳ電圧波形（即ち、上記Ｖａ及びＶｂの基となるＣＳ電圧波形）を用意する必要がある。   For example, when the waveform of the CS voltage is inverted every frame, as shown in FIG. 10, it is necessary to prepare two types of CS voltage waveforms (that is, the CS voltage waveform that is the basis of Va and Vb).

また、図１１（ａ）・（ｂ）のグラフでは、２フレーム毎にＣＳ電圧の波形を反転させる例を示している。２フレーム毎にＣＳ電圧の波形を反転させる場合は、位相が１フレーム分だけずれた波形を有するＣＳ電圧をさらに用意する必要があるため、図１１（ａ）・（ｂ）のグラフに示すとおり、「ＶＣＳＶｔｙｐｅＡ１」〜「ＶＣＳＶｔｙｐｅＡ４」という４種類のＣＳ電圧を用意する必要がある。また、この場合、液晶表示パネル上でのＣＳ電圧の信号線は、図１２に示すとおり、絵素の両端、かつ、補助容量配線１５０に直交する方向に、「ＣＳＶｔｙｐｅＡ１」〜「ＣＳＶｔｙｐｅＡ４」からなる幹線１５１が配置されている。そして、ＣＳ電圧は、幹線１５１から引き出された補助容量配線１５０により、各補助容量１５２へと供給されている。   In addition, the graphs of FIGS. 11A and 11B show an example in which the waveform of the CS voltage is inverted every two frames. When the waveform of the CS voltage is inverted every two frames, it is necessary to further prepare a CS voltage having a waveform whose phase is shifted by one frame, and as shown in the graphs of FIGS. , “CSVtypeA1” to “VCSVtypeA4” need to prepare four types of CS voltages. In this case, the CS voltage signal line on the liquid crystal display panel is composed of “CSVtypeA1” to “CSVtypeA4” in the direction perpendicular to the both ends of the picture element and the auxiliary capacitance wiring 150 as shown in FIG. A main line 151 is arranged. The CS voltage is supplied to each auxiliary capacitor 152 by the auxiliary capacitor line 150 drawn from the main line 151.

また、図１３には、液晶表示パネルのガラス基板における、補助容量駆動信号の配線を示す。   In addition, FIG. 13 shows auxiliary capacity drive signal wiring on the glass substrate of the liquid crystal display panel.

液晶表示パネル１６０のガラス基板１６１には、信号線Ｓｍに表示信号を供給するソースドライバ１６２と、走査線Ｇｎに走査線駆動信号（走査線信号）を与えるゲートドライバ１６３と、が実装されている。ここでは、ゲートドライバ１６３として、ゲートドライバ１６３Ａ、１６３Ｂが実装されている。   A source driver 162 that supplies a display signal to the signal line Sm and a gate driver 163 that supplies a scanning line drive signal (scanning line signal) to the scanning line Gn are mounted on the glass substrate 161 of the liquid crystal display panel 160. . Here, gate drivers 163A and 163B are mounted as the gate driver 163.

ソースドライバ１６２を制御する信号、ゲートドライバ１６３を制御する信号、及び補助容量駆動信号は、図示しないコントローラにて生成されて、ソースドライバ１６２に供給されている。このうち、ゲートドライバ１６３を制御する信号及び補助容量駆動信号は、ソースドライバ１６２のパッケージ上に設けられた配線１６４を通じて、ガラス基板１６１上の配線１６５に与えられている。さらに、このうち、ゲートドライバ１６３を制御する信号は、ガラス基板１６１上の配線１６５を通じて、ゲートドライバ１６３Ａの入力端子に供給されている。   A signal for controlling the source driver 162, a signal for controlling the gate driver 163, and a storage capacitor driving signal are generated by a controller (not shown) and supplied to the source driver 162. Among these signals, the signal for controlling the gate driver 163 and the auxiliary capacitance drive signal are given to the wiring 165 on the glass substrate 161 through the wiring 164 provided on the package of the source driver 162. Further, among these, a signal for controlling the gate driver 163 is supplied to the input terminal of the gate driver 163A through the wiring 165 on the glass substrate 161.

ゲートドライバ１６３Ａは、上記走査線駆動信号を生成すると共に、次段のゲートドライバ１６３Ｂへと、上記制御信号（ソースドライバ１６２を制御する信号及びゲートドライバ１６３を制御する信号）を供給する。   The gate driver 163A generates the scanning line driving signal and supplies the control signal (a signal for controlling the source driver 162 and a signal for controlling the gate driver 163) to the gate driver 163B at the next stage.

補助容量駆動信号を供給するガラス基板１６１上の配線１６５は、基幹信号線として、基幹配線１６６を、走査線Ｇｎと直交する方向に伸長している。そして、補助容量駆動信号は、基幹配線１６６から引き出された補助容量配線ＣＳＬにより、各補助容量ＣＣＳに供給されている。なお、図１３に示す参照符号であって、説明を行っていない、参照符号「ＣＬＣ」は液晶容量、参照符号「ＶＣＯＭ」は対向電圧である。   The wiring 165 on the glass substrate 161 for supplying the auxiliary capacity driving signal extends the basic wiring 166 in the direction orthogonal to the scanning line Gn as a basic signal line. The auxiliary capacity drive signal is supplied to each auxiliary capacity CCS through the auxiliary capacity line CSL drawn from the main line 166. In FIG. 13, reference numerals “CLC”, which are not described, are liquid crystal capacitors, and reference numerals “VCOM” are counter voltages.

また、ゲートドライバ等の駆動用ＬＳＩ（Large Scale Integration）の実装方法として、特許文献３には、例えばシリコンにより構成されたドライバソケット（いわゆる、インターポーザ基板）を使用して、狭ピッチで構成される駆動用ＬＳＩの出力端子を広げている、液晶ドライバ実装パッケージが開示されている。この液晶ドライバ実装パッケージによれば、ＬＳＩとパネルとの接続を中継する基材（いわゆる、テープキャリア）の端子ピッチが狭ピッチである必要がなくなるため都合が良い。   Further, as a method for mounting a driving LSI (Large Scale Integration) such as a gate driver, Patent Literature 3 discloses a driver socket (so-called interposer substrate) made of silicon, for example, and is configured with a narrow pitch. A liquid crystal driver mounting package in which output terminals of a driving LSI are expanded is disclosed. This liquid crystal driver mounting package is convenient because the terminal pitch of the base material (so-called tape carrier) that relays the connection between the LSI and the panel does not need to be narrow.

以下、この技術について、図１４ないし図１６を参照して説明を行う。   Hereinafter, this technique will be described with reference to FIGS.

図１４（ａ）は、特許文献３に係るＩＣチップ実装パッケージの上面図であり、図１４（ｂ）は、同図（ａ）のＧ−Ｇ線における矢視断面図である。   FIG. 14A is a top view of the IC chip mounting package according to Patent Document 3, and FIG. 14B is a cross-sectional view taken along line GG in FIG.

特許文献３に係るＩＣチップ実装パッケージの特徴は、ドライバソケット４０１にあると言える。   It can be said that the feature of the IC chip mounting package according to Patent Document 3 is the driver socket 401.

図１５、図１６は、ドライバソケット４０１を示す図である。図１５（ａ）は、ドライバソケット４０１に集積回路である液晶ドライバ６０１が実装された状態を示す斜視図であり、図１５（ｂ）は、同図（ａ）のＩ１−Ｉ１線における矢視断面図である。さらに、図１６は、該液晶ドライバ６０１が該ドライバソケット４０１に実装される様子を示す図である。   15 and 16 are diagrams showing the driver socket 401. FIG. FIG. 15A is a perspective view showing a state in which the liquid crystal driver 601 that is an integrated circuit is mounted on the driver socket 401, and FIG. 15B is a view taken along the line I1-I1 in FIG. It is sectional drawing. Further, FIG. 16 is a diagram showing how the liquid crystal driver 601 is mounted in the driver socket 401.

図１５（ａ）、（ｂ）に示すとおり、ドライバソケット４０１には、ドライバソケット‐フィルム（図１４（ｂ）のフィルム５０１参照）間バンプ４０２、ドライバ‐ドライバソケット間バンプ４０３、及びドライバソケット上配線４０５が設けられている。   As shown in FIGS. 15A and 15B, a driver socket 401 includes a bump 402 between a driver socket and a film (see a film 501 in FIG. 14B), a bump 403 between a driver and a driver socket, and a driver socket. A wiring 405 is provided.

ドライバソケット４０１のドライバ‐ドライバソケット間バンプ４０３は、ドライバソケット４０１と、液晶ドライバ６０１に設けられたドライババンプ４０４と、を接続する（図１５（ｂ）参照）。ドライバ‐ドライバソケット間バンプ４０３とドライババンプ４０４とにおけるバンプのピッチは略同ピッチであり、例えば２０μｍ以下である。   The driver-driver socket bump 403 of the driver socket 401 connects the driver socket 401 and the driver bump 404 provided on the liquid crystal driver 601 (see FIG. 15B). The bump pitch between the driver-driver socket bump 403 and the driver bump 404 is substantially the same, for example, 20 μm or less.

一方、ドライバソケット４０１のドライバソケット‐フィルム間バンプ４０２は、ドライバソケット４０１とフィルム５０１に設けられた配線５０２とを接続している（図１４（ｂ）参照）。ドライバソケット‐フィルム間バンプ４０２のピッチは、例えば５０μｍ以上となっており、ドライバ‐ドライバソケット間バンプ４０３とドライババンプ４０４とにおけるバンプのピッチよりも広い。   On the other hand, the driver socket-film bump 402 of the driver socket 401 connects the driver socket 401 and the wiring 502 provided on the film 501 (see FIG. 14B). The pitch of the bumps 402 between the driver socket and the film is, for example, 50 μm or more, which is wider than the bump pitch between the bumps 403 between the driver and driver sockets 403 and the driver bumps 404.

そして、図１５（ａ）に示す液晶ドライバ６０１が設けられたドライバソケット４０１を、ドライバソケット‐フィルム間バンプ４０２を用いて、図１４（ｂ）に示すフィルム５０１に実装する。   Then, the driver socket 401 provided with the liquid crystal driver 601 shown in FIG. 15A is mounted on the film 501 shown in FIG. 14B using the driver socket-film bump 402.

ドライバソケット４０１を使用しない場合、実装を行うフィルム５０１におけるバンプのピッチとしては、液晶ドライバ６０１のドライババンプ４０４のピッチに合わせた、２０μｍ以下のピッチが必要になるが、ドライバソケット４０１を使用した場合は、ドライバソケット４０１のドライバソケット‐フィルム間バンプ４０２のピッチである５０μｍとすることが可能となる。
特開２００４−６２１４６号公報（２００４年２月２６日公開） 特開２００５−１８９８０４号公報（２００５年７月１４日公開） 国際公開番号 ＷＯ ２００７／０５２７６１ Ａ１（２００７年５月１０日公開） When the driver socket 401 is not used, the pitch of the bumps on the film 501 to be mounted needs to be 20 μm or less in accordance with the pitch of the driver bumps 404 of the liquid crystal driver 601, but when the driver socket 401 is used. Can be set to 50 μm, which is the pitch of the driver socket-film bumps 402 of the driver socket 401.
Japanese Patent Laying-Open No. 2004-62146 (released on February 26, 2004) JP 2005-189804 A (published July 14, 2005) International Publication Number WO 2007/052761 A1 (published on May 10, 2007)

特許文献１に開示されている技術において、上述した液晶表示パネルにおける表示の輝度のムラを低減するためには、補助容量駆動信号を補助容量へと供給する配線のインピーダンスを低下させる必要がある。そして、該配線のインピーダンスを低下させるための方法としては、該配線の線幅を太くする方法が考えられる。   In the technique disclosed in Patent Document 1, in order to reduce the unevenness of display brightness in the liquid crystal display panel described above, it is necessary to reduce the impedance of the wiring that supplies the auxiliary capacitance drive signal to the auxiliary capacitance. As a method for reducing the impedance of the wiring, a method of increasing the line width of the wiring can be considered.

ここで、上記配線は、表示を行う画素と同一のパネル、即ち、表示を行う画素と同一のガラス基板上に配置されている。該ガラス基板上に設けられた配線は、配線抵抗が大きいため、該配線のインピーダンスを低下させるためには、該配線の線幅を充分に太くしなければならない。そして、これにより、該液晶表示パネルでは、上記基幹配線が非常に太くなり、表示画素以外の領域が大きくなってしまう。結果として、該液晶表示パネルでは、額縁の狭小化が困難であるという問題が発生する。   Here, the wiring is arranged on the same panel as the pixel that performs display, that is, on the same glass substrate as the pixel that performs display. Since the wiring provided on the glass substrate has a large wiring resistance, the line width of the wiring must be sufficiently thick in order to reduce the impedance of the wiring. As a result, in the liquid crystal display panel, the basic wiring becomes very thick, and the area other than the display pixels becomes large. As a result, the liquid crystal display panel has a problem that it is difficult to narrow the frame.

また、特許文献２に開示される技術では、ＣＳ電圧の振動周期を長くすることで、波形鈍りの影響を抑制し、上記表示の輝度のムラを低減しているが、この場合は、用いるＣＳ電圧の波形の種類が多くなる。このため、液晶表示パネルでは、ＣＳ電圧生成のための電圧源が多数必要となり、これに伴い、表示画素以外の領域が大きくなってしまう。そして結果として、特許文献２に開示される技術でも同様に、額縁の狭小化が困難であるという問題が発生する。   In the technique disclosed in Patent Document 2, the influence of waveform dullness is suppressed by increasing the oscillation period of the CS voltage, and the unevenness in luminance of the display is reduced. More types of voltage waveforms. For this reason, the liquid crystal display panel requires a large number of voltage sources for generating the CS voltage, and accordingly, the area other than the display pixels becomes large. As a result, the technique disclosed in Patent Document 2 also has a problem that it is difficult to narrow the frame.

なお、特許文献３に開示されている技術は、駆動用ＬＳＩの好適な実装方法の技術に過ぎず、マルチ絵素駆動で駆動される表示装置における適用を前提とする技術ではない。   Note that the technique disclosed in Patent Document 3 is merely a technique for a suitable mounting method of a driving LSI, and is not a technique premised on application to a display device driven by multi-picture element driving.

本発明は、上記の問題に鑑みて為されたものであり、その目的は、マルチ絵素駆動で駆動される表示装置において、額縁の狭小化が実現可能である表示装置を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a display device capable of narrowing the frame in a display device driven by multi-picture element driving. .

本発明に係る表示装置は、上記の問題を解決するために、複数本の走査線と、該複数本の走査線を構成する各走査線に供給される走査線駆動信号に基づいて該各走査線を駆動する走査線駆動装置と、を備え、１つの表示絵素は、複数の副絵素に分割されており、上記複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、上記それぞれ異なる補助容量配線を構成する各補助容量配線に供給される補助容量駆動信号に基づいて該各補助容量配線に接続された各補助容量を駆動することにより、上記複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置であって、上記走査線駆動装置は、上記各補助容量配線に供給すべき補助容量駆動信号を該各補助容量配線に供給するための第１の端子と、上記各走査線に供給すべき走査線駆動信号を該各走査線に供給するための第２の端子と、をそれぞれ複数個備え、少なくとも上記複数個の第１の端子におけるいずれか１個の端子が、上記複数個の第２の端子におけるいずれか２個の端子間に設けられていることを特徴としている。   In order to solve the above-described problem, the display device according to the present invention provides each scanning based on a plurality of scanning lines and a scanning line driving signal supplied to each scanning line constituting the plurality of scanning lines. And a scanning line driving device for driving a line. One display picture element is divided into a plurality of sub-picture elements, and the plurality of sub-picture elements are connected to different auxiliary capacity wirings. And driving the auxiliary capacitors connected to the auxiliary capacitor lines based on the auxiliary capacitor drive signals supplied to the auxiliary capacitor lines constituting the different auxiliary capacitor lines. The sub-picture elements can be displayed at different luminances, and the scanning line driving device supplies an auxiliary capacitance driving signal to be supplied to each auxiliary capacitance wiring to each auxiliary capacitance wiring. The first terminal and each of the scanning lines A plurality of second terminals for supplying the scanning line drive signals to be supplied to the respective scanning lines, and at least one of the plurality of first terminals is the plurality of the plurality of second terminals. The second terminal is provided between any two terminals.

上記の構成によれば、本発明に係る表示装置では、補助容量駆動信号が、走査線駆動装置に設けられた第１の端子から補助容量配線に供給されるため、該走査線駆動装置により該補助容量配線に設けられた補助容量の駆動を行うことができる。   According to the above configuration, in the display device according to the present invention, the storage capacitor driving signal is supplied to the storage capacitor wiring from the first terminal provided in the scanning line driving device. The auxiliary capacitance provided in the auxiliary capacitance wiring can be driven.

ここで、走査線駆動装置には、第１の端子が複数個設けられている。このため、該走査線駆動装置では、該複数個の第１の端子のそれぞれに補助容量配線を接続することで、補助容量駆動信号を複数本の補助容量配線に供給することが可能となる。マルチ絵素駆動で駆動される表示装置の場合は、１つの表示絵素が複数の副絵素に分割され、かつ、該複数の副絵素は、それぞれ異なる補助容量配線を有しているが、走査線駆動装置に、該補助容量配線の本数だけ第１の端子を設け、該補助容量配線と該第１の端子とをそれぞれ接続することにより、該走査線駆動装置を用いて該補助容量配線のそれぞれに補助容量駆動信号を供給することが可能となる。また、走査線駆動装置に第１の端子が複数個設けられている場合は、補助容量駆動信号を補助容量配線に供給するための基幹配線を、該走査線駆動装置外部に設ける必要がない。このため、基幹配線を構成している配線を太くすること、もしくは、該配線において、波形鈍りの影響を抑制し、表示の輝度のムラを低減すべく、用いるＣＳ電圧の波形の種類を増加させることに起因して、額縁の狭小化が困難となってしまうことを抑制することができる。   Here, the scanning line driving device is provided with a plurality of first terminals. For this reason, in the scanning line driving device, it is possible to supply an auxiliary capacity driving signal to a plurality of auxiliary capacity lines by connecting an auxiliary capacity line to each of the plurality of first terminals. In the case of a display device driven by multi-picture element driving, one display picture element is divided into a plurality of sub-picture elements, and each of the plurality of sub-picture elements has different auxiliary capacitance lines. The scanning line driving device is provided with first terminals corresponding to the number of the auxiliary capacitance lines, and the auxiliary capacitance lines and the first terminals are connected to each other, so that the auxiliary capacitance is used by using the scanning line driving device. It is possible to supply a storage capacitor driving signal to each of the wirings. In the case where a plurality of first terminals are provided in the scanning line driving device, it is not necessary to provide a main wiring for supplying the auxiliary capacitance driving signal to the auxiliary capacitance wiring outside the scanning line driving device. For this reason, increasing the number of types of waveform of the CS voltage to be used in order to reduce the influence of waveform dullness and reduce display luminance unevenness in the wiring that makes up the main wiring. It can suppress that it becomes difficult to narrow a frame resulting from that.

また、上記走査線駆動装置では、少なくとも上記複数個の第１の端子におけるいずれか１個の端子が、複数本の走査線の各々に走査線駆動信号を供給するために設けられている複数個の第２の端子におけるいずれか２個の端子間に設けられている。つまり、上記走査線駆動装置では、上記複数個の第２の端子間に上記第１の端子が設けられている。そのため、該走査線駆動装置では、該第２の端子近傍に設けられている補助容量配線に対しても、容易に上記補助容量駆動信号を供給することが可能となる。つまり、本発明に係る表示装置では、上記走査線駆動装置により、上記補助容量駆動信号を上記各補助容量配線に供給することが容易に為し得る。   In the scanning line driving device, at least one of the plurality of first terminals is provided to supply a scanning line driving signal to each of the plurality of scanning lines. The second terminal is provided between any two terminals. That is, in the scanning line driving device, the first terminal is provided between the plurality of second terminals. For this reason, the scanning line driving device can easily supply the auxiliary capacitance driving signal to the auxiliary capacitance wiring provided in the vicinity of the second terminal. That is, in the display device according to the present invention, the storage capacitor driving signal can be easily supplied to the storage capacitor lines by the scanning line driving device.

以上のことから、本発明に係る表示装置では、表示画素以外の領域を小さくすることが可能となる。   From the above, in the display device according to the present invention, it is possible to reduce the area other than the display pixels.

従って、マルチ絵素駆動で駆動される表示装置において、額縁の狭小化が実現可能であるという効果を奏する。   Therefore, in the display device driven by multi-picture element driving, there is an effect that the frame can be narrowed.

また、本発明に係る表示装置は、上記走査線駆動装置は、自身の外部から上記各補助容量配線に供給すべき補助容量駆動信号が入力される第３の端子をさらに備え、上記第３の端子と上記第１の端子とが接続されていることを特徴としている。   In the display device according to the present invention, the scanning line driving device further includes a third terminal to which an auxiliary capacitance driving signal to be supplied to each auxiliary capacitance wiring from the outside thereof is input. The terminal is connected to the first terminal.

上記の構成によれば、第３の端子から、補助容量駆動信号を走査線駆動装置に入力し、第１の端子から各補助容量配線に供給することが可能となる。   According to the above configuration, it is possible to input an auxiliary capacitance driving signal from the third terminal to the scanning line driving device and supply it to each auxiliary capacitance wiring from the first terminal.

また、本発明に係る表示装置は、上記走査線駆動装置は、上記第１の端子と、上記第２の端子と、自身の外部から上記各補助容量配線に供給すべき補助容量駆動信号が入力される第３の端子と、が設けられている基板と、上記走査線駆動信号を生成し、該走査線駆動信号を上記第２の端子に供給する集積回路と、を備えることを特徴としてもよい。   In the display device according to the present invention, the scanning line driving device receives the first terminal, the second terminal, and auxiliary capacitance driving signals to be supplied to the auxiliary capacitance lines from the outside of the scanning line driving device. And a substrate provided with a third terminal, and an integrated circuit that generates the scanning line driving signal and supplies the scanning line driving signal to the second terminal. Good.

また、本発明に係る表示装置は、上記第３の端子と上記第１の端子との間に、該第３の端子から上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された該補助容量駆動信号の波形を整形して該第１の端子へと出力するバッファをさらに備えることを特徴としている。また、本発明に係る表示装置は、上記集積回路は、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された該補助容量駆動信号の波形を整形して出力するバッファを備え、上記バッファは、入力端子が上記第３の端子に接続されており、出力端子が上記第１の端子に接続されていることを特徴としている。また、本発明に係る表示装置は、上記基板は、上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された該補助容量駆動信号の波形を整形して出力するバッファを備え、上記バッファは、入力端子が上記第３の端子に接続されており、出力端子が上記第１の端子に接続されていることを特徴としている。   In the display device according to the present invention, an auxiliary capacitance drive signal to be supplied from the third terminal to each auxiliary capacitance line is input between the third terminal and the first terminal. The storage device further includes a buffer that shapes the waveform of the auxiliary capacitor driving signal and outputs the waveform to the first terminal. Further, in the display device according to the present invention, the integrated circuit has a buffer that inputs an auxiliary capacitance driving signal to be supplied to each auxiliary capacitance wiring and shapes and outputs a waveform of the input auxiliary capacitance driving signal. The buffer has an input terminal connected to the third terminal and an output terminal connected to the first terminal. In the display device according to the present invention, the substrate includes a buffer that inputs an auxiliary capacitance driving signal to be supplied to each auxiliary capacitance wiring and shapes and outputs the waveform of the input auxiliary capacitance driving signal. The buffer has an input terminal connected to the third terminal and an output terminal connected to the first terminal.

上記の構成によれば、第３の端子から走査線駆動装置に入力された補助容量駆動信号は、バッファに入力される。そして、該バッファは、自身に入力された補助容量駆動信号の波形を整形し、第１の端子から各補助容量配線に供給することが可能となる。   According to the above configuration, the storage capacitor driving signal input from the third terminal to the scanning line driving device is input to the buffer. Then, the buffer can shape the waveform of the storage capacitor drive signal input to itself and supply it to each storage capacitor line from the first terminal.

ここで「補助容量駆動信号の波形を整形する」処理とは、当該補助容量駆動信号に発生する鈍りを低減させる処理等の、当該補助容量駆動信号による補助容量の駆動を好適に行う処理、即ち、当該補助容量の駆動能力を向上させるための処理を意味する。一般的にバッファは、シュミット・トリガ機能を有しており、該シュミット・トリガ機能を有するバッファでは、こうした処理を容易に実施することが可能である。   Here, the process of “shaping the waveform of the auxiliary capacity drive signal” is a process of suitably driving the auxiliary capacity by the auxiliary capacity drive signal, such as a process of reducing dullness generated in the auxiliary capacity drive signal, This means a process for improving the driving capacity of the auxiliary capacitor. In general, the buffer has a Schmitt trigger function, and such a process can be easily performed in the buffer having the Schmitt trigger function.

これにより、本発明に係る表示装置では、補助容量駆動信号を、上記バッファを介して各補助容量配線に供給することにより、波形の鈍りが低減された補助容量駆動信号を該各補助容量配線に供給することが可能となる、即ち、補助容量の駆動能力を向上させることができる。このことから、本発明に係る表示装置では、補助容量配線に線幅を細くする場合であっても、波形鈍り、表示の輝度のムラ等の発生による影響を抑制することができる。   Thus, in the display device according to the present invention, the auxiliary capacitance driving signal is supplied to each auxiliary capacitance wiring via the buffer, so that the auxiliary capacitance driving signal with reduced waveform dullness is supplied to each auxiliary capacitance wiring. It becomes possible to supply, that is, the driving capacity of the auxiliary capacitor can be improved. For this reason, in the display device according to the present invention, even when the line width is narrowed in the auxiliary capacitance wiring, it is possible to suppress the influence caused by the occurrence of waveform dullness, display luminance unevenness, and the like.

以上のことから、本発明に係る表示装置では、表示画素以外の領域をさらに小さくすることが可能となる。   From the above, in the display device according to the present invention, it is possible to further reduce the area other than the display pixels.

従って、マルチ絵素駆動で駆動される表示装置において、さらなる額縁の狭小化が実現可能であるという効果を奏する。   Therefore, in the display device driven by multi-picture element driving, there is an effect that the frame can be further narrowed.

また、本発明に係る表示装置は、上記バッファは、自身に入力された補助容量駆動信号を、オーバーシュート駆動により出力することを特徴としている。   In the display device according to the present invention, the buffer outputs an auxiliary capacitance drive signal input to the buffer by overshoot drive.

上記の構成によれば、バッファは、補助容量駆動信号をオーバーシュート駆動により出力する。これにより、補助容量駆動信号が供給される各補助容量配線に接続される補助容量が充電される時間を短縮することができるため、複数の副絵素の駆動を速やかに実施することができる。そして、これにより、本発明に係る表示装置では、走査線の増加に起因して、駆動時間が短くなる場合においても、表示の輝度のムラを低減し、表示のばらつきを少なくすることができる。   According to the above configuration, the buffer outputs the auxiliary capacitance driving signal by overshoot driving. As a result, it is possible to shorten the time for which the auxiliary capacitor connected to each auxiliary capacitor line to which the auxiliary capacitor drive signal is supplied can be charged, so that the plurality of sub-picture elements can be driven quickly. Thus, in the display device according to the present invention, even when the driving time is shortened due to an increase in scanning lines, unevenness in display luminance can be reduced and display variations can be reduced.

以上のとおり、本発明に係る表示装置は、複数本の走査線と、該複数本の走査線を構成する各走査線に供給される走査線駆動信号に基づいて該各走査線を駆動する走査線駆動装置と、を備え、１つの表示絵素は、複数の副絵素に分割されており、上記複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、上記それぞれ異なる補助容量配線を構成する各補助容量配線に供給される補助容量駆動信号に基づいて該各補助容量配線に接続された各補助容量を駆動することにより、上記複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置であって、上記走査線駆動装置は、上記各補助容量配線に供給すべき補助容量駆動信号を該各補助容量配線に供給するための第１の端子と、上記各走査線に供給すべき走査線駆動信号を該各走査線に供給するための第２の端子と、をそれぞれ複数個備え、少なくとも上記複数個の第１の端子におけるいずれか１個の端子が、上記複数個の第２の端子におけるいずれか２個の端子間に設けられている構成である。   As described above, the display device according to the present invention scans each scanning line based on a plurality of scanning lines and a scanning line drive signal supplied to each scanning line constituting the plurality of scanning lines. Each display pixel is divided into a plurality of sub-picture elements, and each of the plurality of sub-picture elements has an auxiliary capacity connected to a different auxiliary capacity wiring. The plurality of sub-picture elements are driven by driving the auxiliary capacitors connected to the auxiliary capacitor lines based on the auxiliary capacitor driving signals supplied to the auxiliary capacitor lines constituting the different auxiliary capacitor lines. A display device capable of displaying at different luminances, wherein the scanning line driving device includes a first terminal for supplying an auxiliary capacitance driving signal to be supplied to each auxiliary capacitance wiring to each auxiliary capacitance wiring; Scan to be supplied to each of the scan lines A plurality of second terminals for supplying drive signals to the scanning lines, and at least one of the plurality of first terminals is the plurality of second terminals. It is the structure provided between any two terminals.

従って、マルチ絵素駆動で駆動される表示装置において、額縁の狭小化が実現可能であるという効果を奏する。   Therefore, in the display device driven by multi-picture element driving, there is an effect that the frame can be narrowed.

本発明の一実施の形態について、図１ないし図７に基づいて説明すると以下の通りである。なお、説明の便宜上、すでに図面を用いて説明した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。   An embodiment of the present invention will be described below with reference to FIGS. For convenience of explanation, members having the same functions as those already described with reference to the drawings are denoted by the same reference numerals and description thereof is omitted.

図１は、本発明に係る表示装置に備えられる走査線駆動装置の概略構成を示すブロック図である。   FIG. 1 is a block diagram showing a schematic configuration of a scanning line driving device provided in a display device according to the present invention.

図１に示すゲートドライバ実装基板（走査線駆動装置）１は、インターポーザ基板（基板）３に、ゲートドライバ（集積回路）２が実装されて構成されている。   A gate driver mounting substrate (scanning line driving device) 1 shown in FIG. 1 is configured by mounting a gate driver (integrated circuit) 2 on an interposer substrate (substrate) 3.

また、ゲートドライバ２は、コントロールロジック１１Ａ、１１Ｂ、双方向シフトレジスタ１２、レベルシフタ１３、出力回路１４、及びバッファ２１を備える構成である。   The gate driver 2 includes control logics 11A and 11B, a bidirectional shift register 12, a level shifter 13, an output circuit 14, and a buffer 21.

ここからは、ゲートドライバ実装基板１に設けられている端子の機能について説明する。なお、ここで該ゲートドライバ実装基板１に設けられている端子は、図１において円形の部材として図示されている。また、該円形の部材に付されている符号（文字）は、該ゲートドライバ実装基板１に設けられている端子の端子名となる。該ゲートドライバ実装基板１に設けられている端子はいずれも、ゲートドライバ２とインターポーザ基板３とのそれぞれに設けられており、かつ、互いに同一の端子名を有する端子同士が接続されている。そしてこれにより、ゲートドライバ実装基板１では、外部から、入力される信号もしくは印加される電圧を、インターポーザ基板３を介してゲートドライバ２へと供給することが可能となっている。またこれにより、ゲートドライバ実装基板１では、ゲートドライバ２から、出力される信号もしくは印加される電圧を、インターポーザ基板３を介して外部へと供給することが可能となっている。そこで、ここでは、ゲートドライバ２に設けられている端子であるか、インターポーザ基板３に設けられている端子であるかに拘らず、ゲートドライバ実装基板１に設けられている各端子の説明を、端子名が異なるもの毎に行う。   From here, the function of the terminal provided in the gate driver mounting board | substrate 1 is demonstrated. Here, the terminals provided on the gate driver mounting substrate 1 are illustrated as circular members in FIG. Further, the reference numerals (characters) attached to the circular members are the terminal names of the terminals provided on the gate driver mounting substrate 1. All the terminals provided on the gate driver mounting substrate 1 are provided on the gate driver 2 and the interposer substrate 3, and terminals having the same terminal name are connected to each other. As a result, the gate driver mounting substrate 1 can supply an input signal or an applied voltage from the outside to the gate driver 2 via the interposer substrate 3. This also allows the gate driver mounting substrate 1 to supply an output signal or an applied voltage from the gate driver 2 to the outside via the interposer substrate 3. Therefore, here, description of each terminal provided on the gate driver mounting substrate 1 regardless of whether it is a terminal provided on the gate driver 2 or a terminal provided on the interposer substrate 3, Repeat for each terminal with a different name.

端子「ＬＢＲ」は、双方向シフトレジスタ１２のシフト方向を示す制御信号が入力される入力端子である。端子「ＬＢＲ」は、状態「Ｈ」と状態「Ｌ」とを有しており、当該制御信号に応じて、状態「Ｈ」と状態「Ｌ」とを切り替えることで、双方向シフトレジスタ１２のシフト方向を制御する。そしてこれにより、出力回路１４が出力する走査線駆動信号は、その走査方向が決定される。なお、出力回路１４は、走査線駆動信号を、後述する端子「ＯＧ１」〜「ＯＧ２７２」に出力するために設けられている回路である。   The terminal “LBR” is an input terminal to which a control signal indicating the shift direction of the bidirectional shift register 12 is input. The terminal “LBR” has a state “H” and a state “L”. By switching between the state “H” and the state “L” according to the control signal, the terminal “LBR” Control the shift direction. Thus, the scanning direction of the scanning line driving signal output from the output circuit 14 is determined. The output circuit 14 is a circuit provided to output the scanning line drive signal to terminals “OG1” to “OG272” to be described later.

端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」は、入力端子と出力端子とを、上記端子「ＬＢＲ」に入力される制御信号に応じて切り替える機能を有するＩＯ（Input/Output）端子である。上記端子「ＬＢＲ」が状態「Ｈ」である場合は、端子「ＧＳＰＯＩ」が入力端子となり、端子「ＧＳＰＩＯ」が出力端子となる。一方、上記端子「ＬＢＲ」が状態「Ｌ」である場合は、端子「ＧＳＰＯＩ」が出力端子となり、端子「ＧＳＰＩＯ」が入力端子となる。端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」のうち、入力端子の機能を有する端子は、双方向シフトレジスタ１２の動作を開始させるための信号（以下、「走査開始信号」と称する）をゲートドライバ２に入力するための端子となる。また、端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」のうち、出力端子の機能を有する端子は、該走査開始信号を、ゲートドライバ２とカスケード接続された図示しない次段のゲートドライバへと出力するための端子となる。   Terminals “GSPOI” and “GSPIO” are IO (Input / Output) terminals having a function of switching between an input terminal and an output terminal in accordance with a control signal input to the terminal “LBR”. When the terminal “LBR” is in the state “H”, the terminal “GSPOI” is an input terminal, and the terminal “GSPIO” is an output terminal. On the other hand, when the terminal “LBR” is in the state “L”, the terminal “GSPOI” is an output terminal and the terminal “GSPIO” is an input terminal. Of the terminals “GSPOI” and “GSPIO”, a terminal having the function of an input terminal inputs a signal for starting the operation of the bidirectional shift register 12 (hereinafter referred to as “scanning start signal”) to the gate driver 2. It becomes a terminal to do. Of the terminals “GSPOI” and “GSPIO”, a terminal having the function of an output terminal is a terminal for outputting the scan start signal to a gate driver (not shown) cascade-connected to the gate driver 2. It becomes.

端子「ＧＣＫＯＩ」、「ＧＣＫＩＯ」は、端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」と同様に、入力端子と出力端子とを、上記端子「ＬＢＲ」に入力される制御信号に応じて切り替える機能を有するＩＯ端子である。つまり、上記端子「ＬＢＲ」が状態「Ｈ」である場合は、端子「ＧＣＫＯＩ」が入力端子となり、端子「ＧＣＫＩＯ」が出力端子となる。そして、上記端子「ＬＢＲ」が状態「Ｌ」である場合は、端子「ＧＣＫＯＩ」が出力端子となり、端子「ＧＣＫＩＯ」が入力端子となる。端子「ＧＣＫＯＩ」、「ＧＣＫＩＯ」のうち、入力端子の機能を有する端子は、双方向シフトレジスタ１２の駆動クロック信号をゲートドライバ２に入力するための端子となる。また、端子「ＧＣＫＯＩ」、「ＧＣＫＩＯ」のうち、出力端子の機能を有する端子は、該駆動クロック信号を、上記次段のゲートドライバへと出力するための端子となる。   Similarly to the terminals “GSPOI” and “GSPIO”, the terminals “GCKOI” and “GCKIO” are IO terminals having a function of switching between an input terminal and an output terminal in accordance with a control signal input to the terminal “LBR”. It is. That is, when the terminal “LBR” is in the state “H”, the terminal “GCKOI” is an input terminal and the terminal “GCKIO” is an output terminal. When the terminal “LBR” is in the state “L”, the terminal “GCKOI” is an output terminal, and the terminal “GCKIO” is an input terminal. Of the terminals “GCKOI” and “GCKIO”, a terminal having the function of an input terminal is a terminal for inputting a driving clock signal of the bidirectional shift register 12 to the gate driver 2. Of the terminals “GCKOI” and “GCKIO”, a terminal having a function of an output terminal is a terminal for outputting the drive clock signal to the gate driver of the next stage.

端子「ＶＧＬ」、「ＶＧＨ」は、出力回路１４を動作させるための、図示しない電源が接続される電源端子である。端子「ＶＧＬ」に印加される該電源の電源電圧をｖｇｌ、端子「ＶＧＨ」に印加される該電源の電源電圧をｖｇｈとする場合、ｖｇｌは、ｖｇｈよりも小さい。またこの場合、出力回路１４は、上記走査線駆動信号を、ｖｇｌからｖｇｈまでの振幅を有する信号として、端子「ＯＧ１」〜「ＯＧ２７２」に出力する。   Terminals “VGL” and “VGH” are power supply terminals to which a power supply (not shown) for operating the output circuit 14 is connected. When the power supply voltage applied to the terminal “VGL” is vgl and the power supply voltage applied to the terminal “VGH” is vgh, vgl is smaller than vgh. In this case, the output circuit 14 outputs the scanning line drive signal to the terminals “OG1” to “OG272” as a signal having an amplitude from vgl to vgh.

端子「ＶＣＣ」は、ゲートドライバ２を動作させるための、図示しない電源が接続される電源端子である。端子「ＧＮＤ」は、接地端子である。   The terminal “VCC” is a power supply terminal to which a power supply (not shown) for operating the gate driver 2 is connected. The terminal “GND” is a ground terminal.

端子「ＯＧ１」〜「ＯＧ２７２」（第２の端子）は、出力回路１４からの走査線駆動信号を、ゲートドライバ実装基板１の外部へと出力する走査線駆動信号の出力端子である。表示装置に設けられる走査線が該端子「ＯＧ１」〜「ＯＧ２７２」に直接接続される、もしくは、該走査線と該端子「ＯＧ１」〜「ＯＧ２７２」とが配線等を介して接続されることにより、該端子「ＯＧ１」〜「ＯＧ２７２」から出力される上記走査線駆動信号は、該走査線に供給可能となる。そして、該走査線は、自身に供給された該走査線駆動信号に基づいて駆動される。なお、該端子「ＯＧ１」〜「ＯＧ２７２」は、１個の端子につき、１本の該走査線が接続可能である。つまり、該端子「ＯＧ１」〜「ＯＧ２７２」は、１個の端子につき、１本の該走査線に走査線駆動信号を供給することができる。本実施の形態では、ゲートドライバ実装基板１において、該端子「ＯＧ１」〜「ＯＧ２７２」のそれぞれに接続された計２７２本の走査線を駆動する例について説明するが、これに限定されない。即ち、本発明に係る走査線駆動装置では、該端子「ＯＧ１」〜「ＯＧ２７２」における少なくとも１個の端子に、該走査線が接続されない（即ち、走査線駆動装置において、計２７１本以下の走査線を駆動する）構成であっても構わない。   Terminals “OG1” to “OG272” (second terminals) are output terminals for scanning line driving signals for outputting the scanning line driving signals from the output circuit 14 to the outside of the gate driver mounting substrate 1. A scanning line provided in the display device is directly connected to the terminals “OG1” to “OG272”, or the scanning line and the terminals “OG1” to “OG272” are connected through wirings or the like. The scanning line drive signals output from the terminals “OG1” to “OG272” can be supplied to the scanning lines. The scanning line is driven based on the scanning line driving signal supplied to the scanning line. The terminals “OG1” to “OG272” can be connected to one scanning line per terminal. That is, the terminals “OG1” to “OG272” can supply a scanning line driving signal to one scanning line per terminal. In this embodiment, an example in which a total of 272 scanning lines connected to each of the terminals “OG1” to “OG272” are driven in the gate driver mounting substrate 1 will be described, but the present invention is not limited to this. That is, in the scanning line driving device according to the present invention, the scanning line is not connected to at least one terminal of the terminals “OG1” to “OG272” (that is, a total of 271 or fewer scannings in the scanning line driving device). It may be configured to drive a line).

なお、本願図面では、便宜上、端子「ＯＧ１」〜「ＯＧ２７２」のうち、一部の端子について図示を省略している。   In addition, in this drawing, illustration is abbreviate | omitted about some terminals among terminals "OG1"-"OG272" for convenience.

端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」（第３の端子）、「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」は、外部から補助容量駆動信号が入力される、補助容量駆動信号の入力端子である。端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」（第１の端子）は、補助容量配線（例えば、後述する図７の補助容量配線５１）が直接接続される、もしくは、配線等を介して該補助容量配線と接続されることにより、補助容量駆動信号を、該補助容量配線に供給することができる、補助容量駆動信号の出力端子である。   Terminals “CSVtypeA1R” to “CSVtypeA4R” (third terminal) and “CSVtypeA1L” to “CSVtypeA4L” are auxiliary capacity drive signal input terminals to which an external capacity drive signal is input from the outside. Terminals “CSVtypeA1 ′” to “CSVtypeA4 ′” (first terminal) are connected directly to an auxiliary capacity wiring (for example, an auxiliary capacity wiring 51 in FIG. 7 described later), or the auxiliary capacity via a wiring or the like. An auxiliary capacitance drive signal output terminal that can supply an auxiliary capacitance drive signal to the auxiliary capacitance wiring by being connected to the wiring.

端子「ＶＣＳＨ」、「ＶＣＳＬ」は、バッファ２１を動作させるための、図示しない電源が接続される電源端子である。なお、端子「ＶＣＳＨ」、「ＶＣＳＬ」に印加される、該電源からの電源電圧は、
端子「ＶＣＳＨ」の電源電圧＞端子「ＶＣＳＬ」の電源電圧
の関係を有する。 Terminals “VCSH” and “VCSL” are power supply terminals to which a power supply (not shown) for operating the buffer 21 is connected. The power supply voltage from the power supply applied to the terminals “VCSH” and “VCSL” is
The power supply voltage of the terminal “VCSH”> the power supply voltage of the terminal “VCSL”.

また、端子「ＯＶＣＳＨ」、「ＯＶＣＳＬ」は、バッファ２１を動作させるための、図示しない電源が接続される電源端子である。ここで、端子「ＯＶＣＳＨ」に印加される、該電源からの電源電圧は、上記端子「ＶＣＳＨ」の電源電圧と比較して数Ｖ高く、端子「ＯＶＣＳＬ」に印加される、該電源からの電源電圧は、上記端子「ＶＣＳＬ」の電源電圧と比較して数Ｖ低く設定される。   The terminals “OVCSH” and “OVCSL” are power supply terminals to which a power supply (not shown) for operating the buffer 21 is connected. Here, the power supply voltage from the power supply applied to the terminal “OVCSH” is several V higher than the power supply voltage of the terminal “VCSH”, and the power supply from the power supply applied to the terminal “OVCSL”. The voltage is set several V lower than the power supply voltage of the terminal “VCSL”.

ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」は、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」と接続されている。また、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」と、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」と、の間には、バッファ２１の入力端子が接続されている。バッファ２１の出力端子は、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」に接続されている。   Terminals “CSVtypeA1R” to “CSVtypeA4R” provided on the gate driver 2 are connected to terminals “CSVtypeA1L” to “CSVtypeA4L” provided on the gate driver 2. The input terminal of the buffer 21 is connected between the terminals “CSVtypeA1R” to “CSVtypeA4R” provided in the gate driver 2 and the terminals “CSVtypeA1L” to “CSVtypeA4L” provided in the gate driver 2. Has been. The output terminal of the buffer 21 is connected to terminals “CSVtypeA1 ′” to “CSVtypeA4 ′” provided in the gate driver 2.

図１に示すゲートドライバ実装基板１に入力された補助容量駆動信号は、端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」（もしくは、端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」）からバッファ２１に入力される。バッファ２１は、入力された補助容量駆動信号の波形を整形し、波形が整形された補助容量駆動信号を、端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」を介して上記補助容量配線へと出力する。ゲートドライバ実装基板１では、こうして、波形の鈍りが低減された補助容量駆動信号を上記補助容量配線に供給し、当該補助容量配線に接続される補助容量を駆動する。なお、バッファ２１として使用されるバッファは、入力のファン・イン数の調節、出力の駆動能力の向上等に使用するものである。入力用として使用されるバッファの多くは、シュミット・トリガ機能を有しており、入力信号の雑音除去、波形整形を行う。また、ここで「補助容量駆動信号の波形を整形する」処理とは、当該補助容量駆動信号に発生する鈍りを低減させる処理、当該補助容量駆動信号の振幅を増幅させる処理等の、当該補助容量駆動信号による補助容量の駆動を好適に行う処理、即ち、当該補助容量の駆動能力を向上させるための処理を意味する。一般的に上記のようなバッファは、上記シュミット・トリガ機能を有しており、該シュミット・トリガ機能により、「補助容量駆動信号の波形を整形する」処理を容易に実施することが可能である。   The auxiliary capacitance driving signal input to the gate driver mounting substrate 1 shown in FIG. 1 is input to the buffer 21 from the terminals “CSVtypeA1R” to “CSVtypeA4R” (or the terminals “CSVtypeA1L” to “CSVtypeA4L”). The buffer 21 shapes the waveform of the input auxiliary capacitance driving signal, and outputs the auxiliary capacitance driving signal whose waveform has been shaped to the auxiliary capacitance wiring via the terminals “CSVtypeA1 ′” to “CSVtypeA4 ′”. In the gate driver mounting substrate 1, the auxiliary capacitance driving signal with reduced waveform dullness is thus supplied to the auxiliary capacitance wiring, and the auxiliary capacitance connected to the auxiliary capacitance wiring is driven. Note that the buffer used as the buffer 21 is used for adjusting the number of input fan-ins, improving the output drive capability, and the like. Many of the buffers used for input have a Schmitt trigger function, and perform noise removal and waveform shaping of the input signal. Further, here, the process of “shaping the waveform of the auxiliary capacity drive signal” means the process of reducing the dullness generated in the auxiliary capacity drive signal and the process of amplifying the amplitude of the auxiliary capacity drive signal. It means a process for suitably driving the auxiliary capacity by the drive signal, that is, a process for improving the drive capacity of the auxiliary capacity. In general, the buffer as described above has the Schmitt trigger function, and the Schmitt trigger function can easily perform the process of “shaping the waveform of the auxiliary capacitance drive signal”. .

但し、バッファ２１は、本発明に係る表示装置における必須の構成ではないため、省略可能である。バッファ２１が省略される場合、ゲートドライバ実装基板１では、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」と、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」と、の間に、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」が接続されることとなる。   However, since the buffer 21 is not an essential component in the display device according to the present invention, it can be omitted. When the buffer 21 is omitted, the gate driver mounting substrate 1 includes terminals “CSVtypeA1R” to “CSVtypeA4R” provided on the gate driver 2 and terminals “CSVtypeA1L” to “CSVtypeA4L” provided on the gate driver 2. , Terminals “CSVtypeA1 ′” to “CSVtypeA4 ′” provided in the gate driver 2 are connected.

インターポーザ基板３に設けられている端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」はそれぞれ、複数個の端子を有している。   The terminals “CSVtypeA1 ′” to “CSVtypeA4 ′” provided on the interposer substrate 3 each have a plurality of terminals.

また、図１に示すとおり、インターポーザ基板３に設けられている端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」は、インターポーザ基板３に設けられている端子「ＯＧ１」と端子「ＯＧ２７２」との間に適宜設けられている。また、図１に示すとおり、インターポーザ基板３に設けられている端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」は、インターポーザ基板３に設けられている端子「ＯＧ１」と端子「ＯＧ２７２」との間を除く部分に適宜設けられていてもよい。即ち、インターポーザ基板３に設けられている端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」は、少なくとも１個の端子が、インターポーザ基板３に設けられている端子「ＯＧ１」と端子「ＯＧ２７２」との間（即ち、複数個の端子「ＯＧ１」〜「ＯＧ２７２」におけるいずれか２個の端子間）に設けられている。そして、ゲートドライバ２に設けられている端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」はそれぞれ、インターポーザ基板３上に設けられた配線４により、インターポーザ基板３に設けられている全ての端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」に接続されている。   Further, as shown in FIG. 1, the terminals “CSVtypeA1 ′” to “CSVtypeA4 ′” provided on the interposer substrate 3 are appropriately connected between the terminals “OG1” and “OG272” provided on the interposer substrate 3. Is provided. Further, as shown in FIG. 1, the terminals “CSVtypeA1 ′” to “CSVtypeA4 ′” provided on the interposer substrate 3 exclude the portion between the terminals “OG1” and “OG272” provided on the interposer substrate 3. You may provide suitably in the part. That is, at least one of the terminals “CSVtypeA1 ′” to “CSVtypeA4 ′” provided on the interposer substrate 3 is between the terminals “OG1” and “OG272” provided on the interposer substrate 3 ( That is, it is provided between any two terminals of the plurality of terminals “OG1” to “OG272”. The terminals “CSVtypeA1 ′” to “CSVtypeA4 ′” provided on the gate driver 2 are all connected to the terminals “CSVtypeA1 ′” provided on the interposer substrate 3 by the wiring 4 provided on the interposer substrate 3. To “CSVtypeA4 ′”.

図２は、バッファ２１の回路構成を示す図である。   FIG. 2 is a diagram illustrating a circuit configuration of the buffer 21.

図２に示すバッファ２１Ａは、入力端子２１１、２個のインバータ２１２Ａ、２１２Ｂ、及び出力端子２１３が、この順番に直列接続されている構成である。   The buffer 21A shown in FIG. 2 has a configuration in which an input terminal 211, two inverters 212A and 212B, and an output terminal 213 are connected in series in this order.

図２に示すバッファ２１Ａに設けられている、２個のインバータ２１２Ａ、２１２Ｂはいずれも、電源ラインＶＣＳＨが、図１に示すゲートドライバ２に設けられている端子「ＶＣＳＨ」に接続され、電源ラインＶＣＳＬが、図１に示すゲートドライバ２に設けられている端子「ＶＣＳＬ」に接続される。   In each of the two inverters 212A and 212B provided in the buffer 21A shown in FIG. 2, the power supply line VCSH is connected to the terminal “VCSH” provided in the gate driver 2 shown in FIG. The VCSL is connected to a terminal “VCSL” provided in the gate driver 2 shown in FIG.

インバータ２１２Ａは、端子「ＶＣＳＨ」からの電圧がソース端子に印加されるｐチャネル型のＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタ２１２ＡＰと、端子「ＶＣＳＬ」からの電圧がソース端子に印加されるｎチャネル型のＭＯＳ電界効果トランジスタ２１２ＡＮと、を備えるインバータ回路である。また、インバータ２１２Ｂは、端子「ＶＣＳＨ」からの電圧がソース端子に印加されるｐチャネル型のＭＯＳ電界効果トランジスタ２１２ＢＰと、端子「ＶＣＳＬ」からの電圧がソース端子に印加されるｎチャネル型のＭＯＳ電界効果トランジスタ２１２ＢＮと、を備えるインバータ回路である。   The inverter 212A includes a p-channel MOS (Metal Oxide Semiconductor) field effect transistor 212AP to which the voltage from the terminal “VCSH” is applied to the source terminal, and an n-channel to which the voltage from the terminal “VCSL” is applied to the source terminal. Type MOS field effect transistor 212AN. The inverter 212B includes a p-channel MOS field effect transistor 212BP to which the voltage from the terminal “VCSH” is applied to the source terminal, and an n-channel MOS to which the voltage from the terminal “VCSL” is applied to the source terminal. An inverter circuit including a field effect transistor 212BN.

そして、図２に示すバッファ２１Ａは、上記の構成を有しているインバータ２１２Ａ、２１２Ｂを、２段に接続して構成されている。   The buffer 21A shown in FIG. 2 is configured by connecting the inverters 212A and 212B having the above configuration in two stages.

図３は、バッファ２１の別の回路構成を示す図である。   FIG. 3 is a diagram illustrating another circuit configuration of the buffer 21.

図３に示すバッファ２１Ｂは、図２に示すバッファ２１Ａの構成において、インバータ２１２Ｂのかわりに、インバータ回路２１２Ｃを備える構成である。インバータ回路２１２Ｃは、インバータ２１２Ｂの構成において、トランジスタ２１２ＢＰのソース端子に接続されているスイッチＳＷ１及び図１に示すゲートドライバ２に設けられている端子「ＯＶＣＳＨ」に接続される電源ラインＯＶＣＳＨをさらに備え、かつ、トランジスタ２１２ＢＮのソース端子に接続されているスイッチＳＷ２及び図１に示すゲートドライバ２に設けられている端子「ＯＶＣＳＬ」に接続される電源ラインＯＶＣＳＬをさらに備える構成である。   A buffer 21B illustrated in FIG. 3 includes an inverter circuit 212C instead of the inverter 212B in the configuration of the buffer 21A illustrated in FIG. In the configuration of the inverter 212B, the inverter circuit 212C further includes a switch SW1 connected to the source terminal of the transistor 212BP and a power supply line OVCSH connected to the terminal “OVCSH” provided in the gate driver 2 shown in FIG. The power supply line OVCSL is further connected to the switch SW2 connected to the source terminal of the transistor 212BN and the terminal “OVCSL” provided in the gate driver 2 shown in FIG.

スイッチＳＷ１、ＳＷ２は共に、例えば、ｃ接点動作を行う単極の切替スイッチにより構成されるものである。スイッチＳＷ１は、自身のオンオフを切り替えることで、トランジスタ２１２ＢＰのソース端子が、端子「ＶＣＳＨ」に接続される状態と、端子「ＯＶＣＳＨ」に接続される状態と、を切り替える。スイッチＳＷ２は、自身のオンオフを切り替えることで、トランジスタ２１２ＢＮのソース端子が、端子「ＶＣＳＬ」に接続される状態と、端子「ＯＶＣＳＬ」に接続される状態と、を切り替える。   Both the switches SW1 and SW2 are constituted by, for example, a single-pole changeover switch that performs a c-contact operation. The switch SW1 switches between a state in which the source terminal of the transistor 212BP is connected to the terminal “VCSH” and a state in which the source terminal of the transistor 212BP is connected to the terminal “OVCSH” by switching on and off. The switch SW2 switches between a state where the source terminal of the transistor 212BN is connected to the terminal “VCSL” and a state where the source terminal of the transistor 212BN is connected to the terminal “OVCSL” by switching on and off.

ここで、スイッチＳＷ１は、入力端子２１１から入力される補助容量駆動信号の立ち上がりの瞬間から所定の時間だけ、トランジスタ２１２ＢＰのソース端子が端子「ＯＶＣＳＨ」に接続されている状態とし、それ以外の時間においては、トランジスタ２１２ＢＰのソース端子が端子「ＶＣＳＨ」に接続されている状態とする。同様に、スイッチＳＷ２は、上記補助容量駆動信号の立ち下がりの瞬間から所定の時間だけ、トランジスタ２１２ＢＮのソース端子が端子「ＯＶＣＳＬ」に接続されている状態とし、それ以外の時間においては、トランジスタ２１２ＢＮのソース端子が端子「ＶＣＳＬ」に接続されている状態とする。   Here, the switch SW1 is in a state in which the source terminal of the transistor 212BP is connected to the terminal “OVCSH” for a predetermined time from the moment when the storage capacitor drive signal input from the input terminal 211 rises, and other times. , The source terminal of the transistor 212BP is connected to the terminal “VCSH”. Similarly, the switch SW2 is in a state in which the source terminal of the transistor 212BN is connected to the terminal “OVCSL” for a predetermined time from the moment when the auxiliary capacitance drive signal falls, and at other times, the transistor 212BN Are connected to the terminal “VCSL”.

図３に示すバッファ２１Ｂにおいて、スイッチＳＷ１、ＳＷ２の切り替え動作を上述したとおりに制御する場合、上記バッファが出力する補助容量駆動信号は、図４に示す波形となる。   When the switching operation of the switches SW1 and SW2 is controlled as described above in the buffer 21B shown in FIG. 3, the auxiliary capacitance drive signal output from the buffer has the waveform shown in FIG.

図４は、バッファ２１Ｂにより、いわゆるオーバーシュート処理が実施された後の、補助容量駆動信号の波形を示すグラフである。なお、図４に示すグラフにおいて、縦軸は、上記補助容量駆動信号のレベルであり、横軸は、時間である。   FIG. 4 is a graph showing the waveform of the storage capacitor drive signal after the so-called overshoot process is performed by the buffer 21B. In the graph shown in FIG. 4, the vertical axis represents the level of the auxiliary capacity drive signal, and the horizontal axis represents time.

スイッチＳＷ１は、図４に波形を示す上記補助容量駆動信号の立ち上がりの瞬間Ｔ１から、当該立ち上がりの瞬間Ｔ１から所定時間経過後のＴ２までの間Ｔ３において、トランジスタ２１２ＢＰのソース端子と、端子「ＶＣＳＨ」の電位よりも数Ｖ高い電位を有する端子「ＯＶＣＳＨ」とを接続する。Ｔ３以外の時間において、スイッチＳＷ１は、トランジスタ２１２ＢＰのソース端子と、端子「ＶＣＳＨ」とを接続する。   The switch SW1 is connected between the source terminal of the transistor 212BP and the terminal “VCSH” during a period T3 from the rising instant T1 of the auxiliary capacity drive signal whose waveform is shown in FIG. 4 to T2 after a lapse of a predetermined time from the rising instant T1. Is connected to a terminal “OVCSH” having a potential several V higher than the potential of “”. At a time other than T3, the switch SW1 connects the source terminal of the transistor 212BP and the terminal “VCSH”.

同様に、スイッチＳＷ２は、図４に波形を示す上記補助容量駆動信号の立ち下がりの瞬間Ｔ４から、当該立ち下がりの瞬間Ｔ４から所定時間経過後のＴ５までの間Ｔ６において、トランジスタ２１２ＢＮのソース端子と、端子「ＶＣＳＬ」の電位よりも数Ｖ低い電位を有する端子「ＯＶＣＳＬ」とを接続する。Ｔ６以外の時間において、スイッチＳＷ２は、トランジスタ２１２ＢＮのソース端子と、端子「ＶＣＳＬ」とを接続する。   Similarly, the switch SW2 is connected to the source terminal of the transistor 212BN at the time T6 from the falling instant T4 of the auxiliary capacitance drive signal whose waveform is shown in FIG. 4 to T5 after the falling time T4. Are connected to a terminal “OVCSL” having a potential several V lower than the potential of the terminal “VCSL”. At a time other than T6, the switch SW2 connects the source terminal of the transistor 212BN and the terminal “VCSL”.

図１に示すゲートドライバ２のバッファ２１として、バッファ２１Ｂを用いることにより、補助容量駆動信号に対しては、上述した図４に示すオーバーシュート処理が為される。これにより、図１に示すゲートドライバ２では、該オーバーシュート処理により、補助容量駆動信号の立ち上がりにおいては、出力されるべき電圧より高い電位を一旦出力し、その後、目的の電位を出力する。同様に、図１に示すゲートドライバ２では、上記オーバーシュート処理により、補助容量駆動信号の立ち下がり時においては、出力されるべき電圧より低い電位を一旦出力し、その後、目的の電位を出力する。これにより、補助容量及び液晶容量の充電時間を早め、目的の電圧に到達するまでの時間を短時間とすることができる。そして、これにより、図１に示すゲートドライバ２では、走査線の増加に起因して、補助容量の駆動時間が短くなる場合においても、対応が可能となる。即ち、図１に示すゲートドライバ２では、走査線の増加に起因して、補助容量の駆動時間が短くなる場合においても、補助容量を適切に駆動することができるため、表示の輝度のムラを低減し、表示のばらつきを少なくすることができる。   By using the buffer 21B as the buffer 21 of the gate driver 2 shown in FIG. 1, the above-described overshoot process shown in FIG. 4 is performed on the auxiliary capacitance drive signal. As a result, the gate driver 2 shown in FIG. 1 temporarily outputs a potential higher than the voltage to be output at the rising edge of the storage capacitor drive signal by the overshoot process, and then outputs the target potential. Similarly, the gate driver 2 shown in FIG. 1 once outputs a potential lower than the voltage to be output when the storage capacitor drive signal falls due to the overshoot process, and then outputs a target potential. . Thereby, the charging time of the auxiliary capacitor and the liquid crystal capacitor can be advanced, and the time required to reach the target voltage can be shortened. As a result, the gate driver 2 shown in FIG. 1 can cope with a case where the driving time of the auxiliary capacitor is shortened due to an increase in scanning lines. In other words, the gate driver 2 shown in FIG. 1 can appropriately drive the auxiliary capacitor even when the driving time of the auxiliary capacitor is shortened due to an increase in scanning lines. And display variations can be reduced.

ここで、ゲートドライバ２において、走査線駆動信号を生成する原理の概要を説明する。   Here, an outline of the principle of generating the scanning line driving signal in the gate driver 2 will be described.

図１に示すゲートドライバ２の端子「ＬＢＲ」には、該端子「ＬＢＲ」を「Ｈ」状態または「Ｌ」状態とするための制御信号が供給される。これにより、ゲートドライバ２では、双方向シフトレジスタ１２のシフト方向が決定され、これにより、走査線駆動信号の走査方向が決定される。ここでは、端子「ＬＢＲ」を「Ｈ」状態とする場合を想定し、上記概要を説明する。この場合、出力回路１４が出力する走査線駆動信号の走査方向、即ち、走査線駆動信号が供給される走査線の順番は、端子「ＯＧ１」に接続される走査線、端子「ＯＧ２」に接続される走査線、・・・、端子「ＯＧ２７２」に接続される走査線、となる。   A control signal for setting the terminal “LBR” to the “H” state or the “L” state is supplied to the terminal “LBR” of the gate driver 2 shown in FIG. Thereby, in the gate driver 2, the shift direction of the bidirectional shift register 12 is determined, and thereby the scanning direction of the scanning line driving signal is determined. Here, the above outline will be described on the assumption that the terminal “LBR” is in the “H” state. In this case, the scanning direction of the scanning line driving signal output from the output circuit 14, that is, the order of the scanning lines to which the scanning line driving signal is supplied, is connected to the scanning line connected to the terminal “OG1” and the terminal “OG2”. ,..., A scanning line connected to the terminal “OG272”.

垂直同期信号を基に生成された走査開始信号が、ゲートドライバ２の端子「ＧＳＰＯＩ」から入力されると、双方向シフトレジスタ１２は、ゲートドライバ２の端子「ＧＣＫＯＩ」から入力される駆動クロック信号に同期してシフト動作を開始し、該シフト動作により、パルス信号である第１のパルスを生成する。この駆動クロック信号には、水平同期信号を基に生成された信号が使用される。   When the scan start signal generated based on the vertical synchronization signal is input from the terminal “GSPOI” of the gate driver 2, the bidirectional shift register 12 outputs the drive clock signal input from the terminal “GCKOI” of the gate driver 2. The shift operation is started in synchronization with the first pulse, and a first pulse that is a pulse signal is generated by the shift operation. As the driving clock signal, a signal generated based on the horizontal synchronizing signal is used.

上記第１のパルスは、レベルシフタ１３にて、上記電圧ｖｇｌから上記電圧ｖｇｈの振幅を有する信号へとレベル変換され、走査線駆動信号として、出力回路１４から端子「ＯＧ１」に接続されている走査線へと出力される。次に、双方向シフトレジスタ１２は、上記のシフト動作により、第１のパルスとは別のパルス信号である第２のパルスを生成する。この第２のパルスは、レベルシフタ１３にて、上記電圧ｖｇｌから上記電圧ｖｇｈの振幅を有する信号へとレベル変換され、走査線駆動信号として、出力回路１４から端子「ＯＧ２」に接続される走査線へと出力される。   The first pulse is level-converted by the level shifter 13 from the voltage vgl to a signal having the amplitude of the voltage vgh, and is scanned as a scanning line drive signal from the output circuit 14 to the terminal “OG1”. Output to line. Next, the bidirectional shift register 12 generates a second pulse, which is a pulse signal different from the first pulse, by the above shift operation. The second pulse is level-converted by the level shifter 13 from the voltage vgl to a signal having the amplitude of the voltage vgh, and the scanning line connected to the terminal “OG2” from the output circuit 14 as a scanning line driving signal. Is output.

即ち、双方向シフトレジスタ１２は、上記のシフト動作により、第ｎのパルスとは別のパルス信号である第（ｎ＋１）のパルスを生成する。この第（ｎ＋１）のパルスは、レベルシフタ１３にて、上記電圧ｖｇｌから上記電圧ｖｇｈの振幅を有する信号にレベル変換され、走査線駆動信号として、出力回路１４から端子「ＯＧ（ｎ＋１）」に接続される走査線へと出力される。次に、双方向シフトレジスタ１２は、上記のシフト動作により、第（ｎ＋１）のパルスとは別のパルス信号である第（ｎ＋２）のパルスを生成する・・・、という動作を、端子「ＯＧ２７２」に接続される走査線へとパルス（第２７２のパルス）に基づいて生成された走査線駆動信号が出力されるまで繰り返す。なお、双方向シフトレジスタ１２の場合、「ｎ」とは、１〜２７０の間の任意の自然数である。   That is, the bidirectional shift register 12 generates the (n + 1) th pulse, which is a pulse signal different from the nth pulse, by the above shift operation. The (n + 1) th pulse is level-converted by the level shifter 13 from the voltage vgl to a signal having the amplitude of the voltage vgh, and is connected from the output circuit 14 to the terminal “OG (n + 1)” as a scanning line drive signal. Is output to the scanning line. Next, the bidirectional shift register 12 generates an (n + 2) th pulse, which is a pulse signal different from the (n + 1) th pulse, by the above-described shift operation. It repeats until the scanning line drive signal produced | generated based on the pulse (272nd pulse) is output to the scanning line connected to "." In the case of the bidirectional shift register 12, “n” is an arbitrary natural number between 1 and 270.

上記の双方向シフトレジスタ１２におけるシフト動作では、水平同期信号と同期する信号が使用されている。そのため、端子「ＯＧ１」〜「ＯＧ２７２」から出力する走査線駆動信号は、該水平同期信号の１周期毎に、走査線を１本駆動する。   In the shift operation in the bidirectional shift register 12 described above, a signal synchronized with the horizontal synchronization signal is used. For this reason, the scanning line driving signals output from the terminals “OG1” to “OG272” drive one scanning line for each period of the horizontal synchronization signal.

上記のシフト動作が終了すると、即ち、端子「ＯＧ２７２」に接続される走査線へと走査線駆動信号を出力すると、ゲートドライバ２は、端子「ＧＳＰＩＯ」から走査開始信号を出力すると共に、端子「ＧＣＫＩＯ」から駆動クロック信号を出力する。該走査開始信号及び駆動クロック信号は、上記次段のゲートドライバに入力される。これにより、該次段のゲートドライバでは、ゲートドライバ２と同様の、走査線駆動装置における走査線駆動信号生成動作を開始する。例えば、ゲートドライバ２が、２７２本の走査線を駆動する場合、上記次段のゲートドライバでは、２７３本目の走査線から、２７４本目の走査線、２７５本目の走査線、・・・、といった具合に、走査線に走査線駆動信号を与える。   When the above-described shift operation is completed, that is, when a scanning line driving signal is output to the scanning line connected to the terminal “OG272”, the gate driver 2 outputs a scanning start signal from the terminal “GSPIO” and also outputs the terminal “ A drive clock signal is output from “GCKIO”. The scanning start signal and the driving clock signal are input to the next-stage gate driver. As a result, the next-stage gate driver starts the scanning line driving signal generation operation in the scanning line driving device, similar to the gate driver 2. For example, when the gate driver 2 drives 272 scanning lines, in the gate driver in the next stage, from the 273th scanning line to the 274th scanning line, the 275th scanning line, and so on. In addition, a scanning line driving signal is given to the scanning line.

図５は、ゲートドライバ実装基板１が搭載された走査線駆動装置パッケージの外形を示す図である。ゲートドライバ実装基板１により、マルチ絵素駆動で駆動される表示装置（例えば、後述する図７に示す液晶表示パネル４０）に設けられた補助容量配線に補助容量駆動信号を供給する場合、及び、ゲートドライバ実装基板１により、該表示装置に設けられた走査線に走査線駆動信号を供給する場合、ゲートドライバ実装基板１は、図５に示す走査線駆動装置パッケージ３０の形態で該表示装置に設けられてもよい。   FIG. 5 is a view showing the outer shape of the scanning line driving device package on which the gate driver mounting substrate 1 is mounted. When an auxiliary capacitor driving signal is supplied to an auxiliary capacitor wiring provided in a display device (for example, a liquid crystal display panel 40 shown in FIG. 7 described later) driven by multi-pixel driving by the gate driver mounting substrate 1, and When the gate driver mounting substrate 1 supplies a scanning line driving signal to the scanning lines provided in the display device, the gate driver mounting substrate 1 is applied to the display device in the form of the scanning line driving device package 30 shown in FIG. It may be provided.

なお、本発明に係る特徴点をより明確に図示するため、図５に示す走査線駆動装置パッケージ３０では、補助容量駆動信号が通過する部材を透視した状態で図示している。   In order to more clearly illustrate the feature points according to the present invention, the scanning line driving device package 30 shown in FIG. 5 is illustrated in a state where the member through which the auxiliary capacitance driving signal passes is seen through.

図５に示す走査線駆動装置パッケージ３０は、テープ３１に、ゲートドライバ実装基板１が実装された構成である。   The scanning line drive device package 30 shown in FIG. 5 has a configuration in which the gate driver mounting substrate 1 is mounted on a tape 31.

なお、図５に示す走査線駆動装置パッケージ３０において、端子部には、ゲートドライバ実装基板１の端子に対応する、表示装置の端子が設けられている。なお、端子部とは、走査線駆動装置パッケージ３０において、ゲートドライバ実装基板１に設けられている端子の端子名と同一の符号（文字）が付されている部材であり、走査線駆動装置パッケージ３０の右端部分に設けられている部材である。図５に示す走査線駆動装置パッケージ３０に設けられている端子はいずれも、ゲートドライバ実装基板１に設けられている端子と、互いに同一の端子名を有する端子同士が接続されている。そしてこれにより、図５に示す走査線駆動装置パッケージ３０では、ゲートドライバ実装基板１から、出力される信号もしくは電圧を、走査線駆動装置パッケージ３０外部へと出力することが可能となっている。また、便宜上、図５では、補助容量駆動信号が通過する複数の配線（例えば、端子「ＣＳＶｔｙｐｅＡ１Ｒ」と端子「ＣＳＶｔｙｐｅＡ１Ｌ」とを接続する配線３４）及び該配線周辺の配線を、１本の太線により図示している。   In the scanning line driving device package 30 shown in FIG. 5, terminals of the display device corresponding to the terminals of the gate driver mounting substrate 1 are provided in the terminal portion. Note that the term “terminal portion” refers to a member having the same symbol (character) as the terminal name of the terminal provided on the gate driver mounting substrate 1 in the scanning line driver package 30. 30 is a member provided at the right end portion of 30. All the terminals provided in the scanning line driving device package 30 shown in FIG. 5 are connected to terminals provided on the gate driver mounting substrate 1 and terminals having the same terminal name. As a result, in the scanning line driving device package 30 shown in FIG. 5, it is possible to output a signal or voltage output from the gate driver mounting substrate 1 to the outside of the scanning line driving device package 30. For convenience, in FIG. 5, a plurality of wirings through which the storage capacitor driving signal passes (for example, wirings 34 connecting the terminals “CSVtypeA1R” and “CSVtypeA1L”) and wirings around the wirings are shown by one thick line. It is shown.

走査線駆動装置パッケージ３０は、端子部の中央付近に端子「ＯＧ１」〜「ＯＧ２７２」が配置されており、該端子「ＯＧ１」〜「ＯＧ２７２」間（及び、該端子「ＯＧ１」〜「ＯＧ２７２」の両側）に、端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」が適宜配置されている。その他の端子は、端子「ＯＧ１」〜「ＯＧ２７２」よりも、端子部の端部付近に配置されている。端子部の端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」は、端子部の端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」と、テープ３１及びゲートドライバ実装基板１に設けられている配線３４により接続されている。また、図示はされていないが、端子部に各２端子設けられている、端子「ＶＧＬ」、端子「ＶＧＨ」、端子「ＧＮＤ」、端子「ＬＢＲ」、端子「ＶＣＣ」、端子「ＶＣＳＨ」、端子「ＶＣＳＬ」、端子「ＯＶＣＳＨ」、及び端子「ＯＶＣＳＬ」はいずれも、当該２端子における、一方の端子と他方の端子とが、ゲートドライバ実装基板１における同一の端子名を有する端子を介して接続されている。端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」は、一方が入力端子となると他方が出力端子となる入出力関係を有する。即ち、端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」は、一方の端子から入力された信号を、他方の端子から出力する。端子「ＧＳＰＯＩ」、「ＧＳＰＩＯ」は、端子部の両端に配置されるのが好適である。また、端子「ＧＣＫＯＩ」、「ＧＣＫＩＯ」についても同様に、端子部の両端に配置されるのが好適である。   In the scanning line driver package 30, terminals “OG1” to “OG272” are arranged near the center of the terminal portion, and between the terminals “OG1” to “OG272” (and to the terminals “OG1” to “OG272”). Terminals “CSVtypeA1 ′” to “CSVtypeA4 ′” are appropriately arranged on both sides. The other terminals are arranged near the ends of the terminal portions, rather than the terminals “OG1” to “OG272”. The terminals “CSVtypeA1R” to “CSVtypeA4R” in the terminal portion are connected to the terminals “CSVtypeA1L” to “CSVtypeA4L” in the terminal portion by the wiring 31 provided on the tape 31 and the gate driver mounting substrate 1. In addition, although not shown, each terminal has two terminals, “VGL”, terminal “VGH”, terminal “GND”, terminal “LBR”, terminal “VCC”, terminal “VCSH”, The terminal “VCSL”, the terminal “OVCSH”, and the terminal “OVCSL” are all connected via a terminal in which one terminal and the other terminal of the two terminals have the same terminal name in the gate driver mounting substrate 1. It is connected. The terminals “GSPOI” and “GSPIO” have an input / output relationship in which when one becomes an input terminal, the other becomes an output terminal. That is, the terminals “GSPOI” and “GSPIO” output a signal input from one terminal from the other terminal. The terminals “GSPOI” and “GSPIO” are preferably arranged at both ends of the terminal portion. Similarly, the terminals “GCKOI” and “GCKIO” are also preferably arranged at both ends of the terminal portion.

また、図６は、ゲートドライバ実装基板１の概観を示す図である。図６（ａ）は、ゲートドライバ２がインターポーザ基板３に実装された状態を示す斜視図であり、図６（ｂ）は、ゲートドライバ２がインターポーザ基板３に実装される様子を示す図である。   FIG. 6 is a diagram showing an overview of the gate driver mounting substrate 1. FIG. 6A is a perspective view showing a state in which the gate driver 2 is mounted on the interposer substrate 3, and FIG. 6B is a diagram showing a state in which the gate driver 2 is mounted on the interposer substrate 3. .

図６（ａ）に示すとおり、インターポーザ基板３には、図示しないフィルム端子に接続される端子−基板間バンプ３５と、基板上配線３６とが設けられており、基板上配線３６により、ゲートドライバ２と端子−基板間バンプ３５とが接続されている。   As shown in FIG. 6A, the interposer substrate 3 is provided with a terminal-substrate bump 35 connected to a film terminal (not shown) and an on-substrate wiring 36. By the on-substrate wiring 36, a gate driver is provided. 2 and the terminal-substrate bump 35 are connected.

入力側の端子−基板間バンプ３５ａは、ゲートドライバ実装基板１における補助容量駆動信号の入力端子（即ち、インターポーザ基板３の端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」、「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」）である。入力側の端子−基板間バンプ３５ａには、配線３４（図５参照）が接続され、基板上配線３６ａにより、ゲートドライバ２における補助容量駆動信号の入力端子（即ち、ゲートドライバ２の端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」、「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」）に接続されている（図６（ｂ）参照）。なお、ここでは便宜上、上記ゲートドライバ実装基板１における補助容量駆動信号の入力端子を１端子のみ図示しており、上記ゲートドライバ２における補助容量駆動信号の入力端子について図示を省略している。しかしながら、これらの入力端子は、ゲートドライバ２またはインターポーザ基板３に設けられている端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」、「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」の総数だけ、該ゲートドライバ２またはインターポーザ基板３に設けられているのは言うまでもない。   The terminal-to-substrate bump 35a on the input side is an input terminal for an auxiliary capacitance drive signal on the gate driver mounting substrate 1 (that is, terminals “CSVtypeA1R” to “CSVtypeA4R”, “CSVtypeA1L” to “CSVtypeA4L”) of the interposer substrate 3. . A wiring 34 (see FIG. 5) is connected to the terminal-substrate bump 35a on the input side, and an auxiliary capacitance drive signal input terminal in the gate driver 2 (that is, the terminal “CSVtypeA1R of the gate driver 2) by the substrate wiring 36a. To “CSVtypeA4R”, “CSVtypeA1L” to “CSVtypeA4L”) (see FIG. 6B). Here, for the sake of convenience, only one auxiliary capacitor drive signal input terminal in the gate driver mounting substrate 1 is shown, and the auxiliary capacitor drive signal input terminal in the gate driver 2 is not shown. However, these input terminals are provided on the gate driver 2 or the interposer substrate 3 by the total number of terminals “CSVtypeA1R” to “CSVtypeA4R” and “CSVtypeA1L” to “CSVtypeA4L” provided on the gate driver 2 or the interposer substrate 3. Needless to say, it is.

上記ゲートドライバ２における補助容量駆動信号の入力端子は、ゲートドライバ２内のバッファ２１の入力端子に接続され、バッファ２１の出力端子は、図示しないゲートドライバ２の端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」に接続される（図６（ｂ）参照）。該ゲートドライバ２の端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」と、インターポーザ基板３の出力側のバンプ３５ｂとは、基板上配線３６ｂにより接続されるが、該バンプ３５ｂは、走査線駆動信号が通過するパッド（バンプ）３５ｃ間に配置されているため、補助容量駆動信号が通過する基板上配線３６ｂは、走査線駆動信号が通過する基板上配線３６ｃと交差させる必要がある。このため、補助容量駆動信号が通過する基板上配線３６ｂと、走査線駆動信号が通過する基板上配線３６ｃとは、インターポーザ基板３上において交差するように、互いに異なる層に形成される。   The input terminal of the auxiliary capacity drive signal in the gate driver 2 is connected to the input terminal of the buffer 21 in the gate driver 2, and the output terminals of the buffer 21 are the terminals “CSVtypeA1 ′” to “CSVtypeA4 ′” of the gate driver 2 (not shown). (See FIG. 6B). The terminals “CSVtypeA1 ′” to “CSVtypeA4 ′” of the gate driver 2 and the bumps 35b on the output side of the interposer substrate 3 are connected by the on-substrate wirings 36b, but the scanning lines drive signals pass through the bumps 35b. Therefore, the on-substrate wiring 36b through which the auxiliary capacitance driving signal passes needs to intersect the on-substrate wiring 36c through which the scanning line driving signal passes. For this reason, the on-substrate wiring 36 b through which the auxiliary capacitance driving signal passes and the on-substrate wiring 36 c through which the scanning line driving signal passes are formed in different layers so as to intersect on the interposer substrate 3.

なお、補助容量駆動信号を駆動するバッファ２１は、図６（ｃ）に示すとおり、インターポーザ基板３上に設けられてもよい。   Note that the buffer 21 for driving the auxiliary capacitance drive signal may be provided on the interposer substrate 3 as shown in FIG.

インターポーザ基板３は、集積回路を製造する工程と同じ製造工程において製造されるため、配線層を２層にすること、及びバッファを設けることが可能である。   Since the interposer substrate 3 is manufactured in the same manufacturing process as that for manufacturing the integrated circuit, it is possible to make the wiring layer into two layers and to provide a buffer.

図７は、走査線駆動装置パッケージ３０を、表示装置の基板へと実装した状態を示す図である。   FIG. 7 is a diagram showing a state in which the scanning line driving device package 30 is mounted on the substrate of the display device.

なお、本発明に係る特徴点をより明確に図示するため、図７に示す液晶表示パネル（表示装置）４０では、補助容量駆動信号が通過する部材を透視した状態で図示している。   In order to more clearly illustrate the feature points according to the present invention, the liquid crystal display panel (display device) 40 shown in FIG. 7 is illustrated in a state where a member through which an auxiliary capacitance drive signal passes is seen through.

また、図７では、本発明に係る表示装置として、表示装置に走査線駆動装置パッケージ３０を２個実装する液晶表示パネル４０について説明するが、これには限定されない。即ち、走査線駆動装置パッケージ３０は、液晶表示パネル４０の基板へと１個だけ実装されてもよいし、３個以上実装されてもよい。   FIG. 7 illustrates a liquid crystal display panel 40 in which two scanning line driving device packages 30 are mounted on a display device as a display device according to the present invention, but the present invention is not limited to this. That is, only one scanning line driving device package 30 may be mounted on the substrate of the liquid crystal display panel 40, or three or more scanning line driving device packages 30 may be mounted.

以下、図７を用いて、本発明に係る表示装置の構成及び動作原理について説明する。   Hereinafter, the configuration and operation principle of the display device according to the present invention will be described with reference to FIG.

図７に示すとおり、液晶表示パネル４０では、１つの表示絵素４１が、複数の副絵素４２、４３に分割されている。また、副絵素４２は、ＴＦＴ４４を介して走査線Ｇｎ及び信号線（データ線）Ｓｍに接続されている。また、副絵素４３は、ＴＦＴ４５を介して走査線Ｇｎ及び信号線Ｓｍに接続されている。即ち、ＴＦＴ４４、４５のゲート電極は、共通（同一）の走査線Ｇｎに接続されている。また、ＴＦＴ４４、４５のソース電極は、共通（同一）の信号線Ｓｍに接続されている。   As shown in FIG. 7, in the liquid crystal display panel 40, one display picture element 41 is divided into a plurality of sub picture elements 42 and 43. The sub-picture element 42 is connected to the scanning line Gn and the signal line (data line) Sm via the TFT 44. The sub picture element 43 is connected to the scanning line Gn and the signal line Sm via the TFT 45. That is, the gate electrodes of the TFTs 44 and 45 are connected to the common (same) scanning line Gn. The source electrodes of the TFTs 44 and 45 are connected to a common (same) signal line Sm.

副絵素４２、４３は、液晶容量と補助容量とを有している。これらの液晶容量及び補助容量は共に、一方の電極がＴＦＴ４４、４５のドレイン電極に接続されている。液晶容量の他方の電極は、対向電圧に接続されている。補助容量の他方の電極は、補助容量配線４６、４７に接続されている。これにより、副絵素４２、４３における補助容量には、補助容量配線４６、４７からＣＳ電圧が印加され得る。即ち、副絵素４２、４３は、図９に示す副絵素１２１、１２２と同様の接続関係を有する。そのため、副絵素４２における補助容量に印加されるＣＳ電圧と、副絵素４３における補助容量に印加されるＣＳ電圧とは、互いに異なる電圧となり得る。   The sub-picture elements 42 and 43 have a liquid crystal capacity and an auxiliary capacity. In both the liquid crystal capacitor and the auxiliary capacitor, one electrode is connected to the drain electrodes of the TFTs 44 and 45. The other electrode of the liquid crystal capacitor is connected to a counter voltage. The other electrode of the auxiliary capacitance is connected to auxiliary capacitance wirings 46 and 47. Accordingly, the CS voltage can be applied from the auxiliary capacitance lines 46 and 47 to the auxiliary capacitance in the sub-picture elements 42 and 43. That is, the sub-picture elements 42 and 43 have the same connection relationship as the sub-picture elements 121 and 122 shown in FIG. Therefore, the CS voltage applied to the auxiliary capacitor in the sub-picture element 42 and the CS voltage applied to the auxiliary capacitor in the sub-picture element 43 can be different from each other.

つまり、図７に示す表示絵素４１は、図９に示す表示絵素１２０と同様の構成を有するものである。   That is, the display picture element 41 shown in FIG. 7 has the same configuration as the display picture element 120 shown in FIG.

液晶表示パネル４０ではまず、図示しないコントローラから走査線駆動装置パッケージ３０と同一の構成を有する走査線駆動装置パッケージ３０Ａへと、補助容量駆動信号、走査線駆動信号の基となるゲートドライバの制御信号（走査開始信号及び駆動クロック信号）、及び各種電源電圧が入力される。ここで、端子「ＬＢＲ」は、端子「ＶＣＣ」と接続されており、これにより、端子「ＬＢＲ」は、上記「Ｈ」状態に固定される。なお、走査線駆動装置パッケージ３０Ａには、補助容量駆動信号が、端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」から入力される。また、端子「ＬＢＲ」が「Ｈ」状態であるため、ゲートドライバの制御信号は、端子「ＧＳＰＯＩ」、「ＧＣＫＯＩ」から入力される。また、各種電源電圧は、端子「ＶＧＬ」、「ＶＧＨ」、「ＧＮＤ」、「ＶＣＣ」、「ＶＣＳＬ」、「ＶＣＳＨ」、「ＯＶＣＳＬ」、及び「ＯＶＣＳＨ」から入力される。   In the liquid crystal display panel 40, first, an auxiliary capacitor drive signal and a gate driver control signal as a basis of the scan line drive signal are transferred from a controller (not shown) to the scan line drive device package 30A having the same configuration as the scan line drive device package 30. (Scanning start signal and driving clock signal) and various power supply voltages are input. Here, the terminal “LBR” is connected to the terminal “VCC”, whereby the terminal “LBR” is fixed to the “H” state. Note that the storage capacitor driving signal is input to the scanning line driving device package 30A from terminals “CSVtypeA1R” to “CSVtypeA4R”. Further, since the terminal “LBR” is in the “H” state, the control signal of the gate driver is input from the terminals “GSPOI” and “GCKOI”. Further, various power supply voltages are input from terminals “VGL”, “VGH”, “GND”, “VCC”, “VCSL”, “VCSH”, “OVCSL”, and “OVCSH”.

ここで、図７において、端子「ＬＢＲ」、「ＶＧＬ」、「ＶＧＨ」、「ＧＮＤ」、「ＶＣＣ」、「ＶＣＳＬ」、「ＶＣＳＨ」、「ＯＶＣＳＬ」、及び「ＯＶＣＳＨ」は、互いに同一の端子名を有する端子同士が接続されている。また、図７に示すとおり、端子「ＧＳＰＯＩ」は、端子「ＧＳＰＩＯ」に接続されており、端子「ＧＣＫＯＩ」は、端子「ＧＣＫＩＯ」に接続されている。   Here, in FIG. 7, the terminals “LBR”, “VGL”, “VGH”, “GND”, “VCC”, “VCSL”, “VCSH”, “OVCSL”, and “OVCSH” are the same terminals. Named terminals are connected to each other. Further, as illustrated in FIG. 7, the terminal “GSPOI” is connected to the terminal “GSPIO”, and the terminal “GCKOI” is connected to the terminal “GCKIO”.

同様に、図７に示すとおり、端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」は、端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」にそれぞれ接続されている。   Similarly, as shown in FIG. 7, the terminals “CSVtypeA1R” to “CSVtypeA4R” are connected to the terminals “CSVtypeA1L” to “CSVtypeA4L”, respectively.

そのため、走査線駆動装置パッケージ３０Ａに設けられている端子「ＣＳＶｔｙｐｅＡ１Ｌ」〜「ＣＳＶｔｙｐｅＡ４Ｌ」と、走査線駆動装置パッケージ３０Ａと同一の構成を有する走査線駆動装置パッケージ３０Ｂに設けられている端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」とを接続することで、液晶表示パネル４０では、走査線駆動装置パッケージ３０Ａに入力される、補助容量駆動信号、ゲートドライバの制御信号、及び各種電源電圧を、当該走査線駆動装置パッケージ３０Ａから走査線駆動装置パッケージ３０Ｂに供給することができる。   Therefore, the terminals “CSVtypeA1L” to “CSVtypeA4L” provided in the scanning line driving device package 30A and the terminal “CSVtypeA1R” provided in the scanning line driving device package 30B having the same configuration as the scanning line driving device package 30A. By connecting to “CSVtypeA4R”, the liquid crystal display panel 40 receives the auxiliary capacity drive signal, the gate driver control signal, and various power supply voltages that are input to the scan line drive device package 30A. The scan line driver package 30B can be supplied from the package 30A.

次に、液晶表示パネル４０では、上記コントローラから入力された走査線駆動信号の基となる信号を用いて、上述した原理により、走査線駆動装置パッケージ３０Ａが走査線駆動信号を生成する。走査線駆動装置パッケージ３０Ａの端子「ＯＧ１」〜「ＯＧ２７２」は、液晶表示パネル４０の走査線Ｇｎにそれぞれ接続される。そして、走査線駆動装置パッケージ３０Ａは、端子「ＯＧ１」〜「ＯＧ２７２」に接続される各走査線Ｇｎに走査線駆動信号を与える。   Next, in the liquid crystal display panel 40, the scanning line driving device package 30 </ b> A generates a scanning line driving signal based on the above-described principle using a signal that is a basis of the scanning line driving signal input from the controller. The terminals “OG1” to “OG272” of the scanning line driver package 30A are connected to the scanning lines Gn of the liquid crystal display panel 40, respectively. Then, the scanning line driving device package 30A gives a scanning line driving signal to each scanning line Gn connected to the terminals “OG1” to “OG272”.

一方、上記コントローラから端子「ＣＳＶｔｙｐｅＡ１Ｒ」〜「ＣＳＶｔｙｐｅＡ４Ｒ」に入力された補助容量駆動信号は、走査線駆動装置パッケージ３０Ａのゲートドライバ実装基板１に設けられているバッファ２１を介して、端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」から出力される。走査線駆動装置パッケージ３０Ａの端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」には、補助容量配線５１が接続される。バッファ２１から出力される、波形の鈍りが低減された補助容量駆動信号は、走査線駆動装置パッケージ３０Ａの端子「ＣＳＶｔｙｐｅＡ１´」〜「ＣＳＶｔｙｐｅＡ４´」に接続されている当該補助容量配線５１全てに与えられ、これにより、当該補助容量配線５１に接続される補助容量が駆動される。   On the other hand, the auxiliary capacitance drive signals input to the terminals “CSVtypeA1R” to “CSVtypeA4R” from the controller are connected to the terminal “CSVtypeA1 ′” via the buffer 21 provided on the gate driver mounting substrate 1 of the scanning line driver package 30A. To “CSVtypeA4 ′”. The storage capacitor line 51 is connected to the terminals “CSVtypeA1 ′” to “CSVtypeA4 ′” of the scanning line driver package 30A. The auxiliary capacitance drive signal with reduced waveform dullness output from the buffer 21 is applied to all the auxiliary capacitance lines 51 connected to the terminals “CSVtypeA1 ′” to “CSVtypeA4 ′” of the scanning line driving device package 30A. As a result, the auxiliary capacitance connected to the auxiliary capacitance wiring 51 is driven.

本発明に係る表示装置では、従来技術に係る表示装置のように、基幹配線を液晶表示パネル全体に設ける必要がない。従って、本発明に係る表示装置では、額縁の狭小化が実現可能であるという効果を奏する。   In the display device according to the present invention, it is not necessary to provide the main wiring on the entire liquid crystal display panel unlike the display device according to the prior art. Therefore, the display device according to the present invention has an effect that the frame can be narrowed.

なお、本発明に係る表示装置は、走査線駆動装置内部で補助容量駆動信号を生成し、当該走査線駆動装置から各補助容量配線に供給する構成であってもよい。   Note that the display device according to the present invention may have a configuration in which an auxiliary capacitance driving signal is generated inside the scanning line driving device and is supplied from the scanning line driving device to each auxiliary capacitance wiring.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.

本発明は、例えば、ワードプロセッサ、パーソナルコンピュータ、及びテレビジョン放送の受信機等に用いられる表示装置に好適に利用することができる。また、本発明は、アクティブマトリクス型液晶表示装置等の表示装置、及び当該表示装置に設けられている走査線を駆動する走査線駆動装置に好適に利用することができる。   The present invention can be suitably used for display devices used in, for example, word processors, personal computers, television broadcast receivers, and the like. Further, the present invention can be suitably used for a display device such as an active matrix liquid crystal display device and a scanning line driving device for driving a scanning line provided in the display device.

本発明に係る表示装置に備えられる走査線駆動装置の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the scanning line drive device with which the display apparatus which concerns on this invention is equipped. 上記走査線駆動装置に設けられているバッファの回路構成を示す図である。It is a figure which shows the circuit structure of the buffer provided in the said scanning line drive device. 上記走査線駆動装置に設けられているバッファの別の回路構成を示す図である。It is a figure which shows another circuit structure of the buffer provided in the said scanning line drive device. 図３に示すバッファにより、オーバーシュート処理が実施された後の、補助容量駆動信号の波形を示すグラフである。FIG. 4 is a graph showing a waveform of an auxiliary capacitance drive signal after an overshoot process is performed by the buffer shown in FIG. 3. 上記走査線駆動装置が搭載された走査線駆動装置パッケージの外形を示す図である。It is a figure which shows the external shape of the scanning line drive device package in which the said scanning line drive device was mounted. 上記走査線駆動装置の概観を示す図であり、図６（ａ）は、基板に集積回路が実装された後の状態を示す斜視図であり、図６（ｂ）は、上記バッファを設けた集積回路が基板に実装される様子を示す図であり、図６（ｃ）は、集積回路が上記バッファを設けた基板に実装される様子を示す図である。FIG. 6A is a perspective view showing a state after an integrated circuit is mounted on a substrate, and FIG. 6B is a view in which the buffer is provided. FIG. 6C is a diagram illustrating a state where the integrated circuit is mounted on the substrate, and FIG. 6C is a diagram illustrating a state where the integrated circuit is mounted on the substrate provided with the buffer. 本発明に係る表示装置を示す図であり、上記走査線駆動装置パッケージを、表示装置の基板へと実装した状態を示す図である。It is a figure which shows the display apparatus which concerns on this invention, and is a figure which shows the state which mounted the said scanning line drive device package on the board | substrate of the display apparatus. 液晶表示装置の液晶表示パネルにおけるγ特性を示すグラフである。It is a graph which shows the (gamma) characteristic in the liquid crystal display panel of a liquid crystal display device. マルチ絵素駆動で駆動される液晶表示装置の表示絵素の構成例を示す図である。It is a figure which shows the structural example of the display picture element of the liquid crystal display device driven by multi picture element drive. 上記表示絵素において、副絵素のそれぞれに印加されるソース電圧及びＣＳ電圧の波形の一例を示す図である。In the said display picture element, it is a figure which shows an example of the waveform of the source voltage applied to each of a sub picture element, and CS voltage. 図１１（ａ）・（ｂ）は、２フレーム毎に補助容量対向電圧の波形を反転させる例を示すグラフである。FIGS. 11A and 11B are graphs showing an example in which the waveform of the auxiliary capacitor counter voltage is inverted every two frames. 上記液晶表示装置の等価回路を模式的に示す図である。It is a figure which shows typically the equivalent circuit of the said liquid crystal display device. 液晶表示パネルのガラス基板における、補助容量駆動信号の配線を示す図である。It is a figure which shows the wiring of the auxiliary capacity drive signal in the glass substrate of a liquid crystal display panel. 図１４（ａ）は、従来技術に係るＩＣチップ実装パッケージの上面図であり、図１４（ｂ）は、同図（ａ）のＧ−Ｇ線における矢視断面図である。FIG. 14A is a top view of an IC chip mounting package according to the prior art, and FIG. 14B is a cross-sectional view taken along line GG in FIG. 図１５（ａ）は、ドライバソケットに集積回路である液晶ドライバが実装された状態を示す斜視図であり、図１５（ｂ）は、同図（ａ）のＩ１−Ｉ１線における矢視断面図である。FIG. 15A is a perspective view showing a state in which a liquid crystal driver which is an integrated circuit is mounted on a driver socket, and FIG. 15B is a cross-sectional view taken along line I1-I1 in FIG. It is. 上記ドライバソケットを示す図であり、上記液晶ドライバが該ドライバソケットに実装される様子を示す図である。It is a figure which shows the said driver socket, and is a figure which shows a mode that the said liquid crystal driver is mounted in this driver socket.

符号の説明Explanation of symbols

１ ゲートドライバ実装基板（走査線駆動装置）
２ ゲートドライバ（集積回路）
３ インターポーザ基板（基板）
２１、２１Ａ、２１Ｂ バッファ
３０、３０Ａ、３０Ｂ 走査線駆動装置パッケージ
４０ 液晶表示パネル（表示装置） 1 Gate driver mounting board
2 Gate driver (integrated circuit)
3 Interposer substrate (substrate)
21, 21A, 21B Buffer 30, 30A, 30B Scanning line drive device package 40 Liquid crystal display panel (display device)

Claims (5)

複数本の走査線と、該複数本の走査線を構成する各走査線に供給される走査線駆動信号に基づいて該各走査線を駆動する複数の走査線駆動装置と、を備え、
１つの表示絵素は、複数の副絵素に分割されており、
上記複数の副絵素は、それぞれ異なる補助容量配線に接続された補助容量を有しており、
上記それぞれ異なる補助容量配線を構成する各補助容量配線に供給される補助容量駆動信号に基づいて該各補助容量配線に接続された各補助容量を駆動することにより、上記複数の副絵素をそれぞれ異なる輝度で表示可能である表示装置であって、
複数の上記走査線駆動装置は、
上記各補助容量配線に供給すべき補助容量駆動信号を該各補助容量配線に供給するための第１の端子と、上記各走査線に供給すべき走査線駆動信号を該各走査線に供給するための第２の端子と、をそれぞれ複数個備えた基板と、
上記第１の端子を、上記基板よりも少数個備えた集積回路と、を備え、
１個の上記集積回路の第１の端子には、複数個の上記基板の第１の端子が接続されており、かつ、上記各補助容量配線は、１個の上記基板の第１の端子毎に接続されており、
上記基板は、少なくとも上記複数個の第１の端子におけるいずれか１個の端子が、上記複数個の第２の端子におけるいずれか２個の端子間に設けられており、
複数の上記走査線駆動装置は、上記基板および集積回路のそれぞれに、
自身の外部から上記各補助容量配線に供給すべき補助容量駆動信号が入力される第３の端子と、
自装置とは別の上記走査線駆動装置に対して上記補助容量駆動信号を供給するための第４の端子と、をさらに備え、
少なくとも１つの上記走査線駆動装置は、
自装置の上記基板の第３の端子と、自装置の上記集積回路の第３の端子と、が互いに接続されており、
自装置の上記集積回路の第３の端子と、自装置の上記集積回路の第１の端子と、自装置の上記集積回路の第４の端子と、が互いに接続されており、
自装置の上記集積回路の第４の端子と、自装置の上記基板の第４の端子と、が互いに接続されており、かつ、
自装置の上記基板の第４の端子と、上記別の走査線駆動装置の上記基板の第３の端子と、が接続されていることを特徴とする表示装置。 A plurality of scanning lines, and a plurality of scanning line driving devices that drive each scanning line based on a scanning line driving signal supplied to each scanning line constituting the plurality of scanning lines,
One display picture element is divided into a plurality of sub picture elements,
Each of the plurality of sub-picture elements has an auxiliary capacity connected to a different auxiliary capacity wiring,
The plurality of sub-pixels are respectively driven by driving the auxiliary capacitors connected to the auxiliary capacitor lines based on the auxiliary capacitor drive signals supplied to the auxiliary capacitor lines constituting the different auxiliary capacitor lines. A display device capable of displaying with different brightness,
The plurality of said scanning line driving device,
A first terminal for supplying a storage capacitor drive signal to be supplied to each storage capacitor line to each storage capacitor line and a scan line drive signal to be supplied to each scan line are supplied to each scan line. A substrate having a plurality of second terminals, respectively,
An integrated circuit including a smaller number of the first terminals than the substrate,
The first terminal of one of the integrated circuits is connected to the first terminals of the plurality of substrates, and each auxiliary capacitance line is connected to each first terminal of the one substrate. Connected to
The substrate has at least any one terminal of the plurality of first terminals provided between any two terminals of the plurality of second terminals ;
A plurality of the scanning line driving devices are provided on each of the substrate and the integrated circuit.
A third terminal to which an auxiliary capacity drive signal to be supplied to each of the auxiliary capacity lines is input from the outside thereof;
A fourth terminal for supplying the auxiliary capacitance driving signal to the scanning line driving device different from the own device;
At least one of the scanning line driving devices includes:
A third terminal of the substrate of the own device and a third terminal of the integrated circuit of the own device are connected to each other;
A third terminal of the integrated circuit of the own device, a first terminal of the integrated circuit of the own device, and a fourth terminal of the integrated circuit of the own device are connected to each other;
A fourth terminal of the integrated circuit of the own device and a fourth terminal of the substrate of the own device are connected to each other; and
A display device, wherein a fourth terminal of the substrate of the device itself is connected to a third terminal of the substrate of the other scanning line driving device. 上記集積回路は、上記走査線駆動信号を生成し、該走査線駆動信号を上記第２の端子に供給するものであることを特徴とする請求項１に記載の表示装置。 The display device according to claim 1 , wherein the integrated circuit generates the scanning line driving signal and supplies the scanning line driving signal to the second terminal . 上記集積回路の第３の端子と上記集積回路の第１の端子との間に、該集積回路の第３の端子から上記各補助容量配線に供給すべき補助容量駆動信号が入力され、入力された該補助容量駆動信号の波形を整形して該集積回路の第１の端子へと出力するバッファをさらに備えることを特徴とする請求項１に記載の表示装置。 Between the third terminal of the integrated circuit and the first terminal of the integrated circuit, an auxiliary capacitor driving signal to be supplied from the third terminal of the integrated circuit to each auxiliary capacitor line is input and input. a display device according to claim 1, by shaping the waveform of the storage capacitor driving signals, characterized by further comprising a buffer for output to the first terminal of the integrated circuit. 上記バッファは、上記基板および集積回路の、いずれか一方に備えられていることを特徴とする請求項３に記載の表示装置。 The display device according to claim 3 , wherein the buffer is provided on one of the substrate and the integrated circuit . 上記バッファは、自身に入力された補助容量駆動信号を、オーバーシュート駆動により出力することを特徴とする請求項３または４に記載の表示装置。 The display device according to claim 3, wherein the buffer outputs an auxiliary capacitance driving signal input thereto by overshoot driving .
JP2007320840A 2007-11-21 2007-12-12 Display device Expired - Fee Related JP4522445B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007320840A JP4522445B2 (en) 2007-12-12 2007-12-12 Display device
KR1020107011131A KR101134964B1 (en) 2007-11-21 2008-11-12 Display and scanning line driver
PCT/JP2008/070555 WO2009066591A1 (en) 2007-11-21 2008-11-12 Display and scanning line driver
CN200880116950.3A CN101868819B (en) 2007-11-21 2008-11-12 Display and scanning line driver
US12/734,683 US20110050759A1 (en) 2007-11-21 2008-11-12 Display device and scanning line driving device
TW097144742A TWI396177B (en) 2007-11-21 2008-11-19 Display device and scanning line driving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007320840A JP4522445B2 (en) 2007-12-12 2007-12-12 Display device

Publications (2)

Publication Number Publication Date
JP2009145470A JP2009145470A (en) 2009-07-02
JP4522445B2 true JP4522445B2 (en) 2010-08-11

Family

ID=40916161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007320840A Expired - Fee Related JP4522445B2 (en) 2007-11-21 2007-12-12 Display device

Country Status (1)

Country Link
JP (1) JP4522445B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103189791B (en) 2010-11-02 2015-05-13 夏普株式会社 Display device
JP6312102B2 (en) * 2014-03-20 2018-04-18 株式会社Ｊｏｌｅｄ Gate driver IC, chip-on-film substrate, and display device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08201841A (en) * 1994-11-24 1996-08-09 Toshiba Electron Eng Corp Display device and its inspection method
JPH08248387A (en) * 1995-03-09 1996-09-27 Hitachi Ltd Liquid crystal display device
JPH10214858A (en) * 1996-11-29 1998-08-11 Sharp Corp Tape carrier package and display device using the same
JP2001166726A (en) * 1999-12-10 2001-06-22 Sharp Corp Display device and driver to be used for the device
JP2002169138A (en) * 2000-11-30 2002-06-14 Hitachi Ltd Liquid crystal display
JP2004037956A (en) * 2002-07-05 2004-02-05 Advanced Display Inc Liquid crystal display and its drive circuit
JP2004271969A (en) * 2003-03-10 2004-09-30 Hitachi Displays Ltd Liquid crystal display device
JP2004271970A (en) * 2003-03-10 2004-09-30 Hitachi Displays Ltd Liquid crystal display device
JP2005049849A (en) * 2003-07-11 2005-02-24 Toshiba Matsushita Display Technology Co Ltd Display device
JP2005189804A (en) * 2003-12-05 2005-07-14 Sharp Corp Liquid crystal display device
JP2007139980A (en) * 2005-11-16 2007-06-07 Sharp Corp Liquid crystal display device and driving method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052761A1 (en) * 2005-11-07 2007-05-10 Sharp Kabushiki Kaisha Ic chip mounted package

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08201841A (en) * 1994-11-24 1996-08-09 Toshiba Electron Eng Corp Display device and its inspection method
JPH08248387A (en) * 1995-03-09 1996-09-27 Hitachi Ltd Liquid crystal display device
JPH10214858A (en) * 1996-11-29 1998-08-11 Sharp Corp Tape carrier package and display device using the same
JP2001166726A (en) * 1999-12-10 2001-06-22 Sharp Corp Display device and driver to be used for the device
JP2002169138A (en) * 2000-11-30 2002-06-14 Hitachi Ltd Liquid crystal display
JP2004037956A (en) * 2002-07-05 2004-02-05 Advanced Display Inc Liquid crystal display and its drive circuit
JP2004271969A (en) * 2003-03-10 2004-09-30 Hitachi Displays Ltd Liquid crystal display device
JP2004271970A (en) * 2003-03-10 2004-09-30 Hitachi Displays Ltd Liquid crystal display device
JP2005049849A (en) * 2003-07-11 2005-02-24 Toshiba Matsushita Display Technology Co Ltd Display device
JP2005189804A (en) * 2003-12-05 2005-07-14 Sharp Corp Liquid crystal display device
JP2007139980A (en) * 2005-11-16 2007-06-07 Sharp Corp Liquid crystal display device and driving method thereof

Also Published As

Publication number Publication date
JP2009145470A (en) 2009-07-02

Similar Documents

Publication Publication Date Title
US10115366B2 (en) Liquid crystal display device for improving the characteristics of gate drive voltage
US8749469B2 (en) Display device for reducing parasitic capacitance with a dummy scan line
KR100883812B1 (en) Image Display Device
KR101134964B1 (en) Display and scanning line driver
US20160203776A1 (en) Display apparatus and method of driving the same
US8284377B2 (en) Display device and repairing method therefor
US8692753B2 (en) Liquid crystal display device and driving method of the same
WO2017197745A1 (en) Display panel, drive circuit thereof and drive method therefor
JP2015018064A (en) Display device
JP4478710B2 (en) Display device
JP5117633B2 (en) Liquid crystal display
JP4522445B2 (en) Display device
JP2009116122A (en) Display driving circuit, display device and display driving method
JP2008145837A (en) Liquid crystal display
JP2008070880A (en) Display device and storage driving circuit of the same
JP2009058793A (en) Liquid crystal device, method for driving liquid crystal device, integrated circuit device for driving liquid crystal, and electronic apparatus
JP2019020447A (en) Method for driving display and display
JP2001343921A (en) Display device
KR20070066194A (en) Display apparatus
JP2009058794A (en) Liquid crystal device, method for driving liquid crystal device, integrated circuit device for driving liquid crystal device, and electronic apparatus
KR101151286B1 (en) Driving method for LCD
KR101054328B1 (en) Level Shifter Package for Liquid Crystal Display
JP2007193217A (en) Liquid crystal display device
JP2006154480A (en) Driving circuit for display device, flexible printed wiring board, and active matrix type display device
JP5250072B2 (en) Drive device and display device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100525

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130604

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees