JP4511262B2 - Light emitting device and image recording device - Google Patents

Light emitting device and image recording device Download PDF

Info

Publication number
JP4511262B2
JP4511262B2 JP2004190458A JP2004190458A JP4511262B2 JP 4511262 B2 JP4511262 B2 JP 4511262B2 JP 2004190458 A JP2004190458 A JP 2004190458A JP 2004190458 A JP2004190458 A JP 2004190458A JP 4511262 B2 JP4511262 B2 JP 4511262B2
Authority
JP
Japan
Prior art keywords
light
terminal
emitting
light emitting
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004190458A
Other languages
Japanese (ja)
Other versions
JP2006007673A (en
Inventor
元一 小川
浩紀 喜井
通真 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004190458A priority Critical patent/JP4511262B2/en
Publication of JP2006007673A publication Critical patent/JP2006007673A/en
Application granted granted Critical
Publication of JP4511262B2 publication Critical patent/JP4511262B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Led Devices (AREA)

Description

本発明は、発光サイリスタを具備した、光励起による転送スイッチ素子を集積した自己走査型の発光装置に関し、さらにこの発光装置を用いた画像記録装置に関するものである。   The present invention relates to a self-scanning light-emitting device having a light-emitting thyristor and integrated transfer switch elements by optical excitation, and further relates to an image recording apparatus using the light-emitting device.

画像記録装置のうち電子写真プリンタの露光装置の一つである光プリンタヘッドとして用いられている発光装置として、ｐｎｐｎ構造を持つ負性抵抗素子である発光サイリスタを発光素子に使用し、これを発光素子列として配置して発光状態の転送が実現できる発光装置とするものが提案されており、これを光プリンタヘッドに用いることで、実装上簡便となること、発光素子アレイをコンパクトに作製できること等が示されている（例えば、特許文献１，２を参照。）。   A light-emitting thyristor, which is a negative resistance element having a pnpn structure, is used as a light-emitting device as a light-emitting device used as an optical printer head that is one of the exposure devices of an electrophotographic printer among image recording devices. Proposals have been made for light emitting devices that can be arranged as element rows and realize light emission state transfer. By using this for an optical printer head, it is easy to mount and a light emitting element array can be made compact. (For example, refer to Patent Documents 1 and 2).

図４に、このような発光状態の転送機能を有する従来の第１の発光装置の基本構造の概略回路構成を示す等価回路図ならびに各クロックパルスおよび発光強度の波形を示す線図を示す。発光サイリスタＴ０〜Ｔｎは略直線状に配列され、各発光サイリスタの発光が順次隣接する発光サイリスタに入射するように構成されている。発光サイリスタＴ０〜Ｔｎはそれぞれ光照射を受けることによってそのしきい電圧もしくはしきい電流が低下する特性を持つため、発光している発光サイリスタに隣接している発光サイリスタのしきい電圧が下がることとなる。また、各発光サイリスタのアノード端子に対して３本の転送クロックラインφ１，φ２，φ３がそれぞれ発光サイリスタ３個おきに繰返し接続されており、各転送クロックラインφ１，φ２，φ３にはそれぞれ電流源Ｉ１，Ｉ２，Ｉ３が接続されており、その電流量を発光信号φＩが制御するように構成されている（例えば、特許文献２，特許文献３を参照。）。 FIG. 4 shows an equivalent circuit diagram showing a schematic circuit configuration of a basic structure of a conventional first light emitting device having such a light emission state transfer function, and a diagram showing waveforms of each clock pulse and light emission intensity. The light emitting thyristors T0 to Tn are arranged in a substantially linear shape, and are configured such that the light emission of each light emitting thyristor sequentially enters the adjacent light emitting thyristor. Since each of the light emitting thyristors T0 to Tn has a characteristic that a threshold voltage or a threshold current is reduced by receiving light irradiation, the threshold voltage of the light emitting thyristor adjacent to the light emitting thyristor is decreased. Become. In addition, three transfer clock lines φ1, φ2, and φ3 are repeatedly connected to the anode terminal of each light-emitting thyristor every three light-emitting thyristors, and each of the transfer clock lines φ1, φ2, and φ3 has a current source. I 1 , I 2 , and I 3 are connected, and the light emission signal φI is configured to control the amount of current (see, for example, Patent Document 2 and Patent Document 3).

また、図５に、図４に等価回路図で示される発光装置の、発光サイリスタアレイ部の断面図を示す。図５において、21はＧａＡｓ等のｎ型半導体基板、22はｎ型半導体層、23はｐ型半導体層、24はｎ型半導体層、25はｐ型半導体層、26はオーミックコンタクト層、27は絶縁層、28はアノード端子、30は透光性の保護膜、32は発光サイリスタである。図５に示す例において、右側の発光サイリスタ32が発光状態のとき、その光は発光サイリスタ32の表面からだけでなく、同図中に矢印で示すように、半導体層の側面からも放射する。この側面から放射された光が隣接する発光サイリスタ32に照射されることにより、隣接する発光サイリスタ32が光励起状態となる。   FIG. 5 is a cross-sectional view of the light-emitting thyristor array portion of the light-emitting device shown in the equivalent circuit diagram of FIG. In FIG. 5, 21 is an n-type semiconductor substrate such as GaAs, 22 is an n-type semiconductor layer, 23 is a p-type semiconductor layer, 24 is an n-type semiconductor layer, 25 is a p-type semiconductor layer, 26 is an ohmic contact layer, 27 is An insulating layer, 28 is an anode terminal, 30 is a translucent protective film, and 32 is a light emitting thyristor. In the example shown in FIG. 5, when the right light-emitting thyristor 32 is in the light-emitting state, the light is emitted not only from the surface of the light-emitting thyristor 32 but also from the side surface of the semiconductor layer as indicated by the arrows in the figure. The light emitted from the side surface is irradiated onto the adjacent light emitting thyristor 32, so that the adjacent light emitting thyristor 32 is in a photoexcited state.

図４を用いて、従来の第１の発光装置における発光状態の転送機能の動作について説明する。まず、スタートパルスラインφＳがローレベルからハイレベルに変化し、これによって、最初の発光サイリスタＴ０がオフ状態からオン状態へ変化して発光する。発光サイリスタＴ０からの発光は隣接する発光サイリスタＴ１に入射し、光励起によりその発光のしきい電圧を下げる。このとき、発光サイリスタＴ２以降は発光サイリスタＴ１よりも発光サイリスタＴ０から離れているため、それらへの入射光は弱く、発光のしきい電圧の低下は小さい。すなわち、発光サイリスタＴ０からの距離が大きいほど入射光は弱まり、その発光サイリスタにおけるしきい電圧の変化も小さくなる。この状態で、次に転送クロックラインφ１がローレベルからハイレベルに変化すると、発光サイリスタＴ１の発光のしきい電圧が発光サイリスタＴ０からの光照射により低下しているため、転送クロックラインφ１のハイレベルをそのしきい電圧に合わせたレベルとすることにより、発光サイリスタＴ１がオフ状態からオン状態へ変化して発光する。このとき、同じ転送クロックラインφ１が接続されている発光サイリスタＴ４は、発光サイリスタＴ０から十分離れているためその発光のしきい電圧の低下はほとんどないので、発光サイリスタＴ１を発光させるレベルのクロックラインφ１のハイレベルでは発光せず、よって発光サイリスタＴ１のみがオン状態となって発光する。次に、スタートパルスラインφＳをローレベルとすることで、発光サイリスタＴ０はオン状態からオフ状態へ変化して発光が終了する。これによりオン状態が発光サイリスタＴ０から隣接する発光サイリスタＴ１へ転送される。   The operation of the light emitting state transfer function in the conventional first light emitting device will be described with reference to FIG. First, the start pulse line φS changes from the low level to the high level, whereby the first light emitting thyristor T0 changes from the off state to the on state and emits light. The light emitted from the light emitting thyristor T0 enters the adjacent light emitting thyristor T1, and the threshold voltage of the light emission is lowered by light excitation. At this time, since the light-emitting thyristor T2 and the subsequent light-emitting thyristors T0 are further away from the light-emitting thyristor T0, the incident light is weaker and the threshold voltage for light emission is less lowered. That is, the greater the distance from the light emitting thyristor T0, the weaker the incident light, and the smaller the change in threshold voltage in the light emitting thyristor. In this state, when the transfer clock line φ1 next changes from the low level to the high level, the light emission threshold voltage of the light-emitting thyristor T1 decreases due to the light irradiation from the light-emitting thyristor T0. By setting the level according to the threshold voltage, the light emitting thyristor T1 changes from the off state to the on state and emits light. At this time, since the light emitting thyristor T4 to which the same transfer clock line φ1 is connected is sufficiently separated from the light emitting thyristor T0, there is almost no decrease in the threshold voltage of the light emission, so that the clock line at a level for causing the light emitting thyristor T1 to emit light. At the high level of φ1, no light is emitted, and only the light emitting thyristor T1 is turned on to emit light. Next, by setting the start pulse line φS to the low level, the light emitting thyristor T0 changes from the on state to the off state, and the light emission ends. As a result, the ON state is transferred from the light emitting thyristor T0 to the adjacent light emitting thyristor T1.

以下同様に、各転送クロックラインφ１〜φ３のクロックパルスの波形を図４に示す線図のように変化させることにより、次に発光サイリスタＴ１から発光サイリスタＴ２へ、その次に発光サイリスタＴ２から発光サイリスタＴ３へと時間とともにオン状態（発光状態）が転送される。   Similarly, by changing the waveform of the clock pulse of each transfer clock line φ1 to φ3 as shown in the diagram of FIG. 4, the light emission thyristor T1 then emits light from the light emission thyristor T2, and then the light emission thyristor T2 emits light. The on state (light emission state) is transferred to the thyristor T3 with time.

例えば、転送クロックラインφ３のみがハイレベルにあり、発光サイリスタＴ３がオン状態にあるとき、発光サイリスタＴ３からの発光は隣接する発光サイリスタＴ２，Ｔ４に最も強く入射してこれらの発光のしきい電圧を低下させる。このとき、発光サイリスタＴ１，Ｔ５はそれぞれ発光サイリスタＴ２，Ｔ４に比べて発光サイリスタＴ３から遠方にあるためこれらに発光サイリスタＴ３から入射する光は弱く、これらの発光のしきい電圧はあまり低下しない。この状態で転送クロックラインφ１がローレベルからハイレベルに変化すると、発光サイリスタＴ４のしきい電圧ＶＴＨ（Ｔ４）は発光サイリスタＴ１のしきい電圧ＶＴＨ（Ｔ１）に比べてより低下しているため、転送クロックラインφ１のクロックパルスのハイレベル電圧ＶＨをＶＴＨ（Ｔ４）＜ＶＨ＜ＶＴＨ（Ｔ１）と設定することで発光サイリスタＴ４のみがオン状態となって発光し、発光サイリスタＴ１はオフ状態のままとなる。そして次に転送クロックラインφ３をハイレベルからローレベルにすることで発光サイリスタＴ３はオフ状態になり、オン状態（発光状態）は発光サイリスタＴ３から発光サイリスタＴ４へ転送される。 For example, when only the transfer clock line φ3 is at a high level and the light-emitting thyristor T3 is in the on state, the light emission from the light-emitting thyristor T3 is the strongest incident on the adjacent light-emitting thyristors T2 and T4, and the threshold voltage of these light emission. Reduce. At this time, since the light-emitting thyristors T1 and T5 are located farther from the light-emitting thyristor T3 than the light-emitting thyristors T2 and T4, the light incident from the light-emitting thyristor T3 is weak, and the threshold voltage of the light emission does not decrease much. In this state, when the transfer clock line φ1 changes from the low level to the high level, the threshold voltage V TH (T4) of the light emitting thyristor T4 becomes lower than the threshold voltage V TH (T1) of the light emitting thyristor T1. Therefore, by setting the high level voltage V H of the clock pulse of the transfer clock line φ1 as V TH (T4) <V H <V TH (T1), only the light emitting thyristor T4 is turned on to emit light, and the light emitting thyristor T1 remains off. Then, by changing the transfer clock line φ3 from the high level to the low level, the light emitting thyristor T3 is turned off, and the on state (light emitting state) is transferred from the light emitting thyristor T3 to the light emitting thyristor T4.

このように転送クロックラインφ１，φ２，φ３のクロックパルスのハイレベルを互いに少しずつ重なるように設定することで、発光サイリスタＴ０〜Ｔｎのオン状態（発光状態）は順次転送されていく。   In this way, by setting the high levels of the clock pulses of the transfer clock lines φ1, φ2, and φ3 so as to slightly overlap each other, the on states (light emission states) of the light emitting thyristors T0 to Tn are sequentially transferred.

また、図４の線図に示すように、発光サイリスタＴ３のみを強く発光させる場合には、発光サイリスタＴ３が発光するタイミングに合わせて発光信号φＩをハイレベルにする。これにより、その時のオン状態の発光素子である発光サイリスタＴ３のみが印加される電流量が増加し、発光強度Ｌ（Ｔ３）も大きくなる。   Further, as shown in the diagram of FIG. 4, when only the light emitting thyristor T3 emits light strongly, the light emission signal φI is set to the high level in accordance with the timing at which the light emitting thyristor T3 emits light. As a result, the amount of current applied only to the light-emitting thyristor T3 which is the light-emitting element at that time is increased, and the light emission intensity L (T3) is also increased.

従来の第１の発光装置は、この発光サイリスタＴ３の発光を外部へ照射する光として利用するものである。   The conventional first light-emitting device uses light emitted from the light-emitting thyristor T3 as light for irradiating the outside.

なお、転送クロックラインφ１〜φ３と３本必要とする理由は、発光状態の発光サイリスタの両隣りの発光サイリスタがともに光励起状態にあり、クロックラインが２本では転送方向の指定ができないためである。   The reason why three transfer clock lines φ1 to φ3 are necessary is that the light emitting thyristors on both sides of the light emitting thyristor in the light emitting state are both in the photoexcited state, and the transfer direction cannot be specified with two clock lines. .

しかしながら、この従来の第１の発光装置では、図４に示す発光強度Ｌ（Ｔ３）の線図からも分かるように、光プリンタヘッド等に適用する場合には、外部へ照射させる光を発光させる時以外でもスイッチング信号を転送するためのオン状態（発光状態）にある各発光サイリスタからある程度の発光（バイアス光）を生じる。これはオン状態を維持するための電流により各発光サイリスタから弱い発光が生じるためであるが、この従来の第１の発光装置を画像記録装置の光プリンタヘッド等に適用する場合は、このバイアス光も感光体に照射されてしまって本来の画像記録のための照射光に対してノイズとして作用するため、画像品質を悪化させる原因となるという問題点がある。   However, as can be seen from the diagram of the light emission intensity L (T3) shown in FIG. 4, this conventional first light emitting device emits light to be irradiated to the outside when applied to an optical printer head or the like. Even at times other than that, a certain amount of light emission (bias light) is generated from each light emitting thyristor in the on state (light emission state) for transferring the switching signal. This is because weak light emission is generated from each light-emitting thyristor due to the current for maintaining the on-state. However, when this conventional first light-emitting device is applied to an optical printer head or the like of an image recording apparatus, this bias light is used. However, since the photosensitive member is irradiated with light and acts as noise with respect to the irradiation light for original image recording, there is a problem that the image quality is deteriorated.

そこで、このような問題点を解消するため、スイッチング信号の転送のための素子を分離してそれらの素子を電気的に制御する構造のものが提案されている（例えば、特許文献４を参照。）。   In order to solve such problems, a structure in which elements for transferring a switching signal are separated and these elements are electrically controlled has been proposed (see, for example, Patent Document 4). ).

図６にそのような発光状態の転送機能（自己走査機能）を有する従来の第２の発光装置の基本構造の概略回路構成を等価回路図で示す。この従来の第２の発光装置における発光サイリスタアレイは、信号転送のためのスイッチ用のスイッチ用サイリスタ（Ｔ１〜Ｔｎ）が略直線状に配列された部分と、外部へ照射する光の発光用の発光用サイリスタ（Ｌ１〜Ｌｎ）が略直線状に配列された部分とを有している。スイッチ用サイリスタと発光用サイリスタとはそれぞれの対応したゲート端子同士が電気的に接続されており（例えばｎ番目のスイッチ用サイリスタＴｎとｎ番目の発光用サイリスタＬｎとのゲート端子同士が接続される。）、１番目のスイッチ用サイリスタＴ１のゲート端子はスタートパルスラインφＳに接続される。また、スイッチ用サイリスタＴ１〜Ｔｎの各々のゲート端子は負荷抵抗ＲＬを介して制御用電源ＶＧＫに接続され、アノード端子には２本のクロックラインφ１，φ２がそれぞれ１つおきに接続される。 FIG. 6 is an equivalent circuit diagram showing a schematic circuit configuration of a basic structure of a second conventional light emitting device having such a light emitting state transfer function (self-scanning function). The light-emitting thyristor array in the conventional second light-emitting device has a portion in which switch thyristors (T1 to Tn) for switching signals are arranged substantially linearly, and a light-emitting device for emitting light to be irradiated to the outside. The light emitting thyristors (L1 to Ln) have portions arranged in a substantially straight line. The corresponding gate terminals of the switch thyristor and the light emitting thyristor are electrically connected to each other (for example, the gate terminals of the nth switch thyristor Tn and the nth light emitting thyristor Ln are connected to each other). .) The gate terminal of the first switch thyristor T1 is connected to the start pulse line φS. The gate terminals of the switch thyristors T1 to Tn are connected to the control power supply V GK via the load resistor RL, and the clock terminals φ1 and φ2 are connected to every other one of the anode terminals. The

また、２番目のスイッチ用サイリスタＴ２のゲート端子には１番目のスイッチ用サイリスタＴ１のゲート端子が転送方向指定ダイオードＤを介して電気的に接続され、以後、同様の接続の繰り返しで各ゲート端子が電気的に接続されている。   The gate terminal of the first switch thyristor T1 is electrically connected to the gate terminal of the second switch thyristor T2 via the transfer direction designating diode D. Thereafter, each gate terminal is repeatedly connected in the same manner. Are electrically connected.

このような従来の第２の発光装置における、従来の電気制御によるスイッチ素子を用いた発光状態の転送および発光について説明する。   A description will be given of the light emission state transfer and light emission using a switch element by conventional electrical control in such a conventional second light emitting device.

発光状態の転送はスタートパルスラインφＳがハイレベルからローレベルに変化することにより始まる。これにより、電気的に１番目のスイッチ用サイリスタＴ１の発光のしきい電圧が低下する。このときクロックラインφ２をローレベルからハイレベルにすることで、１番目のスイッチ用サイリスタＴ１がオン状態になり発光する。２番目のスイッチ用サイリスタＴ２以降は、転送方向指定ダイオードＤにより、１番目のスイッチ用サイリスタＴ１から離れるほど転送方向指定ダイオードＤの順方向電圧降下分に応じてスイッチ用サイリスタＴ２，Ｔ３・・のゲート端子にかかる電圧が上昇する。そのため、同じクロックラインφ２が接続されている３番目のスイッチ用サイリスタＴ３では発光のしきい電圧が転送方向指定ダイオードＤ２つ分の順方向電圧降下分だけ上昇することとなるので、クロックパルスφ２のハイレベルがこの３番目のスイッチ用サイリスタＴ３の発光のしきい電圧以下となるようなスタートパルスを用いることで、１番目のスイッチ用サイリスタＴ１のみがオン状態になり発光することとなる。   The light emission state transfer starts when the start pulse line φS changes from the high level to the low level. As a result, the threshold voltage for light emission of the first switch thyristor T1 is lowered. At this time, the clock line φ2 is changed from the low level to the high level, so that the first switch thyristor T1 is turned on to emit light. After the second switch thyristor T2, the transfer direction designation diode D causes the switch thyristors T2, T3,... According to the forward voltage drop of the transfer direction designation diode D as the distance from the first switch thyristor T1 increases. The voltage applied to the gate terminal rises. Therefore, in the third switch thyristor T3 to which the same clock line φ2 is connected, the light emission threshold voltage is increased by the forward voltage drop corresponding to the two transfer direction designating diodes D, so that the clock pulse φ2 By using a start pulse whose high level is equal to or lower than the threshold voltage for light emission of the third switch thyristor T3, only the first switch thyristor T1 is turned on to emit light.

この状態で発光用サイリスタＬ１〜Ｌｎ用の電源ラインφＩをローレベルからハイレベルにすると、１番目の発光用サイリスタＬ１においては発光のオン条件がゲート端子同士が電気的に接続されている１番目のスイッチ用サイリスタＴ１のオン条件と同じになるため、１番目の発光用サイリスタＬ１がオン状態になって発光し、１番目の発光部が発光して点灯することになる。次に、電源ラインφＩをローレベルに戻すことにより、１番目の発光用サイリスタＬ１はオフ状態になり発光が終了する。   In this state, when the power supply line φI for the light emitting thyristors L1 to Ln is changed from the low level to the high level, in the first light emitting thyristor L1, the light emission on condition is the first in which the gate terminals are electrically connected to each other. Therefore, the first light emitting thyristor L1 is turned on and emits light, and the first light emitting unit emits light and is lit. Next, by returning the power supply line φI to the low level, the first light-emitting thyristor L1 is turned off and light emission ends.

次に、１番目のスイッチ用サイリスタＴ１から２番目のスイッチ用サイリスタＴ２への発光状態の転送（オン条件の転送）について説明する。１番目の発光用サイリスタＬ１がオフ状態になってもクロックラインφ２がハイレベルのままなので、１番目のスイッチ用サイリスタＴ１はオン状態（発光状態）を保持する。このとき、２番目のスイッチ用サイリスタＴ２では１番目のスイッチ用サイリスタＴ１に比べて転送方向指定ダイオードＤ１つ分の順方向電圧降下分だけゲート端子にかかる電圧が高くなり、同じクロックラインφ１が接続されている４番目のスイッチ用サイリスタＴ４はそれよりさらに転送方向指定ダイオードＤ２つ分の順方向電圧降下分だけゲート端子にかかる電圧が高くなる。この状態でクロックラインφ１をローレベルからハイレベルにしたとき、２番目のスイッチ用サイリスタＴ２の発光のしきい電圧と４番目のスイッチ用サイリスタＴ４の発光の電圧との間の電圧となるようにクロックパルスφ１のハイレベルを選べば、２番目のスイッチ用サイリスタＴ２のみがオン状態になり発光する。   Next, the light emission state transfer (transfer of the ON condition) from the first switch thyristor T1 to the second switch thyristor T2 will be described. Even when the first light-emitting thyristor L1 is turned off, the clock line φ2 remains at the high level, so the first switch thyristor T1 is kept in the on-state (light-emitting state). At this time, the voltage applied to the gate terminal of the second switch thyristor T2 is higher than the first switch thyristor T1 by the forward voltage drop of one transfer direction designation diode D, and the same clock line φ1 is connected. In the fourth switching thyristor T4, the voltage applied to the gate terminal is further increased by the forward voltage drop of two transfer direction designating diodes D. When the clock line φ1 is changed from the low level to the high level in this state, the voltage is set to a voltage between the light emission threshold voltage of the second switch thyristor T2 and the light emission voltage of the fourth switch thyristor T4. If the high level of the clock pulse φ1 is selected, only the second switch thyristor T2 is turned on to emit light.

こうして２番目のスイッチ用サイリスタＴ２がオン状態（発光状態）となった後、クロックラインφ２をハイレベルからローレベルにすることにより、１番目のスイッチ用サイリスタＴ１は１番目の発光用サイリスタＬ１がオフ状態となったのと同様にオフ状態になり発光か終了する。このとき、スタートパルスラインφＳがローレベルからハイレベルに変化しているため、転送方向指定ダイオードＤにより１番目のスイッチ用サイリスタＴ１のゲート端子にかかる電圧はほぼ制御用電源ＶＧＫの電圧に等しくなり、発光のしきい電圧が最も低いスイッチ用サイリスタは２番目のスイッチ用サイリスタＴ２となる。こうして、スイッチ用サイリスタのオン状態（発光状態）は１番目のスイッチ用サイリスタＴ１から２番目のスイッチ用サイリスタＴ２に転送される。そして、このとき電源ラインφＩをローレベルからハイレベルにすると、２番目の発光用サイリスタＬ２のみがオン状態となり発光する。 After the second switch thyristor T2 is turned on (light emission state) in this way, the first switch thyristor T1 becomes the first light emission thyristor L1 by changing the clock line φ2 from the high level to the low level. In the same manner as when the light is turned off, the light is turned off and light emission ends. At this time, since the start pulse line φS changes from the low level to the high level, the voltage applied to the gate terminal of the first switch thyristor T1 by the transfer direction designation diode D is substantially equal to the voltage of the control power supply V GK. Thus, the switch thyristor having the lowest emission threshold voltage is the second switch thyristor T2. Thus, the ON state (light emission state) of the switch thyristor is transferred from the first switch thyristor T1 to the second switch thyristor T2. At this time, when the power supply line φI is changed from the low level to the high level, only the second light emitting thyristor L2 is turned on to emit light.

以上の操作を順次繰り返すことにより、スイッチ用サイリスタＴ０〜Ｔｎの発光状態が順次転送され、それに対応させて発光用サイリスタＬ１〜Ｌｎの発光状態の制御を行なうことができる。
特開昭49−124992号公報 特許第2577034号公報 特許第3020177号公報 特許第2577089号公報 特開2003−243696号公報 特許第2683781号公報 By sequentially repeating the above operations, the light emission states of the switch thyristors T0 to Tn are sequentially transferred, and the light emission states of the light emission thyristors L1 to Ln can be controlled accordingly.
JP-A-49-124992 Japanese Patent No. 2757334 Japanese Patent No. 3020177 Japanese Patent No. 2577089 JP 2003-243696 A Japanese Patent No.2683781

上記の従来の第１の発光装置では、発光サイリスタが発光する光を受光して隣接する発光サイリスタが光励起する構成のため、受光する発光サイリスタの受光効率が高いことが要求される。しかしながら、図５中に破線の矢印で示すように、発光サイリスタ32からの光放射のうちには隣接する発光サイリスタ32に照射されずｎ型半導体基板21に吸収されたり外部へ放射されたりする光等があるため、隣接する発光サイリスタ32で受光できる光量は少なくなるという問題点がある。また、外部へ放射されてしまう光があるのと同時にバイアス光が発生することにより、光プリンタヘッド等へ適用した場合に画像品質が悪くなるという問題点がある。   In the conventional first light emitting device, the light emitting thyristor is required to have high light receiving efficiency because the light emitting thyristor receives light emitted from the light emitting thyristor and the adjacent light emitting thyristor is optically excited. However, as indicated by broken arrows in FIG. 5, light emitted from the light emitting thyristor 32 is not irradiated to the adjacent light emitting thyristor 32 but is absorbed by the n-type semiconductor substrate 21 or emitted to the outside. Therefore, there is a problem that the amount of light that can be received by the adjacent light emitting thyristor 32 is reduced. In addition, there is a problem that the image quality deteriorates when applied to an optical printer head or the like because bias light is generated at the same time as there is light emitted to the outside.

また、上記の従来の第２の発光装置では、スイッチ用サイリスタでの信号転送に発光サイリスタの光励起を利用しない構成のため、スイッチ用サイリスタ間での受光効率は重要ではない。しかしながら、信号転送用に電気的に駆動するスイッチ素子としてスイッチ用サイリスタを用い、その電気的制御により発光素子としての発光用サイリスタの発光状態の転送を実現しているため、転送方向指定のための転送方向指定ダイオードＤやスイッチ用サイリスタのゲート電圧を制御するための負荷抵抗ＲＬ等を必要としており、これらをサイリスタ（ｐｎｐｎ）構造の一部を使用して形成している。そのためスイッチ用サイリスタ部の構造が複雑となり、製造に際しても工程数が多くなってしまい生産性に劣るという問題点がある。 In the second conventional light emitting device, the light receiving efficiency between the switch thyristors is not important because the light excitation of the light emitting thyristor is not used for signal transfer in the switch thyristor. However, a switch thyristor is used as a switch element that is electrically driven for signal transfer, and the light emission state of the light-emitting thyristor as a light-emitting element is transferred by its electrical control. A transfer direction designating diode D, a load resistor RL for controlling the gate voltage of the switching thyristor, and the like are required, and these are formed by using a part of the thyristor (pnpn) structure. For this reason, the structure of the switch thyristor is complicated, and the number of processes is increased in manufacturing, resulting in poor productivity.

本発明は以上のような従来の技術における問題点に鑑みてなされたものであり、その目的は、全体構造を簡便化することが可能であり、信頼性にも優れた、光励起による転送スイッチ素子を集積した発光装置において、スイッチ用サイリスタにおける隣接する発光サイリスタの受光効率を高めることができる発光装置を提供することにある。また、本発明の他の目的は、本発明の発光装置を用いた、画像品質の良好な記録画像を得られる画像記録装置を提供することにある。   The present invention has been made in view of the problems in the conventional techniques as described above, and an object of the present invention is to provide a transfer switch element by optical excitation that can simplify the entire structure and is excellent in reliability. It is an object of the present invention to provide a light emitting device that can improve the light receiving efficiency of adjacent light emitting thyristors in a switch thyristor. Another object of the present invention is to provide an image recording apparatus using the light emitting device of the present invention, which can obtain a recorded image with good image quality.

本発明の発光装置は、発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する３端子発光スイッチ素子を多数個、１つの前記３端子発光スイッチ素子からの発光が隣接する前記３端子スイッチ素子に入射するように基板上に直線状に配列するとともに、前記３端子発光スイッチ素子の各々の前記アノード端子にクロックラインを接続した３端子発光スイッチ素子アレイと、発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子と前記ゲート端子とを有する３端子発光素子を多数個、前記３端子発光スイッチ素子に対応させて前記基板上に配列するとともに、前記３端子発光素子の前記ゲート端子をそれぞれ対応する前記３端子発光スイッチ素子の前記ゲート端子と電気的に接続し、前記３端子発光素子の前記アノード端子を発光のための電圧または電流を供給するラインに接続した３端子発光素子アレイとを具備しており、前記３端子発光スイッチ素子および前記３端子発光素子は、それぞれｎ型半導体基板の上に、第１のｎ型半導体層と第１のｐ型半導体層と第２のｎ型半導体層とが順次積層された受光部と、該受光部上に第３のｎ型半導体層と第２のｐ型半導体層とが積層された発光部とを有するとともに、前記第２のｐ型半導体層に前記アノード端子を、前記ｎ型半導体基板または前記第１のｎ型半導体層に前記カソード端子を、前記第２または第３のｎ型半導体層に前記ゲート端子をそれぞれ電気的に接続した発光サイリスタであり、前記３端子発光スイッチ素子アレイは、隣接する前記３端子発光スイッチ素子間であって、前記基板の主面のうち前記３端子発光スイッチ素子アレイが設けられた側の前記基板の主面上に設けられ、前記発光を反射して、隣接する前記３端子発光スイッチ素子の受光部に入射させる反射層が設けられている。 The light-emitting device of the present invention includes a large number of three-terminal light-emitting switch elements having an anode terminal, a cathode terminal, and a gate terminal, which can control a light emission threshold voltage or threshold current by irradiating light from the outside. The light from the three terminal light emitting switch elements is linearly arranged on the substrate so that light emitted from the adjacent three terminal light emitting switch elements is incident on the substrate, and a clock line is connected to the anode terminal of each of the three terminal light emitting switch elements. A three-terminal light emitting switch element array, and a three-terminal light emitting element having an anode terminal, a cathode terminal, and the gate terminal, capable of electrically controlling a threshold voltage or a threshold current of light emission from the outside via the gate terminal. A plurality of gate terminals arranged on the substrate in correspondence with the three-terminal light-emitting switch elements, and the gate terminals of the three-terminal light-emitting elements; Is electrically connected to the gate terminal of the corresponding three-terminal light-emitting switch element, and the anode terminal of the three-terminal light-emitting element is connected to a line for supplying voltage or current for light emission. The three-terminal light-emitting switching element and the three-terminal light-emitting element are respectively formed on a n-type semiconductor substrate, on a first n-type semiconductor layer, a first p-type semiconductor layer, and a second n-type. A light-receiving unit in which a type semiconductor layer is sequentially stacked; and a light-emitting unit in which a third n-type semiconductor layer and a second p-type semiconductor layer are stacked on the light-receiving unit. The anode terminal is electrically connected to the n-type semiconductor layer, the cathode terminal is electrically connected to the n-type semiconductor substrate or the first n-type semiconductor layer, and the gate terminal is electrically connected to the second or third n-type semiconductor layer. Luminous Silice , And the said 3-terminal light emitting switch element array is a between the 3-terminal light emitting switch element adjacent the major surface of the substrate on the side where the 3-terminal light emitting switch element array is provided one main surface of the substrate provided in the upper, by reflecting the light-emitting, reflective layer to be incident on the light receiving portion of the adjacent said 3-terminal light emitting switch element that is provided.

また、本発明の発光装置は、上記構成において、前記３端子発光スイッチ素子アレイを覆うように前記３端子発光スイッチ素子アレイ上に設けられ、前記３端子発光スイッチ素子アレイ上に放射された前記３端子発光スイッチ素子からの発光を反射させて隣接する前記３端子発光スイッチ素子に入射させる第２の反射層をさらに具備する。 The light emitting device according to the present invention has the above-described configuration, wherein the light emitting device is provided on the three terminal light emitting switch element array so as to cover the three terminal light emitting switch element array, and is emitted on the three terminal light emitting switch element array. The light emitting device further includes a second reflective layer that reflects light emitted from the terminal light emitting switch element and enters the adjacent three terminal light emitting switch element .

本発明の画像記録装置は、上記各構成のいずれかの本発明の発光装置を感光体への露光装置に使用していることを特徴とするものである。   An image recording apparatus of the present invention is characterized in that the light emitting device of the present invention having any one of the above-described structures is used in an exposure device for a photoreceptor.

本発明の発光装置によれば、発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する３端子発光スイッチ素子を多数個、１つの３端子発光スイッチ素子からの発光が隣接する３端子スイッチ素子に入射するように基板上に直線状に配列するとともに、３端子発光スイッチ素子の各々のアノード端子にクロックラインを接続した３端子発光スイッチ素子アレイと、発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子とゲート端子とを有する３端子発光素子を多数個、３端子発光スイッチ素子に対応させて基板上に配列するとともに、３端子発光素子のゲート端子をそれぞれ対応する３端子発光スイッチ素子のゲート端子と電気的に接続し、３端子発光素子のアノード端子を発光のための電圧または電流を供給するラインに接続した３端子発光素子アレイとを具備しており、３端子発光スイッチ素子および３端子発光素子は、それぞれｎ型半導体基板の上に、第１のｎ型半導体層と第１のｐ型半導体層と第２のｎ型半導体層とが順次積層された受光部と、この受光部上に第３のｎ型半導体層と第２のｐ型半導体層とが積層された発光部とを有するとともに、第２のｐ型半導体層にアノード端子を、ｎ型半導体基板または第１のｎ型半導体層にカソード端子を、第２または第３のｎ型半導体層にゲート端子をそれぞれ電気的に接続した発光サイリスタであることから、スイッチ用サイリスタによる信号転送を発光サイリスタの光励起により行なう構成としたことで、スイッチ用サイリスタ部に転送方向指定ダイオードやゲート電圧制御のための負荷抵抗等を必要とせず、従来の発光装置に比べて簡便なアレイ構造でスイッチ用サイリスタ部を構成することができ、製造に際しても工程数を削減することができる。さらに、３端子発光スイッチ素子アレイは、隣接する３端子発光スイッチ素子間の基板上に発光を反射する反射層が設けられていることから、この反射層によって基板に向かって放射された発光を隣接する３端子発光スイッチ素子の受光部に入射させることができ、隣接する３端子発光スイッチ素子間の受光効率を高めることができるので、３端子発光スイッチ素子の発光出力を抑えることができ、３端子発光スイッチ素子アレイにおける消費電力を低減することができるとともに、３端子発光スイッチ素子の劣化を抑えて長期にわたって安定して動作させることができる。また、３端子発光スイッチ素子の発光出力を抑えても、隣接する３端子発光スイッチ素子への光励起による発光状態の転送が可能となる。   According to the light emitting device of the present invention, a large number of three-terminal light emitting switch elements having an anode terminal, a cathode terminal, and a gate terminal, which can control the light emission threshold voltage or threshold current by irradiating light from the outside. 3 arranged linearly on the substrate so that light emitted from one three-terminal light-emitting switch element is incident on an adjacent three-terminal switch element, and a clock line is connected to each anode terminal of the three-terminal light-emitting switch element. A terminal light-emitting switch element array, and a number of three-terminal light-emitting elements having an anode terminal, a cathode terminal, and a gate terminal capable of electrically controlling a threshold voltage or threshold current of light emission from the outside via a gate terminal; The three terminal light emitting switch elements are arranged on the substrate in correspondence with the three terminal light emitting switch elements, and the three terminal light emitting elements respectively correspond to the three terminal light emitting elements. A three-terminal light emitting switch comprising: a three-terminal light-emitting element array electrically connected to a gate terminal of the switch element; and an anode terminal of the three-terminal light-emitting element connected to a line for supplying voltage or current for light emission A light receiving section in which a first n-type semiconductor layer, a first p-type semiconductor layer, and a second n-type semiconductor layer are sequentially stacked on an n-type semiconductor substrate; A light emitting portion in which a third n-type semiconductor layer and a second p-type semiconductor layer are stacked is provided on the light-receiving portion, and an anode terminal is provided on the second p-type semiconductor layer. Since this is a light emitting thyristor in which a cathode terminal is electrically connected to one n-type semiconductor layer and a gate terminal is electrically connected to a second or third n-type semiconductor layer, signal transfer by a switch thyristor is used for optical excitation of the light emitting thyristor. Yo With this configuration, the switch thyristor portion does not require a transfer direction designation diode or a load resistance for gate voltage control, and the switch thyristor portion is configured with a simpler array structure than conventional light emitting devices. In addition, the number of processes can be reduced during manufacturing. Further, since the three-terminal light emitting switch element array is provided with a reflective layer that reflects light emission on the substrate between the adjacent three terminal light emitting switch elements, the light emitted toward the substrate by the reflective layer is adjacent. Can be incident on the light receiving portion of the three-terminal light-emitting switch element, and the light-receiving efficiency between the adjacent three-terminal light-emitting switch elements can be increased, so that the light-emission output of the three-terminal light-emitting switch element can be suppressed. The power consumption in the light emitting switch element array can be reduced, and the three terminal light emitting switch element can be prevented from deteriorating and stably operated over a long period of time. Even if the light emission output of the three-terminal light-emitting switch element is suppressed, the light emission state can be transferred to the adjacent three-terminal light-emitting switch element by light excitation.

また、本発明の発光装置によれば、前述の第２の反射層を設けたときには、３端子発光スイッチ素子アレイからの漏れ光のうち基板の表面に垂直方向の発光と３端子発光素子方向の発光と３端子発光素子の反対方向の発光とはこの第２の反射層によって十分に遮光されるので、３端子発光スイッチ素子アレイにおいて発光状態を転送すべき隣接した３端子発光スイッチ素子方向への発光のみを効率良く利用することができ、漏れ光の影響を抑制することができるとともに、３端子発光素子アレイからの出力光のみを外部に効率良く取り出すことができるものとなる。 Further, according to the light emitting device of the present invention, when the second reflective layer is provided, light emitted from the three-terminal light-emitting switch element array is emitted in the direction perpendicular to the surface of the substrate and in the direction of the three-terminal light-emitting element. Since the light emission and the light emission in the opposite direction of the three-terminal light-emitting element are sufficiently shielded from light by the second reflection layer, the light-emitting state is transferred to the adjacent three-terminal light-emitting switch element direction in the three-terminal light-emitting switch element array. Only light emission can be used efficiently, the influence of leakage light can be suppressed, and only output light from the three-terminal light emitting element array can be efficiently extracted to the outside.

そして、本発明の画像記録装置によれば、電子写真方式の画像記録装置であって、本発明の発光装置を感光体への露光装置に使用していることから、露光装置としての発光装置において感光体への画像露光を行なうための発光素子と信号転送のためのスイッチ素子とを一体的に集積化したものとすることができるので、発光装置を実装して露光装置を構成する回路基板を小型化することができ、またこの回路基板とのワイヤボンディングの数や回路基板に搭載すべき駆動ＩＣの数を低減することができるので、小型化が可能で、かつ低コストの露光装置を備えた画像記録装置を提供することができるものとなる。また、従来の発光装置におけるようなバイアス光の問題もないので、電子写真方式の画像記録によって優れた画像品質の画像を得ることができるものとなる。   According to the image recording apparatus of the present invention, since the electrophotographic image recording apparatus uses the light emitting device of the present invention for the exposure device for the photosensitive member, in the light emitting device as the exposure device. Since the light emitting element for performing image exposure on the photosensitive member and the switch element for signal transfer can be integrated, a circuit board that mounts the light emitting device and constitutes the exposure apparatus is provided. The size can be reduced, and the number of wire bondings to the circuit board and the number of drive ICs to be mounted on the circuit board can be reduced, so that it is possible to reduce the size and provide a low-cost exposure apparatus. An image recording apparatus can be provided. Further, since there is no problem of bias light as in the conventional light emitting device, an image with excellent image quality can be obtained by electrophotographic image recording.

以下、図面を参照して本発明の発光装置の実施の形態の例について説明する。   Hereinafter, an example of an embodiment of a light emitting device of the present invention will be described with reference to the drawings.

図１は本発明の発光装置の実施の形態の例を示す要部平面図であり、図２は図１におけるＡ−Ａ’線断面図である。   FIG. 1 is a main part plan view showing an example of an embodiment of a light emitting device of the present invention, and FIG. 2 is a cross-sectional view taken along line A-A ′ in FIG. 1.

図１および図２に示す例のように、本発明の発光装置は、発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する３端子発光スイッチ素子15を多数個、１つの３端子発光スイッチ素子15からの発光が隣接する３端子スイッチ素子15に入射するように基板１上に直線状に配列するとともに、３端子発光スイッチ素子15の各々のアノード端子にクロックライン（φ１，φ２，φ３）８を接続した３端子発光スイッチ素子アレイと、発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子とゲート端子とを有する３端子発光素子14を多数個、３端子発光スイッチ素子15に対応させて基板１上に配列するとともに、３端子発光素子15のゲート端子をそれぞれ対応する３端子発光スイッチ素子14のゲート端子とゲート間配線13によって電気的に接続し、３端子発光素子14のアノード端子を発光のための電圧または電流を供給するライン（φＩ）12に接続した３端子発光素子アレイとを具備しており、３端子発光スイッチ素子15および３端子発光素子14は、それぞれｎ型半導体基板１の上に、第１のｎ型半導体層２と第１のｐ型半導体層３と第２のｎ型半導体層４とが順次積層された受光部と、この受光部上に第３のｎ型半導体層５と第２のｐ型半導体層６とが積層された発光部とを有するとともに、第２のｐ型半導体層６にアノード端子を、ｎ型半導体基板１または第１のｎ型半導体層２、この例ではｎ型半導体基板１にカソード端子を、第２または第３のｎ型半導体層４，５にゲート端子をそれぞれ電気的に接続した発光サイリスタであり、３端子発光スイッチ素子アレイは、隣接する３端子発光スイッチ素子15間の基板１上に発光を反射する反射層10が設けられているものである。   As in the example shown in FIGS. 1 and 2, the light-emitting device of the present invention includes an anode terminal, a cathode terminal, and a gate terminal, which can control the threshold voltage or threshold current of light emission by irradiating light from the outside. Are arranged in a straight line on the substrate 1 so that light emitted from one three-terminal light-emitting switch element 15 is incident on the adjacent three-terminal switch element 15 and three-terminal light-emitting elements A three-terminal light-emitting switch element array in which the clock line (φ1, φ2, φ3) 8 is connected to each anode terminal of the switch element 15, and a threshold voltage or threshold current for light emission is electrically supplied from the outside via the gate terminal. Many controllable three-terminal light-emitting elements 14 having an anode terminal, a cathode terminal, and a gate terminal are arranged on the substrate 1 so as to correspond to the three-terminal light-emitting switch element 15. The gate terminal of the three-terminal light-emitting element 15 is electrically connected to the corresponding gate terminal of the three-terminal light-emitting switch element 14 by the inter-gate wiring 13, and the anode terminal of the three-terminal light-emitting element 14 is a voltage or current for light emission. A three-terminal light-emitting element array connected to a line (φI) 12 for supplying the three-terminal light-emitting switch element 15 and the three-terminal light-emitting element 14 on the n-type semiconductor substrate 1, respectively. A light receiving portion in which an n-type semiconductor layer 2, a first p-type semiconductor layer 3, and a second n-type semiconductor layer 4 are sequentially laminated, and a third n-type semiconductor layer 5 and a second n-type semiconductor layer 5 on the light receiving portion. a light-emitting portion on which the p-type semiconductor layer 6 is stacked, and an anode terminal for the second p-type semiconductor layer 6, the n-type semiconductor substrate 1 or the first n-type semiconductor layer 2, in this example, n-type A cathode terminal is provided on the semiconductor substrate 1, and the second or third n The light emitting thyristor has a gate terminal electrically connected to each of the semiconductor layers 4 and 5, and the three terminal light emitting switch element array has a reflective layer 10 that reflects light emission on the substrate 1 between adjacent three terminal light emitting switch elements 15. It is provided.

この例において、発光サイリスタを発光素子として用いた素子アレイは、信号転送のためのスイッチ用の発光サイリスタである３端子発光スイッチ素子15が直線状に配列され、これに同様の発光サイリスタからなるスタート用スイッチサイリスタ16が接続された部分と、発光用の発光サイリスタである３端子発光素子14が直線状に配列された部分とからなり、それぞれの素子アレイの対応した３端子発光スイッチ素子15のゲート端子と、３端子発光素子14のゲート端子とがゲート間配線13で電気的に接続されている。また、スタート用スイッチサイリスタ16のゲート端子は信号入力部であるスタートパルスラインφＳに接続されており、３端子発光スイッチ素子15のアノード端子には３本のクロックライン（φ１，φ２，φ３）８がそれぞれ順次３個おきに１本ずつ接続されている。   In this example, an element array using a light emitting thyristor as a light emitting element has a three-terminal light emitting switch element 15 which is a light emitting thyristor for a signal transfer switch arranged in a straight line, and a start composed of the same light emitting thyristor. The switch thyristor 16 is connected, and the light emitting thyristor 3 terminal light emitting element 14 is linearly arranged, and the gate of the corresponding 3 terminal light emitting switch element 15 of each element array. The terminal and the gate terminal of the three-terminal light emitting element 14 are electrically connected by the inter-gate wiring 13. The gate terminal of the start switch thyristor 16 is connected to a start pulse line φS which is a signal input portion, and three clock lines (φ1, φ2, φ3) 8 are connected to the anode terminal of the three-terminal light emitting switch element 15. Are connected one by one every third.

そして、３端子発光スイッチ素子アレイと３端子発光素子アレイとが基板１上、例えばｎ型半導体基板１上に並列に配設されることにより、電子写真方式の画像記録装置用の光プリンタヘッド等のラインヘッドとしての発光装置に用いられる。   The three-terminal light-emitting switch element array and the three-terminal light-emitting element array are arranged in parallel on the substrate 1, for example, the n-type semiconductor substrate 1, so that an optical printer head for an electrophotographic image recording apparatus or the like It is used for a light emitting device as a line head.

なお、図２において、ＳｉやＧａＡｓ等から成るｎ型半導体基板１と、第１のｎ型半導体層２との間には、ｎ型バッファ層を介在させてもよい。また、第２のｐ型半導体層６とアノード端子としてのクロックライン８との間には、ｐ型オーミックコンタクト層を介在させてもよい。   In FIG. 2, an n-type buffer layer may be interposed between the n-type semiconductor substrate 1 made of Si, GaAs, or the like and the first n-type semiconductor layer 2. Further, a p-type ohmic contact layer may be interposed between the second p-type semiconductor layer 6 and the clock line 8 serving as an anode terminal.

絶縁層７は、クロックライン８あるいは発光のための電圧または電流を供給するライン12と、各半導体層との電気的絶縁を確保するためのものであり、ポリイミド等の透光性があり、かつ平坦性のある絶縁性膜が用いられる。   The insulating layer 7 is for securing electrical insulation between the clock line 8 or the line 12 for supplying a voltage or current for light emission and each semiconductor layer, and has translucency such as polyimide, and A flat insulating film is used.

11は、カソード端子として機能する裏面電極である。   11 is a back electrode functioning as a cathode terminal.

発光部のうち主として発光する層である第２のｐ型半導体層６から発生する光は図２中に矢印で示すように、隣接する３端子発光スイッチ素子15の受光部に直接に入射する他、本発明の発光装置によれば、基板１に向かって放射された光が、その隣接する３端子発光スイッチ素子15との間の基板１上に設けられた反射層10によって反射された受光部に入射することとなる。また、この例のように、３端子発光スイッチ素子アレイを覆うように基板１の表面に垂直方向の発光を遮光する第２の反射層９を設けることにより、外部へ放射される光もこの第２の反射層９によって反射して隣接する３端子発光スイッチ素子15の受光部へ入射させることができる。これらの反射によって隣接する３端子発光スイッチ素子15へ入射される光量がより多くなるので、本発明の発光装置によれば、隣接する３端子発光スイッチ素子15による受光効率が極めて高いものとなる。 The light generated from the second p-type semiconductor layer 6 which is the light-emitting layer of the light emitting part is directly incident on the light receiving part of the adjacent three-terminal light emitting switch element 15 as indicated by an arrow in FIG. According to the light emitting device of the present invention, the light receiving part in which the light emitted toward the substrate 1 is reflected by the reflective layer 10 provided on the substrate 1 between the adjacent three-terminal light emitting switch elements 15. It will enter into. Further, as in this example, by providing the second reflective layer 9 for shielding the light emission in the vertical direction on the surface of the substrate 1 so as to cover the three-terminal light emitting switch element array, the light emitted to the outside is also this first. It can be reflected by the two reflective layers 9 and incident on the light receiving portion of the adjacent three-terminal light emitting switch element 15. Since the amount of light incident on the adjacent three-terminal light-emitting switch element 15 is increased by these reflections, the light-receiving efficiency of the adjacent three-terminal light-emitting switch element 15 is extremely high according to the light-emitting device of the present invention.

このような反射層10は、３端子発光スイッチ素子15間に、0.1μｍ〜２μｍの厚みで、Ｔｉ，Ｃｒ，Ａｌ，Ａｕ等からなる層を真空蒸着法やスパッタリング法等により形成すればよい。   Such a reflective layer 10 may be formed by forming a layer made of Ti, Cr, Al, Au or the like between the three-terminal light emitting switch elements 15 with a thickness of 0.1 μm to 2 μm by a vacuum deposition method or a sputtering method.

また、第２の反射層９は、特に３端子発光スイッチ素子アレイと３端子発光素子アレイとが基板上に並列に配設されているときに、３端子発光スイッチ素子15からの発光のうち基板１の表面に垂直方向の発光と３端子発光素子14方向の発光とを遮光するものとして設けられる。このような第２の反射層９を設けることにより、３端子発光スイッチ素子アレイからの漏れ光のうち基板１の表面に垂直方向の発光と３端子発光素子14方向の発光と３端子発光素子14の反対方向の発光とはこの第２の反射層９によって十分に遮光されるので、本発明の発光装置を電子写真方式の画像記録装置に露光装置として用いた場合に、そのような漏れ光による画像の劣化が発生せず優れた画像品質を得ることができるものとなる。このような第２の反射層９は、例えば、ポリイミド等をスピンコーティングし、フォトエッチングで所定のパターンに加工して形成すればよい。また、この第２の反射層９によって３端子発光スイッチ素子15からの発光を反射して隣接する３端子発光スイッチ素子15の受光部に効率よく入射させるには、第２の反射層９は、発光波長に対して反射率が高く、絶縁層７より屈折率が低いポリイミド等の絶縁材料から成るものを用いるのが好ましい。 In addition, the second reflective layer 9 is formed on the substrate out of the light emitted from the three-terminal light-emitting switch element 15, particularly when the three-terminal light-emitting switch element array and the three-terminal light-emitting element array are arranged in parallel on the substrate. The light emission in the vertical direction and the light emission in the direction of the three-terminal light-emitting element 14 are shielded on the surface of 1. By providing the second reflective layer 9 as described above, out of the leakage light from the three-terminal light-emitting switch element array, light emission in the direction perpendicular to the surface of the substrate 1, light emission in the direction of the three-terminal light-emitting element 14, and three-terminal light-emitting element 14 Since the light emission in the opposite direction is sufficiently shielded by the second reflective layer 9, when the light-emitting device of the present invention is used as an exposure device in an electrophotographic image recording apparatus, it is caused by such leakage light. It is possible to obtain excellent image quality without image deterioration. The second reflective layer 9, if example embodiment, the polyimide is spin-coated, may be formed by processing into a predetermined pattern by photo-etching. In addition, in order to reflect the light emitted from the three-terminal light emitting switch element 15 by the second reflective layer 9 and efficiently enter the light receiving portion of the adjacent three-terminal light emitting switch element 15, the second reflective layer 9 includes : high reflectivity for light emission wavelength, it is preferred to use one made of an insulating material such as polyimide having a lower refractive index than the insulating layer 7.

図３は本発明の発光装置の実施の形態の例における概略回路構成を示す等価回路図である。３端子発光スイッチ素子アレイを構成する３端子発光スイッチ素子15としての発光サイリスタＴ１〜Ｔｎと、３端子発光素子アレイを構成する３端子発光素子14としての発光サイリスタＬ１〜Ｌｎとが、それぞれ直線状に配列されて並列に配設されており、それぞれの素子アレイの対応した発光サイリスタＴ１〜Ｔｎのゲート端子と発光サイリスタＬ１〜Ｌｎのゲート端子とが電気的に接続されており（例えば、３端子発光スイッチ素子アレイのｉ番目（ｉ＜ｎ）の発光サイリスタＴｎのゲート端子と、３端子発光素子アレイのｉ番目の発光サイリスタＬｎのゲート端子とが接続される。）、スタート用のスイッチサイリスタＴ０のゲート端子にはスタートパルスラインφＳが接続されて信号入力部とされている。このスタート用のスイッチサイリスタＴ０を含めて、３端子発光スイッチ素子アレイの発光サイリスタのアノード端子には、３本のクロックライン（φ１，φ２，φ３）がそれぞれ順次３個おきに１本ずつ接続されている。   FIG. 3 is an equivalent circuit diagram showing a schematic circuit configuration in the example of the embodiment of the light emitting device of the present invention. The light emitting thyristors T1 to Tn as the three terminal light emitting switch elements 15 constituting the three terminal light emitting switch element array and the light emitting thyristors L1 to Ln as the three terminal light emitting elements 14 constituting the three terminal light emitting element array are respectively linear. The gate terminals of the corresponding light emitting thyristors T1 to Tn and the gate terminals of the light emitting thyristors L1 to Ln of each element array are electrically connected (for example, three terminals). The gate terminal of the i-th (i <n) light-emitting thyristor Tn of the light-emitting switch element array is connected to the gate terminal of the i-th light-emitting thyristor Ln of the 3-terminal light-emitting element array.), The start switch thyristor T0 A start pulse line φS is connected to the gate terminal of the gate terminal to serve as a signal input section. Including the start switch thyristor T0, three clock lines (φ1, φ2, φ3) are sequentially connected to the anode terminals of the light-emitting thyristors of the three-terminal light-emitting switch element array. ing.

このように構成された例を基に、本発明の発光装置におけるスイッチング信号の転送および発光の動作について説明する。   Based on the example configured as described above, switching signal transfer and light emission operation in the light emitting device of the present invention will be described.

スイッチング信号の転送のスタートは、スタート用のスイッチサイリスタＴ０のアノード端子に接続されたクロックラインφ３がハイレベルになり、スタートパルスラインφＳがハイレベルからローレベル（発光サイリスタＴ０の発光条件を満たすゲート電圧以下の電圧）に変化することにより始まる。これによりスタート用のスイッチサイリスタＴ０がオン状態になり、発光する。このスタート用のスイッチサイリスタＴ０からの発光は、その一部が近傍の次の発光サイリスタＴ１に最も強く入射するよう構成されており、この光照射により発光サイリスタＴ１の発光のしきい電圧が低下する。   The transfer of the switching signal is started by changing the clock line φ3 connected to the anode terminal of the start switch thyristor T0 to the high level and changing the start pulse line φS from the high level to the low level (the gate satisfying the emission condition of the light emitting thyristor T0). It starts by changing to a voltage below the voltage. As a result, the start switch thyristor T0 is turned on to emit light. The light emitted from the start switch thyristor T0 is configured so that a part thereof is most strongly incident on the next light emitting thyristor T1, and the light emission threshold voltage of the light emitting thyristor T1 is reduced by this light irradiation. .

次に、発光サイリスタＴ０から発光サイリスタＴ１へのオン条件の転送について説明する。発光サイリスタＴ０からの発光による光照射により、発光サイリスタＴ１の発光のしきい電圧が低下し、この状態で発光サイリスタＴ１のゲート端子に接続されているクロックラインφ１をローレベルからハイレベルに変化させる。このとき、同じクロックラインφ１がゲート端子に接続されている発光サイリスタＴ４は、スタート用のスイッチサイリスタＴ０から十分離れているため、スタート用のスイッチサイリスタＴ０の発光の光照射による発光のしきい電圧の低下はほとんどない。そこで、クロックラインφ１のハイレベルＶＨ（φ１）を、発光サイリスタＴ４の発光のしきい電圧ＶＴＨ（Ｔ４）と発光サイリスタＴ１の発光のしきい電圧ＶＴＨ（Ｔ１）との間の電圧となるように設定すれば（すなわち、ＶＨ（φ１）をＶＴＨ（Ｔ１）＜ＶＨ（φ１）＜ＶＴＨ（Ｔ４）と設定すれば）、発光サイリスタＴ１のみがオン状態になり発光する。 Next, transfer of the ON condition from the light emitting thyristor T0 to the light emitting thyristor T1 will be described. The light emission by the light emission from the light emitting thyristor T0 reduces the light emission threshold voltage of the light emitting thyristor T1, and in this state, the clock line φ1 connected to the gate terminal of the light emitting thyristor T1 is changed from the low level to the high level. . At this time, since the light emitting thyristor T4 having the same clock line φ1 connected to the gate terminal is sufficiently away from the start switch thyristor T0, the threshold voltage of light emission due to the light emission of the light emission of the start switch thyristor T0. There is almost no decline. Therefore, the high level V H (φ1) of the clock line φ1 is set to a voltage between the light emission threshold voltage V TH (T4) of the light emitting thyristor T4 and the light emission threshold voltage V TH (T1) of the light emitting thyristor T1. If this is set (that is, if V H (φ1) is set as V TH (T1) <V H (φ1) <V TH (T4)), only the light-emitting thyristor T1 is turned on and emits light.

発光サイリスタＴ１がオン状態となって発光した後、クロックラインφ３をハイレベルからローレベルに変化させることにより、発光サイリスタＴ０はオフ状態になり発光が終了する。こうして３端子発光スイッチ素子アレイを構成する発光サイリスタのオン状態はスタート用のスイッチサイリスタＴ０から次の発光サイリスタＴ１に転送される。このとき、スタートパルスラインφＳをローレベルからハイレベルに変化させることにより、再度クロックラインφ３をハイレベルに変化させても、スタート用のスイッチサイリスタＴ０はオフ状態を保つ。ここで、発光のための電圧または電流を供給するラインφＩをローレベルからハイレベルにする。３端子発光素子アレイの１番目の発光サイリスタＬ１は対応する３端子発光スイッチ素子アレイの発光サイリスタＴ１がオン状態のため、そのゲート端子にかかる電圧はほぼ０Ｖとなるが、３端子発光素子アレイの２番目の発光サイリスタＬ２は３端子発光スイッチ素子アレイの対応する発光サイリスタＴ２がオフ（光励起）状態であり、３端子発光素子アレイの１，２番目の発光サイリスタＬ１，Ｌ２の発光のしきい電圧をそれぞれＶＴＨ（Ｌ１），ＶＴＨ（Ｌ２）とすると、前述したようにクロックラインφ１のハイレベルＶＨ（φＩ）をＶＴＨ（Ｌ１）＜ＶＨ（φＩ）＜ＶＴＨ（Ｌ２）となるように設定すれば、発光サイリスタＬ１のみオン状態となり、発光する。そして、発光のための電圧または電流を供給するラインφＩをハイレベルからローレベルにすると、３端子発光素子アレイの１番目の発光サイリスタＬ１はオフになり発光は終了する。 After the light emitting thyristor T1 is turned on and emits light, the light emitting thyristor T0 is turned off and the light emission ends by changing the clock line φ3 from the high level to the low level. Thus, the ON state of the light-emitting thyristor constituting the three-terminal light-emitting switch element array is transferred from the start switch thyristor T0 to the next light-emitting thyristor T1. At this time, by changing the start pulse line φS from the low level to the high level, the start switch thyristor T0 is kept off even if the clock line φ3 is changed to the high level again. Here, the line φI for supplying the voltage or current for light emission is changed from the low level to the high level. In the first light-emitting thyristor L1 of the three-terminal light-emitting element array, since the light-emitting thyristor T1 of the corresponding three-terminal light-emitting switch element array is in the on state, the voltage applied to its gate terminal is approximately 0V. In the second light-emitting thyristor L2, the corresponding light-emitting thyristor T2 of the three-terminal light-emitting switch element array is in an off (light-excited) state, and the threshold voltage of light emission of the first and second light-emitting thyristors L1 and L2 of the three-terminal light-emitting element array Are V TH (L1) and V TH (L2), respectively, the high level V H (φI) of the clock line φ1 is expressed as V TH (L1) <V H (φI) <V TH (L2) as described above. If so, only the light-emitting thyristor L1 is turned on and emits light. When the line φI for supplying the voltage or current for light emission is changed from the high level to the low level, the first light-emitting thyristor L1 of the three-terminal light-emitting element array is turned off and the light emission ends.

以上のようにして３端子発光スイッチ素子アレイによるスイッチング信号の転送とそれに対応させた３端子発光素子アレイによる発光の動作とを順次繰り返すことにより、スタート用のスイッチサイリスタＴ０のオン状態（発光状態）がスイッチング信号として発光サイリスタＴ１，Ｔ２，Ｔ３・・・へと順次転送され、それに対応して発光サイリスタＬ１，Ｌ２，Ｌ３・・・の発光動作の制御が行なわれる。   By sequentially repeating the switching signal transfer by the three-terminal light-emitting switch element array and the light-emission operation by the corresponding three-terminal light-emitting element array as described above, the start switch thyristor T0 is turned on (light-emitting state). Are sequentially transferred to the light emitting thyristors T1, T2, T3... As a switching signal, and the light emitting operation of the light emitting thyristors L1, L2, L3.

なお、３端子発光スイッチ素子アレイの動作のためにクロックパルスを供給するクロックラインとしてφ１，φ２，φ３の３本が必要な理由は、３端子発光スイッチ素子アレイにおいてスイッチング信号が転送されて発光状態にある例えば発光サイリスタＴ２に対しては、その発光による光が両隣の発光サイリスタＴ１およびＴ３に照射されてこれらが共に発光のしきい電圧またはしきい電流が低下した状態にあるため、クロックラインが２本では発光サイリスタＴ２の次にＴ１およびＴ３の両方が発光状態になってしまい、Ｔ１からＴ２へ、Ｔ２からＴ３へと順次転送していくことができないためである。   The reason why three clock lines φ1, φ2 and φ3 are required as clock lines for supplying clock pulses for the operation of the three-terminal light-emitting switch element array is that the switching signal is transferred in the three-terminal light-emitting switch element array to emit light. For example, for the light emitting thyristor T2, the light emitting thyristor T1 and T3 adjacent to each other is irradiated with light emitted from the light emitting thyristor T2, and both of them are in a state where the threshold voltage or threshold current of the light emission is lowered. This is because both T1 and T3 are in a light emitting state next to the light emitting thyristor T2, and cannot be sequentially transferred from T1 to T2 and from T2 to T3.

そして、本発明の画像形成装置は、電子写真方式の画像形成装置であって、本発明の発光装置を感光体への露光装置に使用しているものである。その構成例は、例えば、感光体と帯電装置と露光装置と現像装置と転写装置と定着装置とを有しており、その感光体への露光装置を、本発明の発光サイリスタによる３端子発光スイッチ素子および３端子発光素子を集積化したアレイを、回路基板上に直線状に配置してそれぞれ３端子発光スイッチ素子アレイおよび３端子発光素子アレイを有する発光装置とし、これを用いて同じ回路基板に駆動用ドライバーＩＣ等を搭載して構成する。   The image forming apparatus of the present invention is an electrophotographic image forming apparatus in which the light emitting device of the present invention is used as an exposure device for a photoreceptor. The configuration example includes, for example, a photoconductor, a charging device, an exposure device, a developing device, a transfer device, and a fixing device, and the exposure device for the photoconductor is a three-terminal light emitting switch using the light emitting thyristor of the present invention. An array in which elements and three-terminal light-emitting elements are integrated is linearly arranged on a circuit board to form a light-emitting device having a three-terminal light-emitting switch element array and a three-terminal light-emitting element array, respectively. It is configured with a driver IC for driving.

このような構成の本発明の画像形成装置によれば、本発明の発光装置を感光体への露光装置に使用していることから、本発明の発光サイリスタによる３端子発光スイッチ素子および３端子発光素子を集積化したアレイを用いて露光装置を安価に製造することができ、また、露光装置からバイアス光や漏れ光も発生しないので、安価で高画質の画像が形成できる露光装置を備えた画像形成装置を提供できるものとなる。   According to the image forming apparatus of the present invention having such a configuration, since the light emitting device of the present invention is used in the exposure device for the photosensitive member, the three-terminal light emitting switch element and the three terminal light emitting by the light emitting thyristor of the present invention are used. An exposure apparatus can be manufactured at low cost by using an array in which elements are integrated, and since no bias light or leakage light is generated from the exposure apparatus, an image provided with an exposure apparatus capable of forming an inexpensive and high-quality image. A forming apparatus can be provided.

なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更・改良等が可能である。   The present invention is not limited to the embodiments described above, and various changes and improvements can be made without departing from the scope of the present invention.

本発明の発光装置の実施の形態の例を示す要部平面図である。It is a principal part top view which shows the example of embodiment of the light-emitting device of this invention. 図１におけるＡ−Ａ’線断面図である。FIG. 2 is a cross-sectional view taken along line A-A ′ in FIG. 1. 本発明の発光装置の実施の形態の例における概略回路構成を示す等価回路図である。It is an equivalent circuit diagram which shows the schematic circuit structure in the example of embodiment of the light-emitting device of this invention. 従来の第１の発光装置の基本構造の概略回路構成を示す等価回路図ならびに各クロックパルスおよび発光強度の波形を示す線図である。It is the equivalent circuit diagram which shows the schematic circuit structure of the basic structure of the conventional 1st light-emitting device, and the diagram which shows the waveform of each clock pulse and light emission intensity. 図４に等価回路図で示される発光装置の、発光サイリスタアレイ部の断面図である。FIG. 5 is a cross-sectional view of a light emitting thyristor array portion of the light emitting device shown in an equivalent circuit diagram in FIG. 4. 従来の第２の発光装置の基本構造の概略回路構成を示す等価回路図である。It is an equivalent circuit diagram which shows the schematic circuit structure of the basic structure of the conventional 2nd light-emitting device.

符号の説明Explanation of symbols

１・・・ｎ型半導体基板
２・・・第１のｎ型半導体層
３・・・第１のｐ型半導体層
４・・・第２のｎ型半導体層
５・・・第３のｎ型半導体層（発光層）
６・・・第２のｐ型半導体層
７・・・絶縁層
８・・・クロックライン
９・・・第２の反射層
10・・・反射層
11・・・裏面電極
12・・・発光のための電圧または電流を供給するライン
13・・・ゲート間配線
14・・・３端子発光素子
15・・・３端子発光スイッチ素子
16・・・スタート用スイッチサイリスタ DESCRIPTION OF SYMBOLS 1 ... n-type semiconductor substrate 2 ... 1st n-type semiconductor layer 3 ... 1st p-type semiconductor layer 4 ... 2nd n-type semiconductor layer 5 ... 3rd n-type Semiconductor layer (light emitting layer)
6 ... 2nd p-type semiconductor layer 7 ... Insulating layer 8 ... Clock line 9 ... 2nd reflective layer
10 ... Reflective layer
11 ... Back electrode
12 ... Line for supplying voltage or current for light emission
13 ... Wiring between gates
14 ... 3 terminal light emitting device
15 ... 3 terminal light emitting switch element
16 ... Start switch thyristor

Claims (5)

発光のしきい電圧またはしきい電流を外部から光を照射することによって制御可能な、アノード端子とカソード端子とゲート端子とを有する３端子発光スイッチ素子を多数個、１つの前記３端子発光スイッチ素子からの発光が隣接する前記３端子スイッチ素子に入射するように基板上に直線状に配列するとともに、前記３端子発光スイッチ素子の各々の前記アノード端子にクロックラインを接続した３端子発光スイッチ素子アレイと、
発光のしきい電圧またはしきい電流を外部からゲート端子を介して電気的に制御可能な、アノード端子とカソード端子と前記ゲート端子とを有する３端子発光素子を多数個、前記３端子発光スイッチ素子に対応させて前記基板上に配列するとともに、前記３端子発光素子の前記ゲート端子をそれぞれ対応する前記３端子発光スイッチ素子の前記ゲート端子と電気的に接続し、前記３端子発光素子の前記アノード端子を発光のための電圧または電流を供給するラインに接続した３端子発光素子アレイとを具備しており、
前記３端子発光スイッチ素子および前記３端子発光素子は、それぞれｎ型半導体基板の上に、第１のｎ型半導体層と第１のｐ型半導体層と第２のｎ型半導体層とが順次積層された受光部と、該受光部上に第３のｎ型半導体層と第２のｐ型半導体層とが積層された発光部とを有するとともに、前記第２のｐ型半導体層に前記アノード端子を、前記ｎ型半導体基板または前記第１のｎ型半導体層に前記カソード端子を、前記第２または第３のｎ型半導体層に前記ゲート端子をそれぞれ電気的に接続した発光サイリスタであり、
前記３端子発光スイッチ素子アレイは、隣接する前記３端子発光スイッチ素子間であって、前記基板の主面のうち前記３端子発光スイッチ素子アレイが設けられた側の前記基板の主面上に設けられ、前記発光を反射して、隣接する前記３端子発光スイッチ素子の受光部に入射させる反射層が設けられている発光装置。 A large number of three-terminal light-emitting switch elements having an anode terminal, a cathode terminal, and a gate terminal, each of which can control a light-emission threshold voltage or a threshold current by irradiating light from the outside. A three-terminal light-emitting switch element array in which light emission from the light is incident on the adjacent three-terminal switch elements in a straight line on the substrate and a clock line is connected to each anode terminal of the three-terminal light-emitting switch elements When,
A number of three-terminal light-emitting elements having an anode terminal, a cathode terminal, and the gate terminal, the threshold voltage or threshold current of light emission being electrically controllable from the outside via the gate terminal, the three-terminal light-emitting switch element The gate terminals of the three-terminal light-emitting elements are electrically connected to the gate terminals of the corresponding three-terminal light-emitting switch elements, and the anodes of the three-terminal light-emitting elements are arranged on the substrate. A three-terminal light-emitting element array having terminals connected to a line for supplying voltage or current for light emission;
The three-terminal light-emitting switch element and the three-terminal light-emitting element are each formed by sequentially stacking a first n-type semiconductor layer, a first p-type semiconductor layer, and a second n-type semiconductor layer on an n-type semiconductor substrate. And a light emitting portion in which a third n-type semiconductor layer and a second p-type semiconductor layer are stacked on the light-receiving portion, and the anode terminal is connected to the second p-type semiconductor layer. A light emitting thyristor in which the cathode terminal is electrically connected to the n-type semiconductor substrate or the first n-type semiconductor layer, and the gate terminal is electrically connected to the second or third n-type semiconductor layer.
The 3-terminal light emitting switch element array is a between the 3-terminal light emitting switch element adjacent, provided on the main surface of the substrate on which the 3-terminal light emitting switch element array is provided one main surface of the substrate is, by reflecting the light emission, light emitting reflective layer to be incident on the light receiving portion of the adjacent said 3-terminal light emitting switch element is provided apparatus. 前記３端子発光スイッチ素子アレイを覆うように前記３端子発光スイッチ素子アレイ上に設けられ、前記３端子発光スイッチ素子アレイ上に放射された前記３端子発光スイッチ素子からの発光を反射させて隣接する前記３端子発光スイッチ素子に入射させる第２の反射層をさらに具備する請求項１記載の発光装置。It is provided on the three-terminal light-emitting switch element array so as to cover the three-terminal light-emitting switch element array, and the light emitted from the three-terminal light-emitting switch element emitted on the three-terminal light-emitting switch element array is reflected and adjacent. The light emitting device according to claim 1, further comprising a second reflective layer incident on the three-terminal light emitting switch element. 前記第２の反射層と前記３端子発光スイッチ素子アレイとの間に設けられ、透光性を有する絶縁層をさらに具備する請求項２記載の発光装置。 The light emitting device according to claim 2, further comprising a light-transmitting insulating layer provided between the second reflective layer and the three-terminal light emitting switch element array . 前記基板の主面のうち裏面側に設けられた裏面電極をさらに具備する請求項１乃至３のいずれか記載の発光装置。 The light-emitting device according to claim 1, further comprising a back electrode provided on a back surface side of the main surface of the substrate . 請求項１乃至４のいずれか記載の発光装置を感光体への露光装置に使用していることを特徴とする画像記録装置。 Image recording apparatus, wherein a light-emitting device of any serial mounting of claims 1 to 4 is used in the exposure apparatus to the photoreceptor.
JP2004190458A 2004-06-28 2004-06-28 Light emitting device and image recording device Expired - Fee Related JP4511262B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004190458A JP4511262B2 (en) 2004-06-28 2004-06-28 Light emitting device and image recording device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004190458A JP4511262B2 (en) 2004-06-28 2004-06-28 Light emitting device and image recording device

Publications (2)

Publication Number Publication Date
JP2006007673A JP2006007673A (en) 2006-01-12
JP4511262B2 true JP4511262B2 (en) 2010-07-28

Family

ID=35775433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004190458A Expired - Fee Related JP4511262B2 (en) 2004-06-28 2004-06-28 Light emitting device and image recording device

Country Status (1)

Country Link
JP (1) JP4511262B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071208A (en) * 2018-01-24 2019-07-30 欣兴电子股份有限公司 The dot structure of light emitting diode construction and its manufacturing method and micro-display

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332762A (en) * 2000-05-23 2001-11-30 Toyoda Gosei Co Ltd Iii nitride compound semiconductor light emitting device and its manufacturing method

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153890A (en) * 1994-09-28 1996-06-11 Nippon Sheet Glass Co Ltd Light emitting thyristor and self-scanning light emitting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332762A (en) * 2000-05-23 2001-11-30 Toyoda Gosei Co Ltd Iii nitride compound semiconductor light emitting device and its manufacturing method

Also Published As

Publication number Publication date
JP2006007673A (en) 2006-01-12

Similar Documents

Publication Publication Date Title
JP2577089B2 (en) Light emitting device and driving method thereof
US5451977A (en) Self-scanning light-emitting array and a driving method of the array
US6614055B1 (en) Surface light-emitting element and self-scanning type light-emitting device
JP2577034B2 (en) Self-scanning light emitting element array and driving method thereof
JP3647968B2 (en) Self-scanning light emitting device
JP5853496B2 (en) Light emitting element, light emitting element array, optical writing head, and image forming apparatus
JPH0992885A (en) Surface light emitting element and self-scanning light emitting device
JP2015032812A (en) Light-emitting thyristor, self-scanning-type light-emitting element array, optical writing head, image formation device, and method of manufacturing light-emitting thyristor and self-scanning-type light-emitting element array
JP4068172B2 (en) Surface emitting thyristor and self-scanning light emitting device
JP4443304B2 (en) Light emitting device and image forming apparatus
JP4511262B2 (en) Light emitting device and image recording device
JPH09283794A (en) Surface light-emitting element and self-scanning type light-emitting device
JP2013065593A (en) Light-emitting element, light-emitting element array, optical writing head, and image formation device
JP4578195B2 (en) Light emitting device and image recording device
JP4578191B2 (en) Light emitting device and image recording device
JP4673655B2 (en) Light emitting device and image forming apparatus
JP4732786B2 (en) Light emitting device and image forming apparatus
JP4637517B2 (en) Light emitting device and image recording device
JP2006286982A (en) Light-emitting apparatus and image forming apparatus
JP2006339248A (en) Light emitting device and image formation apparatus
JP2006297721A (en) Optical scanning type switching apparatus, light emitting apparatus and image forming apparatus
JP4763437B2 (en) Optical scanning device, light emitting device, and image forming apparatus
JP2854556B2 (en) Self-scanning light emitting element array and driving method thereof
JP2006286981A (en) Light-emitting apparatus and image forming apparatus
JPH11330541A (en) End face light emitting element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100406

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100506

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees