JP4507120B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP4507120B2 JP4507120B2 JP2006283816A JP2006283816A JP4507120B2 JP 4507120 B2 JP4507120 B2 JP 4507120B2 JP 2006283816 A JP2006283816 A JP 2006283816A JP 2006283816 A JP2006283816 A JP 2006283816A JP 4507120 B2 JP4507120 B2 JP 4507120B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- amorphous carbon
- photoresist
- etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 109
- 229920002120 photoresistant polymer Polymers 0.000 claims description 102
- 239000000463 material Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- QQONPFPTGQHPMA-UHFFFAOYSA-N Propene Chemical compound CC=C QQONPFPTGQHPMA-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- -1 methylsiloxane Chemical class 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 5
- VXNZUUAINFGPBY-UHFFFAOYSA-N 1-Butene Chemical compound CCC=C VXNZUUAINFGPBY-UHFFFAOYSA-N 0.000 claims description 4
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims description 4
- IAQRGUVFOMOMEM-UHFFFAOYSA-N butene Natural products CC=CC IAQRGUVFOMOMEM-UHFFFAOYSA-N 0.000 claims description 4
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000007865 diluting Methods 0.000 claims description 2
- 150000002430 hydrocarbons Chemical class 0.000 claims description 2
- 239000004215 Carbon black (E152) Substances 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 229930195733 hydrocarbon Natural products 0.000 claims 1
- 238000005530 etching Methods 0.000 description 51
- 239000010410 layer Substances 0.000 description 30
- 238000002474 experimental method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- 238000000151 deposition Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 238000004904 shortening Methods 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- LGNOFMLHGRSNNC-UHFFFAOYSA-N helium;prop-1-ene Chemical compound [He].CC=C LGNOFMLHGRSNNC-UHFFFAOYSA-N 0.000 description 3
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- WZJUBBHODHNQPW-UHFFFAOYSA-N 2,4,6,8-tetramethyl-1,3,5,7,2$l^{3},4$l^{3},6$l^{3},8$l^{3}-tetraoxatetrasilocane Chemical compound C[Si]1O[Si](C)O[Si](C)O[Si](C)O1 WZJUBBHODHNQPW-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000001273 butane Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- IJDNQMDRQITEOD-UHFFFAOYSA-N n-butane Chemical compound CCCC IJDNQMDRQITEOD-UHFFFAOYSA-N 0.000 description 2
- OFBQJSOFQDEBGM-UHFFFAOYSA-N n-pentane Natural products CCCCC OFBQJSOFQDEBGM-UHFFFAOYSA-N 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000001294 propane Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- WHSQZRWXNYRILM-UHFFFAOYSA-N C(=C)C1C(C=2C1=CC=CC2)(O[SiH2]C2CC=1C2=CC=CC1)C=C.C(=C)C1C(C=2C1=CC=CC2)(O[SiH2]C2CC=1C2=CC=CC1)C=C Chemical compound C(=C)C1C(C=2C1=CC=CC2)(O[SiH2]C2CC=1C2=CC=CC1)C=C.C(=C)C1C(C=2C1=CC=CC2)(O[SiH2]C2CC=1C2=CC=CC1)C=C WHSQZRWXNYRILM-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- BFMSJYAWNSOMGF-UHFFFAOYSA-N acetylene;helium Chemical compound [He].C#C BFMSJYAWNSOMGF-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- RSNQKPMXXVDJFG-UHFFFAOYSA-N tetrasiloxane Chemical compound [SiH3]O[SiH2]O[SiH2]O[SiH3] RSNQKPMXXVDJFG-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、半導体集積回路装置の製造方法に関し、特に高アスペクト比の開孔を形成する半導体集積回路装置の製造方法に関する。
半導体装置の高集積化及び高速度化が加速される中、これらを実現するための鍵となるフォトリソグラフィ技術の進展がめざましい。半導体装置の高集積化及び高速化には、配線パターンの微細化が必要であり、微細化の実現には、露光波長の短波長化が大きく貢献している。特に、ｉ線(３６５ｎｍ)からＫｒＦ(２４８ｎｍ)への短波長化は大きな変革をもたらした。また、フォトリソグラフィ技術の中核を成すレジスト材料の高解像度化、高感度化に対しては、酸を触媒とする化学増幅型レジストの開発が大きな成功を収めている。
更なる微細化の波は、露光波長の更なる短波長化を要求し、ＫｒＦからより短波長のＡｒＦ(１９３ｎｍ)やＦ２（１５７ｎｍ）を用いた露光装置が開発されるに到っている。
一方、露光装置で用いられる波長が短くなるにつれて、使用可能なフォトレジスト材料が制限される。従来、ドライエッチング耐性を確保するために、フォトレジスト材料としてベンゼン環を有する材料が用いられてきたが、ＡｒＦレーザを用いた露光では、ベンゼン環がＡｒＦレーザ光の波長である１９３ｎｍに大きな吸収を有しているため、レジストの光学的な透明性が低く、レジストの下層部まで光が到達しにくくなり、露光不足に伴う裾引きや現像時の抜け不良の原因となる。そのため、ＡｒＦレーザ用のフォトレジスト材料にベンゼン環をもった材料を使うことが困難であり、レジストのドライエッチング耐性が低いという問題がある。ＡｒＦ用のレジストのエッチング耐性を高めるために、種々検討がなされているが、解像度などの他の特定の向上と共に達成することは容易ではない。
このように、露光波長を短波長化すると、短波長化に対応したレジスト材料が必要と成るが、すぐには最適化された材料は供給されないという問題がある。
そこで一つの解決策として、現状で製造可能なレジストパターンをリソグラフィー以外の工程で縮小して、微細化の要求に応えようとする提案が成されている。例えば、特許文献１（特開２００１−２８１８８６号公報）、特許文献２（特開２００４−２０５６９９号公報）、および特許文献３（特開平１０−７３９２７号公報）に、ＫｒＦレーザ光やＡｒＦレーザ光を用いて形成されたレジストパターンを縮小する技術が開示されている。
特許文献１に開示された技術は、予め形成されたレジストパターンの寸法を小さくするもので、特許文献２および特許文献３に開示された技術は、予め形成されたレジストの寸法を大きくし、レジストの間隔を狭くするものである。
特許文献１〜３に開示された技術は、従来の露光装置、レジストを用い、パターンが形成できる点では効果があるが、配線ルールの縮小に伴い、予め決められたフォトレジスト膜からなるパターンの寸法を変える場合に、寸法の精度を維持することが困難になる。
一方、エッチング耐性の低いフォトレジスト膜をマスクに高アスペクト比の開孔を形成すると、エッチングが進行するのに伴い、レジストが変形することにより、ピットが発生したり、フォトレジストの開口部の周囲が荒れたりすることで開孔の形状が変形する等の問題を引き起こす（図１参照）。現状では、ＡｒＦ用のフォトレジストをマスクとして開孔を形成する場合、深さが７００ｎｍを越すと開孔の形状が変形する場合があり、量産に適用する場合、深さが６００ｎｍを越す開孔を安定して形成することが困難であった。７００ｎｍを超す開孔は、例えば、上層配線と下層配線を接続するために使うコンタクトを形成する場合に必要となる。
また、露光波長が短くなるほどレジストの透過率が低下するため、レジスト膜厚を薄くしなければならず、ますます高アスペクト比の開孔の形成が困難となる。
特許文献４（特開２００３−２９７８１３号公報）には、レジストに形成されるパターンの変形や形状不良を抑制するため、被エッチング層上に有機質材料からなる反射防止層を形成し、その上にＡｒＦレーザ用のフォトレジストを形成して、パターニングし、フォトレジストパターンをマスクにＯ2プラズマを利用して反射防止層を選択的にエッチングし、被エッチング層を露出されると同時に、エッチングにより発生したポリマーをフォトレジスト表面に付着させることによりポリマー層を形成し、このポリマー層が形成されたフォトレジストパターンをマスクに、被エッチング層を選択的にエッチングすることが開示されている。ポリマー層は被エッチング層を選択的にエッチングする際に、フォトレジストの保護膜として機能することで、フォトレジストのエッチング中の変形を防止している。しかしながら、この方法では、ポリマー層を形成する原料を反射防止層にゆだねているため、ある程度開孔部面積が大きければ問題はないが、コンタクトホール等の開孔部面積の小さな開孔を形成する場合には、原料不足によりフォトレジストを十分に保護しきれない場合がある。又、ポリマー層の膜厚がフォトレジストの開孔の周辺部と周辺部から離れた領域とで一定になりにくいため、深い開孔を形成する場合には、開孔部から離れた領域でフォトレジストが変形し、下地への影響を十分に抑制しきれない。
また、深さが６００ｎｍを越える開孔を下地の絶縁膜に形成する場合、下地の絶縁膜とエッチング選択比が高い材料からなるハードマスクを用いてドライエッチングを行うことが知られている。
下地の絶縁膜としては、シリコン酸化膜あるいはプラズマＣＶＤ−ＳｉＯＣ膜等の低比誘電率材料からなる絶縁膜（Ｌｏｗ−ｋ材料）が用いられ、ハードマスク用の膜には、これらの絶縁膜とエッチング選択比の高い材料を選ぶ必要がある。例えば、シリコン酸化膜に対するハードマスクとして用いる材料は、シリコン窒化膜あるいはシリコン酸窒化膜が用いられるが、ハードマスク用の材料は、下地の絶縁膜に比べて比誘電率が高い場合が多い。
ハードマスク用の材料が、下地の絶縁膜よりも比誘電率が高い場合、配線間容量が大きくなり、半導体集積回路装置の特性を劣化させる要因となるという問題が発生する可能性を持っている。
特許文献５（特開２００６−４１４８６号公報）には、犠牲ハードマスク層として、非結晶性炭素膜（アモルファスカーボン膜）を用いる方法が記載されている。ここでは、非結晶性炭素膜が下地の被エッチング層である絶縁膜と高いエッチング選択比が得られることが記載されている。
本発明は、エッチング耐性の低いフォトレジスト材料からなるレジストパターンを用いても、高アスペクト比の開孔を、寸法精度を犠牲にすることなく形成できる半導体装置の製造方法を提供することを目的とするものである。
本発明は、エッチング耐性の低いフォトレジスト材料上に、アモルファスカーボン膜を被着せしめることによって、エッチング初期段階或いは、エッチング工程全般を通してフォトレジストのエッチング耐性の低さを補うものである。特に本発明では、フォトレジストに開孔を形成した後にアモルファスカーボン膜を被着せしめても、有機材料からなるフォトレジストにアモルファスカーボンが被着する確率が高くなるという特性を見いだした点に特徴がある。特許文献５に示されるように、フォトレジスト下にアモルファスカーボン膜を成膜することは知られていても、開孔の形成されたフォトレジスト膜上にアモルファスカーボン膜を形成すると、優先的に有機材料からなるフォトレジスト膜の上面や開孔部の側面に被着し、開孔部に露出する被エッチング材料への被着量が少なく、被着したアモルファスカーボン膜をエッチングマスクとして下地の被エッチング層がエッチング可能となることは全く予想し得ないことである。
即ち、本発明は、
被エッチング材料上にフォトレジスト膜を形成する工程、
前記フォトレジスト膜をパターニングして前記被エッチング材料表面を露出する第１の開孔を形成する工程、
前記フォトレジスト膜上及び前記第１の開孔側壁に、前記第１の開孔を閉塞しない膜厚にアモルファスカーボン膜を被着する工程、
前記アモルファスカーボン膜又は前記アモルファスカーボン膜及び前記フォトレジスト膜をマスクとして、前記被エッチング材料に第２の開孔を形成する工程
を有する半導体集積回路装置の製造方法である。
被エッチング材料上にフォトレジスト膜を形成する工程、
前記フォトレジスト膜をパターニングして前記被エッチング材料表面を露出する第１の開孔を形成する工程、
前記フォトレジスト膜上及び前記第１の開孔側壁に、前記第１の開孔を閉塞しない膜厚にアモルファスカーボン膜を被着する工程、
前記アモルファスカーボン膜又は前記アモルファスカーボン膜及び前記フォトレジスト膜をマスクとして、前記被エッチング材料に第２の開孔を形成する工程
を有する半導体集積回路装置の製造方法である。
前記アモルファスカーボン膜の形成は、プラズマＣＶＤ法を用いて行うことが好ましい。
前記被エッチング材料と前記フォトレジスト膜との間に反射防止膜が形成されていることが好ましく、反射防止膜が形成されている場合は、前記フォトレジスト膜に所定の開孔を形成した後、該所定の開孔底に露出する前記反射防止膜を除去して前記第１の開孔を形成し、その後、アモルファスカーボン膜を被着する。
又、下地の被エッチング材料を、形成するアモルファスカーボン膜をマスクにエッチングするため、前記第１の開孔のアスペクト比を１．８以上とすることが好ましい。
前記被エッチング材料が、基板上に形成された絶縁膜であることが好ましく、前記絶縁膜が、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、メチルシロキサン系の絶縁膜、あるいは、ポーラスＳｉＯＣ、ＳｉＯＣＨからなる絶縁膜であることが好ましい。
又、更に深い開孔を形成するため、被エッチング材料を基板上に形成された絶縁膜と該絶縁膜上に形成された犠牲ハードマスク層とし、前記アモルファスカーボン膜又は前記アモルファスカーボン膜及び前記フォトレジスト膜をマスクとして、前記犠牲ハードマスク層に前記第２の開孔を形成し、該第２の開孔を介して前記絶縁膜に第３の開孔を形成し、形成された第３の開孔にレジストを埋め込み、前記絶縁膜上に残存する層を除去することは好ましい。
本発明は、フォトレジスト表面にアモルファスカーボンを成膜することにより、エッチング耐性の低いフォトレジストを用いて、高アスペクト比の開孔を、寸法精度を犠牲にすることなく形成することを可能とするものである。
フォトレジスト表面に、アモルファスカーボン膜を形成すると、フォトレジスト表面のエッチング耐性を強化するとともに、開口部の寸法が小さくなる（シュリンク）すると言う効果もある。
本発明の実施の形態を、図面を用いて説明する。
図２Ａ〜図２Ｄは、本発明の一実施形態になる製造方法を示す模式的工程断面図である。本実施の形態では、被エッチング材料として、半導体装置などにおける基板上に形成される絶縁膜、特に、シリコン基板上に形成されるシリコン酸化膜の場合について説明する。
シリコン基板１上に、シリコン酸化膜２が形成され、シリコン酸化膜２上に、反射防止膜ＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ）３とフォトレジスト４を形成する（図２Ａ）。続いて、通常のフォトリソグラフィ工程により、フォトレジスト４に所望の開口径のパターンを形成し、該パターンをマスクとして下層のシリコン酸化膜２表面を露出するようにＢＡＲＣ３の除去を行う。これにより、フォトレジスト４とＢＡＲＣ３とには開口径ａの第１の開孔５が形成される（図２Ｂ）。ＢＡＲＣ３は、アモルファスカーボン膜６を成膜する前に、フォトレジスト膜４をマスクに除去し、下地のシリコン酸化膜２表面を露出させておく。ＢＡＲＣ３の除去には、例えば、ＣＦ４等の炭化フッ素系のガスと酸素との混合ガスを用いた異方性ドライエッチングにて行うことができる。続いて、第１の開孔５の形成されたフォトレジスト膜４上にのアモルファスカーボン膜６をＣＶＤ法などの公知の方法で形成する。好ましくは、ＣＶＤ法、特にプラズマＣＶＤにて形成されることが好ましい。
アモルファスカーボン膜６は、フォトレジスト膜４上に加え、フォトレジスト膜４及びＢＡＲＣ３に形成した第１の開孔５の壁面に優先的に被着するため、第１の開孔５の開口径（ａ）よりも狭い開口径（ｂ）が形成される（図２Ｃ）。
最後に、図２Ｄに示すように、アモルファスカーボン膜６をマスクに、通常の異方性ドライエッチングを行い、下地となるシリコン酸化膜２のエッチングを行い、シリコン基板１に達する第２の開孔７を形成する。図２Ｄでは、シリコン酸化膜２のエッチングに伴い、アモルファスカーボン膜６も徐々にエッチングされ、フォトレジスト４が露出した状態で更にエッチングした場合を示しているが、開孔を形成すべきシリコン酸化膜２の膜厚が少ない場合、或いは、十分な膜厚のアモルファスカーボン膜が形成できる場合には、エッチング終了後に、図３に示すように、フォトレジスト４上にアモルファスカーボン膜６が残存する場合もある。この場合、アモルファスカーボン膜６のみがマスクとして機能したことになり、シリコン酸化膜２に形成される第２の開孔の形状も、図２Ｄに示すようなテーパー形状の断面とはならず、アモルファスカーボン膜６による開口径（ｂ）の矩形断面が得られる。
シリコン酸化膜２の異方性ドライエッチングは、アモルファスカーボン膜６と十分なエッチング選択比の得られる条件であれば、何れの方法でも良く、例えば、通常のＣ4Ｆ6／Ａｒ／Ｏ2ガス系のプラズマエッチング装置を用いる方法が採用できる。また、この例のように、シリコン基板１に達するように開孔を形成する場合には、２０〜３０％程度のオーバーエッチング条件で行うことが好ましい。
フォトレジスト膜上にアモルファスカーボン膜をＣＶＤ法にて形成する場合、条件によっては、フォトレジストの焼き付きが起こる場合がある。このような焼き付きが起こると、エッチング後の残存レジストの除去が困難となる場合がある。本発明では、レジスト膜上にアモルファスカーボン膜を被着せしめるにあたっては、均一にレジストの焼き付けの起こらない条件で実施することが好ましい。但し、後述する第２の実施形態のように、最終的なエッチング対象となる絶縁膜上に犠牲ハードマスク層を形成する場合にはこの限りではないが、焼き付きによる開口部形状の変形を防止するという観点からは、同様に焼き付きの起こらない条件でアモルファスカーボン膜を成膜することが好ましい。
ＣＶＤ法で用いる原料ガスは、常温（約２５℃）気体であるＣ2Ｈ2（アセチレン）、Ｃ3Ｈ6（プロペン）、Ｃ4Ｈ8（ブテン）およびＣＨ4（メタン）、Ｃ2Ｈ6（エタン）あるいはＣ3Ｈ8（プロパン）、Ｃ4Ｈ10(ブタン)等の炭化水素化合物が用いられる。
炭素原子比率の多い方が、成膜効率が高いので、Ｃ2Ｈ2（アセチレン）、Ｃ3Ｈ6（プロペン）あるいはＣ4Ｈ8（ブテン）等が好ましい。
アモルファスカーボンは、原料ガスとなる、Ｃ2Ｈ2（アセチレン）、Ｃ3Ｈ6（プロペン）、Ｃ4Ｈ8（ブテン）およびＣＨ4（メタン）、Ｃ2Ｈ6（エタン）あるいはＣ3Ｈ8（プロパン）、Ｃ4Ｈ10(ブタン)等のガスをヘリウム、アルゴン等の不活性ガスで希釈して使用することは公知である。しかし、本発明のように、フォトレジスト上にアモルファスカーボン膜を形成する場合、アルゴンのような原子量の大きいガスで希釈すると、アモルファスカーボン膜の成膜時に、フォトレジストにダメージを与え、基板への焼きつきが生じることがある。そこで、ヘリウムのような原子量の小さいガスを用いて希釈することが好ましい。
ここで、被着するアモルファスカーボン膜６により第１の開孔５を閉塞しないようにするには、被着するアモルファスカーボン膜の膜厚を、第１の開孔５の開口径（ａ）の１／２未満とする必要がある。アモルファスカーボン膜の膜厚は、好ましくは開口径（ａ）の１／３以下、より好ましくは１／４以下である。一方、フォトレジスト膜上で均一にアモルファスカーボン膜を形成するためには、アモルファスカーボン膜の膜厚は１ｎｍ以上であることが好ましく、５ｎｍ以上がより好ましい。実施にあたっては、アモルファスカーボン膜とフォトレジストをマスクとして、被エッチング材料に所望の深さの開孔を形成するために、被エッチング材料とアモルファスカーボン膜とのエッチング選択比から、適宜最適な膜厚とすることが好ましい。
アモルファスカーボン膜は、フォトレジスト上及び第１の開孔の側壁に優先的に被着するものの、第１の開孔底に露出する被エッチング材料表面にもわずかに堆積する。フォトレジスト上に形成されるアモルファスカーボン膜に比べて第１の開孔底に露出する被エッチング材料表面に堆積するアモルファスカーボン膜の量が十分に少なければ、エッチングの進行に伴って、被エッチング材料表面に堆積するアモルファスカーボン膜はエッチング除去されるため、被エッチング材料のエッチングは可能であるが、場合によっては、所望の深さの開孔が被エッチング材料に形成できない場合がある。特に、第１の開孔の開口径が広い場合にこの傾向が大きく、また、第１の開孔が浅い場合にも被エッチング材料表面へのアモルファスカーボン膜の堆積量が多くなる。このような問題は、第１の開孔の開口径と深さの比、即ち、アスペクト比を高くすることで回避することができる。本発明では、第１の開孔のアスペクト比が１．８以上であれば、被エッチング材料表面へのアモルファスカーボン膜の堆積がほとんど無いと考えられる。
本発明で使用するフォトレジスト材料としては、特に制限はないが、より微細な開孔を形成するという観点からは、３００ｎｍ以下の化学線（例えば、ＫｒＦエキシマレーザ光）、特に２００ｎｍ以下の化学線（例えば、ＡｒＦエキシマレーザ光やＦ２レーザ光）に対して感光性のある材料であることが好ましい。また、パターン形成されたフォトレジスト上にアモルファスカーボン膜を成膜するため、アモルファスカーボン膜の成膜条件でパターン変形を起こさない十分な耐熱性を有していることが好ましい。一般的には、１５０℃以上、好ましくは、１６０℃以上の耐熱性を有していればよい。
近年、配線の微細化に伴い、配線間容量が、半導体素子の特性を劣化させることが問題となってきている。このために、従来層間絶縁膜として使われてきた、シリコン酸化膜、シリコン窒化膜あるいはシリコン酸窒化膜に換えて誘電率の低いＬｏｗ−ｋ膜と言われる絶縁膜が開発されている。
Ｌｏｗ−ｋ膜には、ＢＣＢ（Ｄｉｖｉｎｙｌ−ｓｉｌｏｘａｎｅ−ｂｉｓ−ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ（ジビニルシロキサン・ビス・ベンゾシクロブテン）Ｃ24Ｈ30ＯＳｉ2）、ＴＭＣＴＳ（１，３，５，７−Ｔｅｒｔａ−Ｍｅｔｈｌｙ−Ｃｙｃｌｏ−Ｔｅｔｒａ−Ｓｉｌｏｘａｎｅ（１，３，５，７−テトラメチルシクロテトラシロキサン）ＳｉＨ（ＣＨ3）Ｏ）等の有機シリコン系のポリマー材料は、アモルファスカーボン膜とのエッチング選択比が１．３〜１．５と低く、アモルファスカーボン膜をマスクとして開孔を形成することは困難であるが、メチルシロキサン（Ａｌｌｉｅｄ Ｓｉｇｎａｌ社製、商品名：Ｎａｎｏｇｌａｓｓ）あるいは、水素化メチルシロキサン（Honeywell社製、商品名ＨＯＳＰ）等のメチルシロキサン系の絶縁膜あるいはポーラスＳｉＯＣあるいはポーラスＳｉＯＣＨ等の絶縁膜は、アモルファスカーボン膜とのエッチング選択比が約２０と高いために、本発明の開孔を形成する絶縁膜として適している。
Ｌｏｗ−ｋ膜として選択可能な材料は、アモルファスカーボン膜と選択比の取れる材料であれば、メチルシロキサン系、ポーラスＳｉＯＣあるいはポーラスＳｉＯＣＨ等の絶縁膜以外であってもまったく問題ない。
通常、１．０〜１．５μｍの深さの開孔を形成することができれば、半導体集積回路装置に適用することが可能となる。ここで、例えば、アモルファスカーボン膜とのエッチング選択比が２０の被エッチング材料であれば、アモルファスカーボン膜の膜厚が３０ｎｍの場合、アモルファスカーボン膜のみで深さ６００ｎｍの開孔を被エッチング材料に形成できることとなる。また、レジストのみで問題なく形成できる開孔深さが、例えば、６００ｎｍであれば、合わせて１．２μｍの深さの開孔をパターン変形することなく形成できることとなる。なお、実際には、２０〜３０％のオーバーエッチング分を見込んでおく必要があるため、上記の例では、約１μｍの深さの開孔が形成できる。
このように、アモルファスカーボン膜とフォトレジスト膜とを使用して所望の深さの開孔が形成できるように、絶縁膜材料を選択することが好ましい。アモルファスカーボン膜とのエッチング選択比が高い絶縁膜材料ほど、アモルファスカーボン膜のみで絶縁膜に形成できる開孔深さが大きくなる。すなわち、同じ深さの開孔を形成する場合は、アモルファスカーボン膜の寄与分が大きくなれば、フォトレジスト膜の寄与分が少なくなるため、レジスト選択の幅が広がる。レジスト寄与分を同じとすれば、同じ膜厚のアモルファスカーボン膜でエッチング選択比が高くなるほど深い開孔が形成できることとなる。
以下、実験例を参照して、本発明を説明する。
＜実験例Ａ＞
実験例Ａでは、フォトレジスト上にアモルファスカーボンを形成する成長条件等を検討した。
実験例Ａでは、フォトレジスト上にアモルファスカーボンを形成する成長条件等を検討した。
アモルファスカーボンの成長条件の検討
アモルファスカーボンは、ＣＶＤ法あるいはスパッタ法を用いて形成することができるが、アモルファスカーボンをエッチングのマスクとして用いるため、ＣＶＤ法を用いて形成することが好ましい。
アモルファスカーボンは、ＣＶＤ法あるいはスパッタ法を用いて形成することができるが、アモルファスカーボンをエッチングのマスクとして用いるため、ＣＶＤ法を用いて形成することが好ましい。
アモルファスカーボンは、特開平７−２２１３０２号公報に、
反応ガスとして、アセチレン−ヘリウム（Ｃ2Ｈ2−Ｈｅ）を３００ＳＣＣＭ、Ａｒを３０ＳＣＣＭ供給し、基体内の圧力を、１３３Ｐａ（１Ｔｏｒｒ）、基板温度を２００℃、ＲＦ周波数２００ＫＨｚ、ＲＦ電力３０Ｗの条件で成膜する条件が開示されているが、上記の条件で、ＡｒＦレジスト上にアモルファスカーボンを形成すると、ＡｒＦレジストが基板に焼きついてしまうので、アモルファスカーボンの成膜条件の検討を行った。
反応ガスとして、アセチレン−ヘリウム（Ｃ2Ｈ2−Ｈｅ）を３００ＳＣＣＭ、Ａｒを３０ＳＣＣＭ供給し、基体内の圧力を、１３３Ｐａ（１Ｔｏｒｒ）、基板温度を２００℃、ＲＦ周波数２００ＫＨｚ、ＲＦ電力３０Ｗの条件で成膜する条件が開示されているが、上記の条件で、ＡｒＦレジスト上にアモルファスカーボンを形成すると、ＡｒＦレジストが基板に焼きついてしまうので、アモルファスカーボンの成膜条件の検討を行った。
尚、今回使用したＡｒＦレジストのカタログ上の耐熱限界は１６０℃である。
成膜条件として、
原料ガス：プロペン−ヘリウム（Ｃ3Ｈ6−Ｈｅ）：１２００ｓｃｃｍ
圧力：４００Ｐａ（３Ｔｏｒｒ）
ＲＦ周波数１３．５６ＭＨｚ
を固定して、基板温度とＲＦ電力条件を変え膜厚３０ｎｍのアモルファスカーボン膜を形成した。
原料ガス：プロペン−ヘリウム（Ｃ3Ｈ6−Ｈｅ）：１２００ｓｃｃｍ
圧力：４００Ｐａ（３Ｔｏｒｒ）
ＲＦ周波数１３．５６ＭＨｚ
を固定して、基板温度とＲＦ電力条件を変え膜厚３０ｎｍのアモルファスカーボン膜を形成した。
ＡｒＦ用の前記フォトレジストを用い、膜厚３００ｎｍのフォトレジスト膜を形成した基板上に膜厚３０ｎｍのアモルファスカーボン膜を形成した。
各実験の実験条件と判定結果とを表１に示す。
判定基準は、
判定１：アモルファスカーボン膜を形成後、焼きつきが無く、フォトレジストを容易に除去できた場合を○、フォトレジストの焼きつきが見られ、焼きつきのない場合のフォトレジスト除去にかかる時間の２倍以内の時間でフォトレジストの除去ができた場合を△、フォトレジストが除去できない場合を×とし、
判定２：Φ２０ｃｍの基板の中心および周囲４箇所のアモルファスカーボンの膜厚を測定し、基板内の膜厚のバラツキが、５％以内の場合を○、１０％以内の場合を△とし、バラツキが１０％を越えた場合を×とした。
判定１：アモルファスカーボン膜を形成後、焼きつきが無く、フォトレジストを容易に除去できた場合を○、フォトレジストの焼きつきが見られ、焼きつきのない場合のフォトレジスト除去にかかる時間の２倍以内の時間でフォトレジストの除去ができた場合を△、フォトレジストが除去できない場合を×とし、
判定２：Φ２０ｃｍの基板の中心および周囲４箇所のアモルファスカーボンの膜厚を測定し、基板内の膜厚のバラツキが、５％以内の場合を○、１０％以内の場合を△とし、バラツキが１０％を越えた場合を×とした。
基板温度が８０℃および８５℃の実験Ｎｏ．１〜８は、膜厚のバラツキが１０％を越える。又、ＲＦ電力が２００Ｗの場合は、何れも膜厚のバラツキが１０％を超える。基板温度が９０℃の実験Ｎｏ．１０〜１２は、膜厚のバラツキは１０％以内で、十分に実用に耐えうる範囲であり、実験Ｎｏ．１４〜１６、１８〜２０、２２〜２４、２６〜２８では、基板温度を９５℃以上にすることでバラツキを５％以内に収めることができる。
今回使用したレジスト及び成膜装置では、基板温度の下限は、アモルファスカーボン膜の膜厚の基板内バラツキから、９０℃が好ましく、９５℃であることがより好ましいことが確認された。
一方、フォトレジストの焼きつきは、基板温度が１０５℃以上となる場合に発生している。特に成膜開始時の基板温度よりも、成膜後の基板温度が１２５℃を超えると焼き付きがみられ、１３０℃以上ではフォトレジストの除去が困難となる。
成膜後の基板の温度が１２０℃を越え１２５℃くらいから焼きつきがはじまりフォトレジストの剥離が困難になり、１３０℃になると基板に焼きついて剥離することがさらに困難になる。このことから成膜後の基板温度が１２５℃以下であることが好ましく、１２０℃以下であることがより好ましいといえる。
ＲＦ電力が高いほど、成膜終了時の基板温度を低く抑えればよいことがわかる。この原因は、ＲＦ電力が低過ぎると、自己バイアス（イオンが引き込まれる力）が強くかかる上に成膜時間が長くなることが原因と考えられる。
ＲＦ周波数が低いと基板の温度上昇が高いので、ＲＦ周波数は、高いほうが基板温度の上昇を防止することができ、１３．５６ＭＨｚのように高い周波数であることが好ましい。
使用したフォトレジストの耐熱限界は１６０℃であるが、基板温度が１２５℃くらいから焼きつきがはじまる理由は、基板表面のフォトレジスト表面がプラズマに曝され、温度が上昇するが、基板温度の上昇は、フォトレジストの温度上昇が直接反映されていないことが原因と思われる。一方、装置構成から基板表面の温度をモニターすることができない点と、製造時に基板表面をモニターしながら基板表面の温度がフォトレジストの耐熱限界以下に収まるように制御し、且つ、膜厚・膜厚の基板内のバラツキを制御することが困難であるので、基板温度を目安として判定を行っている。
以上の実験例Ａの結果から、以下の実験では最も好ましい実験Ｎｏ．１８の条件で検討を行った。
（実験例Ｂ）
フォトレジストマスクに形成される開孔とアモルファスカーボンの形成条件の検討
本発明では、レジストパターン（第１の開孔）形成後にアモルファスカーボンを形成するため、フォトレジストに形成した第１の開孔に露出する被エッチッグ材料の下地にアモルファスカーボンが形成されると下地のエッチングができないので、フォトレジストマスクに形成される開孔とアモルファスカーボンの形成条件を検討した。
フォトレジストマスクに形成される開孔とアモルファスカーボンの形成条件の検討
本発明では、レジストパターン（第１の開孔）形成後にアモルファスカーボンを形成するため、フォトレジストに形成した第１の開孔に露出する被エッチッグ材料の下地にアモルファスカーボンが形成されると下地のエッチングができないので、フォトレジストマスクに形成される開孔とアモルファスカーボンの形成条件を検討した。
この検討では、シリコン基板１上に膜厚１０００ｎｍのシリコン酸化膜を形成後、膜厚６０ｎｍのＢＡＲＣを形成し、その後、ＡｒＦレジストを形成した後、フォトレジストにフォトマスクを用いて露光・現像を行い、開孔を形成後、該開孔の形成されたフォトレジストをマスクにＢＲＡＣをエッチング除去して第１の開孔を形成した。続いて、膜厚２０ｎｍのアモルファスカーボンを、ＣＶＤ法を用い、下記の成膜条件で成膜した。
アモルファスカーボンの成膜条件：
原料ガス：プロペン−ヘリウム（Ｃ3Ｈ6−Ｈｅ）：１２００ｓｃｃｍ
圧力：４００Ｐａ（３Ｔｏｒｒ）
ＲＦ周波数１３．５６ＭＨｚ
ＲＦ出力：４００Ｗ
基板温度：１００℃
原料ガス：プロペン−ヘリウム（Ｃ3Ｈ6−Ｈｅ）：１２００ｓｃｃｍ
圧力：４００Ｐａ（３Ｔｏｒｒ）
ＲＦ周波数１３．５６ＭＨｚ
ＲＦ出力：４００Ｗ
基板温度：１００℃
判定は、シリコン酸化膜のドライエッチングを１５秒行った後、フォトレジスト及びＢＲＡＣを除去し、シリコン酸化膜に形成された第２の開孔底部の表面を、ＳＥＭを用いて検査し、
判定１：第１の開孔底部のアモルファスカーボンの形成の判定は、所望の深さの第２の開孔が形成され、且つ、第２の開孔底部の表面が平坦であればアモルファスカーボンが第１の開孔の底部に形成されていないものと判定し○、それ以外のものを×と判定し、
判定２：アモルファスカーボン膜による開口径（ｂ）のバラツキの判定は、Φ２０ｃｍの基板の中心および周囲４箇所で所望の深さの第２の開孔が形成され、且つ、開口径のバラツキが、５％以内の場合を○、１０％以内の場合を△とした。尚、判定１で×と判定した実験例について判定２は行っていない。
判定１：第１の開孔底部のアモルファスカーボンの形成の判定は、所望の深さの第２の開孔が形成され、且つ、第２の開孔底部の表面が平坦であればアモルファスカーボンが第１の開孔の底部に形成されていないものと判定し○、それ以外のものを×と判定し、
判定２：アモルファスカーボン膜による開口径（ｂ）のバラツキの判定は、Φ２０ｃｍの基板の中心および周囲４箇所で所望の深さの第２の開孔が形成され、且つ、開口径のバラツキが、５％以内の場合を○、１０％以内の場合を△とした。尚、判定１で×と判定した実験例について判定２は行っていない。
実験は、フォトレジスト膜の膜厚（ＰＲ膜厚と略す）と開孔径とを変えて行った。各実験の詳細と判定結果とを示す。
表２に示す判定１の結果、アスペクト比が１．７３以下の実験Ｎｏ．４０，４３，４４は、底部にアモルファスカーボンの堆積が認められた。一方、アスペクト比が１．８以上の残りの実験では、底部にアモルファスカーボンの堆積は認められないという結果が得られた。なお、表２におけるアスペクト比は、ＰＲ膜厚とＢＡＲＣ膜厚（６０ｎｍ）の合計（第１の開孔の開孔深さ）を開口径で除した値である。
一方、開口径が６５ｎｍの実験Ｎｏ．２９〜３２では、アスペクト比が１．８以上であるため、第２の開孔が形成されるが、アモルファスカーボン膜の膜厚が２０ｎｍであったため、第２の開孔の開口径にバラツキが認められた。
アスペクト比が１．８以上であっても、開口径にバラツキが認められたことから、前記実験Ｎｏ．３０を基準として、アモルファスカーボンの膜厚を５〜２５ｎｍに変えて実験を行った。
実験例の条件と判定結果を表３に示す。
シリコン酸化膜のドライエッチングを１５秒行った後、フォトレジストを除去し、シリコン酸化膜に形成された、開孔底部の表面を、ＳＥＭを用いて、検査し、Φ２０ｃｍの基板の中心および周囲４箇所で所望の深さの開孔が形成され、且つ、第２の開口径のバラツキが、５％以内の場合を○、１０％以内の場合を△とし、バラツキが１０％を越えた場合を×とした。
表３から、アモルファスカーボン膜の膜厚は開口径（ａ）の１／３以下が好ましく、１／４以下では、エッチングにより形成される第２の開口径のバラツキが５％以内という良好な結果が得られた。
＜実験例Ｃ＞
上記実験例Ｂでは、1μｍの絶縁膜に開孔を形成する例を示したが、本発明によれば、更に深い開孔の形成が可能となる。本実験例では、シリコン基板１上に、シリコン酸化膜２を形成後、シリコン酸化膜２上に、膜厚６０ｎｍのＢＡＲＣ３と膜厚３２０ｎｍのＡｒＦ用のフォトレジスト４を形成し、フォトレジスト４とＢＡＲＣ３とに開口径１２０ｎｍの第１の開孔５を形成した。フォトレレジスト４上にアモルファスカーボン膜６を形成し、該アモルファスカーボン膜をマスクとして異方性ドライエッチング法を用い、シリコン酸化膜をエッチングして第２の開孔を形成した。
上記実験例Ｂでは、1μｍの絶縁膜に開孔を形成する例を示したが、本発明によれば、更に深い開孔の形成が可能となる。本実験例では、シリコン基板１上に、シリコン酸化膜２を形成後、シリコン酸化膜２上に、膜厚６０ｎｍのＢＡＲＣ３と膜厚３２０ｎｍのＡｒＦ用のフォトレジスト４を形成し、フォトレジスト４とＢＡＲＣ３とに開口径１２０ｎｍの第１の開孔５を形成した。フォトレレジスト４上にアモルファスカーボン膜６を形成し、該アモルファスカーボン膜をマスクとして異方性ドライエッチング法を用い、シリコン酸化膜をエッチングして第２の開孔を形成した。
アモルファスカーボン膜の成膜条件は、
原料ガス：プロペン−ヘリウム（Ｃ3Ｈ6−Ｈｅ）：１２００ｓｃｃｍ
圧力：４００Ｐａ（３Ｔｏｒｒ）
ＲＦ周波数１３．５６ＭＨｚ
基板温度１００℃
Ｒｆ電力条件６００Ｗ
の条件を用いた。
原料ガス：プロペン−ヘリウム（Ｃ3Ｈ6−Ｈｅ）：１２００ｓｃｃｍ
圧力：４００Ｐａ（３Ｔｏｒｒ）
ＲＦ周波数１３．５６ＭＨｚ
基板温度１００℃
Ｒｆ電力条件６００Ｗ
の条件を用いた。
尚、異方性エッチングは、アモルファスカーボン膜のエッチング速度をβ、酸化膜のエッチング速度をαとしたときに、エッチング選択比（α／β）が３０となるエッチング条件を用いた。
本発明で使用したＡｒＦフォトレジストでは、３２０ｎｍの膜厚で、０．６μｍの開孔が安定して形成できるが、アモルファスカーボン膜をフォトレジスト上に形成することで、更に深い開孔の形成が可能となり、アモルファスカーボン膜の膜厚を制御することで、開孔深さを調整することが可能となる。実際のエッチングに際しては、絶縁膜を貫通する開孔を形成する場合に、20〜30％程度のオーバーエッチングが行われることから、オーバーエッチング分を見込んだ膜厚を選択すればよい。
（第２の実施形態）
本発明は、カーボン粒子の吸着確率の高さとレジストマスクのアスペクト比を利用して、レジスト上部および開孔側壁にのみアモルファスカーボン膜を成膜する技術である。この技術を使うことでエッチング耐性が低いＡｒＦレジストでも深さ１〜２μｍの高アスペクトＳｉＯ2コンタクト加工が可能になる。
本発明は、カーボン粒子の吸着確率の高さとレジストマスクのアスペクト比を利用して、レジスト上部および開孔側壁にのみアモルファスカーボン膜を成膜する技術である。この技術を使うことでエッチング耐性が低いＡｒＦレジストでも深さ１〜２μｍの高アスペクトＳｉＯ2コンタクト加工が可能になる。
しかしながら、露光・現像の終わったレジスト上にアモルファスカーボン膜を成膜するという制限があるため、アモルファスカーボン膜の膜密度や膜厚には制約が生じる。それ故、この技術を用いて深さ２μｍ以上のＳｉＯ2コンタクトホール形成を実現することは極めて困難であると考える。
そこで、２μｍ以上のコンタクトホール形成を実現するためには、レジストマスク下にエッチング耐性の高いマスクを用意することが考えられる。すなわち、本発明の第２の実施形態では、前記絶縁膜と前記フォトレジスト膜との間に、前記絶縁膜が高いエッチング選択比をとれる犠牲ハードマスク層を形成し、フォトレジスト膜に開孔形成後にフォトレジスト膜上にアモルファスカーボン膜を成膜し、該アモルファスカーボン膜をマスクとして前記犠牲ハードマスク層をエッチングして開孔を形成し、前記アモルファスカーボン膜、フォトレジスト膜及びハードマスク層をマスクとして前記絶縁膜のエッチングを行い前記絶縁層に開孔を形成し、形成された開孔にレジストを埋め込んだ後、前記絶縁膜の開孔形成後に残存するハードマスク層をプラズマエッチング等にて除去する工程を有する半導体集積回路装置の製造方法が提供される。
犠牲ハードマスク層としては、下層の絶縁膜と十分なエッチング選択比を有することはもちろん、上層のアモルファスカーボン膜をマスクとして開孔を形成するため、ある程度アモルファスカーボン膜とエッチング選択比がとれる材料であることが好ましい。例えば、ＳｉＯ2コンタクトホールを形成するのであれば、窒化シリコン膜（Ｓｉ3Ｎ4）、ポリシリコン（Ｐｏｌｙ−Ｓｉ）膜などが挙げられる。
以下、深い開孔を形成する第２の実施形態について、図４Ａ〜図４Ｄを参照して説明する。なお、第１の実施形態と同じ意味の物に対しては同じ符号を付して記載し、説明を省略する。
ここでは、ポリシリコンハードマスクを利用して深さ２．５μｍのＳｉＯ2コンタクト加工を行った。なお、図４において、符号１〜６は図２と同じ意味を示し、８はポリシリコンハードマスク層（以下、Ｐｏｌｙ−Ｓｉマスクと記す）、９はコンタクトホール、１０はレジストである。
Ｐｏｌｙ−Ｓｉマスク８の膜厚は４００ｎｍ、フォトレジスト膜４の膜厚は３４０ｎｍ、ＢＡＲＣ３の膜厚は６５ｎｍである。エッチングするＳｉＯ2層２はプラズマＣＶＤで成膜した。
パターニングしたフォトレジスト膜４上にアモルファスカーボン膜６を実験例Ｂに示した条件で１５ｎｍ堆積してコンタクトホール径（ｂ）を１００ｎｍとした（図４Ａ）。この状態でまずＰｏｌｙ−Ｓｉマスク加工行った（図４Ｂ）。エッチング条件は以下の通り。
ＢＡＲＣエッチ：Ｃｌ2／Ｏ2＝４０／４０ｓｃｃｍ，２Ｐａ（１５ｍＴｏｒｒ），３０ｓｅｃ
Ｐｏｌｙ−Ｓｉエッチ：Ｃｌ2／ＨＢｒ／Ｏ2＝１００／３００／４ｓｃｃｍ，０．６７Ｐａ（５ｍＴｏｒｒ），３００ｓｅｃ
Ｐｏｌｙ−Ｓｉエッチ：Ｃｌ2／ＨＢｒ／Ｏ2＝１００／３００／４ｓｃｃｍ，０．６７Ｐａ（５ｍＴｏｒｒ），３００ｓｅｃ
Ｐｏｌｙ−Ｓｉマスク形成後、以下の条件でＳｉＯ2コンタクトホールエッチングを行い、第３の開孔９を形成した（図４Ｃ）。なお、ここでは説明を容易とするために、Ｐｏｌｙ−Ｓｉマスク８上のＢＡＲＣ３，フォトレジスト４およびアモルファスカーボン膜６を省略しているが、これらの膜が存在していても何ら問題は無い。
ＳｉＯ2エッチ：Ｃ4Ｆ6／Ａｒ／Ｏ2＝４０／７００／４５ｓｃｃｍ，２．６７Ｐａ（２０ｍＴｏｒｒ），４００ｓｅｃ
Ｐｏｌｙ−Ｓｉマスクは最終的に第３の開孔９中にレジスト１０を埋め込み、プラズマエッチにて除去することが可能である（図４Ｄ）。これにより、良好な形状の深さ２．５μｍ（アスペクト比２５）のコンタクトホールを形成することが出来た。
１ シリコン基板
２ シリコン酸化膜
３ ＢＡＲＣ
４ フォトレジスト
５ 第１の開孔
６ アモルファスカーボン
７ 第２の開孔
８ 犠牲ハードマスク層
９ 第３の開孔
１０ レジスト
ａ 開口径
ｂ 開口径
２ シリコン酸化膜
３ ＢＡＲＣ
４ フォトレジスト
５ 第１の開孔
６ アモルファスカーボン
７ 第２の開孔
８ 犠牲ハードマスク層
９ 第３の開孔
１０ レジスト
ａ 開口径
ｂ 開口径
Claims (9)
- 基板上を覆う被エッチング材料上にフォトレジスト膜を形成する工程、
前記フォトレジスト膜をパターニングして前記被エッチング材料表面を露出する第１の開孔をそのアスペクト比を１．８以上にして形成する工程、
前記フォトレジスト膜上及び前記第１の開孔側壁に、プラズマＣＶＤ法を用いて基板の温度が９０℃以上１２５℃以下の範囲で、前記第１の開孔を閉塞しない膜厚にアモルファスカーボン膜を被覆する一方、前記被エッチング材料表面の露出部分は実質的に露出したままとする工程、
前記アモルファスカーボン膜、又は前記アモルファスカーボン膜及び前記フォトレジスト膜をマスクとして、前記被エッチング材料に第２の開孔を形成する工程
を有する半導体集積回路装置の製造方法。 - 前記被エッチング材料と前記フォトレジスト膜との間に反射防止膜が形成されており、前記フォトレジスト膜に所定の開孔を形成した後、該所定の開孔底に露出する前記反射防止膜を除去して前記第１の開孔を形成する請求項１に記載の半導体集積回路装置の製造方法。
- 基板上を覆う被エッチング材料上にフォトレジスト膜を形成する工程、
前記フォトレジスト膜をパターニングして前記被エッチング材料表面を露出する第１の開孔を形成する工程、
前記フォトレジスト膜上及び前記第１の開孔側壁に、プラズマＣＶＤ法によりアセチレン、プロペン及びブテンから選択される炭化水素ガスをヘリウムで稀釈した成膜ガスを用い、成膜時の基板温度が９０℃以上１２５℃以下の範囲内で、前記第１の開孔を閉塞しない膜厚にアモルファスカーボン膜を被覆する一方、前記被エッチング材料表面の露出部分は実質的に露出したままとする工程、
前記アモルファスカーボン膜、又は前記アモルファスカーボン膜及び前記フォトレジスト膜をマスクとして、前記被エッチング材料に第２の開孔を形成する工程
を有する半導体集積回路装置の製造方法。 - 前記被エッチング材料と前記フォトレジスト膜との間に反射防止膜が形成されており、前記フォトレジスト膜に所定の開孔を形成した後、該所定の開孔底に露出する前記反射防止膜を除去して前記第１の開孔を形成する請求項３に記載の半導体集積回路装置の製造方法。
- 前記第１の開孔のアスペクト比が１．８以上である請求項３又は４に記載の半導体集積回路装置の製造方法。
- 前記被エッチング材料が、基板上に形成された絶縁膜である請求項１乃至５のいずれか１項に記載の半導体集積回路装置の製造方法。
- 前記絶縁膜が、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、メチルシロキサン系の絶縁膜、ポーラスＳｉＯＣ、あるいは、ポーラスＳｉＯＣＨからなる絶縁膜であることを特徴とする請求項６に記載の半導体集積回路装置の製造方法。
- 前記被エッチング材料が、基板上に形成された絶縁膜と該絶縁膜上に形成された犠牲ハードマスク層であり、前記アモルファスカーボン膜又は前記アモルファスカーボン膜及び前記フォトレジスト膜をマスクとして、前記犠牲ハードマスク層に前記第２の開孔を形成し、該第２の開孔を介して前記絶縁膜に第３の開孔を形成し、形成された第３の開孔にレジストを埋め込み、前記絶縁膜上に残存する層を除去することを特徴とする請求項１乃至５のいずれか１項に記載の半導体集積回路装置の製造方法。
- 前記絶縁膜がシリコン酸化膜であり、前記犠牲ハードマスク層がポリシリコン膜又はシリコン窒化膜である請求項８に記載の半導体集積回路装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006283816A JP4507120B2 (ja) | 2005-11-11 | 2006-10-18 | 半導体集積回路装置の製造方法 |
| US11/594,746 US7589024B2 (en) | 2005-11-11 | 2006-11-09 | Process for producing semiconductor integrated circuit device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005327523 | 2005-11-11 | ||
| JP2006283816A JP4507120B2 (ja) | 2005-11-11 | 2006-10-18 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007158306A JP2007158306A (ja) | 2007-06-21 |
| JP4507120B2 true JP4507120B2 (ja) | 2010-07-21 |
Family
ID=38041410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006283816A Active JP4507120B2 (ja) | 2005-11-11 | 2006-10-18 | 半導体集積回路装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7589024B2 (ja) |
| JP (1) | JP4507120B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7857982B2 (en) * | 2005-07-19 | 2010-12-28 | Micron Technology, Inc. | Methods of etching features into substrates |
| US8247029B2 (en) * | 2008-06-17 | 2012-08-21 | Tdk Corporation | Method for forming micropattern |
| JP2010272758A (ja) * | 2009-05-22 | 2010-12-02 | Hitachi High-Technologies Corp | 被エッチング材のプラズマエッチング方法 |
| JP5594773B2 (ja) * | 2010-09-30 | 2014-09-24 | 国立大学法人九州大学 | 選択成膜方法、成膜装置、及び構造体 |
| JP5661524B2 (ja) * | 2011-03-22 | 2015-01-28 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| JP2012212706A (ja) * | 2011-03-30 | 2012-11-01 | Tohoku Univ | 半導体装置及びその製法において用いられるアモルファスカーボン膜の製造法 |
| US8901006B2 (en) * | 2011-04-06 | 2014-12-02 | Globalfoundries Singapore Pte. Ltd. | ARC residue-free etching |
| KR20130107628A (ko) * | 2012-03-22 | 2013-10-02 | 삼성디스플레이 주식회사 | 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법 |
| US9679804B1 (en) | 2016-07-29 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-patterning to form vias with straight profiles |
| KR102204116B1 (ko) * | 2016-09-14 | 2021-01-19 | 베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드 | 높은 종횡비 구조의 스트립 프로세스 |
| JP6861535B2 (ja) * | 2017-02-28 | 2021-04-21 | 東京エレクトロン株式会社 | 処理方法及びプラズマ処理装置 |
| SG11202009444QA (en) * | 2018-04-10 | 2020-10-29 | Applied Materials Inc | Resolving spontaneous arcing during thick film deposition of high temperature amorphous carbon deposition |
| US10770294B2 (en) * | 2018-06-22 | 2020-09-08 | Tokyo Electron Limited | Selective atomic layer deposition (ALD) of protective caps to enhance extreme ultra-violet (EUV) etch resistance |
| US10943791B2 (en) * | 2018-10-31 | 2021-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pattern formation method and method for manufacturing a semiconductor device |
| WO2020190878A1 (en) * | 2019-03-18 | 2020-09-24 | Lam Research Corporation | Carbon based depositions used for critical dimension control during high aspect ratio feature etches and for forming protective layers |
| US11776811B2 (en) * | 2020-05-12 | 2023-10-03 | Applied Materials, Inc. | Selective deposition of carbon on photoresist layer for lithography applications |
| US12027374B2 (en) | 2021-04-30 | 2024-07-02 | Applied Materials, Inc. | Processes to deposit amorphous-silicon etch protection liner |
| TW202343574A (zh) * | 2022-01-11 | 2023-11-01 | 美商蘭姆研究公司 | 碳遮罩沉積 |
| CN117926179A (zh) * | 2024-01-10 | 2024-04-26 | 中国矿业大学 | 一种超低摩擦选择性氢化的织构化超薄非晶碳薄膜及制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004158538A (ja) * | 2002-11-05 | 2004-06-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302240A (en) * | 1991-01-22 | 1994-04-12 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| JP3325717B2 (ja) * | 1994-09-09 | 2002-09-17 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP3071401B2 (ja) | 1996-07-05 | 2000-07-31 | 三菱電機株式会社 | 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置 |
| US6319822B1 (en) * | 1998-10-01 | 2001-11-20 | Taiwan Semiconductor Manufacturing Company | Process for forming an integrated contact or via |
| KR100447263B1 (ko) * | 1999-12-30 | 2004-09-07 | 주식회사 하이닉스반도체 | 식각 폴리머를 이용한 반도체 소자의 제조방법 |
| JP4329216B2 (ja) | 2000-03-31 | 2009-09-09 | Ｊｓｒ株式会社 | レジストパターン縮小化材料及びそれを使用する微細レジストパターンの形成方法 |
| KR100550640B1 (ko) | 2001-11-30 | 2006-02-09 | 주식회사 하이닉스반도체 | 불화아르곤 노광원을 이용한 패턴 형성 방법 |
| US7169695B2 (en) * | 2002-10-11 | 2007-01-30 | Lam Research Corporation | Method for forming a dual damascene structure |
| JP4045430B2 (ja) | 2002-12-24 | 2008-02-13 | 信越化学工業株式会社 | パターン形成方法及びパターン形成材料 |
| US7052972B2 (en) * | 2003-12-19 | 2006-05-30 | Micron Technology, Inc. | Method for forming sublithographic features during the manufacture of a semiconductor device and a resulting in-process apparatus |
| KR100704470B1 (ko) | 2004-07-29 | 2007-04-10 | 주식회사 하이닉스반도체 | 비결정성 탄소막을 희생 하드마스크로 이용하는반도체소자 제조 방법 |
| US7517804B2 (en) * | 2006-08-31 | 2009-04-14 | Micron Technologies, Inc. | Selective etch chemistries for forming high aspect ratio features and associated structures |
-
2006
- 2006-10-18 JP JP2006283816A patent/JP4507120B2/ja active Active
- 2006-11-09 US US11/594,746 patent/US7589024B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004158538A (ja) * | 2002-11-05 | 2004-06-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070111373A1 (en) | 2007-05-17 |
| US7589024B2 (en) | 2009-09-15 |
| JP2007158306A (ja) | 2007-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4507120B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100876892B1 (ko) | 반도체 소자의 제조방법 | |
| US7078351B2 (en) | Photoresist intensive patterning and processing | |
| US8138093B2 (en) | Method for forming trenches having different widths and the same depth | |
| US7271108B2 (en) | Multiple mask process with etch mask stack | |
| US20220367186A1 (en) | Patterning scheme to improve euv resist and hard mask selectivity | |
| JP5690882B2 (ja) | 炭素質ハードマスクによる二重露光パターニング | |
| US7067235B2 (en) | Bi-layer photoresist dry development and reactive ion etch method | |
| JP2005191254A (ja) | 半導体装置の製造方法 | |
| US6787455B2 (en) | Bi-layer photoresist method for forming high resolution semiconductor features | |
| US8071487B2 (en) | Patterning method using stacked structure | |
| JP2008218999A (ja) | 半導体装置の製造方法 | |
| US20020142486A1 (en) | Method of fabricating semiconductor device | |
| US20070161255A1 (en) | Method for etching with hardmask | |
| JP2001230233A (ja) | 半導体装置の製造方法 | |
| JP4095588B2 (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
| JP2010141199A (ja) | 多層マスクの除去方法および半導体装置の製造方法 | |
| JP2008016839A (ja) | 半導体素子の微細パターン形成方法 | |
| JP2006156591A (ja) | 半導体装置の製造方法 | |
| US6743726B2 (en) | Method for etching a trench through an anti-reflective coating | |
| US20240063019A1 (en) | Patterning a Semiconductor Substrate | |
| KR20080085280A (ko) | 반도체 소자의 패턴 형성 방법 | |
| JP2008159717A (ja) | エッチング方法 | |
| JP3877461B2 (ja) | 半導体装置の製造方法 | |
| JP2004158538A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081008 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100331 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100421 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4507120 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |