JP4506343B2

JP4506343B2 - Wireless receiver

Info

Publication number: JP4506343B2
Application number: JP2004229623A
Authority: JP
Inventors: 裕青木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-08-05
Filing date: 2004-08-05
Publication date: 2010-07-21
Anticipated expiration: 2024-08-05
Also published as: JP2006050333A

Description

本発明は、たとえば無線ＬＡＮ、携帯電話、ディジタルＴＶ受信機などに用いられ、とくに受信信号の種類に応じて回路動作を制御し、消費電力を削減する無線受信装置に関するものである。 The present invention relates to a radio receiving apparatus that is used in, for example, a wireless LAN, a cellular phone, a digital TV receiver, and the like, and that controls circuit operation according to the type of received signal and reduces power consumption.

無線通信での携帯化が進み、低消費電力で動作できるシステムが必要とされるアプリケーションが増えている。そのため動作時に限らず、受信待機時の消費電力も低減させる必要性が高まっている。
通信分野では、一般に、通信機器同士の距離に応じて受信信号の電界強度が変化することから受信装置内に受信信号の増幅利得（ゲイン）を調整する機能を有している。通信機器に用いられる最も典型的なゲイン調整回路は、検波器の入力レベルまたは出力レベルを測定し、その測定したレベルによってゲインを制御し、これによってベースバンドの入力レベルを目標値にするように動作させるものである。しかしながら、ゲイン調整するものの、そのゲイン調整される増幅器と周辺回路などの消費電力（電流）は削減されていなかった。 With the progress of portability in wireless communication, applications that require a system that can operate with low power consumption are increasing. For this reason, there is an increasing need to reduce power consumption during reception standby as well as during operation.
In the communication field, generally, since the electric field strength of a received signal changes according to the distance between communication devices, the receiving device has a function of adjusting the amplification gain of the received signal. The most typical gain adjustment circuit used in communication equipment measures the input level or output level of the detector, and controls the gain according to the measured level, thereby setting the baseband input level to the target value. It is what makes it work. However, although the gain is adjusted, the power consumption (current) of the amplifier and the peripheral circuit for which the gain is adjusted has not been reduced.

また、移動体通信の分野では、電波を受信しながら幾つものセル間を受信装置が移動するため、時々刻々と受信信号の電界強度が変化する。その受信電界強度の変化は、移動体（受信装置）の速度や搬送波周波数が高ければ高いほど顕著である。また自チャンネル信号のほかに隣接した多くのチャンネルがあり、そのためフィルタを用いて他チャンネルの妨害を少なくしている。無線ＬＡＮなどの分野でも同様自チャンネル以外に、隣接チャンネル、隣々接チャンネル、電子レンジなどの近接した信号（電波）が多く存在するため、これらの電波を除去する必要がある。これらの電波を除去するためには、フィルタを用いているが、その動作は固定または可変フィルタであり、その消費電力（電流）は固定されたままであった。
また、ベースバンド復調後のアナログ信号処理回路以外に、たとえばＡＤ変換した後のベースバンド信号処理回路も入力信号の状態の変化に係わらず常に動作させた状態となっていて電力を消費していた。 In the field of mobile communication, since the receiving device moves between several cells while receiving radio waves, the electric field strength of the received signal changes from moment to moment. The change in the received electric field strength is more remarkable as the speed of the moving body (receiving apparatus) and the carrier frequency are higher. In addition to the own channel signal, there are many adjacent channels. Therefore, the interference of other channels is reduced by using a filter. In the field of wireless LAN and the like, there are many adjacent signals (radio waves) such as adjacent channels, adjacent channels, and microwave ovens in addition to the own channel, and it is necessary to remove these radio waves. In order to remove these radio waves, a filter is used, but its operation is a fixed or variable filter, and its power consumption (current) remains fixed.
In addition to the analog signal processing circuit after baseband demodulation, the baseband signal processing circuit after AD conversion, for example, is always in operation regardless of changes in the state of the input signal and consumes power. .

次に従来の無線受信装置１００の全体ブロック構成図の例を図９に示す。
ここでは、無線ＬＡＮたとえばＤＳＳＳ変調方式やＯＦＤＭ変調方式などで採用されている直交変復調を用いたダイレクトコンバージョン方式の例を示す。 Next, an example of an overall block configuration diagram of a conventional radio receiving apparatus 100 is shown in FIG.
Here, an example of a direct conversion method using orthogonal modulation / demodulation employed in a wireless LAN such as a DSSS modulation method or an OFDM modulation method is shown.

アンテナ１１１から受信された受信（入力）信号は、入力フィルタ（図示せず）、低雑音可変利得増幅器（ＬＮＡ）１１２で利得制御されて、直交復調（検波）器を構成する周波数変換回路（ＤＥＭＯＤ）１１３に供給される。一方、発振器からの発振信号が位相器で０度と９０度に位相シフトされてこの周波数変換回路１１３に供給される。すなわちこの周波数変換回路１１３で復調されて、ベースバンド周波数に変換される。
ベースバンドに変換されたアナログ入力信号は、ＬＰＦ（ローパスフィルタ）１１４、可変利得増幅器１１５、（固定利得）増幅器に供給される。所定振幅に増幅された受信信号はさらにＡＤ（アナログ−ディジタル）変換器１１６に供給されてディジタル信号に変換され、以後ベースバンド信号処理回路１１７を用いて同期処理、ＣＣＫ復調またはＯＦＤＭ復調などのディジタル信号処理が行われる。 A received (input) signal received from the antenna 111 is gain-controlled by an input filter (not shown) and a low noise variable gain amplifier (LNA) 112 to form a frequency conversion circuit (DEMOD) constituting a quadrature demodulator (detector). ) 113. On the other hand, the oscillation signal from the oscillator is phase-shifted to 0 degrees and 90 degrees by the phase shifter and supplied to the frequency conversion circuit 113. That is, it is demodulated by this frequency conversion circuit 113 and converted to a baseband frequency.
The analog input signal converted into the baseband is supplied to an LPF (low-pass filter) 114, a variable gain amplifier 115, and a (fixed gain) amplifier. The received signal amplified to a predetermined amplitude is further supplied to an AD (Analog-Digital) converter 116 and converted into a digital signal. Thereafter, the baseband signal processing circuit 117 is used to perform digital processing such as synchronization processing, CCK demodulation or OFDM demodulation. Signal processing is performed.

ＬＰＦ１１４からのベースバンド信号はまた、ＲＳＳＩ測定回路１１９に供給され、受信信号の強度を測定する。このＲＳＳＩ測定回路１１９の出力はゲイン制御回路１２１に供給され、利得制御信号が生成される。この利得制御信号は低雑音可変利得制御回路１１２と可変利得制御増幅器（ＶＧＡ）１１５の制御端子に供給され、受信信号の強度に応じて、それぞれの利得を制御する。
また、動作制御回路１２０は受信開始するとシステム全体の動作を制御し、受信動作を停止しているときは、たとえばＬＮＡ１１２，周波数変換回路１１３、ＬＰＦ１１４、ＶＧＡ１１５、ＡＤ変換器１１６、ベースバンド信号処理回路１１７、ＲＳＳＩ測定回路１１９、ゲイン制御回路１２１をスタンバイモードに設定し消費電流を減らしている。 The baseband signal from the LPF 114 is also supplied to the RSSI measurement circuit 119 to measure the strength of the received signal. The output of the RSSI measurement circuit 119 is supplied to the gain control circuit 121, and a gain control signal is generated. This gain control signal is supplied to the control terminals of a low noise variable gain control circuit 112 and a variable gain control amplifier (VGA) 115, and controls the respective gains according to the intensity of the received signal.
The operation control circuit 120 controls the operation of the entire system when reception is started. When the reception operation is stopped, for example, the LNA 112, the frequency conversion circuit 113, the LPF 114, the VGA 115, the AD converter 116, and the baseband signal processing circuit. 117, the RSSI measurement circuit 119, and the gain control circuit 121 are set to the standby mode to reduce the current consumption.

上述した、たとえばＯＦＤＭ変調方式を用いた受信機器の場合の動作において、ある受信信号区間、たとえばパケット内のデータブロック内でゲインが変更されると、１パケットで２つのゲインのデータが混在することになり、後段のベースバンド処理回路１１７に入力されるＡＤ変換器１１６のパケットデータ出力値が途中変更される結果、ベースバンド処理回路内で高速フーリエ変換（ＦＦＴ）が正しくできなくなる。したがって、パケットのデータブロックまでにゲイン調整処理を完了しておかなくてはならない。通常、ＯＦＤＭ信号のパケットには、データブロックに先立って同期をとるための信号区間（プリアンブル）が存在し、ゲイン調整は、このプリアンブルで行う必要がある。無線ＬＡＮの場合、802.11a規格ではショートプリアンブルの時間は８μ秒と短く、その中で同期確立、周波数オフセット推定のために必要な時間を除くと、ゲイン調整に割り当て可能な時間は最大でも４μ秒程度と非常に短い。そのため、高速動作するＡＧＣ回路が用いられ、結果消費電力も大きかった。 In the operation in the case of a receiving device using, for example, the OFDM modulation method described above, when gain is changed in a certain received signal section, for example, in a data block in a packet, data of two gains are mixed in one packet. As a result, the packet data output value of the AD converter 116 input to the baseband processing circuit 117 at the subsequent stage is changed halfway, so that the fast Fourier transform (FFT) cannot be correctly performed in the baseband processing circuit. Therefore, the gain adjustment process must be completed before the data block of the packet. Usually, a packet of an OFDM signal has a signal section (preamble) for synchronization prior to a data block, and gain adjustment needs to be performed using this preamble. In the case of wireless LAN, the short preamble time is as short as 8μs in the 802.11a standard, and excluding the time required for synchronization establishment and frequency offset estimation, the maximum time that can be allocated for gain adjustment is 4μs. The degree and very short. For this reason, an AGC circuit that operates at high speed is used, resulting in high power consumption.

ＡＤ変換器１１６の前段に可変利得増幅器１１５を設けて、このＡＤ変換器１１６の入力レベルが飽和しないように、ゲイン制御回路１２１からの制御信号を用いて利得制御している。
しかし、これで制御が不十分な場合は、受信信号レベルを複数のレンジに分けて検出し、その検出レンジに応じて受信信号をゲイン調整の前に予め減衰させ、ＡＤ変換器（ＡＤコンバータ）が飽和しないようにしている。このように、多段検出器を用いると検出回路が増え、更に消費電力が増大することになる。 A variable gain amplifier 115 is provided in front of the AD converter 116, and gain control is performed using a control signal from the gain control circuit 121 so that the input level of the AD converter 116 is not saturated.
However, when the control is insufficient, the received signal level is detected by dividing it into a plurality of ranges, and the received signal is attenuated in advance before gain adjustment according to the detected range, and an AD converter (AD converter) Is not saturated. As described above, when a multistage detector is used, the number of detection circuits is increased, and the power consumption is further increased.

上述のように、ＡＤ変換器１１６とその周辺回路は常に動作させていて、電力を常時消費していた。 As described above, the AD converter 116 and its peripheral circuits are always operated, and power is always consumed.

図１０に図９に示した従来例の無線受信装置１００の各回路ブロックの動作タイミングを示す。無線受信装置１００が受信開始前すなわち停止状態（時刻ｔＡ以前）のとき、動作制御回路１２０の制御信号により、各回路の動作を制御する。受信開始前に図１０（Ａ）で“Ｌ”レベルのとき、図１０（Ｃ）に示す、ＲＳＳＩ測定回路１１９、ゲイン制御回路１２１はスタンバイ（ｓｔｂｙ）モードである。図１０（Ｅ）に示すＬＮＡ１１２、周波数変換回路１１３（ＤＥＭＯＤ），ＬＰＦ１１４はスタンバイモードである。また、図１０（Ｆ）のベースバンド信号を処理する回路ブロックで、可変利得増幅器（ＶＧＡ）１１５、ＡＤ変換器１１６、ベースバンド信号処理回路１１７もスタンバイモードとなっている。
その結果、この無線受信装置１００の全体の消費電流は図１０（Ｉ）に示すスタンバイ（ｓｔｂｙ）電流になっている。 FIG. 10 shows the operation timing of each circuit block of the conventional radio receiving apparatus 100 shown in FIG. When the wireless receiving device 100 is before starting reception, that is, in a stopped state (before time tA), the operation of each circuit is controlled by the control signal of the operation control circuit 120. When the signal is “L” in FIG. 10A before the start of reception, the RSSI measurement circuit 119 and the gain control circuit 121 shown in FIG. 10C are in a standby (stby) mode. The LNA 112, the frequency conversion circuit 113 (DEMOD), and the LPF 114 shown in FIG. 10E are in a standby mode. In the circuit block for processing the baseband signal in FIG. 10F, the variable gain amplifier (VGA) 115, the AD converter 116, and the baseband signal processing circuit 117 are also in the standby mode.
As a result, the current consumption of the entire radio receiving apparatus 100 is the standby current shown in FIG.

次に、無線受信装置１００が受信動作開始した状態でかつ受信信号が無い場合（時刻ｔＡ〜ｔＢ）について説明する。この場合上述した各ブロックは動作状態（ａｃｔｉｖｅ）となる。具体的には、図１０（Ａ）が“Ｈ”レベルとなり、それに従って、図１０（Ｃ）に示す、ＲＳＳＩ測定回路１１９、ゲイン制御回路１２１は動作（ａｃｔｉｖｅ）モードとなり、電力を消費する。図１０（Ｅ）に示すＬＮＡ１１２、周波数変換回路（ＤＥＭＯＤ）１１３，ＬＰＦ１１４も動作モードとなり同様に電力を消費する。さらに、図１０（Ｆ）のベースバンド信号を処理する回路ブロックで、可変利得増幅器（ＶＧＡ）１１５、ＡＤ変換器１１６、ベースバンド信号処理回路（Ｄｉｇｉｔａｌ）１１７も動作モードとなり、上述の２つのブロックと比較して多くの電力を消費する。
その結果、この無線受信装置１００の全体の消費電流は図１０（Ｈ），（Ｉ）に示すスタンバイ（ｓｔｂｙ）電流と動作電流を合わせた値となり、消費電力が増加する。 Next, a case where the wireless reception device 100 has started receiving operation and there is no reception signal (time tA to tB) will be described. In this case, each block described above is in an active state (active). Specifically, FIG. 10A becomes “H” level, and accordingly, the RSSI measurement circuit 119 and the gain control circuit 121 shown in FIG. 10C are in an active mode and consume power. The LNA 112, the frequency conversion circuit (DEMOD) 113, and the LPF 114 shown in FIG. 10E are also in the operation mode and similarly consume power. Further, in the circuit block for processing the baseband signal of FIG. 10F, the variable gain amplifier (VGA) 115, the AD converter 116, and the baseband signal processing circuit (Digital) 117 are also in the operation mode, and the above two blocks Compared to consuming more power.
As a result, the current consumption of the entire radio receiving apparatus 100 becomes a value obtained by adding the standby (stby) current shown in FIGS. 10H and 10I and the operating current, and the power consumption increases.

次に、無線受信装置１００が受信動作開始した状態でかつ受信信号が供給された場合（時刻ｔＢ〜ｔＣ）について説明する。この場合上述した各ブロックは動作状態（ａｃｔｉｖｅ）となり、受信信号が入力されるとこの受信信号の信号レベルを検出するＲＳＳＩ測定回路１１９から制御信号が出力される。この動作を図１０（Ｄ）に示し、制御信号の波形は“Ｌ”レベルから“Ｈ”レベルへ遷移している。ＲＳＳＩ測定回路１１９から“Ｈ”レベルの制御信号が出力された状態において、図１０（Ａ）は“Ｈ”レベルであり、それに従って、図１０（Ｃ）に示す、ＲＳＳＩ測定回路１１９、ゲイン制御回路１２１は動作（ａｃｔｉｖｅ）モードを保持し、電力を消費する。図１０（Ｅ）に示すＬＮＡ１１２、周波数変換回路（ＤＥＭＯＤ）１１３，ＬＰＦ１１４も動作モードを保持し同様に電力を消費する。さらに、図１０（Ｆ）のベースバンド信号を処理する回路ブロックで、可変利得増幅器（ＶＧＡ）１１５、ＡＤ変換器１１６、ベースバンド信号処理回路１１７も動作モードを保持し、電力を消費する。
その結果、この無線受信装置１００の全体の消費電流は図１０（Ｈ），（Ｉ）に示すスタンバイ（ｓｔｂｙ）電流と動作電流を合わせた値で、受信信号が無い場合と同じ電力を消費する。 Next, a description will be given of a case (time tB to tC) when the reception signal is supplied in a state where the wireless reception device 100 has started the reception operation. In this case, each block described above is in an active state, and when a reception signal is input, a control signal is output from the RSSI measurement circuit 119 that detects the signal level of the reception signal. This operation is shown in FIG. 10D, and the waveform of the control signal transitions from the “L” level to the “H” level. In a state where the control signal of “H” level is output from the RSSI measurement circuit 119, FIG. 10A shows the “H” level, and the RSSI measurement circuit 119 and gain control shown in FIG. The circuit 121 maintains an active mode and consumes power. The LNA 112, the frequency conversion circuit (DEMOD) 113, and the LPF 114 shown in FIG. 10E also maintain the operation mode and similarly consume power. Further, in the circuit block for processing the baseband signal in FIG. 10F, the variable gain amplifier (VGA) 115, the AD converter 116, and the baseband signal processing circuit 117 also maintain the operation mode and consume power.
As a result, the overall current consumption of the wireless receiving apparatus 100 is a value obtained by combining the standby (stby) current and the operating current shown in FIGS. 10H and 10I, and consumes the same power as when there is no received signal. .

図１０に示すように、無線受信装置が受信開始すると、受信信号の有無に係わらず回路全体は常に動作しているので、常時全ての回路で少なからぬ電流が消費されている。 As shown in FIG. 10, when the radio reception apparatus starts receiving, the entire circuit is always operating regardless of the presence or absence of the received signal, so that a considerable amount of current is constantly consumed in all the circuits.

またこれ以外のパケットデータを用いた無線通信装置において、動作時の消費電力を低減するために、受信信号を復調した後にデータを判定して、不要データの場合にはそれ以後のデータ処理を止める案などがある。
しかし上記例では受信信号（データ）を復調するためにベースバンド信号処理回路が動作する必要があるので、受信動作中には受信データが無い場合でも、復調データを判定するまでは常に電力を消費してしまう。
特開平８−１８１７０２号公報 In addition, in a wireless communication apparatus using other packet data, in order to reduce power consumption during operation, data is determined after demodulating a received signal, and in the case of unnecessary data, subsequent data processing is stopped. There are plans.
However, in the above example, the baseband signal processing circuit needs to operate in order to demodulate the received signal (data), so even if there is no received data during the receiving operation, power is always consumed until the demodulated data is determined. Resulting in.
JP-A-8-181702

携帯電話や無線ＬＡＮ受信装置等において、無線受信装置が受信開始すると装置全体またはその一部が受信信号の有り無しに係わらず常時動作し、電力を消費し続けていた。
本発明の目的は、受信待機時に装置の必要な部分だけを動作させて、また受信時に受信信号（データ）がパケットであることを確認した後、受信信号に応じて必要な回路を動作させるようにして、消費電力を削減する無線受信装置を提供することである。 In a mobile phone, a wireless LAN receiver, and the like, when the wireless receiver starts receiving, the entire device or a part thereof always operates regardless of the presence or absence of a received signal, and continues to consume power.
An object of the present invention is to operate only a necessary part of the apparatus at the time of reception standby, and to operate a necessary circuit according to the received signal after confirming that the received signal (data) is a packet at the time of reception. Thus, it is an object of the present invention to provide a wireless receiver that reduces power consumption.

本発明の無線受信装置は、受信信号から選択された希望信号のパケット信号に含まれる識別信号をパケット検出回路で検出し、該検出した結果に基づく第１の制御信号を出力する識別信号検出回路と、前記受信信号の信号レベルを測定し、該測定結果に応じた第２の制御信号を出力するＲＳＳＩ(Received Signal Strength Indication)測定回路を有する受信信号レベル測定回路と、前記識別信号検出回路と前記受信信号レベル測定回路から供給される第１と第２の制御信号の組み合わせに応じて受信増幅回路、復調器、可変利得増幅回路、ベースバンド信号処理回路の複数のブロックで構成される機能回路の動作状態を制御する第３の制御信号を生成し、該第３の制御信号を用いて前記機能回路を前記のブロック単位で独立して電源供給を停止する制御回路とを有する。 An identification signal detection circuit for detecting an identification signal included in a packet signal of a desired signal selected from received signals by a packet detection circuit and outputting a first control signal based on the detection result. A received signal level measuring circuit having an RSSI (Received Signal Strength Indication) measuring circuit for measuring a signal level of the received signal and outputting a second control signal according to the measurement result; and the identification signal detecting circuit; A functional circuit composed of a plurality of blocks of a reception amplifier circuit, a demodulator, a variable gain amplifier circuit, and a baseband signal processing circuit in accordance with a combination of the first and second control signals supplied from the reception signal level measurement circuit A control circuit that generates a third control signal for controlling the operation state of the first and second power supply units and independently stops the power supply in units of the blocks using the third control signal. Road.

本発明の無線受信装置を用いれば、受信待機時に装置の必要な部分だけを動作させ、また受信時に受信信号に応じて必要な回路を動作させるようにして、無線受信装置を低消費電力化することができる。
また、パケット検出することで雑音によって各ブロックが起動することを抑制することが可能で、受信待機時の消費電力を低減できる。
ＲＳＳＩ測定値によってゲイン制御回路を起動すると送信側のキャリア漏れのレベルが高い場合にはゲイン制御開始タイミングがパケット先頭部ではなく、キャリア漏れを検出したタイミングになり、ゲイン制御回路の誤動作につながる可能性があるが、パケット検出をすることによってゲイン制御回路の動作タイミングをパケット先頭部とすることが可能で、ゲイン制御の誤動作を防ぐことができる。
さらに、ベースバンド信号処理回路で復調されたパケット検出信号と組み合わせることで正確なパケット検出が可能で誤ったゲイン制御起動を減らすことができる。 By using the wireless receiving device of the present invention, only the necessary part of the device is operated during reception standby, and the necessary circuit is operated according to the received signal during reception, thereby reducing the power consumption of the wireless receiving device. be able to.
Moreover, it is possible to suppress activation of each block by noise by detecting a packet, and power consumption during reception standby can be reduced.
When the gain control circuit is activated by the RSSI measurement value, if the level of carrier leakage on the transmitting side is high, the gain control start timing is not the beginning of the packet, but the timing at which carrier leakage is detected, which may lead to malfunction of the gain control circuit However, by performing packet detection, the operation timing of the gain control circuit can be set to the head of the packet, and malfunction of gain control can be prevented.
Furthermore, by combining with the packet detection signal demodulated by the baseband signal processing circuit, accurate packet detection is possible and erroneous gain control activation can be reduced.

本発明は、無線受信装置に関し、無線−ＬＡＮ，携帯電話、ディジタルＴＶ受信機などに適用されるものであって、ダイレクトコンバージョン方式の受信装置だけでなく、それ以外の一般的な中間周波数に変換される受信装置にも明らかに適用できる。
本実施形態例においてはＷ（無線）−ＬＡＮにおけるダイレクトコンバージョン方式を用いた受信装置について説明する。 The present invention relates to a wireless receiver, which is applied to a wireless LAN, a mobile phone, a digital TV receiver, and the like, and converts not only to a direct conversion receiver but also to other general intermediate frequencies. Obviously, the present invention can also be applied to a receiving apparatus.
In this embodiment, a receiving apparatus using a direct conversion method in W (wireless) -LAN will be described.

Ｗ−ＬＡＮ無線受信装置のシステム構成例とその動作について図を用いて説明する。
図１に、本発明の無線受信装置１０の全体のシステムブロック構成図の例を示している。図１において、無線受信装置は、アンテナ（ＡＮＴ）１１、（入力フィルタ、）低雑音可変利得増幅器（ＬＮＡ）１２、周波数変換回路１３、ＬＰＦ（ローパスフィルタ）１４、可変利得増幅器１５、増幅器（図示せず）、ＡＤＣ（ＡＤ変換器）１６、発振器（図示せず）、ベースバンド信号処理回路１７、パケット検出回路１８、ＲＳＳＩ測定回路１９、動作制御回路２０、ゲイン制御回路２１などで構成されている。
このベースバンド信号処理回路は、同期検出回路、ＯＦＤＭ復調回路（またはＣＣＫ復調回路）などで構成され、チャンネル検出するための具体回路として、ＣＣＡ判定回路、データフロント判定回路（プリアンブル判定回路）、データエンド判定回路などがある。 A system configuration example and operation of the W-LAN wireless reception apparatus will be described with reference to the drawings.
FIG. 1 shows an example of an overall system block configuration diagram of the wireless reception device 10 of the present invention. In FIG. 1, a radio receiving apparatus includes an antenna (ANT) 11, (input filter), low noise variable gain amplifier (LNA) 12, frequency conversion circuit 13, LPF (low pass filter) 14, variable gain amplifier 15, amplifier (FIG. (Not shown), ADC (AD converter) 16, oscillator (not shown), baseband signal processing circuit 17, packet detection circuit 18, RSSI measurement circuit 19, operation control circuit 20, gain control circuit 21, etc. Yes.
The baseband signal processing circuit includes a synchronization detection circuit, an OFDM demodulation circuit (or CCK demodulation circuit), and the like. As a specific circuit for detecting a channel, a CCA determination circuit, a data front determination circuit (preamble determination circuit), data There is an end determination circuit.

次に各構成部分とその動作について説明する。 Next, each component and its operation will be described.

周波数変換回路１３はいわゆる直交復調（検波）回路用ミキサであり、このミキサに低雑音可変利得増幅器１２から増幅された入力信号が２分配（Ｉ，Ｑｃｈ信号）されてそれぞれに入力される。一方ＰＬＬ回路（図示せず）で発振周波数と位相を安定にした発振信号を発振器に供給し、この発振器から安定した発振信号を出力する。この発振信号は位相器に供給され、所定量位相シフトした発振信号、たとえば０度と９０度に位相シフトし、この位相量が互いに異なる２つの発振信号を上述の周波数変換回路（各ミキサ）１３へ供給する。この結果周波数変換回路１３からは、入力信号と発振器からの発振信号の周波数差が導出され、この実施形態ではベースバンドのＩ，Ｑｃｈ（チャンネル）信号が取り出される。 The frequency conversion circuit 13 is a so-called quadrature demodulation (detection) circuit mixer, and the input signal amplified from the low noise variable gain amplifier 12 is divided into two (I, Qch signals) and input to the mixer. On the other hand, an oscillation signal whose oscillation frequency and phase are stabilized by a PLL circuit (not shown) is supplied to the oscillator, and a stable oscillation signal is output from this oscillator. This oscillation signal is supplied to a phase shifter, and an oscillation signal that is phase-shifted by a predetermined amount, for example, two oscillation signals that are phase-shifted to 0 degrees and 90 degrees, and whose phase amounts are different from each other, is converted into the frequency conversion circuit (each mixer) 13 described above. To supply. As a result, a frequency difference between the input signal and the oscillation signal from the oscillator is derived from the frequency conversion circuit 13, and in this embodiment, baseband I and Qch (channel) signals are extracted.

図示しない発振器は、ＰＬＬ回路内に構成しているＶＣＯであっても良い。このような構成にすると発振器の周波数をより安定に動作させることができる。
一方、従来には、入力信号を２回周波数変換してベースバンドに変換する構成があり、この方式は回路構成が複雑でかつ周波数の安定化が難しかった。しかし、発振器をＰＬＬを用いて制御して、発振器の発振周波数と位相を正確に制御できるので、入力信号を１回の周波数変換でベースバンドに変換できる。 The oscillator (not shown) may be a VCO configured in the PLL circuit. With such a configuration, the frequency of the oscillator can be operated more stably.
On the other hand, conventionally, there has been a configuration in which an input signal is frequency-converted twice to convert it to baseband. This method has a complicated circuit configuration and is difficult to stabilize the frequency. However, since the oscillation frequency and phase of the oscillator can be accurately controlled by controlling the oscillator using a PLL, the input signal can be converted to baseband by one frequency conversion.

ＬＰＦ（ローパスフィルタ；またはチャンネルフィルタ）１４は周波数変換回路１３から出力されたＩ，Ｑｃｈのベースバンド信号の周波数のみを選択し、カットオフ周波数以上の周波数領域を減衰させて高域の周波数帯域に存在する他チャンネル（隣接、隣々接チャンネル）信号やノイズを減衰させる。
可変利得増幅器（ＶＧＡ）１５は、ダイレクトコンバージョンされてベースバンド（周波数）に変換されたＩ，Ｑｃｈ信号を増幅する。さらに、この可変利得増幅器１５はゲイン制御回路２１からの制御信号に応じて、たとえば差動増幅器の電流源の電流を増減して増幅度を可変できるように構成されている。 An LPF (low-pass filter; or channel filter) 14 selects only the frequency of the I and Qch baseband signals output from the frequency conversion circuit 13 and attenuates the frequency region above the cut-off frequency to a high frequency band. Attenuate other channel (adjacent and adjacent channels) signals and noise.
The variable gain amplifier (VGA) 15 amplifies the I and Qch signals that have been directly converted and converted to baseband (frequency). Further, the variable gain amplifier 15 is configured so that the amplification degree can be varied by increasing or decreasing the current of the current source of the differential amplifier, for example, in accordance with a control signal from the gain control circuit 21.

ＡＤ変換器１１６に供給される入力信号は、ゲイン制御回路２１の制御信号により可変利得増幅器１５の増幅度が制御されていて、その結果増幅器からの出力信号の振幅レベルは一定値になる。この入力レベルは一般に、ＡＤ変換器１６の入力振幅のフルスケール（レベル）になるよう設定される。ディジタル信号に変換する理由は、後段のベースバンド信号処理回路１７でディジタル的に信号処理するためである。
ＡＤ変換器１６では、ＣＬＫなどの同期信号に応じて入力アナログが所定のビット数のディジタル信号に変換され、ディジタル化されたＩ，Ｑｃｈ信号が出力される。 In the input signal supplied to the AD converter 116, the amplification level of the variable gain amplifier 15 is controlled by the control signal of the gain control circuit 21, and as a result, the amplitude level of the output signal from the amplifier becomes a constant value. This input level is generally set to be the full scale (level) of the input amplitude of the AD converter 16. The reason for converting to a digital signal is that the baseband signal processing circuit 17 in the subsequent stage digitally processes the signal.
In the AD converter 16, the input analog is converted into a digital signal having a predetermined number of bits in accordance with a synchronization signal such as CLK, and digitized I and Qch signals are output.

ベースバンド信号処理回路１７は、ＯＦＤＭ変調方式を用いた無線受信機の場合、バースト検出回路、パケット信号検出回路、自動利得制御用制御回路、タイミング発生回路、などで構成されている。 The baseband signal processing circuit 17 includes a burst detection circuit, a packet signal detection circuit, an automatic gain control control circuit, a timing generation circuit, and the like in the case of a radio receiver using the OFDM modulation method.

パケット（信号）検出回路１８は、ヘッダ（プリアンブル信号）とＭＡＣヘッダ、ガード・インターバル（ＧＩ）、データ、ガード・インターバル、データ、・・・、を一つのパケットとして繰り返しされたパケットのプリアンブル信号でパケット検出をする。
パケット検出回路１８の同期検出に関し、受信データから自己相関、あるいは相互相関を用いて同期検出する際には、受信データが純粋なパケットである場合には相関値が最高に高く、受信データがノイズ、マルチパスによって乱れる場合には相関値が低くなる。
つまり、相関値が高い場合にはパケットがあるとみなして無線受信装置全体を起動させ、低い場合には受信機を起動しない。パケットとみなす受信信号（データ）の検出判定レベルを可変にすると、周囲環境に応じてパケット受信条件を変更できる。
また、パケット検出の検出判定レベルを受信信号レベルと関連付ける方式とすることができる。受信電力が低い場合にはノイズの影響を受け易いので検出判定レベルを低めにすれば、ノイズの影響でプリアンブルが乱れてもパケット受信が可能になる。受信電力が高い場合には、ノイズの影響を受け難いので検出判定レベルを高めにすると、ノイズの影響を受けたパケットを受信しないで済む。
これらの条件はノイズ、マルチパス環境によって左右されるので、最適なレベルがどこにあるかは一概には言えない。現在の受信データの電力を基に判定する、最前の受信データの電力を基にする、通信相手毎に過去の平均を基にする等の方法を用いることができる。 The packet (signal) detection circuit 18 is a preamble signal of a packet that is repeated as a packet including a header (preamble signal), a MAC header, a guard interval (GI), data, a guard interval, data,. Perform packet detection.
Regarding the synchronization detection of the packet detection circuit 18, when detecting synchronization from received data using autocorrelation or cross-correlation, if the received data is a pure packet, the correlation value is the highest and the received data is noisy. In the case of disturbance due to multipath, the correlation value becomes low.
That is, when the correlation value is high, it is assumed that there is a packet, and the entire wireless reception apparatus is activated, and when the correlation value is low, the receiver is not activated. If the detection determination level of the received signal (data) regarded as a packet is variable, the packet reception condition can be changed according to the surrounding environment.
Further, a method of associating the detection determination level of packet detection with the received signal level can be employed. If the received power is low, it is easily affected by noise. Therefore, if the detection determination level is lowered, packet reception is possible even if the preamble is disturbed by the influence of noise. When the received power is high, it is difficult to be affected by noise. Therefore, if the detection determination level is increased, it is not necessary to receive a packet affected by noise.
Since these conditions depend on the noise and multipath environment, it is difficult to say where the optimum level is. It is possible to use a method such as determination based on the power of the current received data, based on the power of the latest received data, or based on the past average for each communication partner.

ＲＳＳＩ測定回路１９は、受信信号強度に応じた信号を出力する。また、受信信号強度は受信機の配置条件によりの信号レベル差が大きいため、入力のレンジに対して入力レンジを非線形に圧縮した信号に変換するログスケール対応の非線形変形手段機能をＲＳＳＩ測定回路１９に付加することもある。 The RSSI measurement circuit 19 outputs a signal corresponding to the received signal strength. Also, since the received signal strength has a large signal level difference depending on the arrangement conditions of the receiver, the RSSI measuring circuit 19 has a non-linear deformation means function corresponding to a log scale for converting the input range into a signal compressed nonlinearly with respect to the input range. May be added.

動作制御回路２０は、パケット検出回路１８からパケット信号の有無を検知した制御信号が入力され、またＲＳＳＩ測定回路１９から、受信信号の状態（電界強度）に応じた制御信号または受信信号が基準値以上のであることを検出した制御信号が入力される。これらの制御信号により、図１，２に示すように無線受信装置１０の回路ブロックの電源のＯＮ／ＯＦＦまたは段階的に電流などの制御を行う。 The operation control circuit 20 receives a control signal for detecting the presence / absence of a packet signal from the packet detection circuit 18, and the control signal or reception signal corresponding to the state (electric field strength) of the reception signal is a reference value from the RSSI measurement circuit 19. A control signal that is detected as described above is input. By these control signals, as shown in FIGS. 1 and 2, the power of the circuit block of the wireless reception device 10 is turned on / off or controlled in steps.

ゲイン制御回路２１は、動作制御回路２０からの制御信号とＲＳＳＩ測定回路１９からの制御信号が供給される。ＲＳＳＩ測定回路１９で検出された受信信号の大きさに応じた制御信号をＬＮＡ１２やＶＧＡ１５にフィードバックして、電流などを可変して利得を調整し、増幅器が歪んだり飽和しないようにしている。 The gain control circuit 21 is supplied with a control signal from the operation control circuit 20 and a control signal from the RSSI measurement circuit 19. A control signal corresponding to the magnitude of the received signal detected by the RSSI measurement circuit 19 is fed back to the LNA 12 and VGA 15 to adjust the gain by changing the current and the like so that the amplifier is not distorted or saturated.

次に、図１，２を用いて無線受信装置１０の動作について説明する。
無線受信装置１０が受信開始する以前（時刻ｔ０以前）、図２（Ｃ）〜（Ｉ）に図示してあるように、ＲＳＳＩ測定回路１９，ゲイン制御回路２１のブロック、パケット検出回路１８、ＬＮＡ１２，周波数変換回路１３，ＬＰＦ１４のブロック、ＶＧＡ１５，ＡＤ変換器１６，ベースバンド信号処理回路１７のブロックはそれぞれスタンバイ（ｓｔｂｙ）モードとなり動作は停止状態である（図２（Ｈ））。
その結果、消費電流は２図（Ｋ）に示してあるスタンバイ（ｓｔｂｙ）電流のみが流れ、消費電流は小さい。すなわち、ａｌｌｓｔｂｙモードである。 Next, the operation of the wireless reception device 10 will be described with reference to FIGS.
Before the radio reception apparatus 10 starts reception (before time t0), as shown in FIGS. 2C to 2I, the RSSI measurement circuit 19, the block of the gain control circuit 21, the packet detection circuit 18, and the LNA 12 , The block of the frequency conversion circuit 13 and the LPF 14, the block of the VGA 15, the AD converter 16, and the baseband signal processing circuit 17 are in the standby (stby) mode, respectively, and the operation is stopped (FIG. 2 (H)).
As a result, only the standby current (stby) shown in FIG. 2 (K) flows and the current consumption is small. That is, all stby mode.

時刻ｔ０になると、無線受信装置１０が受信開始となる。図２（Ｂ）に示すように、受信信号がＡＮＴ１１から入力されない場合について説明する。ＲＳＳＩ測定回路１９，ゲイン制御回路２１のブロック、パケット検出回路１８、ＬＮＡ１２，周波数変換回路１３，ＬＰＦ１４のブロックは動作状態（ａｃｔｉｖｅ）となり、それぞれのブロックの回路に電流が流れる。しかし、受信信号はＡＮＴ１１から入力されていないので、パケット検出回路１８でパケット信号は検出されないので、パケット検出出力は“Ｌ”レベルである（図２（Ｅ））。また、ＲＳＳＩ測定回路１９も入力信号（受信信号）が無くその出力を示すＲＳＳＩ出力は“Ｌ”レベルである（図２（Ｄ））。
パケット検出回路１８とＲＳＳＩ測定回路１９から出力された制御信号が動作制御回路２０に供給され、この入力された制御信号に応じて動作制御信号が生成され、ＶＧＡ１５、ＡＤ変換器１６、ベースバンド信号処理回路１７のブロックだけがスタンバイモードに設定される（図２（Ｈ））。その結果、消費電流はこのブロック以外の、ＲＳＳＩ測定回路１９，ゲイン制御回路２１のブロック、パケット検出回路１８、ＬＮＡ１２，周波数変換回路１３，ＬＰＦ１４のブロックの動作電流を加算した値となり、図２（Ｊ）に示す。よって、消費電流は２図（Ｊ）に示してあるＶＧＡ１５、ＡＤ変換器１６、ベースバンド信号処理回路１７のブロックの動作電流だけ削減できる（節約電流）。 At time t0, the wireless reception device 10 starts reception. A case where a reception signal is not input from the ANT 11 as shown in FIG. The blocks of the RSSI measurement circuit 19, the gain control circuit 21, the packet detection circuit 18, the LNA 12, the frequency conversion circuit 13, and the LPF 14 are in an active state, and a current flows through the circuit of each block. However, since the received signal is not input from the ANT 11, the packet detection circuit 18 does not detect the packet signal, so the packet detection output is at the “L” level (FIG. 2E). The RSSI measurement circuit 19 also has no input signal (received signal), and the RSSI output indicating the output thereof is at the “L” level (FIG. 2D).
The control signals output from the packet detection circuit 18 and the RSSI measurement circuit 19 are supplied to the operation control circuit 20, and an operation control signal is generated according to the input control signal, and the VGA 15, the AD converter 16, the baseband signal is generated. Only the block of the processing circuit 17 is set to the standby mode (FIG. 2 (H)). As a result, the current consumption is a value obtained by adding the operating currents of the blocks other than this block, the RSSI measurement circuit 19, the gain control circuit 21, the packet detection circuit 18, the LNA 12, the frequency conversion circuit 13, and the LPF 14, as shown in FIG. J). Therefore, the current consumption can be reduced by the operating currents of the blocks of the VGA 15, AD converter 16 and baseband signal processing circuit 17 shown in FIG.

時刻ｔ１において、図２（Ｂ）に示すように、受信信号がＡＮＴ１１から入力された場合について説明する。この場合、図２（Ｃ），（Ｅ），（Ｇ）に示すように、ＬＮＡ１２，周波数変換回路１３，ＬＰＦ１４のブロック、パケット検出回路１８とＲＳＳＩ測定回路１９，ゲイン制御回路のブロックは既に動作状態である。
ＡＮＴ１１から入力された受信信号はＬＮＡ１２で増幅される。ゲイン制御回路２１からの制御信号により、受信信号が所定以上になると利得制御され、ＬＮＡ１２の出力レベルが飽和しないように制御される。
ＬＮＡ１２から出力された信号と図示しない発振器からの発振信号が周波数変換回路（ＤＥＭＯＤ）１３に供給され、両者の差の周波数に変換される。この変換された信号は中間周波数あるいはベースバンド周波数であってもよい。
周波数変換された信号たとえばベースバンド信号はＬＰＦ１４でベースバンド周波数帯域以外の信号やノイズを除去されたのち、後段のＶＧＡ１５、パケット検出回路１８とＲＳＳＩ測定回路１９にそれぞれ供給される。 A case where a reception signal is input from the ANT 11 as illustrated in FIG. 2B at time t1 will be described. In this case, as shown in FIGS. 2C, 2E, and 2G, the LNA 12, the frequency conversion circuit 13, and the LPF 14 block, the packet detection circuit 18, the RSSI measurement circuit 19, and the gain control circuit block are already operating. State.
The received signal input from the ANT 11 is amplified by the LNA 12. The gain control is performed by the control signal from the gain control circuit 21 when the reception signal becomes a predetermined value or more, and the output level of the LNA 12 is controlled not to be saturated.
A signal output from the LNA 12 and an oscillation signal from an oscillator (not shown) are supplied to a frequency conversion circuit (DEMOD) 13 and converted into a frequency difference between the two. This converted signal may be an intermediate frequency or a baseband frequency.
The frequency-converted signal, for example, a baseband signal, after the signal and noise other than the baseband frequency band are removed by the LPF 14, is supplied to the VGA 15, the packet detection circuit 18, and the RSSI measurement circuit 19, respectively.

ＬＰＦ１４から出力されたベースバンド信号がＲＳＳＩ測定回路１９に供給され、基準値と比較され、所定値以上であれば信号が存在すると判断し、制御信号を動作制御回路に供給する。また、パケット検出回路１８に入力されたベースバンド信号からパケット信号が検出され、“Ｈ”レベルのパケット検出出力信号が動作制御回路２０に供給される。動作制御回路２０で生成された制御信号で、ＶＧＡ１５，ＡＤ変換器１６、ベースバンド信号処理回路１７を動作させる（図２（Ｈ））。すなわち、受信装置全体が動作状態にあることを示すＦｕｌｌａｃｔｉｖｅ状態（図２（Ｉ）である。そのときの消費電流を図２（Ｊ），（Ｋ）に示す。 The baseband signal output from the LPF 14 is supplied to the RSSI measurement circuit 19 and compared with a reference value. If the baseband signal is equal to or greater than a predetermined value, it is determined that a signal is present, and a control signal is supplied to the operation control circuit. A packet signal is detected from the baseband signal input to the packet detection circuit 18, and an “H” level packet detection output signal is supplied to the operation control circuit 20. The VGA 15, the AD converter 16, and the baseband signal processing circuit 17 are operated by the control signal generated by the operation control circuit 20 (FIG. 2 (H)). That is, it is a full active state (FIG. 2 (I)) indicating that the entire receiving apparatus is in an operating state. Current consumption at that time is shown in FIGS. 2 (J) and 2 (K).

したがって、時刻ｔ０以前はスタンバイ電流の電流が流れ、時刻ｔ０〜ｔ１の期間は時刻ｔ１〜ｔ２期間の動作電流よりＶＧＡ１５，ＡＤ変換器１６、ベースバンド信号処理回路１７のブロックの節電電流だけ消費電流が少なくなり、受信信号の状態によって消費電力を削減できる。 Therefore, a standby current flows before time t0, and during the period from time t0 to t1, current consumption is equal to the power saving current of the block of the VGA 15, AD converter 16, and baseband signal processing circuit 17 than the operation current during time t1 to t2. The power consumption can be reduced depending on the state of the received signal.

次に、受信信号と雑音が入力された場合の無線受信装置１０の動作を図１と図３を用いて説明する。
図３（Ａ）〜（Ｋ）に示すように、時刻ｔ３０以前、時刻ｔ３０〜ｔ３１までの期間の動作は図２に示した時刻ｔ０以前と時刻ｔ０〜ｔ１の期間の動作と同じである。
図３（Ｂ）に示すように、時刻ｔ３１〜ｔ３２の期間に雑音がＡＮＴ１１から入力した場合、ＲＳＳＩ測定回路１９で雑音が受信信号として検出される。その結果ＲＳＳＩ出力信号が“Ｈ”レベルとなり、動作制御回路２０に供給される。一方、ＬＰＦ１４から出力されたノイズにはパケット信号が存在しないため、パケット検出回路１８の出力を示すパケット検出出力は“Ｌ”レベルのままで、この“Ｌ”レベルの信号が動作制御回路２０に出力される。
パケット信号が検出されなかったので、動作制御回路２０から出力される制御信号ではＶＧＡ１５，ＡＤ変換器１６、ベースバンド信号処理回路１７ブロックは動作させない。そのため、このブロックの動作はｓｔｂｙモード状態であり、ＶＧＡ１５，ＡＤ変換器１６、ベースバンド信号処理回路１７が動作しないのでその分だけ消費電流が少い。
このように、ノイズが入力しても、受信信号と間違えてＶＧＡ１５，ＡＤ変換器１６、ベースバンド信号処理回路１７のブロックが動作することが無いような制御回路に構成してある。
時刻ｔ３２〜ｔ３３の期間における無線受信装置１０は、図２（Ａ）〜（Ｋ）に示した時刻ｔ０〜ｔ１期間の動作と同じである。
時刻ｔ３３〜ｔ３４に期間において、時刻ｔ３３で受信信号がＡＮＴ１１から入力されるので、無線受信装置１０の一連の動作は図２（Ａ）〜（Ｋ）に示した時刻ｔ１〜ｔ２の期間の動作と同じである。
したがって、図３（Ｊ）に示すように、ノイズが入力されても、無線受信装置は誤動作することなく、時刻ｔ３０以前、時刻ｔ３０〜ｔ３３の期間は消費電流を削減できる。 Next, the operation of the radio reception apparatus 10 when a reception signal and noise are input will be described using FIG. 1 and FIG.
As shown in FIGS. 3A to 3K, the operation during the period from time t30 to t31 before time t30 is the same as the operation before time t0 and the period from time t0 to t1 shown in FIG.
As shown in FIG. 3B, when noise is input from the ANT 11 during the period of time t31 to t32, the RSSI measurement circuit 19 detects the noise as a received signal. As a result, the RSSI output signal becomes “H” level and is supplied to the operation control circuit 20. On the other hand, since there is no packet signal in the noise output from the LPF 14, the packet detection output indicating the output of the packet detection circuit 18 remains at “L” level, and this “L” level signal is sent to the operation control circuit 20. Is output.
Since no packet signal was detected, the VGA 15, AD converter 16, and baseband signal processing circuit 17 block are not operated by the control signal output from the operation control circuit 20. For this reason, the operation of this block is in the stby mode state, and the VGA 15, AD converter 16, and baseband signal processing circuit 17 do not operate, so that the current consumption is reduced accordingly.
In this way, even if noise is input, the control circuit is configured such that the blocks of the VGA 15, AD converter 16 and baseband signal processing circuit 17 do not operate mistakenly as received signals.
The wireless reception device 10 in the period from time t32 to t33 is the same as the operation in the period from time t0 to t1 shown in FIGS.
In the period from time t33 to t34, since the reception signal is input from the ANT11 at time t33, the series of operations of the wireless reception device 10 is the operation during the period from time t1 to t2 shown in FIGS. Is the same.
Therefore, as illustrated in FIG. 3J, even when noise is input, the wireless reception device does not malfunction, and current consumption can be reduced before the time t30 and during the time t30 to t33.

図１と図４を用いて、たとえば送信系からキャリアリークが有った場合の無線受信装置１０の動作について説明する。
図４（Ａ）〜（Ｋ）に示すように、時刻ｔ４０以前、時刻ｔ４０〜ｔ４１までの期間の動作は図２（Ａ）〜（Ｋ）に示した時刻ｔ０以前と時刻ｔ０〜ｔ１の期間の動作と同じである。
図４（Ｂ）に示すように、時刻ｔ４１〜ｔ４３の期間にたとえば送信信号のキャリアが回り込み、ＡＮＴ１１あるいはＬＮＡ１２から入力した場合、ＲＳＳＩ測定回路１９でキャリアが受信信号として検出される。その結果ＲＳＳＩ出力信号が“Ｈ”レベルとなり、動作制御回路２０に供給される。一方、ＬＰＦ１４から出力されたキャリアにはパケット信号が存在しないため、パケット検出回路１８の出力、パケット検出出力は“Ｌ”レベルのままで、この“Ｌ”レベルの信号が動作制御回路２０に出力される。
パケット信号が検出されなかったので、動作制御回路２０から出力される制御信号ではＶＧＡ１５，ＡＤ変換器１６、ベースバンド信号処理回路１７ブロックは動作させない。そのため、このブロックの動作はｓｔｂｙモード状態であり、ＶＧＡ１５，ＡＤ変換器１６、ベースバンド信号処理回路１７が動作しない分だけ消費電流が少くなる。
このように、他回路からの漏れたキャリアが入力しても、受信信号と間違えて動作することが無いように制御系は構成されている。 The operation of radio reception apparatus 10 when there is a carrier leak from the transmission system, for example, will be described with reference to FIGS.
As shown in FIGS. 4A to 4K, the operation in the period from time t40 to time t41 before time t40 is the period from time t0 to time t0 to time t1 shown in FIGS. Is the same as the operation.
As shown in FIG. 4B, for example, when a carrier of a transmission signal wraps around during a period from time t41 to t43 and is input from the ANT11 or LNA 12, the carrier is detected by the RSSI measurement circuit 19 as a received signal. As a result, the RSSI output signal becomes “H” level and is supplied to the operation control circuit 20. On the other hand, since there is no packet signal in the carrier output from the LPF 14, the output of the packet detection circuit 18 and the packet detection output remain at “L” level, and this “L” level signal is output to the operation control circuit 20. Is done.
Since no packet signal was detected, the VGA 15, AD converter 16, and baseband signal processing circuit 17 block are not operated by the control signal output from the operation control circuit 20. Therefore, the operation of this block is in the stby mode, and the current consumption is reduced by the amount that the VGA 15, AD converter 16, and baseband signal processing circuit 17 do not operate.
In this way, the control system is configured so that even if a leaked carrier from another circuit is input, it does not operate as a received signal.

時刻ｔ４３〜ｔ４４に期間において、時刻ｔ４３で受信信号がＡＮＴ１１から入力されるので、無線受信装置１０の一連の動作は図２（Ａ）〜（Ｋ）に示した時刻ｔ１〜ｔ２の期間の動作と同じである。
したがって、図４（Ｊ），（Ｋ）に示すように、送信信号のキャリアが入力されても、無線受信装置は誤動作することなく、時刻ｔ４１〜ｔ３の期間も動作電流を削減できる。 During a period from time t43 to t44, since a reception signal is input from the ANT11 at time t43, a series of operations of the wireless reception device 10 are performed during the period from time t1 to t2 shown in FIGS. Is the same.
Therefore, as illustrated in FIGS. 4J and 4K, even when a carrier of a transmission signal is input, the wireless reception device can be operated during the period from time t41 to t3 without malfunctioning.

図５に図３の変形例である他の実施形態例を示す。図１と図５を用いて、無線受信装置１０の動作を説明する。
本実施形態の無線受信装置１０はパケット検出回路１８、ＲＳＳＩ測定回路１９、ゲイン制御回路２１の動作が図３に示した動作と異なる。具体的には、動作制御回路２０の制御信号により、動作をＯＮ／ＯＦＦするようにした。これらの動作を含めて無線受信装置（１０）全体の動作を説明する。
図５（Ａ）〜（Ｋ）に示すように、時刻ｔ５０以前の動作は図２（Ａ）〜（Ｋ）に示した時刻ｔ０以前と時刻ｔ０〜ｔ１の期間の動作と同じである。
時刻ｔ５０〜ｔ５１の期間、パケット検出回路１８はｓｔｂｙモードで動作を停止している。しかし、ＲＳＳＩ測定回路１９とゲイン制御回路２１のブロックとＬＮＡ１２，周波数変換回路１３、ＬＰＦ１４のブロックは動作して電流を消費している。また、パケット信号が検出されなかったので、動作制御回路２０から出力される制御信号でＶＧＡ１５，ＡＤ変換器１６、ベースバンド信号処理回路１７ブロックの制御は行われず、動作を停止したままである。
その結果無線受信装置１０の消費電流は、ＲＳＳＩ測定回路１９とゲイン制御回路２１のブロックとＬＮＡ１２，周波数変換回路１３、ＬＰＦ１４のブロックの動作電流を加えた量となっていて、図３に示した消費電流より、パケット検出回路１８で動作する消費電流だけ削減している。
時刻ｔ５１〜ｔ５２の期間はノイズが入った場合の各回路ブロックの動作を示していて、パケット検出回路１８がこの期間だけ動作（ａｃｔｉｖｅ）している以外は図３の時刻ｔ３１〜ｔ３２の期間の動作と同じである（図５（Ｂ），（Ｅ））。そのため、消費電流の合計値は時刻ｔ５０〜ｔ５１期間の電流よりもパケット検出回路１８に流れる電流だけ増加している（図５（Ｊ））。
時刻ｔ５２〜ｔ５３の期間はパケット検出回路１８がｓｔｂｙモードとなり、電流が流れなくなり、動作電流だけ電流が減少する。それ以外の各ブロックはｔ５０〜ｔ５１期間の動作と同じである（図５（Ｅ）、（Ｊ））。
時刻ｔ５３〜ｔ５４に期間において、時刻ｔ５３で受信信号がＡＮＴ１１から入力されるので、無線受信装置１０の一連の動作は図２に示した時刻ｔ１〜ｔ２の期間の動作と同じである（図５（Ｃ），（Ｅ），（Ｊ））。
時刻ｔ５４〜ｔ５５期間の動作について説明する。時刻ｔ５３でＲＳＳＩ信号が“Ｈ”レベル、パケット検出出力が“Ｈ”レベルとなり、ＶＧＡ１５，ＡＤ変換器１６、ベースバンド信号処理回路１７ブロックが制御されて動作状態となり電流が流れる（図５（Ｈ））。
パケット信号が検出された後、動作制御回路２０から出力された制御信号により、ＲＳＳＩ測定回路１９、ゲイン制御回路２１とパケット検出回路１８の動作を停止する（図５（Ｃ），（Ｅ），（Ｆ））。その結果、時刻ｔ５３〜ｔ５４の消費電流より、ＲＳＳＩ測定回路１９、ゲイン制御回路２１とパケット検出回路１８の動作電流だけ減少する。（図５（Ｊ），（Ｋ））。
このように、動作制御回路２０の制御信号により、各回路を細かく制御し、消費電流をさらに削減できる。 FIG. 5 shows another embodiment which is a modification of FIG. The operation of the wireless reception device 10 will be described with reference to FIGS. 1 and 5.
In the wireless reception device 10 of this embodiment, the operations of the packet detection circuit 18, the RSSI measurement circuit 19, and the gain control circuit 21 are different from the operations shown in FIG. Specifically, the operation is turned ON / OFF by the control signal of the operation control circuit 20. The overall operation of the wireless reception device (10) including these operations will be described.
As shown in FIGS. 5A to 5K, the operation before time t50 is the same as the operation before time t0 and the period of time t0 to t1 shown in FIGS.
During the period from time t50 to t51, the packet detection circuit 18 stops operating in the stby mode. However, the blocks of the RSSI measurement circuit 19 and the gain control circuit 21 and the blocks of the LNA 12, the frequency conversion circuit 13, and the LPF 14 operate to consume current. Since no packet signal is detected, the control signal output from the operation control circuit 20 does not control the VGA 15, AD converter 16 and baseband signal processing circuit 17 block, and the operation remains stopped.
As a result, the current consumption of the wireless receiver 10 is an amount obtained by adding the operating currents of the blocks of the RSSI measurement circuit 19 and the gain control circuit 21, the LNA 12, the frequency conversion circuit 13, and the LPF 14, as shown in FIG. Only the current consumed by the packet detection circuit 18 is reduced from the current consumed.
The period from time t51 to t52 shows the operation of each circuit block when noise enters, and the period from time t31 to t32 in FIG. 3 except that the packet detection circuit 18 is active only during this period. The operation is the same (FIGS. 5B and 5E). Therefore, the total value of the current consumption is increased by the current flowing through the packet detection circuit 18 as compared with the current during the period from time t50 to t51 (FIG. 5 (J)).
During the period from time t52 to t53, the packet detection circuit 18 is in the stby mode, the current stops flowing, and the current decreases by the operating current. The other blocks are the same as those in the period from t50 to t51 (FIGS. 5E and 5J).
In a period from time t53 to t54, since a reception signal is input from the ANT11 at time t53, a series of operations of the wireless reception device 10 is the same as the operation in the period from time t1 to t2 shown in FIG. (C), (E), (J)).
The operation during the period from time t54 to t55 will be described. At time t53, the RSSI signal becomes “H” level and the packet detection output becomes “H” level, and the VGA 15, AD converter 16, and baseband signal processing circuit 17 block are controlled to be in an operating state and current flows (FIG. 5 (H )).
After the packet signal is detected, the operation of the RSSI measurement circuit 19, the gain control circuit 21, and the packet detection circuit 18 is stopped by the control signal output from the operation control circuit 20 (FIGS. 5C and 5E). (F)). As a result, the operating currents of the RSSI measurement circuit 19, the gain control circuit 21, and the packet detection circuit 18 are reduced from the current consumption at times t53 to t54. (FIG. 5 (J), (K)).
In this way, each circuit can be finely controlled by the control signal of the operation control circuit 20, and current consumption can be further reduced.

図６に図４の変形例である他の実施形態例を示す。図１と図６を用いて、無線受信装置１０の動作を説明する。
図６（Ａ）〜（Ｋ）に示すように、時刻ｔ６０以前の動作は図４（Ａ）〜（Ｋ）に示した時刻ｔ０以前の動作と同じである。
時刻ｔ６０〜ｔ６１の期間、パケット検出回路１８はｓｔｂｙモードであり電流が流れない。それ以外は図４と同様である。その結果、図６（Ｊ），（Ｋ）に示すように、消費電流は、ＲＳＳＩ測定回路１９、ゲイン制御回路２１のブロックに流れる電流と、ＬＮＡ１２，周波数変換回路１３、ＬＰＦ１４のブロックに流れる電流を加算した量となっている（図６（Ｊ），（Ｋ））。
図６（Ｂ）に示すように、時刻ｔ６１〜ｔ６３の期間にたとえば送信信号のキャリアが回り込み、ＡＮＴ１１あるいはＬＮＡ１２から入力した場合、ＲＳＳＩ測定回路１９でキャリアが受信信号として検出される。その結果ＲＳＳＩ出力信号が“Ｈ”レベルとなり、動作制御回路２０に供給される（図６（Ｄ））。一方、ＬＰＦ１４から出力されたキャリアにはパケット信号が存在しないため、パケット検出回路１８の出力、パケット検出出力は“Ｌ”レベルのままで、この“Ｌ”レベルの信号が動作制御回路２０に出力される（図６（Ｆ））。
パケット信号が検出されなかったので、動作制御回路２０から出力される制御信号ではＶＧＡ１５，ＡＤ変換器１６、ベースバンド信号処理回路１７ブロックの制御は行わない。そのため、このブロックの動作はｓｔｂｙモード状態であり、動作電流だけ消費電流が削減される（図６（Ｈ），（Ｊ））。
このように、受信信号以外の送信用キャリアが入力しても、受信信号と間違えて動作することが無い制御系が構成されている。
時刻ｔ６３〜ｔ６４に期間において、時刻ｔ６３で受信信号がＡＮＴ１１から入力されるので、無線受信装置１０の一連の動作は図２に示した時刻ｔ１〜ｔ２の期間の動作と同じである（図６（Ｈ），（Ｊ））。
時刻ｔ６４〜ｔ６５期間の動作について説明する。時刻ｔ６３でＲＳＳＩ信号が“Ｈ”レベル、パケット検出出力が“Ｈ”レベルとなり、ＶＧＡ１５，ＡＤ変換器１６、ベースバンド信号処理回路１７ブロックが制御されて動作状態となり電流が流れている（図６（Ｈ））。
パケット信号が検出された後、動作制御回路２０から出力された制御信号により、ＲＳＳＩ測定回路１９、ゲイン制御回路２１とパケット検出回路１８の動作を停止する（図６（Ｃ），（Ｅ），（Ｆ））。その結果、時刻ｔ６３〜ｔ６４の消費電流より、ＲＳＳＩ測定回路１９、ゲイン制御回路２１とパケット検出回路１８の動作電流だけ減少する。（図６（Ｊ））。
このように、動作制御回路２０の制御信号により、各回路を細かく制御し、消費電流をさらに削減できる。 FIG. 6 shows another embodiment which is a modification of FIG. The operation of the wireless reception device 10 will be described with reference to FIGS. 1 and 6.
As shown in FIGS. 6A to 6K, the operation before time t60 is the same as the operation before time t0 shown in FIGS.
During the period from time t60 to t61, the packet detection circuit 18 is in the stby mode and no current flows. Other than that is the same as FIG. As a result, as shown in FIGS. 6 (J) and 6 (K), the current consumption is the current flowing through the blocks of the RSSI measurement circuit 19 and the gain control circuit 21, and the current flowing through the blocks of the LNA 12, the frequency conversion circuit 13 and the LPF 14. (Fig. 6 (J), (K)).
As shown in FIG. 6B, for example, when a carrier of a transmission signal wraps around during a period from time t61 to t63 and is input from the ANT11 or LNA 12, the carrier is detected as a received signal by the RSSI measurement circuit 19. As a result, the RSSI output signal becomes “H” level and is supplied to the operation control circuit 20 (FIG. 6D). On the other hand, since there is no packet signal in the carrier output from the LPF 14, the output of the packet detection circuit 18 and the packet detection output remain at “L” level, and this “L” level signal is output to the operation control circuit 20. (FIG. 6F).
Since the packet signal was not detected, the control signal output from the operation control circuit 20 does not control the VGA 15, AD converter 16, and baseband signal processing circuit 17 block. Therefore, the operation of this block is in the stby mode state, and the current consumption is reduced by the operating current (FIGS. 6H and 6J).
In this way, a control system is configured in which even if a transmission carrier other than the received signal is input, it does not operate mistakenly with the received signal.
During the period from time t63 to t64, since the reception signal is input from the ANT11 at time t63, the series of operations of the wireless reception device 10 is the same as the operation during the period from time t1 to t2 shown in FIG. (H), (J)).
The operation during the period from time t64 to t65 will be described. At time t63, the RSSI signal becomes “H” level and the packet detection output becomes “H” level, and the VGA 15, AD converter 16 and baseband signal processing circuit 17 block are controlled to be in an operating state and current flows (FIG. 6). (H)).
After the packet signal is detected, the operation of the RSSI measurement circuit 19, the gain control circuit 21, and the packet detection circuit 18 is stopped by the control signal output from the operation control circuit 20 (FIGS. 6C, 6E, and 6). (F)). As a result, the operating currents of the RSSI measurement circuit 19, the gain control circuit 21, and the packet detection circuit 18 are decreased from the current consumption at times t63 to t64. (FIG. 6 (J)).
In this way, each circuit can be finely controlled by the control signal of the operation control circuit 20, and current consumption can be further reduced.

図７に他の無線受信装置３０の実施形態例を示す。図１において、パケット検出はパケット検出回路１８だけで行い、かつアナログベースバンド信号を用いていた。これに対して、本実施形態例においては、図７に示すようにベースバンド信号処理回路１７から動作制御回路２０にパケット検出の結果を示す制御信号を供給している。他の回路構成は図１と同じであり、その説明は省略する。
パケット検出回路１８でパケットを検出していて、受信信号が小さいとき、アナログベースバンド信号を用いて検出しているため検出精度が下がる可能性もある。パケット検出精度を更に上げるため、アナログベースバンド信号をＡＤ変換器１６でディジタル信号にした後、ベースバンド処理回路１７において、パケットのプリアンブルやＭＡＣヘッダにあるパケット信号をディジタル的に検出している。そして検出結果を動作制御回路２０に供給する。
動作制御回路２０は、パケット検出回路１８でアナログ的にパケットを検出した結果と、上述したディジタル的にパケットを検出した結果の両者が供給されて、図１に示すパケット検出よりさらに精度を増した動作制御を行う。
FIG. 7 shows another embodiment of the wireless receiver 30. In FIG. 1, the packet detection is performed only by the packet detection circuit 18 and an analog baseband signal is used. In contrast, in this embodiment, as shown in FIG. 7, a control signal indicating the result of packet detection is supplied from the baseband signal processing circuit 17 to the operation control circuit 20. Other circuit configurations are the same as those in FIG. 1, and a description thereof will be omitted.
When the packet is detected by the packet detection circuit 18 and the received signal is small, the detection accuracy may be lowered because the detection is performed using the analog baseband signal. In order to further improve the packet detection accuracy, the analog baseband signal is converted into a digital signal by the AD converter 16, and then the baseband processing circuit 17 digitally detects the packet signal in the packet preamble or the MAC header. The detection result is supplied to the operation control circuit 20.
The operation control circuit 20, increasing the result of detection of the analog to packets in the packet detection circuit 18, is supplied with both a result of detection of digitally packet described above, a further precision from the packet detector shown in FIG. 1 Perform the motion control.

図８に他の無線受信装置５０の実施形態例を示す。図１においてゲイン制御はＲＳＳＩ測定回路１９と動作制御回路２０からの制御信号で行っていた。本実施形態例においては図８に示すように、ＡＤ変換器１６のディジタル出力データと、ベースバンド処理回路１７からディジタル的に得られた振幅情報の変動情報とをゲイン制御回路２１に供給している。ゲイン制御回路２１から利得制御用の制御信号はＬＮＡ１２とＶＧＡ１５に供給され、受信信号（入力信号）の振幅変動があっても、所定の振幅値を有する増幅された信号を出力する。その他の回路構成は図１と同じであるので、詳細な説明は省略する。
ＲＳＳＩ測定値によってゲイン制御回路２１を起動すると送信側のキャリア漏れのレベルが高い場合にはゲイン制御開始タイミングがパケット先頭部ではなく、キャリア漏れを検出したタイミングになり、ゲイン制御回路２１の誤動作につながる可能性があるが、パケット検出をすることによってゲイン制御回路２１の動作タイミングをパケット先頭部とすることが可能で、ゲイン制御の誤動作を防ぐことができる。
さらに、ベースバンドで復調されたパケット検出信号と組み合わせることで正確なパケット検出が可能で誤ったゲイン制御起動を減らすことができる。
その結果、図１と図７でのゲイン制御はアナログ的に行っていたが、本実施形態例ではディジタル的にゲイン制御することにより、制御の精度を向上するようにした。 FIG. 8 shows another embodiment of the wireless reception device 50. In FIG. 1, gain control is performed using control signals from the RSSI measurement circuit 19 and the operation control circuit 20. In this embodiment, as shown in FIG. 8, the digital output data of the AD converter 16 and the fluctuation information of the amplitude information digitally obtained from the baseband processing circuit 17 are supplied to the gain control circuit 21. Yes. A control signal for gain control is supplied from the gain control circuit 21 to the LNA 12 and the VGA 15, and an amplified signal having a predetermined amplitude value is output even if the amplitude of the received signal (input signal) varies. Since other circuit configurations are the same as those in FIG. 1, detailed description thereof is omitted.
When the gain control circuit 21 is activated by the RSSI measurement value, when the carrier leakage level on the transmission side is high, the gain control start timing is not the packet head portion but the carrier leakage detection timing, which may cause malfunction of the gain control circuit 21. Although there is a possibility of connection, by detecting the packet, it is possible to set the operation timing of the gain control circuit 21 to the beginning of the packet, and to prevent malfunction of gain control.
Furthermore, by combining with a packet detection signal demodulated in the baseband, accurate packet detection can be performed and erroneous gain control activation can be reduced.
As a result, the gain control in FIGS. 1 and 7 is performed in an analog manner, but in this embodiment, the control accuracy is improved by digitally controlling the gain.

上述したように、特に８０２．１１ｂ無線ＬＡＮ規格の帯域では電子レンジによる雑音が在るので誤動作する機会は多かったが、受信データがパケットであることを確認した後に残りを起動させれば、無駄に受信システムが起動することが無く、受信待ち受け時の消費電力の低減が可能となり、携帯機器の動作時間を長くすることができる。
パケット検出方式を変調方式によって切り替える、あるいは同時に複数種類のパケット検出を実行することで、８０２．１１．ｇの様に変調方式が異なる（ＯＦＤＭ，ＣＣＫ）信号が混在する環境での低消費電力化も可能になる。
パケット検出の検出判定レベルを可変にすることで、雑音レベルが高い場合、あるいはマルチパス条件により受信波形が乱れている場合でも、検出判定レベルを低くしてパケット検出をすることが可能になる。受信信号レベルが低い場合には判定レベルを低くすることで、雑音によって信号品質が低下した状態でもパケット検出を可能にする。受信信号レベルに応じて判定レベルを動的に変化させることでより柔軟に受信動作を制御することができる。 As described above, there are many opportunities for malfunctions due to the presence of noise caused by microwave ovens, particularly in the 802.11b wireless LAN standard band. However, if the rest is activated after confirming that the received data is a packet, it is useless. In this case, the reception system does not start up, the power consumption during reception standby can be reduced, and the operation time of the portable device can be extended.
By switching the packet detection method according to the modulation method, or simultaneously executing a plurality of types of packet detection, 802.11. It is possible to reduce power consumption in an environment in which (OFDM, CCK) signals having different modulation schemes are mixed as in g.
By making the detection determination level for packet detection variable, it is possible to detect a packet with a lower detection determination level even when the noise level is high or the received waveform is disturbed due to multipath conditions. If the received signal level is low, the determination level is lowered to enable packet detection even when the signal quality is degraded by noise. By dynamically changing the determination level according to the received signal level, the receiving operation can be controlled more flexibly.

本発明の無線受信装置についてのブロック構成を示した全体ブロック構成図である。It is the whole block block diagram which showed the block structure about the radio | wireless receiver of this invention. 図１に示した無線受信装置の動作を説明するためのタイミングチャートである。3 is a timing chart for explaining the operation of the wireless reception device shown in FIG. 1. 図１に示した無線受信装置の動作を説明するためのタイミングチャートである。3 is a timing chart for explaining the operation of the wireless reception device shown in FIG. 1. 図１に示した無線受信装置の動作を説明するためのタイミングチャートである。3 is a timing chart for explaining the operation of the wireless reception device shown in FIG. 1. 図１の変形例である他の無線受信装置の動作を説明するためのタイミングチャートである。6 is a timing chart for explaining the operation of another radio receiving apparatus which is a modified example of FIG. 1. 図１の変形例である他の無線受信装置の動作を説明するためのタイミングチャートである。6 is a timing chart for explaining the operation of another radio receiving apparatus which is a modified example of FIG. 1. 本発明の他の無線受信装置についてのブロック構成を示した全体ブロック構成図である。It is the whole block block diagram which showed the block structure about the other radio | wireless receiver of this invention. 本発明の他の無線受信装置についてのブロック構成を示した全体ブロック構成図である。It is the whole block block diagram which showed the block structure about the other radio | wireless receiver of this invention. 従来例の無線受信装置についてのブロック構成を示した全体ブロック構成図である。It is the whole block block diagram which showed the block structure about the radio | wireless receiver of a prior art example. 図９に示した無線受信装置の動作を説明するためのタイミングチャートである。10 is a timing chart for explaining the operation of the radio reception apparatus shown in FIG. 9.

符号の説明Explanation of symbols

１１，１１１…ＡＮＴ（アンテナ）、１２，１１２…低雑音可変利得増幅器（ＬＮＡ）、１４，１１４…周波数変換回路、１４，１１４…ＬＰＦ（ローパスフィルタ）、１５，１１５…可変利得増幅器（ＶＧＡ）、１６，１１６…ＡＤ変換器（ＡＤＣ）、１７，１１７…ベースバンド信号処理回路、１８，１１８…パケット検出回路、１９，１１９…ＲＳＳＩ測定回路、２０，１２０…動作制御回路、２１，１２１…ゲイン制御回路。 DESCRIPTION OF SYMBOLS 11,111 ... ANT (antenna) 12,112 ... Low noise variable gain amplifier (LNA) 14,114 ... Frequency conversion circuit 14,114 ... LPF (low pass filter) 15,115 ... Variable gain amplifier (VGA) , 16, 116 ... AD converter (ADC), 17, 117 ... baseband signal processing circuit, 18, 118 ... packet detection circuit, 19, 119 ... RSSI measurement circuit, 20, 120 ... operation control circuit, 21, 121 ... Gain control circuit.

Claims

受信信号から選択された希望信号のパケット信号に含まれる識別信号をパケット検出回路で検出し、該検出した結果に基づく第１の制御信号を出力する識別信号検出回路と、
前記受信信号の信号レベルを測定し、該測定結果に応じた第２の制御信号を出力するＲＳＳＩ(Received Signal Strength Indication)測定回路を有する受信信号レベル測定回路と、
前記識別信号検出回路と前記受信信号レベル測定回路から供給される第１と第２の制御信号の組み合わせに応じて受信増幅回路、復調器、可変利得増幅回路、ベースバンド信号処理回路の複数のブロックで構成される機能回路の動作状態を制御する第３の制御信号を生成し、該第３の制御信号を用いて前記機能回路を前記のブロック単位で独立して電源供給を停止する制御回路と
を有する無線受信装置。 An identification signal detection circuit for detecting an identification signal included in the packet signal of the desired signal selected from the received signal by the packet detection circuit, and outputting a first control signal based on the detection result;
A received signal level measuring circuit having an RSSI (Received Signal Strength Indication) measuring circuit for measuring a signal level of the received signal and outputting a second control signal according to the measurement result;
A plurality of blocks of a reception amplifier circuit, a demodulator, a variable gain amplifier circuit, and a baseband signal processing circuit according to a combination of the first and second control signals supplied from the identification signal detection circuit and the reception signal level measurement circuit A control circuit that generates a third control signal for controlling an operation state of the functional circuit configured by the control circuit, and that uses the third control signal to independently stop the power supply in units of the blocks. A wireless receiver.

前記パケット信号を検出する識別信号検出回路は判定レベルを可変にする
請求項１記載の無線受信装置。 The radio reception apparatus according to claim 1, wherein an identification signal detection circuit that detects the packet signal makes a determination level variable.

前記制御回路は、前記パケット信号が検出されないときの前記第１の制御信号と前記第２の制御信号とにより生成された前記第３の制御信号で前記機能回路の所定のブロックの動作を停止する
請求項１記載の無線受信装置。 The control circuit stops the operation of a predetermined block of the functional circuit with the third control signal generated by the first control signal and the second control signal when the packet signal is not detected. The wireless receiver according to claim 1.

前記制御回路は、前記受信信号がノイズで、該ノイズが前記ＲＳＳＩ測定回路で検出されたときの前記第２の制御信号と、前記パケット信号が検出されないときの前記第１の制御信号で生成された前記第３の制御信号に応じて前記機能回路の所定のブロックの動作を停止する
請求項２記載の無線受信装置。 The control circuit is generated by the second control signal when the received signal is noise and the noise is detected by the RSSI measurement circuit, and the first control signal when the packet signal is not detected. It said third radio receiving apparatus according to claim 2, wherein stopping the operation of the predetermined block of said functional circuit in response to a control signal.

前記制御回路は、前記受信信号が送信系からのキャリアリークで希望信号と異なる場合、前記ＲＳＳＩ測定回路でキャリアを検出したときの第２の制御信号と、前記パケット信号が検出されない時の前記第１の制御信号で生成された第３の制御信号に応じて前記機能回路の動作を停止する
請求項１記載の無線受信装置。 When the received signal is different from a desired signal due to carrier leak from the transmission system , the control circuit performs a second control signal when the RSSI measurement circuit detects a carrier and the second control signal when the packet signal is not detected. The radio reception apparatus according to claim 1, wherein the operation of the functional circuit is stopped in accordance with a third control signal generated by one control signal .

前記制御回路は、前記第１の制御信号と前記第２の制御信号を組み合わせた前記第３の制御信号に応じて前記機能回路を動作させた後、前記識別信号検出回路の動作を停止する
請求項１記載の無線受信装置。 The control circuit operates the functional circuit in accordance with the third control signal obtained by combining the first control signal and the second control signal , and then stops the operation of the identification signal detection circuit. Item 2. The wireless receiving device according to Item 1.

前記制御回路は、前記第１の制御信号と前記第２の制御信号を組み合わせた前記第３の制御信号に応じて前記機能回路を動作させた後、受信信号レベル測定回路の動作を停止する
請求項１記載の無線受信装置。 The control circuit stops the operation of the reception signal level measurement circuit after operating the functional circuit in accordance with the third control signal obtained by combining the first control signal and the second control signal. Item 2. The wireless receiving device according to Item 1.

前記無線受信装置は、ＡＤ変換器と該ＡＤ変換器でベースバンド信号をディジタル信号に変換した後にディジタル信号処理するベースバンド信号処理回路とを有し、
該ベースバンド信号処理回路で検出した前記パケット信号に含まれる識別信号を検出し、該検出結果に基づく第４の制御信号と前記第１、第２の制御信号を組み合わせて前記機能回路の動作を制御する前記第３の制御信号を前記制御回路から出力し、該第３の制御信号を用いて前記機能回路を前記のブロック単位で独立して電源供給を停止する
請求項１記載の無線受信装置。 The wireless receiver includes an AD converter and a baseband signal processing circuit that performs digital signal processing after converting the baseband signal into a digital signal by the AD converter,
An identification signal included in the packet signal detected by the baseband signal processing circuit is detected, and the operation of the functional circuit is performed by combining the fourth control signal based on the detection result and the first and second control signals. The third control signal to be controlled is output from the control circuit, and the function circuit is stopped independently of the power supply for each block using the third control signal.
The wireless receiver according to claim 1 .

前記パケット信号を検出する前記識別信号検出回路または前記ベースバンド信号処理回路は判定レベルを可変にする
請求項８記載の無線受信装置。 It said identification signal detecting circuit or the baseband signal processing circuit radio receiver according to claim 8 wherein the determination level variable to detect the packet signal.