JP4506284B2

JP4506284B2 - Multilevel frequency shift keying identification method and apparatus

Info

Publication number: JP4506284B2
Application number: JP2004157844A
Authority: JP
Inventors: 大地奥村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2004-05-27
Filing date: 2004-05-27
Publication date: 2010-07-21
Anticipated expiration: 2024-05-27
Also published as: JP2005341272A

Description

本発明は、未知通信緒元の受信信号の変調方式を識別する方法、特に多値周波数偏移変調（以下、ＦＳＫという）を識別する方法、及びその装置に関する。 The present invention relates to a method for identifying a modulation method of a received signal having an unknown communication specification, and more particularly to a method for identifying multilevel frequency shift keying (hereinafter referred to as FSK), and an apparatus therefor.

従来、この種の受信信号の変調方式を識別する自動変調方式識別装置として、特許公報１に開示された装置がある。 Conventionally, as an automatic modulation method identification device for identifying the modulation method of this type of received signal, there is a device disclosed in Japanese Patent Application Laid-Open No. 2005-151867.

前記特許公報１に開示された自動変調方式識別装置においては、先ずアナログ／ディジタル変調方式識別手段により、受信信号の変調方式がディジタル変調方式であるか否かを識別する。次に、前記アナログ／ディジタル変調方式識別手段が、受信信号の変調方式がディジタル変調方式であることを識別した際に、線形変調方式／非線形変調方式識別手段は、前記受信信号が前記ディジタル変調方式のうちの線形変調方式、非線形変調方式のいずれであるかを識別する。 In the automatic modulation system identification device disclosed in Patent Document 1, first, an analog / digital modulation system identification means identifies whether or not the received signal modulation system is a digital modulation system. Next, when the analog / digital modulation scheme identification means identifies that the modulation scheme of the received signal is a digital modulation scheme, the linear modulation scheme / nonlinear modulation scheme identification section determines that the received signal is the digital modulation scheme. The linear modulation method or the non-linear modulation method is identified.

前記線形変調方式／非線形変調方式識別手段が、前記受信信号が前記ディジタル変調方式のうち、ディジタル変調方式による非線形変調信号であると識別した場合に、非線形変調方式識別手段は、前記識別された受信信号を受けて、前記受信信号が２値を越える多値のＭ−ａｒｙＦＳＫ、２−ＦＳＫ、ＭＳＫ、ＧＭＳＫのいずれであるかを識別するように構成されている。 When the linear modulation method / nonlinear modulation method identification means identifies that the received signal is a non-linear modulation signal based on a digital modulation method among the digital modulation methods, the non-linear modulation method identification means Upon reception of the signal, the received signal is configured to identify whether it is multi-level M-ary FSK, 2-FSK, MSK or GMSK exceeding 2 values.

しかしながら、特許公報１に開示された自動変調方式識別装置は、ＦＳＫの識別に関しては、２ＦＳＫ（ＧＭＳＫ，ＭＳＫ）か、多値ＦＳＫ（３ＦＳＫ以上）であるかの識別をするまでの技術しか確立されていなかった。したがって、多値ＦＳＫに分類された通信波が実際に何値のＦＳＫであるかを識別することは不可能であった。
特開２００１−８６１７１号公報（請求項５，図１６） However, the automatic modulation system identification device disclosed in Japanese Patent Laid-Open Publication No. 2005-228688 has only established a technique for identifying whether FSK is identified as 2FSK (GMSK, MSK) or multi-level FSK (3FSK or more). It wasn't. Therefore, it is impossible to identify what value FSK is actually a communication wave classified as multi-level FSK.
JP 2001-86171 A (Claim 5, FIG. 16)

本発明の目的は、多値ＦＳＫに分類された通信波が実際に何値のＦＳＫであるかを識別するための多値周波数偏移変調識別方法及びその装置を提供することにある。 An object of the present invention is to provide a multi-level frequency shift keying identification method and apparatus for identifying what value FSK is actually a communication wave classified into multi-level FSK.

前記目的を達成するため、本発明に係る多値周波数偏移変調識別方法は、未知のディジタル変調方式による受信信号から抽出されるシンボルクロックに対してヒストグラムを作成するヒストグラム作成工程と、前記ヒストグラム作成工程から出力するシンボルクロックのヒストグラムの横軸の値を絶対値化する重合工程と、前記重合工程で横軸の値が絶対値化されたヒストグラムのシンボルクロックの位相シフトを行う位相シフト工程と、周波数偏移変調の値を判定する判定工程と、重合回数検出工程とを有し、
前記判定工程において、閾値と、位相シフトされたシンボルクロックの位相値とを比較した結果、前記位相値が前記閾値より小さい場合、シンボルクロックを２値として判定し、前記位相値が前記閾値より大きい場合に再帰処理の指令を発し、
前記ヒストグラム作成工程において、前記判定工程から出力される前記再帰処理指令に基いて、前記位相シフト工程で位相ソフトされたヒストグラムのデータに対して新たにヒストグラムを作成し、
前記重合工程において、前記判定工程から出力される前記再帰処理指令に基いて、前記ヒストグラム作成工程から出力するシンボルクロックのヒストグラムの横軸の値を絶対値化し、
前記重合回数検出工程において、前記判定工程から出力される前記再帰処理指令に基いて、前記重合工程による絶対値化の回数を再帰処理の繰返し回数データとして検出し、
前記判定工程において、閾値と、前記位相シフト工程により位相シフトされたシンボルクロックの位相値とを比較し、前記重合回数検出工程から出力される前記再帰処理の繰返し回数データに基いて、周波数偏移変調の多値を判定することを特徴とする。 In order to achieve the above object, a multilevel frequency shift keying identification method according to the present invention includes a histogram creation step of creating a histogram for a symbol clock extracted from a received signal by an unknown digital modulation method, and the histogram creation A superposition step for making the value of the horizontal axis of the histogram of the symbol clock output from the process an absolute value, a phase shift step for performing a phase shift of the symbol clock of the histogram in which the value of the horizontal axis is made an absolute value in the superposition step, A determination step of determining a value of frequency shift modulation, and a polymerization number detection step,
In the determination step , as a result of comparing the threshold value with the phase value of the phase-shifted symbol clock, if the phase value is smaller than the threshold value, the symbol clock is determined as binary, and the phase value is larger than the threshold value. Issue a recursive processing command,
In the histogram creation step , based on the recursive processing command output from the determination step, a histogram is newly created for the histogram data phase-softened in the phase shift step,
In the superposition step , based on the recursive processing command output from the determination step, the value on the horizontal axis of the histogram of the symbol clock output from the histogram creation step is converted to an absolute value,
In the polymerization number detection step , based on the recursion processing command output from the determination step, the number of times of absolute value by the polymerization step is detected as recursion processing repetition number data,
In the determination step , the threshold value is compared with the phase value of the symbol clock phase-shifted in the phase shift step, and the frequency shift is determined based on the recursion iteration number data output from the overlap number detection step. It is characterized in that multi-value of modulation is determined .

本発明に係る多値周波数偏移変調識別方法を実施するための多値周波数偏移変調識別装置は、未知のディジタル変調方式による受信信号から抽出されるシンボルクロックに対してヒストグラムを作成するヒストグラム作成回路と、前記ヒストグラム作成回路から出力するシンボルクロックのヒストグラムの横軸の値を絶対値化する重合回路と、前記重合回路により横軸の値が絶対値化されたヒストグラムのシンボルクロックの位相シフトを行う位相シフト回路と、周波数偏移変調の多値を判定する判定回路と、重合回数検出回路と比較回路とを有し、
前記判定回路は、閾値と、位相シフトされたシンボルクロックの位相値とを比較した結果、前記位相値が前記閾値より小さい場合、シンボルクロックを２値として判定し、前記位相値が前記閾値より大きい場合に再帰処理の指令を発するものであり、
前記ヒストグラム作成回路は、前記判定回路から出力される前記再帰処理指令に基いて、前記位相シフト回路で位相ソフトされたヒストグラムのデータに対して新たにヒストグラムを作成するものであり、
前記重合回路は、前記判定回路から出力される前記再帰処理指令に基いて、前記ヒストグラム作成回路から出力するシンボルクロックのヒストグラムの横軸の値を絶対値化するものであり、
前記重合回数検出回路は、前記判定回路から出力される前記再帰処理指令に基いて、前記重合回路による絶対値化の回数を再帰処理の繰返し回数データとして検出するものであり、
前記比較回路は、前記判定回路から出力される前記再帰処理指令に基いて、閾値と、前記位相シフト回路により位相シフトされたシンボルクロックの位相値とを比較するものであり、
前記判定回路は、閾値と、前記位相シフト工程により位相シフトされたシンボルクロックの位相値とを比較し、前記重合回数検出回路から出力される前記再帰処理の繰返し回数データに基いて、周波数偏移変調の多値を判定するものであることを特徴とする。 Multilevel Frequency Shift Keying identification apparatus for carrying out the multi-frequency shift keying identification method according to the present invention, histogram creation to create a histogram for the symbol clock extracted from the received signal by the unknown digital modulation type Circuit, a superposition circuit that converts the value of the horizontal axis of the histogram of the symbol clock output from the histogram creation circuit to an absolute value, and a phase shift of the symbol clock of the histogram whose value of the horizontal axis is made absolute by the superposition circuit. A phase shift circuit to perform, a determination circuit for determining multivalue of frequency shift keying, a superposition number detection circuit, and a comparison circuit,
When the phase value is smaller than the threshold value as a result of comparing the threshold value with the phase value of the phase-shifted symbol clock, the determination circuit determines the symbol clock as a binary value, and the phase value is larger than the threshold value. In case of recursive processing,
The histogram creation circuit creates a new histogram for the histogram data phase-softened by the phase shift circuit based on the recursive processing command output from the determination circuit,
The superposition circuit is configured to convert the value of the horizontal axis of the histogram of the symbol clock output from the histogram creation circuit into an absolute value based on the recursive processing command output from the determination circuit.
The polymerization number detection circuit detects, based on the recursive processing command output from the determination circuit, the number of times of absolute value conversion by the polymerization circuit as repetitive processing repetition number data,
The comparison circuit compares a threshold value with a phase value of a symbol clock phase-shifted by the phase shift circuit based on the recursive processing command output from the determination circuit;
The determination circuit compares the threshold value with the phase value of the symbol clock phase-shifted by the phase-shifting step, and based on the repetition number data of the recursive process output from the superposition number detection circuit, the frequency shift It is characterized in that the multi-value of modulation is determined.

以上説明したように本発明によれば、各２ｎ（ｎ=１，２・・・）値周波数偏移変調（ＦＳＫ）のシンボルクロック間の位相差に基いて、多値ＦＳＫの識別を行うことができる。 As described above, according to the present invention, multi-level FSK is identified based on the phase difference between symbol clocks of 2n (n = 1, 2,...) Value frequency shift keying (FSK). Can do.

さらに、未知のディジタル変調方式による受信信号から抽出されるシンボルクロックの実際のピーク値を使用しているわけではなく、その平均値をとっているため、実際のピーク値を使用するよりもノイズによる影響を小さくすることができる。 In addition, the actual peak value of the symbol clock extracted from the received signal by the unknown digital modulation method is not used, but the average value is taken, so that it is caused by noise rather than using the actual peak value. The influence can be reduced.

さらに再帰処理を用いているため、シンプルなアルゴリズムによりＦＳＫの多値を識別することができ、識別作業の大幅な効率化を向上させることができる。 Further, since recursive processing is used, multi-values of FSK can be identified by a simple algorithm, and the efficiency of identification work can be improved greatly.

次に、本発明の実施形態について図に基いて詳細に説明する。
本発明は、未知通信緒元の受信信号の変調方式がディジタル変調方式であり、かつそのディジタル変調方式が非線形変調信号として識別された識別信号を用いることにより、多値周波数偏移変調（ＦＳＫ）を識別することに特徴がある。 Next, embodiments of the present invention will be described in detail with reference to the drawings.
The present invention uses a digital modulation method as a modulation method for a received signal with unknown communication specifications, and uses an identification signal that is identified as a non-linear modulation signal, thereby enabling multilevel frequency shift keying (FSK). It is characterized by identifying.

したがって、未知通信緒元の受信信号の変調方式がディジタル変調方式であって、そのディジタル変調方式が非線形変調信号として識別する処理段階までは、従来の自動変調方式識別装置を流用することが可能である。 Therefore, it is possible to divert the conventional automatic modulation method identification device until the processing stage in which the modulation method of the received signal based on the unknown communication is a digital modulation method, and the digital modulation method is identified as a nonlinear modulation signal. is there.

（実施形態１）
本発明の前提となった特許公報１に開示された自動変調方式識別装置を例にとって、未知通信緒元の受信信号の変調方式がディジタル変調方式であって、そのディジタル変調方式が非線形変調信号として識別する処理の概要について説明する。 (Embodiment 1)
As an example of the automatic modulation system identification device disclosed in Japanese Patent Application Laid-Open No. 2005-133, which is the premise of the present invention, the modulation system of a received signal with unknown communication specifications is a digital modulation system, and the digital modulation system is a nonlinear modulation signal. An overview of the identifying process will be described.

図９に示すように、特許公報１に開示された自動変調方式識別装置は、アナログ／ディジタル変調方式識別回路１と、アナログ変調方式識別回路２と、線形変調方式識別回路３と、非線形変調方式識別回路４とから構成されている。 As shown in FIG. 9, the automatic modulation system identification device disclosed in Japanese Patent Laid-Open No. 2004-228561 includes an analog / digital modulation system identification circuit 1, an analog modulation system identification circuit 2, a linear modulation system identification circuit 3, and a nonlinear modulation system. And an identification circuit 4.

前記アナログ／ディジタル変調方式識別回路１は、包絡線検出回路１１と、包絡線変動判定回路１２と、シンボルクロック抽出回路１４と、シンボルクロック判定回路１５と、スペクトラム分析回路１６と、変調方式判定回路１３とを有している。そして前記アナログ／ディジタル変調方式識別回路１は、未知通信諸元の受信信号が入力されたときに、その受信信号の変調方式が、アナログ変調方式或はディジタル変調方式のいずれであるかを識別するように構成されている。 The analog / digital modulation system identification circuit 1 includes an envelope detection circuit 11, an envelope fluctuation determination circuit 12, a symbol clock extraction circuit 14, a symbol clock determination circuit 15, a spectrum analysis circuit 16, and a modulation system determination circuit. 13. The analog / digital modulation scheme identifying circuit 1 identifies whether the modulation scheme of the received signal is an analog modulation scheme or a digital modulation scheme when a received signal of unknown communication specifications is input. It is configured as follows.

前記アナログ変調方式識別回路２は、搬送波抽出回路２１と、サイドバンドスペクトラム検出回路２２と、信号帯域検出回路２３と、包絡線検出回路２６、包絡線変動判定回路２７と、変調方式判定回路２４、バックトラック回路２５とを有している。そして前記アナログ変調方式識別回路２は、前記アナログ／ディジタル変調方式識別回路１が前記受信信号の変調方式をアナログ変調方式であると識別した際に、アナログ変調方式であると識別された受信信号が入力される。さらに前記アナログ変調方式識別回路２は、前記アナログ／ディジタル変調方式識別回路１から出力された受信信号に基いて、アナログ変調方式であると識別された受信信号が、AM (Amplitude Modulation)変調方式或はFM Frequency Modulation)変調方式のいずれであるかを識別するように構成されている。 The analog modulation system identification circuit 2 includes a carrier wave extraction circuit 21, a sideband spectrum detection circuit 22, a signal band detection circuit 23, an envelope detection circuit 26, an envelope fluctuation determination circuit 27, a modulation system determination circuit 24, And a backtrack circuit 25. When the analog / digital modulation scheme identification circuit 1 identifies the modulation scheme of the received signal as an analog modulation scheme, the analog modulation scheme identification circuit 2 determines that the received signal identified as the analog modulation scheme is Entered. Further, the analog modulation system identification circuit 2 is configured to convert the received signal identified as the analog modulation system based on the reception signal output from the analog / digital modulation system identification circuit 1 into an AM (Amplitude Modulation) modulation system or Is configured to identify which one of the FM Frequency Modulation modulation methods.

前記線形変調方式識別回路３は、シンボルクロック抽出回路３１と、リサンプリング回路３２と、振幅分布抽出回路３３と、変調方式判定回路３４と、仮定搬送波同期処理回路３５と、振幅分布抽出回路３６と、変調方式判定回路３７と、バックトラック回路３８とを有している。そして前記線形変調方式識別回路３は、アナログ／ディジタル変調方式識別回路１がディジタル変調方式の線形変調方式であると識別した受信信号が入力される。さらに前記線形変調方式識別回路３は、入力した受信信号の変調方式が、BPSK(Binary Phase Shift Keying)、QPSK(Quadrature Phase Shift Keying)、π／4-shift QPSK、8-PSK、8値を越える多値のM-ary PSK(M-ary Phase Shift Keying)、16QAM(Quadrature Amplitude Modulation)、１６値を越える多値のM-ary QAM(M-ary Quadrature Amplitude Modulation)のいずれであるかを識別するように構成されている。 The linear modulation scheme identification circuit 3 includes a symbol clock extraction circuit 31, a resampling circuit 32, an amplitude distribution extraction circuit 33, a modulation scheme determination circuit 34, an assumed carrier synchronization processing circuit 35, and an amplitude distribution extraction circuit 36. , A modulation system determination circuit 37 and a backtrack circuit 38 are provided. The linear modulation system identification circuit 3 receives a received signal that the analog / digital modulation system identification circuit 1 has identified as a digital modulation linear modulation system. Further, the linear modulation scheme identification circuit 3 has a modulation scheme of an input received signal exceeding BPSK (Binary Phase Shift Keying), QPSK (Quadrature Phase Shift Keying), π / 4-shift QPSK, 8-PSK, and eight values. Identifies multi-level M-ary PSK (M-ary Phase Shift Keying), 16QAM (Quadrature Amplitude Modulation), or multi-level M-ary QAM (M-ary Quadrature Amplitude Modulation) exceeding 16 levels It is configured as follows.

前記非線形変調方式識別回路４は、FM検波回路４１と、シンボルクロック抽出回路４５と、リサンプリング回路４２と、振幅分布抽出回路４３と、変調方式判定回路４４と、変調指数検出回路４６と、変調方式判定回路４７と、符号間干渉分析回路４８と、スペクトラム分析回路４９と、変調方式判定回路５０と、バックトラック回路５１とを有している。そして前記非線形変調方式識別回路４は、アナログ／ディジタル変調方式識別回路１がディジタル変調方式の非線形変調方式であると識別した受信信号が入力される。さらに前記非線形変調方式識別回路４は、入力した受信信号の変調方式が、２値を越える多値のM-ary FSK(M-ary Frequency Shift Keying)、2-FSK(Frequency Shift Keying)、MSK(Minimum Shift Keying)、GMSK(Gaussian filtered Minimum Shift Keying)のいずれであるかを識別するように構成されている。 The nonlinear modulation system identification circuit 4 includes an FM detection circuit 41, a symbol clock extraction circuit 45, a resampling circuit 42, an amplitude distribution extraction circuit 43, a modulation system determination circuit 44, a modulation index detection circuit 46, a modulation A system determination circuit 47, an intersymbol interference analysis circuit 48, a spectrum analysis circuit 49, a modulation system determination circuit 50, and a backtrack circuit 51 are provided. The nonlinear modulation system identification circuit 4 receives a received signal that the analog / digital modulation system identification circuit 1 has identified as a digital modulation nonlinear modulation system. Further, the nonlinear modulation system identification circuit 4 uses a multi-level M-ary FSK (M-ary Frequency Shift Keying), 2-FSK (Frequency Shift Keying), MSK (Multi-valued modulation system for input received signals exceeding two values). It is configured to identify whether it is Minimum Shift Keying) or GMSK (Gaussian filtered Minimum Shift Keying).

次に、図９に示す従来例に係る自動変調方式識別装置の動作について図１０に基いて説明する。 Next, the operation of the automatic modulation system identification apparatus according to the conventional example shown in FIG. 9 will be described with reference to FIG.

図１０におけるステップＳ１の処理は、前記アナログ／ディジタル変調方式識別回路１により行われる。すなわち、未知通信方式の受信信号が前記アナログ／ディジタル変調方式識別回路１に入力すると、前記包絡線検出回路１１は、入力した受信信号の包絡線を抽出する。前記包絡線変動判定回路１２は、前記包絡線検出回路１１が抽出した包絡線データを特定時間積分した後、その平均値を算出し、包絡線変動特性を抽出する。また前記シンボルクロック抽出回路１４は、前記アナログ／ディジタル変調方式識別回路１に入力した受信信号からシンボルクロックを抽出する。前記シンボルクロック判定回路１５は、前記シンボルクロック抽出回路１４が抽出したデータに基いてシンボルクロックの有無を判定する。前記スペクトラム分析回路１６は、前記アナログ／ディジタル変調方式識別回路１に入力した受信信号のスペクトラム波形を抽出し、その特徴（例えばスペクトラム形状）を分析する。 The process of step S1 in FIG. 10 is performed by the analog / digital modulation system identification circuit 1. That is, when an unknown communication system reception signal is input to the analog / digital modulation system identification circuit 1, the envelope detection circuit 11 extracts an envelope of the input reception signal. The envelope fluctuation determination circuit 12 integrates the envelope data extracted by the envelope detection circuit 11 for a specific time, calculates an average value thereof, and extracts envelope fluctuation characteristics. The symbol clock extraction circuit 14 extracts a symbol clock from the received signal input to the analog / digital modulation scheme identification circuit 1. The symbol clock determination circuit 15 determines the presence or absence of a symbol clock based on the data extracted by the symbol clock extraction circuit 14. The spectrum analysis circuit 16 extracts the spectrum waveform of the received signal input to the analog / digital modulation system identification circuit 1 and analyzes its characteristics (for example, spectrum shape).

次に図１０におけるステップＳ２の処理は前記変調方式判定回路１３により実行される。すなわち、前記変調方式判定回路１３は、前記包絡線変動判定回路１２が抽出した包絡線データと、前記シンボルクロック判定回路１５が判定したシンボルクロックの有無データと、前記スペクトラム分析回路１６が分析した分析データとを入力として、前記アナログ／ディジタル変調方式識別回路１に入力した受信信号が、アナログ変調方式、ディジタル変調方式の線形変調方式或はディジタル変調方式の非線形変調方式のいずれであるかを識別する。そして前記変調方式判定回路１３は、アナログ変調方式の受信信号，ディジタル変調方式の線形変調方式の受信信号，ディジタル変調方式の非線形変調方式の受信信号を、前記アナログ変調方式識別回路２，前記線形変調方式識別回路３，前記非線形変調方式識別回路４に振り分けて出力する。なお、前記シンボルクロック抽出回路１４は、ディジタル変調方式による線形変調方式のシンボルクロックを抽出するとともに、ディジタル変調方式による非線形変調方式のシンボルクロックを抽出している。 Next, the process of step S2 in FIG. That is, the modulation system determination circuit 13 analyzes the envelope data extracted by the envelope fluctuation determination circuit 12, the presence / absence data of the symbol clock determined by the symbol clock determination circuit 15, and the analysis analyzed by the spectrum analysis circuit 16. Using the data as an input, the received signal input to the analog / digital modulation system identification circuit 1 is identified as an analog modulation system, a linear modulation system of a digital modulation system, or a non-linear modulation system of a digital modulation system. . The modulation system determination circuit 13 converts the analog modulation system reception signal, the digital modulation system linear modulation system reception signal, and the digital modulation system nonlinear modulation system reception signal into the analog modulation system identification circuit 2 and the linear modulation system. The signals are distributed to the system identification circuit 3 and the nonlinear modulation system identification circuit 4 for output. The symbol clock extraction circuit 14 extracts a symbol clock of a linear modulation scheme by a digital modulation scheme and also extracts a symbol clock of a non-linear modulation scheme by a digital modulation scheme.

次に図１０におけるステップＳ３の処理は前記アナログ変調方式識別回路２により実行される。すなわち、前記変調方式判定回路１３から出力されるアナログ変調方式の受信信号は、前記アナログ変調方式識別回路２の、搬送波抽出回路２１と、サイドバンドスペクトラム検出回路２２と、信号帯域検出回路２３と、包絡線検出回路２６とにそれそれ入力される。前記搬送波抽出回路２１は、前記入力されたアナログ変調方式の受信信号の搬送波を抽出する。前記サイドバンドスペクトラム検出回路２２は、前記入力されたアナログ変調方式の受信信号のスペクトラムのサイドバンドスペクトルの対称性を検出する。前記信号帯域検出回路２３は、前記入力されたアナログ変調方式の受信信号がもつ信号帯域を検出する。前記包絡線検出回路２６は、前記入力されたアナログ変調方式の受信信号の包絡線の包絡線を抽出する。前記包絡線変動判定回路２７は、前記包絡線検出回路２６が検出した包絡線の変動が定包絡か否かを判定する。 Next, the process of step S3 in FIG. 10 is executed by the analog modulation system identification circuit 2. That is, the analog modulation system reception signal output from the modulation system determination circuit 13 is a carrier wave extraction circuit 21, a sideband spectrum detection circuit 22, a signal band detection circuit 23 of the analog modulation system identification circuit 2, It is input to the envelope detection circuit 26 accordingly. The carrier wave extraction circuit 21 extracts a carrier wave of the received analog modulation reception signal. The sideband spectrum detection circuit 22 detects the symmetry of the sideband spectrum of the input analog modulation type received signal spectrum. The signal band detection circuit 23 detects a signal band of the input analog modulation reception signal. The envelope detection circuit 26 extracts an envelope of the input analog modulation reception signal. The envelope fluctuation determination circuit 27 determines whether or not the envelope fluctuation detected by the envelope detection circuit 26 is a constant envelope.

次に図１０におけるステップＳ４の処理は前記変調方式判定回路２４により実行される。すなわち、前記変調方式判定回路２４は、搬送波抽出回路２１，サイドバンドスペクトラム検出回路２２，信号帯域検出回路２３及び包絡偏差判定回路２７からの受信信号の特徴抽出データ，分析結果のデータに基いて、入力した受信信号のアナログ変調方式がＡＭ変調方式，ＦＭ変調方式，それらのいずれとも判定できないunknown（不明）信号のいずれであるかを識別する。前記変調方式判定回路２４は、上記の各部における各判定制御処理の分岐の点（枝）を記憶し、unknown信号が入力された場合に、その分岐点に戻って再度異なる変調方式識別のための処理が実施されるようにunknown信号を切り替える。バックトラック回路２５は、unknown信号を判定処理の分岐点に戻した時、複数の候補があった場合には、その時点までの変調方式識別処理により得られた結果から最も可能性の高い候補を計算し、unknown信号に対する処理回路（枝）の切り替えを行う（図１０のステップＳ５）。 Next, the process of step S4 in FIG. That is, the modulation method determination circuit 24 is based on the feature extraction data of the received signal and the analysis result data from the carrier wave extraction circuit 21, the sideband spectrum detection circuit 22, the signal band detection circuit 23, and the envelope deviation determination circuit 27. It is identified whether the analog modulation system of the input received signal is an AM modulation system, an FM modulation system, or an unknown signal that cannot be determined either. The modulation scheme determination circuit 24 stores a branch point (branch) of each determination control process in each of the above sections. When an unknown signal is input, the modulation scheme determination circuit 24 returns to the branch point and again identifies a different modulation scheme. The unknown signal is switched so that the processing is performed. When the backtrack circuit 25 returns the unknown signal to the decision processing branch point, and there are a plurality of candidates, the backtrack circuit 25 selects the most likely candidate from the result obtained by the modulation system identification processing up to that point. The calculation circuit switches the processing circuit (branch) for the unknown signal (step S5 in FIG. 10).

次に図１０におけるステップＳ６〜ステップ１２の処理は前記線形変調方式識別回路３で実行される。すなわち、前記線形変調方式識別回路３の線形変調方式識別回路３は、アナログ／ディジタル変調方式識別回路１にて識別されたディジタル変調方式のうちの線形変調方式による受信信号が入力される。前記シンボルクロック抽出回路３１は、前記入力した受信信号からシンボルクロックを再生、抽出する。前記リサンプリング回路３２は、前記シンボルクロック抽出回路３１が抽出したシンボルクロックに基いて受信信号をリサンプリングし、情報が重畳された信号シンボルを抽出する（図１０のステップＳ６）。 Next, the processing of step S6 to step 12 in FIG. In other words, the linear modulation scheme identification circuit 3 of the linear modulation scheme identification circuit 3 receives a received signal by the linear modulation scheme among the digital modulation schemes identified by the analog / digital modulation scheme identification circuit 1. The symbol clock extraction circuit 31 reproduces and extracts a symbol clock from the input received signal. The resampling circuit 32 resamples the received signal based on the symbol clock extracted by the symbol clock extraction circuit 31, and extracts a signal symbol on which information is superimposed (step S6 in FIG. 10).

次に前記振幅分布抽出回路３３は、前記リサンプリング回路３２が抽出したデータに基いて、シンボルベクトル半径を算出し、その振幅分布を抽出する（図１０のステップＳ７）。前記変調方式判定回路３４は、前記振幅分布抽出回路３３の出力データに基づいて16QAM及び１６値を超える多値のM-ary QAMの信号と、それ以外の信号とを識別すると共に、識別結果を振り分ける（図１０のステップＳ８）。 Next, the amplitude distribution extraction circuit 33 calculates a symbol vector radius based on the data extracted by the resampling circuit 32, and extracts the amplitude distribution (step S7 in FIG. 10). Based on the output data of the amplitude distribution extraction circuit 33, the modulation scheme determination circuit 34 discriminates between 16QAM and multi-value M-ary QAM signals exceeding 16 values and other signals, and the identification result. Sort (step S8 in FIG. 10).

前記仮定搬送波同期処理回路３５は、16QAM及びM-ary 16QAM以外の信号であると識別された信号が入力されて、その変調方式を仮定して搬送波同期処理を実現する（図１０のステップＳ９）。前記振幅分布抽出回路３６は、奇数番目の信号シンボルと偶数番目の信号シンボルの振幅分布を抽出する（図１０のステップＳ１０）。 The hypothetical carrier synchronization processing circuit 35 receives a signal identified as a signal other than 16QAM and M-ary 16QAM, and realizes carrier synchronization processing assuming the modulation method (step S9 in FIG. 10). . The amplitude distribution extraction circuit 36 extracts the amplitude distribution of the odd-numbered signal symbols and the even-numbered signal symbols (step S10 in FIG. 10).

前記変調方式判定回路３７は、仮定搬送波同期処理後の信号シンボルの収束位置と収束点の数と１シンボル毎の振幅分布から、変調方式がBPSK、QPSK、π／4-shift QPSK、8-PSK、８値を超える多値のM-ary PSK、あるいはこれらに該当しないunknown信号のいずれであるかを識別する（図１０のステップＳ１１）。バックトラック回路３８は、変調方式判定回路３７における各判定処理の分岐の点（枝）を記憶し、unknown信号が入力された場合に、その分岐点に戻って再度異なる変調方式識別のための処理が実施されるように信号を切り替える（図１０のステップＳ１２）。 The modulation scheme determination circuit 37 determines whether the modulation scheme is BPSK, QPSK, π / 4-shift QPSK, 8-PSK from the convergence position and the number of convergence points of the signal symbols after hypothetical carrier synchronization processing and the amplitude distribution for each symbol. The multi-valued M-ary PSK exceeding eight values or the unknown signal not corresponding to these is identified (step S11 in FIG. 10). The backtrack circuit 38 stores a branch point (branch) of each determination process in the modulation system determination circuit 37. When an unknown signal is input, the backtrack circuit 38 returns to the branch point and again performs a process for identifying a different modulation system. The signal is switched so as to be executed (step S12 in FIG. 10).

次に、アナログ／ディジタル変調方式識別回路１がディジタル変調方式の非線形変調方式であると識別した受信信号が前記非線形変調方式識別回路４に入力すると、前記非線形変調方式識別回路４は下記の動作を行う。すなわち前記非線形変調方式識別回路４の前記FM検波回路４１は、入力された受信信号に対してFM検波処理を行う。前記シンボルクロック抽出回路４５は、前記FM検波回路４１によりFM検波処理された信号からシンボルクロックを再生、抽出する。そして、前記リサンプリング回路４２は、前記FM検波回路４１によりFM検波処理された信号に対して、前記シンボルクロック抽出回路４５で抽出されたシンボルクロックに基づいてリサンプリング処理を実施する。 Next, when the received signal identified by the analog / digital modulation scheme identification circuit 1 as the digital modulation nonlinear modulation scheme is input to the nonlinear modulation scheme identification circuit 4, the nonlinear modulation scheme identification circuit 4 performs the following operation. Do. That is, the FM detection circuit 41 of the nonlinear modulation scheme identification circuit 4 performs FM detection processing on the input received signal. The symbol clock extraction circuit 45 reproduces and extracts a symbol clock from the signal subjected to FM detection processing by the FM detection circuit 41. The resampling circuit 42 performs resampling processing on the signal subjected to FM detection processing by the FM detection circuit 41 based on the symbol clock extracted by the symbol clock extraction circuit 45.

前記振幅分布抽出回路４３は、前記リサンプリング回路４２でリサンプリングされた信号から非線形変調方式における多値数判定のための振幅分布を抽出する。前記変調方式判定回路４４は、前記振幅分布抽出回路４３で抽出したデータに基づいて多値数判定を実施し、M-ary FSK（但し、M≧3）とそれ以外の信号とを識別すると共にこれらを振り分ける。前記変調指数検出回路４６は、M-ary FSK以外の信号であると識別された信号に対し、シンボルクロック抽出回路４５にて抽出されたシンボルクロックに基づいて入力された信号の変調指数を検出する。前記変調方式判定回路４７は、前記変調指数検出回路４６で検出された検出された変調指数より2-FSKとそれ以外の信号とを識別すると共に、これらを振り分ける（図１０のステップＳ１７）。 The amplitude distribution extraction circuit 43 extracts an amplitude distribution for multi-level number determination in the non-linear modulation method from the signal resampled by the resampling circuit 42. The modulation method determination circuit 44 performs multi-level number determination based on the data extracted by the amplitude distribution extraction circuit 43, and identifies M-ary FSK (where M ≧ 3) and other signals. Sort these. The modulation index detection circuit 46 detects the modulation index of the input signal based on the symbol clock extracted by the symbol clock extraction circuit 45 for the signal identified as a signal other than the M-ary FSK. . The modulation scheme determination circuit 47 identifies 2-FSK and other signals from the modulation index detected by the modulation index detection circuit 46 and distributes them (step S17 in FIG. 10).

前記符号間干渉分析回路４８は、M-ary FSK以外の変調方式の信号であると識別された信号の時間軸での符号間干渉を分析する（図１０のステップＳ１８）。前記スペクトラム分析回路４９は、前記変調方式判定回路４７から出力された信号のスペクトラム分析を行い、周波数軸での符号間干渉を分析する。 The intersymbol interference analysis circuit 48 analyzes intersymbol interference on the time axis of a signal identified as a signal of a modulation scheme other than M-ary FSK (step S18 in FIG. 10). The spectrum analysis circuit 49 performs spectrum analysis of the signal output from the modulation scheme determination circuit 47 and analyzes intersymbol interference on the frequency axis.

前記変調方式判定回路５０は、符号間干渉分析回路４８及びスペクトラム分析回路４９からの特徴抽出データ，分析結果に基づいて、MSK及びGMSKと、そのいずれであるとも判断できないunknown（不明）信号とを識別すると共に、これらを振り分ける（図１０のステップＳ１９）。前記バックトラック回路５１は、前記変調方式判定回路５０が判定処理した分岐の点（枝）のデータを記憶し、unknown信号が入力された場合に、その分岐点に戻って再度異なる変調方式識別のための処理が実施されるようにunknown信号を切り替える（図１０のステップＳ２０）。 The modulation scheme determination circuit 50 generates MSK and GMSK and an unknown signal that cannot be determined based on feature extraction data and analysis results from the intersymbol interference analysis circuit 48 and the spectrum analysis circuit 49. At the same time, they are identified (step S19 in FIG. 10). The backtrack circuit 51 stores data of a branch point (branch) determined by the modulation method determination circuit 50. When an unknown signal is input, the backtrack circuit 51 returns to the branch point and again identifies a different modulation method identification. The unknown signal is switched so that the processing for this is performed (step S20 in FIG. 10).

以上の構成は従来例に係るものである。これに対して本発明は、未知通信緒元の受信信号の変調方式を識別する方法として、図１０に示す処理ステップのうち、FM検波／リサンプリング処理ステップＳ１３と2-FSK判定の処理ステップＳ１７との間の処理ステップを図３に示す処理ステップに構築している点に特徴がある。さらに本発明は、図９に一点鎖線で示す構成に代えて、図３に示す処理ステップを実施するための多値周波数偏移変調識別装置を図１に示す構成として構築している。 The above configuration relates to a conventional example. On the other hand, in the present invention, as a method for identifying the modulation method of the received signal with unknown communication specifications, among the processing steps shown in FIG. 10, FM detection / resampling processing step S13 and 2-FSK determination processing step S17. The processing step between the two is constructed in the processing step shown in FIG. Furthermore, in the present invention, instead of the configuration shown by the one-dot chain line in FIG. 9, a multi-level frequency shift keying identification apparatus for implementing the processing steps shown in FIG. 3 is constructed as the configuration shown in FIG.

図１に示す本発明に係る多値周波数偏移変調識別装置６０は一点鎖線に取り囲むように、ヒストグラム作成回路６１と、重合回路６２と、位相シフト回路６３と、重合回数検出回路６５と、判定回路６４とを有している。なお、図１に示す本発明に係る多値周波数偏移変調識別装置６０は、未知通信諸元の受信信号を受信する受信機に適用した場合について説明する。 The multi-value frequency shift key modulation identifying apparatus 60 according to the present invention shown in FIG. 1 is surrounded by a one-dot chain line, so that a histogram creation circuit 61, a superposition circuit 62, a phase shift circuit 63, a superposition number detection circuit 65, and a determination Circuit 64. Note that the case where the multilevel frequency shift keying identification apparatus 60 according to the present invention shown in FIG. 1 is applied to a receiver that receives a received signal of unknown communication specifications will be described.

前記ヒストグラム作成回路６１は、前記リサンプリング回路４２でリサンプリングされた信号データに対してヒストグラムを作成するようになっている。具体的には前記ヒストグラム作成回路６１は、図４に示すように前記リサンプリング回路４２でリサンプリングされた信号データにピーク（シンボル）７１ａ，７２ａの部分が現れることに着目して、隣接する２つのシンボル７１ａ，７２ａ間の位相差を測定してヒストグラムを作成する。さらに前記ヒストグラム作成回路６１は図５に示すように、図４に示すヒストグラムにおけるピーク波形のシンボル７１ａ，７２ａ間の位相差を測定する、すなわちピーク波形のシンボル７１ａ，７２ａの両端の距離を測定し、その中心部分０を求める。そして前記ヒストグラム作成回路６１は、その求めた中心部分の値を「０」として位相差を補正して平均化する。図４及び図５に示すヒストグラムの横軸はシンボル間の位相差を、縦軸は度数を示している。前記補正を行った後の位相差を平均位相という（図５参照）。 The histogram creation circuit 61 creates a histogram for the signal data resampled by the resampling circuit 42. Specifically, the histogram generating circuit 61 takes note that peaks (symbols) 71a and 72a appear in the signal data resampled by the resampling circuit 42 as shown in FIG. A histogram is created by measuring the phase difference between the two symbols 71a and 72a. Further, as shown in FIG. 5, the histogram generating circuit 61 measures the phase difference between the peak waveform symbols 71a and 72a in the histogram shown in FIG. 4, that is, measures the distance between both ends of the peak waveform symbols 71a and 72a. The central part 0 is obtained. Then, the histogram creating circuit 61 corrects and averages the phase difference by setting the value of the obtained central portion to “0”. The horizontal axis of the histograms shown in FIGS. 4 and 5 indicates the phase difference between symbols , and the vertical axis indicates the frequency. The phase difference after performing the correction is referred to as an average phase (see FIG. 5).

前記重合回路６２は、前記ヒストグラム作成回路から出力するヒストグラムのデータに基いて、そのヒストグラムの横軸が負の部分に位置するシンボル７１ａの波形を縦軸を対称の中心として折り曲げて、これを横軸の正の部分に位置するシンボル７２ａの波形に重ね合せ、横軸を特定の値、例えば０〜１の値で位相正規化する。ピークを示すシンボル７１ａの波形をピークを示すシンボル７２ａの波形に重ね合わせると、図６に示すように重ね合わされたシンボル７３ａの度数は図４及び図５に示す度数より大きな値を示すこととなる。前記重合回路６２は図７に示すように、位相正規化する際に横軸の最大値を「１」として、平均位相の値を「０．５」とみなし、それに合せてピーク波形のシンボル７３ａの値を正規化する。 Based on the histogram data output from the histogram creation circuit, the superposition circuit 62 bends the waveform of the symbol 71a, in which the horizontal axis of the histogram is located in the negative portion, with the vertical axis as the center of symmetry, The waveform is superimposed on the waveform of the symbol 72a located in the positive part of the axis, and the horizontal axis is phase-normalized with a specific value, for example, a value of 0 to 1. When the waveform of the symbol 71a indicating the peak is superimposed on the waveform of the symbol 72a indicating the peak, the frequency of the symbol 73a superimposed as shown in FIG. 6 is larger than the frequency shown in FIGS. . As shown in FIG. 7, the superposition circuit 62 assumes that the maximum value on the horizontal axis is “1” and the average phase value is “0.5” when phase normalization is performed, and the peak waveform symbol 73a is adjusted accordingly. Normalize the value of.

前記位相シスト回路６３は図８に示すように、前記重合回路６２から出力されるシンボル７３ａのデータに対して位相シフトを行う。具体的には前記位相シスト回路６３は図８に示すように、図７に示すピーク波形のシンボル７３ａに相当するピーク波形のシンボル７３ａ _１の位相を特定値（例えば上述した「０．１２５」）の値だけ実線で示す様に位相シフトさせ（ピーク波形のシンボル７３ａ _２）、その値のmod（平均位相の値）０．５をとる。ここに、前記特定値とは、２値のＦＳＫとそれ以外のＦＳＫとを判定するために設定した理論値である。 As shown in FIG. 8, the phase cyst circuit 63 performs phase shift on the data of the symbol 73a output from the superposition circuit 62. Specifically, as shown in FIG. 8, the phase cyst circuit 63 sets the phase of the peak waveform symbol 73a ₁ corresponding to the peak waveform symbol 73a shown in FIG. 7 to a specific value (for example, “0.125” described above). As shown by the solid line, the phase is shifted (peak waveform symbol 73a ₂ ) , and the value mod (average phase value) is 0.5. Here, the specific value is a theoretical value set to determine binary FSK and other FSK.

前記判定回路６４は、前記位相シフト回路６３が設定した前記特定値（前記「０．１２５」の値）を閾値として、その閾値（前記「０．１２５の値」）と、前記位相シフト回路６３から出力される位相シフトされたシンボル７３ａの位相値とを比較する。前記閾値（前記「０．１２５の値」）は、前記位相シフト回路６３から出力される位相シフト量を「０．１２５」とした場合に、この閾値は「０．１２５」に設定する。 The determination circuit 64 uses the specific value (the value of “0.125”) set by the phase shift circuit 63 as a threshold, the threshold (the value of “0.125”), and the phase shift circuit 63. Is compared with the phase value of the phase-shifted symbol 73a. The threshold (the value of “0.125”) is set to “ 0.125 ” when the phase shift amount output from the phase shift circuit 63 is “ 0.125 ”.

前記判定回路６４は、前記位相シフト回路６３から出力される位相シフトされたシンボル７３ａの位相値が閾値より小さい場合に、シンボル７３ａを２−ＦＳＫとして判定する。 The determination circuit 64 determines the symbol 73a as 2-FSK when the phase value of the phase-shifted symbol 73a output from the phase shift circuit 63 is smaller than a threshold value.

さらに前記判定回路６４は、位相シフト回路６３から出力される位相シフトされたシンボル７３ａの位相値が閾値（０．１２５）より大きい場合、シンボル７３ａを多値ＦＳＫとみなして、その判定信号をヒストグラム作成回路６１と、重合回路６２と、位相シフト回路６３とに出力し、さらに識別を行う。 Further, when the phase value of the phase-shifted symbol 73a output from the phase shift circuit 63 is larger than the threshold value (0.125) , the determination circuit 64 regards the symbol 73a as multi-level FSK and displays the determination signal as a histogram. It outputs to the preparation circuit 61, the superposition circuit 62, and the phase shift circuit 63, and also identifies.

前記判定回路６４からの判定信号を、前記ヒストグラム作成回路６１，前記重合回路６２，前記位相シフト回路６３及び後述する重合回数検出回路６５が受取ると、先ず前記ヒストグラム作成回路６１は、前記判定回路６４から図８に示すヒストグラムのデータを受取り、そのヒストグラムにおける点線で示すピーク波形の位相シフト前のシンボル７３ａ _１と位相シフトした後の実線で示すシンボル７３ａ _２との間の中心部分を「０」とした新たなヒストグラムを作成する。 When the determination signal from the determination circuit 64 is received by the histogram generation circuit 61, the superposition circuit 62, the phase shift circuit 63, and a superposition number detection circuit 65, which will be described later, first, the histogram generation circuit 61 first determines the determination circuit 64. 8 is received, and the central portion between the symbol 73a ₁ before the phase shift of the peak waveform indicated by the dotted line in the histogram and the symbol 73a ₂ indicated by the solid line after the phase shift is set to “0”. Create a new histogram.

前記ヒストグラム作成回路６１が作成したヒストグラムを利用して、前記ヒストグラム作成回路６１によるピーク波形をもつシンボル７３ａ間の位相差の絶対値化、前記重合回路６２によるピーク波形をもつシンボル７３ａの重ね合わせ及び位相正規化、前記位相シフト回路６３によるピーク波形をもつシンボル７３ａ_１からピーク波形をもつシンボル７３ａ _２への位相シフトの動作が順次行われる。 Using the histogram created by the histogram creation circuit 61, the absolute value of the phase difference between the symbols 73a having the peak waveform by the histogram creation circuit 61, the superposition of the symbols 73a having the peak waveform by the superposition circuit 62, and phase normalization, the operation of the phase shift from the phase shift circuit 63 symbols 73a ₁ having a peak waveform by the symbol 73a ₂ having a peak waveform is sequentially performed.

そして前記判定回路６４は、前記位相シフト回路６３から出力される位相シフトされたシンボル７３ａ _２の位相値が閾値（０．１２５）より小さい場合に、そのシンボル７３ａ _２を４−ＦＳＫとして判定する。前記判定回路６４は、位相シフト回路６３から出力される位相シフトされたシンボル７３ａ _２の位相値が閾値（０．１２５）より大きい場合、そのシンボル７３ａ _２をさらに大きな多値ＦＳＫとみなして、再び上述したと同様の操作を行う。これらの操作を繰り返すことにより、前記判定回路６４は後述する重合回数検出回路６５から出力される再帰処理の繰返し回数データに基いて、多値ＦＳＫの識別に対して、８ＦＳＫ，１６ＦＳＫ・・・２ｎ（ｎ=１，２・・・）ＦＳＫの識別を行う。 The determination circuit 64 determines the symbol 73a ₂ as 4-FSK when the phase value of the phase-shifted symbol 73a ₂ output from the phase shift circuit 63 is smaller than a threshold value (0.125) . The determination circuit 64, when the phase value of the phase shifted symbols 73a ₂ output from the phase shift circuit 63 is larger than the threshold (0.125), it is regarded as even greater multi-level FSK the symbol 73a _2, again The same operation as described above is performed. By repeating these operations, the determination circuit 64 performs 8FSK, 16FSK,... 2n for multi-valued FSK identification based on recursion processing repetition number data output from a polymerization number detection circuit 65 described later. (N = 1, 2,...) FSK identification is performed.

前記重合回数検出回路６５は、前記重合回路６２からのデータに基いて、重合回路６２が行う前記絶対値化の回数を前記重合回路６２により行われた再帰処理の繰返し回数として検出し、その検出データを前記判定回路６４に出力する。前記判定回路６４は、前記重合回数検出回路６５から出力される再帰処理の繰返し回数データに基いてＦＳＫの識別判定を行う。具体的には前記判定回路６４は、前記重合回数検出回路６５から出力される再帰処理の繰返し回数が「０」回のときに「２ＦＳＫ」、「１」回のときに「４ＦＳＫ」、「２」回のときに「８ＦＳＫ」、「ｎ」回のときに「２ｎ＋１」ＦＳＫとして識別する。 Based on the data from the superposition circuit 62, the superposition number detection circuit 65 detects the number of times of the absolute value performed by the superposition circuit 62 as the number of recursive processes repeated by the superposition circuit 62, and the detection thereof. Data is output to the determination circuit 64. The determination circuit 64 performs FSK identification determination based on the recursion process repetition count data output from the superposition number detection circuit 65. Specifically, the determination circuit 64 is “2FSK” when the repetition number of recursion processing output from the superposition number detection circuit 65 is “0”, “4FSK”, “2” when “1”. "8FSK" for "times" and "2n + 1" FSK for "n" times.

次に、図１に示す本発明に係る多値周波数偏移変調識別装置６０の動作について図３に基いて説明する。 Next, the operation of the multilevel frequency shift keying identification apparatus 60 according to the present invention shown in FIG. 1 will be described with reference to FIG.

未知通信諸元の受信信号が非線形ディジタル変調方式とみなされたとき、その受信信号を用いて、リサンプリング回路４２及びシンボルクロック抽出回路４５によりリサンプリング処理が行われる（図３のステップＳ１２）。 When the received signal of unknown communication specifications is regarded as a non-linear digital modulation system, resampling processing is performed by the resampling circuit 42 and the symbol clock extraction circuit 45 using the received signal (step S12 in FIG. 3).

次に、前記リサンプリング回路４２でリサンプリングされた信号データに基いて図３のステップＳ３０の処理が行われる。すなわち、前記リサンプリング回路４２でリサンプリングされた信号データがヒストグラム作成回路６１に入力すると、前記ヒストグラム作成回路６１は、図４に示すように前記リサンプリング回路４２でリサンプリングされた信号データにピーク（シンボルクロック）７１ａ，７２ａの部分が現れることに着目して、隣接する２つのシンボルクロック７１ａ，７２ａ間の位相差を測定してヒストグラムを作成する。さらに前記ヒストグラム作成回路６１は図５に示すように、図４に示すヒストグラムにおけるピーク波形のシンボルクロック７１ａ，７２ａの両端の距離を測定し、その中心部分０を求める。そして前記ヒストグラム作成回路６１は、その求めた中心部分の値を「０」として位相差を補正して平均化する。 Next, the process of step S30 in FIG. 3 is performed based on the signal data resampled by the resampling circuit. That is, when the signal data resampled by the resampling circuit 42 is input to the histogram creation circuit 61, the histogram creation circuit 61 peaks in the signal data resampled by the resampling circuit 42 as shown in FIG. Focusing on the appearance of (symbol clock) 71a, 72a, a phase difference between two adjacent symbol clocks 71a, 72a is measured to create a histogram. Further, as shown in FIG. 5, the histogram generating circuit 61 measures the distance between both ends of the symbol clocks 71a and 72a of the peak waveform in the histogram shown in FIG. Then, the histogram creating circuit 61 corrects and averages the phase difference by setting the value of the obtained central portion to “0”.

次に、前記ヒストグラム回路６１で作成されたヒストグラムのデータに基いて図３のステップＳ３１の処理が行われる。すなわち、前記重合回路６２は、前記ヒストグラム作成回路６１から出力するヒストグラムのデータが入力すると、そのデータに基いて、そのヒストグラムの横軸が負の部分に位置するシンボルクロック７１ａの波形を縦軸を対称の中心として折り曲げて、これを横軸の正の部分に位置するシンボルクロック７２ａの波形に重ね合せ、横軸を特定の値、例えば０〜１の値で位相正規化する（図６参照）。 Next, the process of step S31 of FIG. 3 is performed based on the histogram data created by the histogram circuit 61. That is, when the histogram data output from the histogram creation circuit 61 is input to the superposition circuit 62, based on the data, the waveform of the symbol clock 71a in which the horizontal axis of the histogram is located in the negative portion is plotted on the vertical axis. It is bent as the center of symmetry, and this is superimposed on the waveform of the symbol clock 72a located at the positive part of the horizontal axis, and the horizontal axis is phase-normalized by a specific value, for example, a value of 0 to 1 (see FIG. 6). .

具体的には前記重合回路６２は前記重合回路６２からのデータが入力すると、図７に示すように、位相正規化する際に横軸の最大値を「１」として、平均位相の値を「０．５」とみなし、それに合せてピーク波形のシンボルクロック７３ａの値を正規化する（図３のステップＳ３２）。 Specifically, when the data from the superposition circuit 62 is input, the superposition circuit 62 sets the maximum value on the horizontal axis to “1” and sets the average phase value to “ 0.5 ”, and the value of the peak waveform symbol clock 73a is normalized accordingly (step S32 in FIG. 3).

次に、前記位相シスト回路６３は図８に示すように、図７に示すピーク波形のシンボルクロック７３ａの位相を特定の値、例えば「０．１２５」の値を位相シフトさせ（図３のステップＳ３３）、その値のmod０．５をとる（図３のステップＳ３４）。 Next, as shown in FIG. 8, the phase cyst circuit 63 shifts the phase of the peak clock symbol clock 73a shown in FIG. 7 by a specific value, for example, a value of “0.125” (step of FIG. 3). S33), mod0.5 of the value is taken (step S34 in FIG. 3).

前記判定回路６４は、前記位相シフト回路６３からのデータが入力すると、前記位相シフト回路６３が設定した前記値を閾値として、この閾値と位相シフト回路６３から出力される位相シフトされたシンボルクロック７３ａの位相値とを比較し、シンボルクロック７３ａが２−ＦＳＫであるか否かを判定する。具体的には前記判定回路６４は、位相シフト回路６３から出力される位相シフトされたシンボルクロック７３ａの位相値が閾値より小さい場合に、シンボルクロック７３ａを２−ＦＳＫとして判定する。この場合、位相シフト量を「０．１２５」とした場合に、この閾値は「０．１８７５」に設定する。 When the data from the phase shift circuit 63 is input, the determination circuit 64 uses the value set by the phase shift circuit 63 as a threshold value and the phase-shifted symbol clock 73a output from the phase shift circuit 63. To determine whether the symbol clock 73a is 2-FSK. Specifically, the determination circuit 64 determines the symbol clock 73a as 2-FSK when the phase value of the phase-shifted symbol clock 73a output from the phase shift circuit 63 is smaller than a threshold value. In this case, when the phase shift amount is “0.125”, this threshold value is set to “0.1875”.

さらに前記判定回路６４は前記位相シフト回路６３からデータが入力されると、前記位相シフト回路６３から出力される位相シフトされたシンボルクロック７３ａの位相値が閾値（０．１８７５）より大きい場合、シンボルクロック７３ａを多値ＦＳＫとみなして、その判定信号をヒストグラム作成回路６１と、重合回路６２と、位相シフト回路６３と、重合回数検出回路６５とに出力し、さらに識別を行う。 Further, when data is input from the phase shift circuit 63, the determination circuit 64 receives a symbol when the phase value of the phase-shifted symbol clock 73a output from the phase shift circuit 63 is larger than a threshold value (0.1875). The clock 73a is regarded as multi-level FSK, and the determination signal is output to the histogram creation circuit 61, the superposition circuit 62, the phase shift circuit 63, and the superposition number detection circuit 65 for further discrimination.

前記判定回路６４からの判定信号を、前記ヒストグラム作成回路６１，前記重合回路６２，前記位相シフト回路６３及び前記重合回数検出回路６５が受取ると、先ず前記ヒストグラム作成回路６１は、前記判定回路６４から図８に示すヒストグラムのデータを受取り、そのヒストグラムにおけるピーク波形の位相シフト前のシンボルクロック７３ａ（点線で示す）と位相シフトした後のシンボルクロック（実線で示す）との間の中心部分を「０」基準とした新たなヒストグラムを作成する。 When the determination signal from the determination circuit 64 is received by the histogram generation circuit 61, the superposition circuit 62, the phase shift circuit 63, and the superposition number detection circuit 65, first, the histogram generation circuit 61 receives the determination signal from the determination circuit 64. The histogram data shown in FIG. 8 is received, and the central portion between the symbol clock 73a (indicated by the dotted line) before the phase shift of the peak waveform and the symbol clock (indicated by the solid line) after the phase shift in the histogram is “0”. "Create a new histogram with reference.

前記ヒストグラム作成回路６１が作成したヒストグラムを利用して、前記ヒストグラム作成回路６１によるピーク波形をもつシンボルクロック７３ａの級数の絶対値化、前記重合回路６２によるピーク波形をもつシンボルクロック７３ａの重ね合わせ及び位相正規化、前記位相シフト回路６３によるピーク波形をもつシンボルクロック７３ａの位相シフト、前記比較回路６４による閾値と位相シフトされたシンボルクロック７３ａの位相値との比較が順次行われる。 Using the histogram created by the histogram creation circuit 61, the absolute value of the series of the symbol clock 73a having the peak waveform by the histogram creation circuit 61, the superposition of the symbol clock 73a having the peak waveform by the superposition circuit 62, and The phase normalization, the phase shift of the symbol clock 73a having a peak waveform by the phase shift circuit 63, and the comparison of the threshold value and the phase value of the phase shifted symbol clock 73a by the comparison circuit 64 are sequentially performed.

そして前記判定回路６４は、前記位相シフト回路６３からの出力データに基いて、位相シフト回路６３から出力される位相シフトされたシンボルクロック７３ａの位相値が閾値（０．１８７５）より小さい場合に、シンボルクロック７３ａを４−ＦＳＫとして判定する。前記判定回路６４は、位相シフト回路６３から出力される位相シフトされたシンボルクロック７３ａの位相値が閾値（０．１８７５）より大きい場合、シンボルクロック７３ａをさらに大きな多値ＦＳＫとみなして、再び上述したと同様の操作を行う。これらの操作を繰り返すことにより、前記判定回路６４は重合回数検出回路６５から出力される再帰処理の繰返し回数データに基いて、多値ＦＳＫの識別に対して、８ＦＳＫ，１６ＦＳＫ・・・２ｎ（ｎ=１，２・・・）ＦＳＫの識別を行う。具体的には前記判定回路６４は、前記重合回数検出回路６５から出力される再帰処理の繰返し回数データに基いてＦＳＫの識別判定を行う。具体的には前記判定回路６４は、前記重合回数検出回路６５から出力される再帰処理の繰返し回数が「０」回のときに「２ＦＳＫ」、「１」回のときに「４ＦＳＫ」、「２」回のときに「８ＦＳＫ」、「ｎ」回のときに「２ｎ＋１」ＦＳＫとして識別する。 When the phase value of the phase-shifted symbol clock 73a output from the phase shift circuit 63 is smaller than a threshold (0.1875) based on the output data from the phase shift circuit 63, the determination circuit 64 The symbol clock 73a is determined as 4-FSK. When the phase value of the phase-shifted symbol clock 73a output from the phase shift circuit 63 is larger than the threshold value (0.1875), the determination circuit 64 regards the symbol clock 73a as a larger multi-value FSK and repeats the above. Do the same as you did. By repeating these operations, the determination circuit 64 performs 8FSK, 16FSK,..., 2n (n) for multi-value FSK identification on the basis of the recursive processing repetition frequency data output from the superposition number detection circuit 65. = 1, 2, ...) FSK identification is performed. Specifically, the determination circuit 64 performs FSK identification determination based on the recursion process repetition count data output from the superposition number detection circuit 65. Specifically, the determination circuit 64 is “2FSK” when the repetition number of recursion processing output from the superposition number detection circuit 65 is “0”, “4FSK”, “2” when “1”. "8FSK" for "times" and "2n + 1" FSK for "n" times.

なお、前記判定回路６４が変調方式を２−ＦＳＫであると判定した場合には、前記判定回路６４の出力データが図１の符号間干渉分析回路４８及びスペクトラム分析回路４９に入力されて、図９及び図１０で説明したように、ＭＳＫ／ＧＭＳＫの識別作業が行われる。また本発明に係る多値周波数偏移変調識別装置６０はヒストグラム作成回路６１と、重合回路６２と、位相シフト回路６３と、重合回数検出回路６５と、判定回路６４とを有しているが、図３に示す処理ステップをプログラム化し、このプログラムをコンピュータのメモリに記憶させておき、このプログラムをＣＰＵにより順次読み出して実行することにより、コンピュータに、ヒストグラム作成回路６１と、重合回路６２と、位相シフト回路６３と、重合回数検出回路６５と、判定回路６４との機能を実行させることができるものである。したがって本発明に係る多値周波数偏移変調識別装置６０はコンピュータに図３の処理をプログラムにより実行させて、ヒストグラム作成回路６１と、重合回路６２と、位相シフト回路６３と、重合回数検出回路６５と、判定回路６４とを構築することができるものである。 When the determination circuit 64 determines that the modulation method is 2-FSK, the output data of the determination circuit 64 is input to the intersymbol interference analysis circuit 48 and the spectrum analysis circuit 49 of FIG. 9 and FIG. 10, MSK / GMSK identification work is performed. Further, the multi-value frequency shift key modulation identifying apparatus 60 according to the present invention includes a histogram creation circuit 61, a superposition circuit 62, a phase shift circuit 63, a superposition number detection circuit 65, and a determination circuit 64. The processing steps shown in FIG. 3 are programmed, the program is stored in the memory of the computer, and the program is sequentially read and executed by the CPU, so that the computer generates the histogram creation circuit 61, the superposition circuit 62, the phase The functions of the shift circuit 63, the superposition number detection circuit 65, and the determination circuit 64 can be executed. Therefore, the multi-value frequency shift key modulation identifying apparatus 60 according to the present invention causes the computer to execute the processing of FIG. 3 by a program, and generates a histogram creation circuit 61, a superposition circuit 62, a phase shift circuit 63, and a superposition number detection circuit 65. The determination circuit 64 can be constructed.

（実施形態２）
図１に基いて、本発明に係る多値周波数偏移変調識別装置６０は、未知通信諸元の受信信号を受信する受信機に適用した場合について説明したが、これに限られるものではない。図２に示すように本発明に係る多値周波数偏移変調識別装置６０を信号発生装置に適用しても同様な効果を得ることができるものである。 (Embodiment 2)
The multi-level frequency shift keying identification apparatus 60 according to the present invention has been described based on FIG. 1 when applied to a receiver that receives a received signal of unknown communication specifications, but is not limited thereto. As shown in FIG. 2, the same effect can be obtained even when the multi-level frequency shift keying identification device 60 according to the present invention is applied to a signal generator.

図２に示すように、疑似信号回路６６で疑似信号を発生させ、その疑似信号を受信機６７で受信信号として受信する。そして、受信機６７で受信した受信信号に対してＡ／Ｄ変換器６８でＡ／Ｄ変換を行う。Ａ／Ｄ変換器６８からディジタル変調方式であって非線形変調方式の受信信号を本発明に係る多値周波数偏移変調識別装置６０に出力させる。前記受信信号が本発明に係る多値周波数偏移変調識別装置６０に入力した後は、上述した処理により、その多値ＦＳＫが識別される。 As shown in FIG. 2, the pseudo signal circuit 66 generates a pseudo signal, and the receiver 67 receives the pseudo signal as a received signal. The A / D converter 68 performs A / D conversion on the received signal received by the receiver 67. The A / D converter 68 outputs a received signal of a digital modulation method and a non-linear modulation method to the multilevel frequency shift keying identification device 60 according to the present invention. After the received signal is input to the multilevel frequency shift keying identification device 60 according to the present invention, the multilevel FSK is identified by the above-described processing.

以上説明したように本発明によれば、未知通信諸元の変調方式の多値を識別することができる。 As described above, according to the present invention, it is possible to identify multiple values of modulation schemes of unknown communication specifications.

本発明に係る多値周波数偏移変調識別装置を示す構成図である。It is a block diagram which shows the multi-value frequency shift keying identification apparatus which concerns on this invention. 本発明に係る多値周波数偏移変調識別装置を信号発生装置に適用した場合の構成を示すブロック図である。It is a block diagram which shows the structure at the time of applying the multi-value frequency shift keying identification apparatus which concerns on this invention to a signal generator. 本発明に係る多値周波数偏移変調識別方法を示すフローチャートである。3 is a flowchart illustrating a multi-level frequency shift keying identification method according to the present invention. 本発明のヒストグラム作成回路により作成されるヒストグラムを示す図である。It is a figure which shows the histogram produced by the histogram preparation circuit of this invention. 本発明のヒストグラム作成回路によりヒストグラムにおける位相差の誤差を補正した平均位相によるヒストグラムを示す図である。It is a figure which shows the histogram by the average phase which correct | amended the error of the phase difference in a histogram by the histogram preparation circuit of this invention. 本発明の重合回路によりピーク波形をもつシンボルクロックの横軸の値を絶対値化したヒストグラムを示す図である。It is a figure which shows the histogram which converted the value of the horizontal axis of the symbol clock which has a peak waveform into the absolute value by the superposition circuit of this invention. 本発明の重合回路によりピーク波形をもつシンボルクロックの横軸の値を位相正規化したヒストグラムを示す図である。It is a figure which shows the histogram which carried out the phase normalization of the value of the horizontal axis of the symbol clock which has a peak waveform by the superposition circuit of this invention. 本発明の位相シフト回路により位相シフトしたヒストグラムを示す図である。It is a figure which shows the histogram which carried out the phase shift by the phase shift circuit of this invention. 特許文献１に開示された自動変調方式識別装置を示す構成図である。It is a block diagram which shows the automatic modulation system identification apparatus disclosed by patent document 1. FIG. 特許文献１に開示された自動変調方式識別装置の動作を示すフローチャートである。10 is a flowchart showing the operation of the automatic modulation scheme identification device disclosed in Patent Document 1.

６１ヒストグラム作成回路
６２重合回路
６３位相シフト回路
６４判定回路
６５重合回数検出回路
61 Histogram creation circuit 62 Overlay circuit 63 Phase shift circuit 64 Judgment circuit 65 Overlap count detection circuit

Claims

未知のディジタル変調方式による受信信号から抽出されるシンボルクロックに対してヒストグラムを作成するヒストグラム作成工程と、
前記ヒストグラム作成工程から出力するシンボルクロックのヒストグラムの横軸の値を絶対値化する重合工程と、
前記重合工程で横軸の値が絶対値化されたヒストグラムのシンボルクロックの位相シフトを行う位相シフト工程と、
周波数偏移変調の値を判定する判定工程と、
重合回数検出工程とを有し、
前記判定工程において、閾値と、位相シフトされたシンボルクロックの位相値とを比較した結果、前記位相値が前記閾値より小さい場合、シンボルクロックを２値として判定し、前記位相値が前記閾値より大きい場合に再帰処理の指令を発し、
前記ヒストグラム作成工程において、前記判定工程から出力される前記再帰処理指令に基いて、前記位相シフト工程で位相ソフトされたヒストグラムのデータに対して新たにヒストグラムを作成し、
前記重合工程において、前記判定工程から出力される前記再帰処理指令に基いて、前記ヒストグラム作成工程から出力するシンボルクロックのヒストグラムの横軸の値を絶対値化し、
前記重合回数検出工程において、前記判定工程から出力される前記再帰処理指令に基いて、前記重合工程による絶対値化の回数を再帰処理の繰返し回数データとして検出し、
前記判定工程において、閾値と、前記位相シフト工程により位相シフトされたシンボルクロックの位相値とを比較し、前記重合回数検出工程から出力される前記再帰処理の繰返し回数データに基いて、周波数偏移変調の多値を判定することを特徴とする多値周波数偏移変調識別方法。 A histogram creating step for creating a histogram for a symbol clock extracted from a received signal by an unknown digital modulation method;
A superposition step for making the horizontal value of the histogram of the symbol clock output from the histogram creation step an absolute value;
A phase shift step of performing a phase shift of the symbol clock of the histogram in which the value of the horizontal axis is made absolute in the superposition step;
A determination step of determining a value of frequency shift keying;
A polymerization number detection step,
In the determination step, as a result of comparing the threshold value with the phase value of the phase-shifted symbol clock, if the phase value is smaller than the threshold value, the symbol clock is determined as binary, and the phase value is larger than the threshold value. Issue a recursive processing command,
In the histogram creation step, based on the recursive processing command output from the determination step, a histogram is newly created for the histogram data phase-softened in the phase shift step,
In the superposition step, based on the recursive processing command output from the determination step, the value on the horizontal axis of the histogram of the symbol clock output from the histogram creation step is converted to an absolute value,
In the polymerization number detection step, based on the recursion processing command output from the determination step, the number of times of absolute value by the polymerization step is detected as recursion processing repetition number data,
In the determination step, the threshold value is compared with the phase value of the symbol clock phase-shifted in the phase shift step, and the frequency shift is determined based on the recursion iteration number data output from the overlap number detection step. A multilevel frequency shift keying identification method characterized by determining multilevel modulation.

前記ヒストグラム作成工程は、抽出された隣接のシンボルクロック間の距離を測定し、その中心部を基準として位相差を補正して平均化することにより、前記ヒストグラムを作成することを特徴とする請求項１に記載の多値周波数偏移変調識別方法。 The histogram creation step creates the histogram by measuring a distance between the extracted adjacent symbol clocks, correcting a phase difference with reference to a center portion thereof, and averaging. 2. The multilevel frequency shift keying identification method according to 1.

前記重合工程は、前記ヒストグラムの横軸が負の部分に位置するシンボルクロックを縦軸を対称の中心として折り曲げて、これを横軸の正の部分に位置するシンボルクロックに重ね合せ、横軸を特定の値で位相正規化することにより、前記ヒストグラムの横軸の値を絶対値化することを特徴とする請求項１に記載の多値周波数偏移変調識別方法。 In the superposition step, the symbol clock whose horizontal axis is located in the negative portion of the histogram is folded with the vertical axis as the center of symmetry, and this is superimposed on the symbol clock located in the positive portion of the horizontal axis. 2. The multi-level frequency shift keying identification method according to claim 1, wherein the value on the horizontal axis of the histogram is converted to an absolute value by phase normalization with a specific value.

未知のディジタル変調方式による受信信号から抽出されるシンボルクロックに対してヒストグラムを作成するヒストグラム作成回路と、
前記ヒストグラム作成回路から出力するシンボルクロックのヒストグラムの横軸の値を絶対値化する重合回路と、
前記重合回路により横軸の値が絶対値化されたヒストグラムのシンボルクロックの位相シフトを行う位相シフト回路と、
周波数偏移変調の多値を判定する判定回路と、
重合回数検出回路と比較回路とを有し、
前記判定回路は、閾値と、位相シフトされたシンボルクロックの位相値とを比較した結果、前記位相値が前記閾値より小さい場合、シンボルクロックを２値として判定し、前記位相値が前記閾値より大きい場合に再帰処理の指令を発するものであり、
前記ヒストグラム作成回路は、前記判定回路から出力される前記再帰処理指令に基いて、前記位相シフト回路で位相ソフトされたヒストグラムのデータに対して新たにヒストグラムを作成するものであり、
前記重合回路は、前記判定回路から出力される前記再帰処理指令に基いて、前記ヒストグラム作成回路から出力するシンボルクロックのヒストグラムの横軸の値を絶対値化するものであり、
前記重合回数検出回路は、前記判定回路から出力される前記再帰処理指令に基いて、前記重合回路による絶対値化の回数を再帰処理の繰返し回数データとして検出するものであり、
前記比較回路は、前記判定回路から出力される前記再帰処理指令に基いて、閾値と、前記位相シフト回路により位相シフトされたシンボルクロックの位相値とを比較するものであり、
前記判定回路は、閾値と、前記位相シフト工程により位相シフトされたシンボルクロックの位相値とを比較し、前記重合回数検出回路から出力される前記再帰処理の繰返し回数データに基いて、周波数偏移変調の多値を判定するものであることを特徴とする多値周波数偏移変調識別装置。 A histogram creation circuit for creating a histogram for a symbol clock extracted from a received signal by an unknown digital modulation method;
A superposition circuit that converts the value of the histogram of the symbol clock output from the histogram creation circuit to an absolute value;
A phase shift circuit for performing a phase shift of a symbol clock of a histogram in which the value of the horizontal axis is made absolute by the superposition circuit;
A determination circuit for determining multi-value of frequency shift keying;
A polymerization number detection circuit and a comparison circuit;
When the phase value is smaller than the threshold value as a result of comparing the threshold value with the phase value of the phase-shifted symbol clock, the determination circuit determines the symbol clock as a binary value, and the phase value is larger than the threshold value. In case of recursive processing,
The histogram creation circuit creates a new histogram for the histogram data phase-softened by the phase shift circuit based on the recursive processing command output from the determination circuit,
The superposition circuit is configured to convert the value of the horizontal axis of the histogram of the symbol clock output from the histogram creation circuit into an absolute value based on the recursive processing command output from the determination circuit.
The polymerization number detection circuit detects, based on the recursive processing command output from the determination circuit, the number of times of absolute value conversion by the polymerization circuit as repetitive processing repetition number data,
The comparison circuit compares a threshold value with a phase value of a symbol clock phase-shifted by the phase shift circuit based on the recursive processing command output from the determination circuit;
The determination circuit compares the threshold value with the phase value of the symbol clock phase-shifted by the phase-shifting step, and based on the repetition number data of the recursive process output from the superposition number detection circuit, the frequency shift A multi-level frequency shift keying identification apparatus for determining multi-level modulation.

前記ヒストグラム作成回路は、抽出された隣接のシンボルクロック間の距離を測定し、その中心部を基準として位相差を補正して平均化することにより、前記ヒストグラムを作成することを特徴とする請求項４に記載の多値周波数偏移変調識別装置。 The histogram generating circuit generates the histogram by measuring a distance between the extracted adjacent symbol clocks, correcting the phase difference with reference to the center portion thereof, and averaging the corrected phase difference. 5. The multilevel frequency shift keying identification apparatus according to 4.

前記重合回路は、前記ヒストグラムの横軸が負の部分に位置するシンボルクロックを縦軸を対称の中心として折り曲げて、これを横軸の正の部分に位置するシンボルクロックに重ね合せ、横軸を特定の値で位相正規化することにより、前記ヒストグラムの横軸の値を絶対値化するものであることを特徴とする請求項４に記載の多値周波数偏移変調識別装置。 The superposition circuit bends the symbol clock whose horizontal axis is located in the negative part of the histogram with the vertical axis as the center of symmetry, and superimposes it on the symbol clock located in the positive part of the horizontal axis. 5. The multi-level frequency shift keying identification apparatus according to claim 4, wherein the value on the horizontal axis of the histogram is converted to an absolute value by phase normalization with a specific value.