JP4501412B2 - 半導体素子、デバイス及び電子機器 - Google Patents
半導体素子、デバイス及び電子機器 Download PDFInfo
- Publication number
- JP4501412B2 JP4501412B2 JP2003381053A JP2003381053A JP4501412B2 JP 4501412 B2 JP4501412 B2 JP 4501412B2 JP 2003381053 A JP2003381053 A JP 2003381053A JP 2003381053 A JP2003381053 A JP 2003381053A JP 4501412 B2 JP4501412 B2 JP 4501412B2
- Authority
- JP
- Japan
- Prior art keywords
- emitting laser
- type semiconductor
- semiconductor layer
- surface emitting
- tile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Description
また、本発明は、タイル状素子として面発光レーザを形成し、そのタイル状素子とは別体に受光素子を設けることなくその面発光レーザの光量を検出することができるタイル状面発光レーザ、タイル状面発光レーザの製造方法、デバイス及び電子機器を提供することを目的とする。
本発明によれば、面発光レーザと受光素子とが1つのタイル状素子に設けられているので、面発光レーザの光量を検出することができ、かつ、容易に小型化することができる面発光レーザを提供することができる。すなわち、本発明によれば、面発光レーザとともにタイル状素子に設けられている受光素子がその面発光レーザの背面光又は前方光の光量を検出することができる。そして、受光素子が検出した光量に基づいて上記面発光レーザを流れる電流量を制御する電流制御回路などを別途設けることにより、上記面発光レーザの光量を自動出力制御(APC)することができる。したがって、本発明によれば、上記従来の面発光レーザでは必要とされた該面発光レーザを覆うパケージが不要となり、さらに、1つのタイル状素子に面発光レーザと受光素子とを設ける構成であるので、従来よりも容易に小型化することができ、簡便に製造することができる。
本発明によれば、例えばタイル状素子の裏面側又は表面側にn型半導体を配置して、そのn型半導体にショットキー接合した前記金属膜を設けることにより、そのn型半導体と金属膜からなるショットーダイオードを設けることができる。そして、そのショットキーダイオードに逆バイアスを印加することにより、そのショットキーダイオードはフォトダイオードとして機能する。したがって、本発明によれば、面発光レーザと受光素子とが1つのタイル状素子に設けられている上記タイル状面発光レーザを簡便に構成することができる。
本発明によれば、例えば前記突起部に設けられたn型半導体が上側のDBR(Distributed Bragg Reflector)ミラーを構成し、そのn型半導体に隣接するタイル本体部のp型半導体層が下側のDBRミラーを構成することができる。そして、前記上側のDBRミラーと下側のDBRミラーとの間に活性層を配置することにより、面発光レーザを構成することができる。さらに、タイル本体部のn型半導体層は、該n型半導体層にショットキー接合する金属膜を設けることにより、該金属膜ともにフォトダイオードを構成することができる。そこで、本発明によれば、突起部のn型半導体とタイル本体部のp型半導体とを有してなる面発光レーザの光を、タイル本体部のn型半導体層を有してなるフォトダイオードで検出することができる。すなわち、本発明によれば、タイル本体部の底面側(n型半導体層側)に出射された面発光レーザの出射光をフォトダイオードでモニタしてこれに基づき、タイル本体部から突起部側へ出射される面発光レーザの光量を制御することができる。
本発明によれば、例えばアノード電極にバイアス電圧を印加し、カソード電極にスイッチング回路及び電流制御回路を接続し、モニタ用電極に電流モニタ回路を接続することにより、面発光レーザをAPC駆動させることができる。すなわち、電流モニタ回路はタイル状素子のフォトダイードに流れる電流(面発光レーザの光量を示す電流)を検出でき、その電流に基づいて電流制御回路がタイル状素子の面発光レーザに流す電流を制御することができる。例えば電流モニタ回路が検出した電流値が所定の基準値よりも小さい場合は電流制御回路が面発光レーザに流す電流を増やすことにより、面発光レーザの発光量を温度などに関係なく常に一定にすることができる。
本発明によれば、面発光レーザと受光素子とが1つのタイル状素子に設けられている構成において、面発光レーザの発光量をより正確に検出することができる。すなわち、上記タイル状面発光レーザの構成において、タイル本体部のp型半導体層とこれに隣接するn型半導体層との界面は、そのp型半導体層及びn型半導体層の組成により、発光ダイオード(LED)として機能する場合がある。ところが、前記p型半導体層とn型半導体層との界面を間接遷移半導体層内に設けた場合は、その界面は発光ダイオードとしては機能しない。そこで、本発明によれば、p型半導体層とn型半導体層との界面に発光ダイオードが形成されることを回避でき、前記受光素子に面発光レーザの光以外の光が入射することを回避できるので、面発光レーザの発光量をより正確に検出することができる。
本発明によれば、例えば前記バイアス用電極とアノード電極とを電気配線で接続することにより、前記p型半導体層とn型半導体層との界面に形成される発光ダイオードが前記電気配線で短絡され機能しない状態にすることができる。そこで、本発明によれば、面発光レーザの発光量をより正確に検出することができるとともに、前記p型半導体層及びn型半導体層をなす部材及び組成の選択範囲を広げることができる。
本発明によれば、タイル本体部のn型半導体層と第2p型半導体層とによりフォトダイオードを構成することができる。したがって、第2p型半導体層に接合する金属膜(モニタ用電極)は、ショットキー接合でもオーミック接合でもよい。ここで、前記モニタ用の金属膜をオーミック接合とした場合は、ショットキー接合の場合よりもかかる金属膜での電圧降下を小さくすることができる。そこで、本発明によれば、面発光レーザ及びフォトダイオードのバイアス電圧を低くすることができ、例えば集積回路において慣用されている電源電圧で本発明に係るタイル状面発光レーザを安定に動作させることができる。また、オーミック電極の方がショットキー電極よりも製造し易い。したがって、本発明によれば、従来よりも容易に小型化することができ、より簡便に製造することができるタイル状面発光レーザを提供することができる。
本発明によれば、突起部のn型半導体とモニタ用電極とがフォトダイオードを構成し、突起部のp型半導体とタイル本体部のn型半導体とが面発光レーザを構成することができる。そこで、本発明によれば、突起部の上側に受光素子を配置でき、突起部側(タイル本体部の上面側)へ出射された面発光レーザの出射光をモニタして、タイル本体部の底面側に出射される面発光レーザの出射光の光量を制御することができる。
本発明によれば、アノード電極、カソード電極及びモニタ用電極のすべての電極を、タイル状素子の上面側(突起部側)に配置することができる。そこで、本発明によれば、本タイル状面発光レーザと他の基板(最終基板)との電気的な配線接続形態のバリエーションを増やすことができる。したがって、本発明によれば、より簡便にかつ信頼性高く、本タイル状面発光レーザを備えるデバイスを提供することができる。
本発明によれば、面発光レーザとその面発光レーザの光量を検出する受光素子とを備えるタイル状面発光レーザを構成要素とするので、従来よりも小型であって、出射レーザ光の光量が温度などの影響を受けない光通信の送信部などをなすデバイスを提供することができる。
本発明によれば、タイル状面発光レーザにおける面発光レーザの光量を自動出力制御(APC)することができ、従来よりも小型であって、出射レーザ光の光量が温度などの影響を受けない光通信の送信部などをなすデバイスを提供することができる。例えば、上記バイアス回路、スイッチング回路、電流制御回路及び電流モニタ回路を有する基板(最終基板)に、上記タイル状面発光レーザを接合して配線接続することにより、本発明のデバイスを簡便に構成することができる。
本発明によれば、半導体基板に機能部を形成し、その機能部を半導体基板から切り取ってタイル状素子を形成するいわゆるエピタキシャルリフトオフ(ELO)法を用いて、上記タイル状面発光レーザを製造することができる。そこで、本発明によれば、タイル状素子の面発光レーザであって、そのタイル状素子とは別体に受光素子を設けることなくその面発光レーザの光量を検出することができる微小なタイル状面発光レーザを、簡便に製造することができる。
本発明によれば、面発光レーザを備えるタイル状素子を形成した後に、そのタイル状素子の露出面にショットキー電極を形成するので、そのショットキー電極を簡便に形成することができる。すなわち、半導体基板にショットキー電極を形成した後に、その半導体基板に面発光レーザを形成するのは非常に困難であり、現実的でないからである。
本発明によれば、フィルムにタイル状素子が貼り付けられている状態で、そのフィルムごとタイル状素子の露出面(例えば裏面全体)に金属薄膜を蒸着又はスパッタにより形成して、前記ショットキー電極(受光素子)を形成することができる。このようにすれば、ショットキー電極を形成するために、特にマスクを用いる必要がないので、簡便にショットキー電極を形成することができる。
以下、本発明の第1実施形態に係るタイル状面発光レーザについて図面を参照して説明する。本実施形態ではタイル状素子の一例として微小なタイル形状を有する微小タイル状素子を挙げて説明するが、本発明はこれに限定されるものではなく、微小ではないタイル状素子に適用することもできる。図1は、本発明の第1実施形態に係るタイル状面発光レーザの一例を示す模式断面図である。
タイル状面発光レーザ1aは、p型半導体層12及びn型半導体層13を有してなるタイル本体部と、n型半導体(n−DBR)11を有してなる突起部とで構成されている。突起部は、タイル本体部の表面のほぼ中央部位に凸形状に設けられたものである。タイル本体部におけるn型半導体層13の上層にはp型半導体層12が設けられている。p型半導体層12のほぼ中央部位の上層には、突起部をなすn型半導体11が設けられている。
タイル状面発光レーザ1aにおけるアノード電極21には、バイアス電圧Vddが印加されている。カソード電極22には、スイッチング手段であるNMOSトランジスタ31のドレインが接続されている。NMOSトランジスタ31のソースは、電流制御回路32を介してアースGNDに接続されている。NMOSトランジスタ31のゲートには、変調信号が入力される。この変調信号は、本タイル状面発光レーザ1aによって光パルス信号に変換される電気信号、すなわち伝送信号である。さらにタイル状面発光レーザ1aにおけるモニタ用電極23は、電流モニタ回路33を介してアースGNDに接続されている。
次に、本発明の第2実施形態に係るタイル状面発光レーザについて図4を参照して説明する。図4は、本発明の第2実施形態に係るタイル状面発光レーザの一例を示す模式断面図である。図4において図1に示すタイル状面発光レーザの構成要素と同一のものには同一符号を付けている。本実施形態のタイル状面発光レーザ1bは、上記第1実施形態のタイル状面発光レーザ1aにおいてダイオードDから放射される光が無視できない場合、その対策を施したものである。すなわち、本実施形態のタイル状面発光レーザ1bは、上記第1実施形態のタイル状面発光レーザ1aにおいてダイオードDから光が放射しない構造としたものである。
第2p型半導体層12bの下層には、第1n型半導体層13aが設けられている。第1n型半導体層13aは、例えばn型のAlGaAsからなる。そして、第1n型半導体層13aも、「AlXGa1−XAs」における「X」が0.4以上となる組成とする。例えば「X」=0.5とする。
また本実施形態のタイル状面発光レーザ1bについてのスイッチング駆動回路は、図2及び図3に示す第1実施形態のスイッチング駆動回路と同様な構成にすることができる。
次に、本発明の第3実施形態に係るタイル状面発光レーザについて図5及び図6を参照して説明する。図5は、本発明の第3実施形態に係るタイル状面発光レーザとそのスイッチング駆動回路を示す構成図である。図6は図5の構成図についての等価回路図である。図5及び図6において、図2又は図3に示すタイル状面発光レーザの構成要素と同一のものには同一符号を付けている。本実施形態のタイル状面発光レーザ1cは、上記第1実施形態のタイル状面発光レーザ1aにおいてダイオードDから光を放射させない構造としたものである。すなわち、本実施形態のタイル状面発光レーザ1cは、タイル状面発光レーザ1aのn型半導体層13とp型半導体層12との界面Bに生じるダイオードD(発光ダイード)の問題を解決するための上記第2実施形態の他の形態である。
次に、本発明の第4実施形態に係るタイル状面発光レーザについて図7を参照して説明する。図7は、本発明の第4実施形態に係るタイル状面発光レーザを示す模式断面図である。図7において、図1に示すタイル状面発光レーザの構成要素と同一のものには同一符号を付けている。
次に、本発明の第5実施形態に係るタイル状面発光レーザについて図8を参照して説明する。図8は、本発明の第5実施形態に係るタイル状面発光レーザとそのスイッチング駆動回路を示す構成図である。図8において、図1又は図2に示す構成要素と同一のものには同一符号を付けている。
本実施形態のタイル状面発光レーザ1eは、第1実施形態のものと同様に、面発光レーザとその面発光レーザから出射されたレーザ光の一部を受光する受光素子とを備える。ただし、本実施形態のタイル状面発光レーザ1eは、第1実施形態とは逆に、タイル本体部から突起部に向かう方向に出射されるレーザ光をモニタ光として、タイル本体部の底面から外に出射されるレーザ光の強度を制御する。次に、本実施形態のタイル状面発光レーザ1eについて具体的に説明する。
タイル本体部は、突起部のp型半導体12eに隣接するn型半導体層11eを有してなる。n型半導体層11eは、第1実施形態のn型半導体11に対応するものである。n型半導体層11eには、そのn型半導体層11eにオーミック接合したカソード電極12が設けられている。このカソード電極22は、タイル本体部のn型半導体層11eにおける突起部の位置とは重ならない位置に配置されている。
次に、本発明に係る上記タイル状面発光レーザ及びデバイスの製造方法について図9から図19を参照して説明する。本製造方法は、エピタキシャルリフトオフ(ELO)法をベースにしている。また本製造方法では、タイル状面発光レーザ(微小タイル状素子)としての化合物半導体デバイス(化合物半導体素子)を最終基板上に接着する場合について説明するが、最終基板の種類及び形態に関係なく本製造方法を適用することができる。なお、本実施形態における「半導体基板(エピタキシャル基板)」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
図9は本製造方法の第1工程を示す概略断面図である。図9において、基板110は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板110における最下位層には、犠牲層111を設けておく。犠牲層111は、アルミニウム・ヒ素(AlAs)からなり、厚さが例えば数百nmの層である。
例えば、犠牲層111の上層には機能層112を設ける。機能層112の厚さは、例えば1μmから10(20)μm程度とする。そして、機能層112において半導体デバイス113を作成する。半導体デバイス113としては、上述したタイル状面発光レーザ(例えばタイル状面発光レーザ1a)におけるモニタ用電極23以外の構成要素が該当する。これらの半導体デバイス113の構成要素は、基板110上に多層のエピタキシャル層を積層して形成することができる。また、各半導体デバイス113には、例えば図1に示すタイル状面発光レーザ1aにおけるアノード電極21及びカソード電極22も形成し、動作テストも行う。
図10は本製造方法の第2工程を示す概略断面図である。本工程においては、各半導体デバイス113を分割するように分離溝121を形成する。分離溝121は、少なくとも犠牲層111に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、10μmから数百μmとする。また、分離溝121は、後述するところの選択エッチング液が当該分離溝121を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝121は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝121相互の間隔を数十μmから数百μmとすることで、分離溝121によって分割・形成される各半導体デバイス113のサイズを、数十μmから数百μm四方の面積をもつものとする。分離溝121の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でU字形溝のダイシングで分離溝121を形成してもよい。
図11は本製造方法の第3工程を示す概略断面図である。本工程においては、中間転写フィルム131を基板110の表面(半導体デバイス113側)に貼り付ける。中間転写フィルム131は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
図12は本製造方法の第4工程を示す概略断面図である。本工程においては、分離溝121に選択エッチング液141を注入する。本工程では、犠牲層111のみを選択的にエッチングするために、選択エッチング液141として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
図13は本製造方法の第5工程を示す概略断面図である。本工程においては、第4工程での分離溝121への選択エッチング液141の注入後、所定時間の経過により、犠牲層111のすべてを選択的にエッチングして基板110から取り除く。
図14は本製造方法の第6工程を示す概略断面図である。第5工程で犠牲層111が全てエッチングされると、基板110から機能層112が切り離される。そして、本工程において、中間転写フィルム131を基板110から引き離すことにより、中間転写フィルム131に貼り付けられている機能層112を基板110から引き離す。これらにより、半導体デバイス113が形成された機能層112は、分離溝121の形成及び犠牲層111のエッチングによって分割されて、所定の形状(例えば、微小タイル形状)の半導体素子すなわち「微小タイル状素子161」とされ、中間転写フィルム131に貼り付け保持されることとなる。すなわち、微小タイル状素子161は、図1に示すタイル状面発光レーザ1aにおけるモニタ用電極23が設けられていないものとなる。ここで、機能層の厚さが例えば1μmから8μm、大きさ(縦横)が例えば数十μmから数百μmであるのが好ましい。
図15は本製造方法の第7工程を示す概略断面図である。本工程においては、微小タイル状素子161にモニタ用電極23を設けて、その微小タイル状素子161において本発明にかかるタイル状面発光レーザ1aを完成させる。具体的には、中間転写フィルム131に貼り付けられている微小タイル状素子161の裏面全体に対して、中間転写フィルム131ごと蒸着又はスパッタを施し、金(Au)などの薄膜を形成する。このとき、中間転写フィルム131における微小タイル状素子161間にもAuなどの薄膜が形成されてもかまわない。そこで、本工程では特にマスクなどを用いる必要がない。また、このAuなどの薄膜は、ショットキー接合とするので、熱処理の必要もなく、蒸着するだけでモニタ用電極23となる。
図16は本製造方法の第8工程を示す概略断面図である。本工程においては、(タイル状面発光レーザ1aをなす微小タイル状素子161が貼り付けられた)中間転写フィルム131を移動させることで、最終基板171の所望の位置に微小タイル状素子161をアライメントする。ここで、最終基板171は、例えば、シリコン半導体からなり、金(Au)からなる電極172,174が形成されている。また、最終基板171の所望の位置に設けられている電極174上には、微小タイル状素子161を接着するための接着剤173を塗布しておく。接着剤173は、導電性を有するものであり、電気配線部材ともなる。
図17は本製造方法の第9工程を示す概略断面図である。本工程においては、最終基板171の所望の位置にアライメントされた微小タイル状素子161を、中間転写フィルム131越しに裏押し治具181で押しつけて最終基板171に接合する。ここで、所望の位置である電極174上には導電性の接着剤173が塗布されているので、その最終基板171の所望の位置に微小タイル状素子161が接着されるとともに、電極174と微小タイル状素子161のモニタ用電極23とが配線接続される。
図18は本製造方法の第10工程を示す概略断面図である。本工程においては、中間転写フィルム131の粘着力を消失させて、微小タイル状素子161から中間転写フィルム131を剥がす。
中間転写フィルム131の粘着剤は、紫外線(UV)又は熱により粘着力が消失するものにしておく。UV硬化性の粘着剤とした場合は、裏押し治具181を透明な材質にしておき、裏押し治具181の先端から紫外線(UV)を照射することで中間転写フィルム131の粘着力を消失させる。熱硬化性の接着剤とした場合は、裏押し治具181を加熱すればよい。あるいは第6工程の後で、中間転写フィルム131を全面紫外線照射するなどして粘着力を全面消失させておいてもよい。粘着力が消失したとはいえ実際には僅かに粘着性が残っており、微小タイル状素子161は非常に薄く軽いので中間転写フィルム131に保持される。
また、本工程においては、微小タイル状素子161の側面に絶縁材181を設けてもよい。この絶縁材181は、例えば微小タイル状素子161のアノード電極21と最終基板の電極172とを接続する電気配線が他の回路に短絡することを防ぐものである。絶縁材181は、液滴吐出方式により、液状体の絶縁材を滴下し、次いで硬化させることで設けてもよい。
本工程は、図示していない。本工程においては、加熱処理などを施して、微小タイル状素子161を最終基板171に本接合する。
図19は本製造方法の第12工程を示す概略断面図である。本工程においては、微小タイル状素子161の電極(例えばカソード電極21)と最終基板171上の電極172とを電気配線191により電気的に繋ぎ、一つのLSIチップなど(回路装置又は薄膜デバイス)を完成させる。
この電気配線191は、液滴吐出方式を用いる。すなわち、導電性の液状体材料54を配線領域に塗布し、その後その液状体材料54を硬化させることで、電気配線191を設ける。具体的には、電気配線191を形成する前に、電気配線191が形成される領域である配線領域を囲むように、最終基板171及び微小タイル状素子161の表面について撥液処理を施す。ここで、アノード電極21及び電極172を金電極で形成しておき、最終基板171及び微小タイル状素子161の表面についてフッ化アルキルシラン(FAS)の蒸気に曝すことで、配線領域を囲むように自己組織化単分子膜からなる撥液膜を形成してもよい。アノード電極21及び電極172は親液状態となっている。その後、導電性材料を含む液状体材料54の液滴を配線領域内に滴下することにより、配線領域内にその液状体材料54を塗布する。その後、液状体材料54について乾燥処理及び焼結処理などを施すことにより、導電膜からなる電気配線191を形成する。これらにより、一つのLSIチップなどをなす回路装置又は薄膜デバイスが完成する。
次に、上記実施形態のタイル状面発光レーザ1a,1b,1c,1d,1e(以下、タイル状面発光レーザ1という)又はデバイスを備えた電子機器の例について説明する。図20は、本実施形態の電子機器の一例であり、本実施形態のタイル状面発光レーザ1を備えたICチップ間光インターコネクション回路を示す斜視図である。本実施形態の電子機器は、基板上に配置された複数の集積回路チップ(ICチップ、LSIチップなど)相互間でタイル状面発光レーザ1を用いて光通信するICチップ間光インターコネクション回路である。また、図20におけるタイル状面発光レーザ1’は、タイル状面発光レーザ1の変形例であり、自身の面発光レーザの光をモニタするショットキーダイオードSDの他に、もう1つ別に受光素子を備えるものとしてもよい。すなわち、タイル状面発光レーザ1’は、タイル状面発光レーザ1が有する機能である外部に対しての発光機能のみならず、外部からの光を受光する機能を備えるものとする。また、タイル状面発光レーザ1’の代わりに、微小タイル状素子からなる受光素子を用いてもよい。
波長が1.1μm以下の光でもガラス基板であれば透過することができる。そこで、集積回路チップ601a,601b,601cをガラス基板を用いて形成した場合は、第1乃至第4波長を1.1μm以下にすることもできる。例えば、第1波長を0.79μm、第2波長を0.81μm、第3波長を0.83μm、第4波長を0.85μmとする。
1)配線間の信号伝達タイミングのズレ(スキュー)
2)高周波信号の伝送時に大きな電力が必要となる
3)配線レイアウトについて自由度が制限され設計が困難となる
4)インピーダンスマッチングが必要となる
5)アースノイズ、電磁誘導ノイズなどの対策が必要となる
に対処することができる。
次に、上記実施形態の微小タイル状素子1又はデバイスを備えた電子機器の具体例について、次に説明する。
上記実施形態の微小タイル状素子1を備えたデバイスは、レーザ光を用いる機器などに対して広く適用できる。したがって、これらのデバイスを備えた応用回路又は電子機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザビーム投射器、レーザビームスキャナ、リニアエンコーダ、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線RF回路、携帯電話、無線LANなどが挙げられる。
Claims (6)
- 面発光レーザと、前記面発光レーザから出射される光の少なくとも一部を受光する受光素子と、を備えた半導体素子であって、
前記面発光レーザは、p型の半導体層からなる第1DBRミラーと、n型の半導体層からなる第2DBRミラーと、前記第1DBRミラーと前記第2DBRミラーとの間に設けられた活性層と、を有し、
前記受光素子は、前記第1DBRミラーの前記活性層が設けられた面とは反対の面に形成されたn型半導体層と、前記n型半導体層とショットキー接合をした金属膜と、を有し、
前記第1DBRミラーと前記n型半導体層との界面は、間接遷移半導体層内に設けられていることを特徴とする半導体素子。 - 面発光レーザと、前記面発光レーザから出射される光の少なくとも一部を受光する受光素子と、を備えた半導体素子であって、
前記面発光レーザは、p型の半導体層からなる第1DBRミラーと、n型の半導体層からなる第2DBRミラーと、前記第1DBRミラーと前記第2DBRミラーとの間に設けられた活性層と、を有し、
前記受光素子は、前記第1DBRミラーの前記活性層が設けられた面とは反対の面に形成されたn型半導体層と、前記n型半導体層とショットキー接合をした金属膜と、を有し、
前記第1DBRミラーと前記n型半導体層との界面は、前記第1DBRミラーの前記n型半導体層側に形成されたp型のAl X Ga 1−X As膜(ただしX≧0.4)と、前記n型半導体層の前記第1DBRミラー側に形成されたn型のAl X Ga 1−X As膜(ただしX≧0.4)との接合界面であることを特徴とする半導体素子。 - 前記第1DBRミラーの前記活性層が設けられた面には、前記第1DBRミラーにオーミック接合したアノード電極が設けられており、
前記第2DBRミラーの前記活性層が設けられた面とは反対の面には、前記第2DBRミラーにオーミック接合したカソード電極が設けられていることを特徴とする請求項1又は2に記載の半導体素子。 - 前記n型半導体層には、前記n型半導体層とオーミック接合した電極であるバイアス用電極が設けられていることを特徴とする請求項1から請求項3のいずれか一項に記載の半導体素子。
- 請求項3又は請求項4に記載の半導体素子を備えたデバイスであって、
前記アノード電極にバイアス電圧を印加するバイアス回路と、
前記カソード電極に接続された接続されたスイッチング回路と、
前記金属膜から流出する電流を検出する電流モニタ回路と、
前記電流モニタ回路が検出した電流値に基づいて前記半導体素子に流れる電流量を制御する電流制御回路と、
を備えたことを特徴とするデバイス。 - 請求項5に記載のデバイスを備えた電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003381053A JP4501412B2 (ja) | 2003-11-11 | 2003-11-11 | 半導体素子、デバイス及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003381053A JP4501412B2 (ja) | 2003-11-11 | 2003-11-11 | 半導体素子、デバイス及び電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005150144A JP2005150144A (ja) | 2005-06-09 |
JP2005150144A5 JP2005150144A5 (ja) | 2006-12-28 |
JP4501412B2 true JP4501412B2 (ja) | 2010-07-14 |
Family
ID=34690549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003381053A Expired - Fee Related JP4501412B2 (ja) | 2003-11-11 | 2003-11-11 | 半導体素子、デバイス及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4501412B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4827698B2 (ja) * | 2006-10-27 | 2011-11-30 | キヤノン株式会社 | 発光素子の形成方法 |
WO2008053907A1 (en) * | 2006-10-27 | 2008-05-08 | Canon Kabushiki Kaisha | Led array manufacturing method, led array and led printer |
US20150377788A1 (en) * | 2013-02-14 | 2015-12-31 | Sharp Kabushiki Kaisha | Optical sensor head and optical sensor system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07503104A (ja) * | 1992-01-21 | 1995-03-30 | フオトニクス リサーチ インコーポレーテツド | トランジスタと垂直キャビティ面発光レーザの集積 |
JP2000183444A (ja) * | 1998-12-11 | 2000-06-30 | Agilent Technol Inc | 発光デバイス及び光検出器のモノリシック集積化システム及びその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09135049A (ja) * | 1995-10-27 | 1997-05-20 | Hewlett Packard Co <Hp> | 表面発光レーザとそのパワー出力を監視するフォトダイオードとの集積化 |
JP3058077B2 (ja) * | 1996-01-16 | 2000-07-04 | 松下電器産業株式会社 | 半導体受発光装置 |
-
2003
- 2003-11-11 JP JP2003381053A patent/JP4501412B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07503104A (ja) * | 1992-01-21 | 1995-03-30 | フオトニクス リサーチ インコーポレーテツド | トランジスタと垂直キャビティ面発光レーザの集積 |
JP2000183444A (ja) * | 1998-12-11 | 2000-06-30 | Agilent Technol Inc | 発光デバイス及び光検出器のモノリシック集積化システム及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005150144A (ja) | 2005-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101184775B1 (ko) | 반도체 발광 소자 및 그 제조 방법 | |
JP3812500B2 (ja) | 半導体装置とその製造方法、電気光学装置、電子機器 | |
CN116325394A (zh) | 3D和LiDAR感测模块 | |
KR101195311B1 (ko) | 반도체 발광 소자 및 그 제조 방법 | |
US7679095B2 (en) | Optoelectric composite substrate and electronic apparatus | |
US7406112B2 (en) | Surface-emitting laser, method for manufacturing surface-emitting laser, device and electronic apparatus | |
JP3870848B2 (ja) | 半導体集積回路、電気光学装置、電子機器および半導体集積回路の製造方法 | |
US7257297B2 (en) | Optical communication module with particular fiber guide hole, optical-communication-module production method, and electronic device | |
US6692979B2 (en) | Methods of fabricating optoelectronic IC modules | |
JP2004022901A (ja) | 光インターコネクション集積回路、光インターコネクション集積回路の製造方法、電気光学装置および電子機器 | |
US7286586B2 (en) | Semiconductor integrated circuit having a surface-emitting laser, manufacturing method of the same, and electronic equipment | |
US20190123231A1 (en) | Optoelectronic integrated semiconductor module and method for manufacturing same | |
US20030031218A1 (en) | VCSEL structure and method of making same | |
KR100957338B1 (ko) | 광섬유 엔진 제조 방법 | |
JP2002031747A (ja) | 面型光素子実装体、その作製方法、及びそれを用いた装置 | |
JP4501412B2 (ja) | 半導体素子、デバイス及び電子機器 | |
JP2000040840A (ja) | 面型発光素子装置、その駆動方法およびこれを用いた光送受信装置、光インターコネクション装置および光記録装置 | |
JP3801160B2 (ja) | 半導体素子、半導体装置、半導体素子の製造方法、半導体装置の製造方法及び電子機器 | |
CN113711366A (zh) | 光半导体元件、光半导体装置、光传输***以及光半导体装置的制造方法 | |
JP4548087B2 (ja) | デバイス | |
US11929590B2 (en) | Method for producing optical semiconductor device | |
JP2005158776A (ja) | 接続方法、接続構造、タイル状素子、デバイス及び電子機器 | |
WO2017054696A1 (en) | Semiconductor structure | |
TWI675522B (zh) | 發光元件 | |
JP2004311701A (ja) | 半導体装置、半導体装置の製造方法及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100113 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100412 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |