JP4500362B2 - 位相同期ループ回路 - Google Patents
位相同期ループ回路 Download PDFInfo
- Publication number
- JP4500362B2 JP4500362B2 JP2009170224A JP2009170224A JP4500362B2 JP 4500362 B2 JP4500362 B2 JP 4500362B2 JP 2009170224 A JP2009170224 A JP 2009170224A JP 2009170224 A JP2009170224 A JP 2009170224A JP 4500362 B2 JP4500362 B2 JP 4500362B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- frequency
- phase
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明に係る位相同期ループ回路は、第1の電圧制御発振器と、前記第1の電圧制御発振器の出力が接続される第1の周波数変換回路と、前記第1の周波数変換回路の出力が第1の入力に接続され、第2の入力に第1の基準信号が接続される第1の位相比較器と、前記第1の位相比較器の出力が接続される第1のチャージポンプ回路と、前記第1のチャージポンプ回路の出力が接続される第1のループフィルタとを有し、前記第1のループフィルタの出力が前記第1の電圧制御発振器の周波数制御端子に接続されて成る位相同期ループ回路であって、
前記第1の電圧制御発振器の出力が入力される第1のカウンタ回路と、
前記第1のカウンタ回路の出力が接続される第1のアキュームレータ回路とをさらに具備し、前記位相ループ回路のループ特性を、前記第1のアキュームレータ回路で積分された前記第1のカウンタ出力の積分結果に基づいて検出する第1のループ特性検出回路を具備して成ることを特徴とする。
Claims (9)
- 第1の電圧制御発振器と、
前記第1の電圧制御発振器の出力が接続される第1の周波数変換回路と、
前記第1の周波数変換回路の出力が第1の入力に接続され、第2の入力に第1の基準信号が接続される第1の位相比較器と、
前記第1の位相比較器の出力が接続される第1のチャージポンプ回路と、
前記第1のチャージポンプ回路の出力が接続される第1のループフィルタとを有し、
前記第1のループフィルタの出力が前記第1の電圧制御発振器の周波数制御端子に接続されて成る位相同期ループ回路であって、
前記第1の電圧制御発振器の出力が入力される第1のカウンタ回路と、
前記第1のカウンタ回路の出力が接続される第1のアキュームレータ回路と、
前記第1のアキュームレータ回路で積分された前記第1のカウンタ回路出力の積分結果に基づいた設定値を前記第1のチャージポンプ回路に対して出力する第1のループ特性検出回路とをさらに具備し、
前記第1の周波数変換回路の周波数変換特性を第1の周波数から第2の周波数にステップ状に変化させた際の前記第1の電圧制御発振器の出力を、前記第1のカウンタ回路とその出力に接続される前記第1のアキュームレータ回路で積分して得られた積分結果を用いて、前記第1のチャージポンプ回路に係る電流を切り替える
ことを特徴とする位相同期ループ回路。 - 第1の電圧制御発振器と、
前記第1の電圧制御発振器の出力が接続される第1の周波数変換回路と、
前記第1の周波数変換回路の出力が第1の入力に接続され、第2の入力に第1の基準信号が接続される第1の位相比較器と、
前記第1の位相比較器の出力が接続される第1のチャージポンプ回路と、
前記第1のチャージポンプ回路の出力が接続される第1のループフィルタとを有し、
前記第1のループフィルタの出力が前記第1の電圧制御発振器の周波数制御端子に接続されて成る位相同期ループ回路であって、
前記第1の電圧制御発振器の出力が入力される第1のカウンタ回路と、
前記第1のカウンタ回路の出力が接続される第1のアキュームレータ回路と、
前記第1のアキュームレータ回路で積分された前記第1のカウンタ回路出力の積分結果に基づいた設定値を、前記第1のチャージポンプ回路に対して出力する第1のループ特性検出回路とをさらに具備し、
前記第1の基準信号を第1の設定である第1の周波数から第2の設定である第2の周波数へステップ状に変化させた際の前記第1の電圧制御発振器の出力を、前記第1のカウンタ回路とその出力に接続される前記第1のアキュームレータ回路で積分して得られた積分結果を用いて、前記第1のチャージポンプ回路に係る電流を切り替える
ことを特徴とする位相同期ループ回路。 - 請求項1記載の位相同期ループ回路において、
前記第1の周波数変換回路は第1の分周器であり、
前記第1の分周器の分周数が、第1のシグマデルタ変調器の出力と、第1のレジスタ出力との加算で決定され、
前記第1の周波数から前記第2の周波数へのステップ状に変化させる設定は、前記第1のレジスタと前記第1のシグマデルタ変調器の入力に接続された第2のレジスタで周波数変換特性が設定され、前記積分結果に応じて前記第1のチャージポンプ回路のチャージポンプ電流の駆動電流を変化させることでループ利得を一定に保つ
ことを特徴とする位相同期ループ回路。 - 請求項2記載の位相同期ループ回路において、
前記第1の周波数変換回路は第1の分周器であり、
前記積分結果に応じて前記第1のチャージポンプ回路のチャージポンプ電流の駆動電流を変化させることでループ利得を一定に保つ
ことを特徴とする位相同期ループ回路。 - 請求項4記載の位相同期ループ回路において、
前記積分結果は、前記第1の基準信号の整数倍である第3の周波数に位相同期ループを収束させた後、前記第1の周波数に位相同期ループを収束させ、その後、前記第2の周波数に設定し、前記第2の周波数に収束する過程で前記第1の電圧制御発振器の出力を前記第1のカウンタ回路とその出力に接続される第1のアキュームレータ回路で積分して得られた積分結果であり、
前記積分結果に応じて、前記第1のチャージポンプ回路のチャージポンプ電流の駆動電流を変化させることでループ利得を一定に保つ
ことを特徴とする位相同期ループ回路。 - 請求項2記載の位相同期ループ回路において、
前記第1の周波数に位相同期ループを収束させ、所定の時間の間、前記第1の電圧制御発振器の出力を、前記第1のカウンタ回路とその出力に接続される前記第1のアキュームレータ回路で積分して得られた積分結果を第1のデータとし、その後第2の周波数に設定し、前記第2の周波数に収束する過程を前記第1のカウンタ回路とその出力に接続される第1のアキュームレータ回路で積分して得られた積分結果を第2のデータとし、前記第1のデータと前記第2のデータの差を基に、前記第1のチャージポンプ回路のチャージポンプ電流の駆動電流を変化させることで、ループ利得を一定に保つ
ことを特徴とする位相同期ループ回路。 - 請求項3の位相同期ループ回路において、
基準クロックを分周して90度位相の異なる第1、第2の出力を生成する第2の分周器と、
前記第2の分周器の前記第1の出力が第1の入力に入力され、前記第2の分周器の前記第2の出力が第1の抵抗・スイッチアレー回路を経由して第2の入力に入力される第2の位相比較器とを有し、
前記第1の抵抗・スイッチアレー回路は、スイッチで切り替え可能な第1の抵抗アレーと第1の容量とを有し、
前記第1のループフィルタを構成する抵抗が、前記第1の抵抗・スイッチアレー回路と同じ構成で、かつ、構成される各抵抗の比も同じになる第2の抵抗・スイッチアレー回路を具備し、
前記第2の位相比較器における前記第1の入力と前記第2の入力の位相の比較結果に基き、両者の位相が等しくなるように前記第1の抵抗・スイッチアレー回路のスイッチを選択する信号を生成する手段を有し、該手段は前記第2の抵抗・スイッチアレー回路に対して、前記第1の抵抗・スイッチアレー回路と同じスイッチが選択されるように前記信号を与える
ことを特徴とする位相同期ループ回路。 - 第1の電圧制御発振器と、前記第1の電圧制御発振器の出力が接続される第1の周波数変換回路と、前記第1の周波数変換回路の出力が第1の入力に接続され、第2の入力に第1の基準信号が接続される第1の位相比較器と、前記第1の位相比較器の出力が接続される第1のチャージポンプ回路と、前記第1のチャージポンプ回路の出力が接続される第1のループフィルタとを有し、前記第1のループフィルタの出力が前記第1の電圧制御発振器の周波数制御端子に接続されて成る位相同期ループ回路のループ特性を検出するループ特性検出回路であって、
前記第1の電圧制御発振器の出力が入力される第1のカウンタ回路と、
前記第1のカウンタ回路の出力が接続される第1のアキュームレータ回路とを具備して成り、
前記第1の基準信号を第1の設定である第1の周波数から第2の設定である第2の周波数へステップ状に変化させた際の前記第1の電圧制御発振器の出力を、前記第1のカウンタ回路とその出力に接続される前記第1のアキュームレータ回路で積分して得られた積分結果に基いて前記ループ特性を検出し、
該ループ特性に応じて前記第1のチャージポンプ回路に係る電流を切替える
ことを特徴とするループ特性検出回路。 - 第1の電圧制御発振器と、
前記第1の電圧制御発振器の出力が接続される第1の周波数変換回路と、
前記第1の周波数変換回路の出力が第1の入力に接続され、第2の入力に第1の基準信号が接続される第1の位相比較器と、
前記第1の位相比較器の出力が接続される第1のチャージポンプ回路と、
前記第1のチャージポンプ回路の出力が接続される第1のループフィルタとを有し、
前記第1のループフィルタの出力が前記第1の電圧制御発振器の周波数制御端子に接続されて成る位相同期ループ回路のループ特性を検出するループ特性検出回路であって、
前記第1の電圧制御発振器の出力が入力される第1のカウンタ回路と、
前記第1のカウンタ回路の出力が接続される第1のアキュームレータ回路とを具備して成り、
前記第1の周波数変換回路の周波数変換特性を第1の周波数から第2の周波数にステップ状に変化させた際の前記第1の電圧制御発振器の出力を、前記第1のカウンタ回路とその出力に接続される前記第1のアキュームレータ回路で積分して得られた積分結果に基いて前記ループ特性を検出し、
該ループ特性に応じて前記第1のチャージポンプ回路に係る電流を切替える
ことを特徴とするループ特性検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170224A JP4500362B2 (ja) | 2009-07-21 | 2009-07-21 | 位相同期ループ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009170224A JP4500362B2 (ja) | 2009-07-21 | 2009-07-21 | 位相同期ループ回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004262875A Division JP4431015B2 (ja) | 2004-09-09 | 2004-09-09 | 位相同期ループ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009284515A JP2009284515A (ja) | 2009-12-03 |
JP4500362B2 true JP4500362B2 (ja) | 2010-07-14 |
Family
ID=41454402
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009170224A Expired - Fee Related JP4500362B2 (ja) | 2009-07-21 | 2009-07-21 | 位相同期ループ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4500362B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113900084B (zh) * | 2021-09-06 | 2022-06-28 | 珠海正和微芯科技有限公司 | 无晶振fmcw雷达收发机***及频率校准方法 |
CN113933791B (zh) * | 2021-09-06 | 2022-05-27 | 珠海正和微芯科技有限公司 | 无晶振fmcw雷达收发机装置及频率校准方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000013220A (ja) * | 1998-06-22 | 2000-01-14 | Oki Electric Ind Co Ltd | 位相同期回路 |
JP2001358584A (ja) * | 2000-06-15 | 2001-12-26 | Fujitsu Ltd | Fractional−NPLL周波数シンセサイザの位相誤差除去方法及びFractional−NPLL周波数シンセサイザ |
JP2002042429A (ja) * | 2000-07-27 | 2002-02-08 | Matsushita Electric Ind Co Ltd | ディスク再生装置のクロック抽出装置 |
JP2002157841A (ja) * | 2000-11-16 | 2002-05-31 | Matsushita Electric Ind Co Ltd | ディスク再生装置のクロック抽出装置 |
-
2009
- 2009-07-21 JP JP2009170224A patent/JP4500362B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000013220A (ja) * | 1998-06-22 | 2000-01-14 | Oki Electric Ind Co Ltd | 位相同期回路 |
JP2001358584A (ja) * | 2000-06-15 | 2001-12-26 | Fujitsu Ltd | Fractional−NPLL周波数シンセサイザの位相誤差除去方法及びFractional−NPLL周波数シンセサイザ |
JP2002042429A (ja) * | 2000-07-27 | 2002-02-08 | Matsushita Electric Ind Co Ltd | ディスク再生装置のクロック抽出装置 |
JP2002157841A (ja) * | 2000-11-16 | 2002-05-31 | Matsushita Electric Ind Co Ltd | ディスク再生装置のクロック抽出装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2009284515A (ja) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4431015B2 (ja) | 位相同期ループ回路 | |
TWI793297B (zh) | 時脈訊號產生器、鎖相迴路電路以及無線通訊裝置 | |
US7986175B2 (en) | Spread spectrum control PLL circuit and its start-up method | |
TWI630798B (zh) | 任意相位軌道的頻率合成器 | |
US8571161B2 (en) | Electronic device for generating a fractional frequency | |
US9154143B2 (en) | Semiconductor device | |
US20200321968A1 (en) | Digital-to-time converter (dtc) assisted all digital phase locked loop (adpll) circuit | |
US9520889B2 (en) | Apparatus and method for combining multiple charge pumps in phase locked loops | |
US7885369B2 (en) | PLL frequency generator | |
JP4638806B2 (ja) | 位相同期ループ回路、オフセットpll送信機、通信用高周波集積回路及び無線通信システム | |
JP5347534B2 (ja) | 位相比較器、pll回路、及び位相比較器の制御方法 | |
WO2018145326A1 (en) | Gain calibration for direct modulation synthesizer using look-up table searched by reduced count from overflow counter | |
US8514118B2 (en) | Sigma-delta modulation with reduction of spurs using a dither signal | |
US10862427B1 (en) | Advanced multi-gain calibration for direct modulation synthesizer | |
CN107005244B (zh) | 通过溢出计数器的减少计数使用查找表搜索的直接调制合成器的增益校准 | |
US20180123605A1 (en) | Digital synthesizer, communication unit and method therefor | |
US7759993B2 (en) | Accumulated phase-to-digital conversion in digital phase locked loops | |
US7667551B2 (en) | Frequency shift keying modulator having sigma-delta modulated phase rotator | |
JP4500362B2 (ja) | 位相同期ループ回路 | |
JP2012060603A (ja) | 半導体集積回路および無線通信装置 | |
Xu | All-digital phase-locked loop for radio frequency synthesis | |
Thirunarayanan et al. | A ΣΔ based direct all-digital frequency synthesizer with 20 Mbps frequency modulation capability and 3μs startup latency | |
US20170237443A1 (en) | Phase-locked loop and frequency synthesizer | |
Unterassinger et al. | Investigation of two-point modulation to increase the GFSK data rate of PLL-based wireless transceivers of wireless sensor nodes | |
JP2015076743A (ja) | Pll回路および無線送受信回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100323 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100416 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4500362 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |