JP4498456B1 - データ記憶制御装置及びデータ記憶制御方法 - Google Patents

データ記憶制御装置及びデータ記憶制御方法 Download PDF

Info

Publication number
JP4498456B1
JP4498456B1 JP2009036703A JP2009036703A JP4498456B1 JP 4498456 B1 JP4498456 B1 JP 4498456B1 JP 2009036703 A JP2009036703 A JP 2009036703A JP 2009036703 A JP2009036703 A JP 2009036703A JP 4498456 B1 JP4498456 B1 JP 4498456B1
Authority
JP
Japan
Prior art keywords
data
memory areas
predetermined number
virtual
physical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009036703A
Other languages
English (en)
Other versions
JP2010191789A (ja
Inventor
聡 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009036703A priority Critical patent/JP4498456B1/ja
Priority to US12/611,833 priority patent/US20100211750A1/en
Application granted granted Critical
Publication of JP4498456B1 publication Critical patent/JP4498456B1/ja
Publication of JP2010191789A publication Critical patent/JP2010191789A/ja
Priority to US13/086,190 priority patent/US20110191553A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10Address translation
    • G06F12/1009Address translation using page tables, e.g. page table structures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40Specific encoding of data in memory or cache
    • G06F2212/401Compressed data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)
  • Memory System (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

【課題】ハイバネーション処理等の効率化を図ることが可能なデータ記憶制御方法を提供すること。
【解決手段】データ記憶制御方法は、複数の仮想メモリ領域に対応した複数の仮想アドレスと第1記憶手段の複数の物理メモリ領域に対応した複数の物理アドレスとの対応関係を管理したアドレス管理テーブルに基づき、各仮想アドレスにより各物理メモリ領域に記憶されたデータへのアクセスを制御する仮想記憶に適用される方法であって、前記アドレス管理テーブルにより所定数の仮想メモリ領域に対応付けられた所定数の不連続な物理メモリ領域に記憶されたデータを所定数の連続した物理メモリ領域へ書き込み、前記アドレス管理テーブルにより前記所定数の仮想メモリ領域の各仮想アドレスと前記所定数の連続した物理メモリ領域の各物理アドレスとを対応付け、前記所定数の連続した物理メモリ領域に書き込まれたデータを圧縮し、圧縮データを第2の記憶手段へ書き込む。
【選択図】図3

Description

本発明は、仮想記憶を利用したデータ記憶制御装置及びデータ記憶制御方法に関する。
CPU(central processing unit)及びOS(operating system)により制御される代表的な機器としてパーソナルコンピュータが挙げられるが、近年では、映像機器のデジタル化に伴いデジタルTV及びハードディスクレコーダなどもCPU及びOSにより動作が制御されている。
CPUは、例えば、NOR Flash又はMask ROMなどの不揮発性メモリに記憶されたプログラムをRAMなどの揮発性メモリへ展開し、展開されたプログラムを実行する。RAMなどの揮発性メモリへ展開されたデータは、電力供給の遮断により、消えてしまう。
そこで、近年では、OS等がハイバネーションをサポートし、不揮発性メモリ上のデータ消失が防止されるようになっている。つまり、ハイバネーションの機能により、電力供給が遮断されてしまう前に、不揮発性メモリに記憶されている作業内容が例えば外部記憶装置(ハードディスク)に待避され、電力供給が再開された際に、待避された作業内容が再び不揮発性メモリへ戻される。これにより、作業途中から作業を再開することができる。
ハイバネーションの機能が実行されると、例えば、不揮発性メモリに記憶された全データが外部記憶装置に待避される。不揮発性メモリの大容量可に伴い、不揮発性メモリから外部記憶装置へのデータ転送時間が長くなる傾向にある。そこで、ハイバネーションの際に、不揮発性メモリの全データをそのまま外部記憶装置へ転送するのではなく、不揮発性メモリの実際に使用しているデータだけを外部記憶装置へ転送する技術が開示されている(特許文献1参照)。
特開平9−319667号公報
しかしながら、上記したように、不揮発性メモリの実際に使用しているデータだけを外部記憶装置へ転送しようとすると、不揮発性メモリの不連続な領域に記憶されたデータを外部記憶装置へ転送しなければならないことが多く、このような不連続な領域に記憶されたデータを扱うと処理効率が低下し、ひいては処理時間が長くなる。
例えば、不揮発性メモリのデータを圧縮して外部記憶装置へ待避させる場合、連続領域に記憶されたデータの圧縮効率に比べて、不連続な領域に記憶されたデータの圧縮効率は低い。従って、サイズの大きいデータを外部記憶装置へ転送しなければならず、処理時間が低下する。また、外部記憶装置の空き容量も十分に大きいサイズが必要となってしまう。
本発明の目的は、ハイバネーション処理等の効率化を図ることが可能なデータ記憶制御装置及びデータ記憶制御方法を提供することにある。
本発明の一実施形態に係るデータ記憶制御装置は、複数の物理アドレスが対応付けられた複数の物理メモリ領域を含む第1の記憶手段と、複数の仮想メモリ領域に対応した複数の仮想アドレスと前記複数の物理メモリ領域に対応した前記複数の物理アドレスとの対応関係を管理したアドレス管理テーブルに基づき、各仮想アドレスにより各物理メモリ領域に記憶されたデータへのアクセスを制御する制御手段とを備え、前記制御手段は、前記アドレス管理テーブルにより所定数の仮想メモリ領域に対応付けられた所定数の不連続な物理メモリ領域に記憶されたデータを所定数の連続した物理メモリ領域へ書き込み、前記アドレス管理テーブルにより前記所定数の仮想メモリ領域の各仮想アドレスと前記所定数の連続した物理メモリ領域の各物理アドレスとを対応付け、前記所定数の連続した物理メモリ領域に書き込まれたデータを圧縮し、圧縮データを第2の記憶手段の待避領域へ書き込み、前記第2の記憶手段の前記待避領域のアドレスを管理するデータ連続化処理を実行する。
本発明の一実施形態に係るデータ記憶制御方法は、複数の仮想メモリ領域に対応した複数の仮想アドレスと第1記憶手段の複数の物理メモリ領域に対応した複数の物理アドレスとの対応関係を管理したアドレス管理テーブルに基づき、各仮想アドレスにより各物理メモリ領域に記憶されたデータへのアクセスを制御する仮想記憶制御において、前記アドレス管理テーブルにより所定数の仮想メモリ領域に対応付けられた所定数の不連続な物理メモリ領域に記憶されたデータを所定数の連続した物理メモリ領域へ書き込み、前記アドレス管理テーブルにより前記所定数の仮想メモリ領域の各仮想アドレスと前記所定数の連続した物理メモリ領域の各物理アドレスとを対応付け、前記所定数の連続した物理メモリ領域に書き込まれたデータを圧縮し、圧縮データを第2の記憶手段の待避領域へ書き込み、前記第2の記憶手段の前記待避領域のアドレスを管理するデータ連続化処理を実行する。
本発明によれば、ハイバネーション処理等の効率化を図ることが可能なデータ記憶制御装置及びデータ記憶制御方法を提供できる。
本発明の一実施形態に係るデータ記憶制御装置の概略構成を示す図である。 本発明の一実施形態に係るデータ連続化処理を適用した休止処理を示すフローチャートである。 本発明の一実施形態に係るデータ連続化処理の概略を示す状態遷移図である。 本発明の一実施形態に係るデータ連続化処理を適用した休止処理で遷移した休止状態を解除するための解除処理を示すフローチャートである。 データ連続化処理を適用しない休止処理の一例を示すフローチャートである。 データ連続化処理を適用しない休止処理前の状態と休止処理後の状態とを説明するための図である。 データ連続化処理を適用しない休止処理で遷移した休止状態を解除するための解除処理を示すフローチャートである。
以下、図面を参照し、本発明の実施形態について説明する。
図1は、本発明の一実施形態に係るデータ記憶制御装置の概略構成を示す図である。このデータ記憶制御装置は、パーソナルコンピュータ、デジタルTV、ハードディスクレコーダなどに適用することができる。
図1に示すようにデータ記憶制御装置は、CPUなどで構成することが可能な制御モジュール1、RAMなどで構成することが可能な揮発性メモリ2、及びNOR FLASH 又はHDD(ハードディスクドライブ)などで構成することが可能な不揮発性メモリ3を備え、制御モジュール1、揮発性メモリ2、不揮発性メモリ3は、バス4を介して接続されている。揮発性メモリ2は物理メモリ空間を含み、物理メモリ空間は複数の物理ページ(複数の物理メモリ領域)により構成され、複数の物理ページは複数の物理アドレスと対応する。つまり各物理ページは、各物理アドレスにより管理することができる。
制御モジュール1は、OSと協同して、仮想メモリ空間によりデータの読み書きを制御する。仮想メモリ空間は複数の仮想ページ(複数の仮想メモリ領域)により構成され、複数の仮想ページは複数の仮想アドレスと対応する。つまり各仮想ページは、各仮想アドレスにより管理することができる。例えば、制御モジュール1は、複数の仮想アドレスと複数の物理アドレスとの対応関係を管理したページテーブル(アドレス管理テーブル)を生成し、このページテーブルに基づき、各仮想アドレスにより各物理ページに記憶されたデータへのアクセスを制御する。つまり、ページ単位でデータへのアクセスが制御される。
次に、サスペンド・レジューム及びハイバネーションについて説明する。サスペンド・レジュームが実行されると、不揮発性メモリに対しては通電され続けるが、不揮発性メモリ以外に対しては通電が停止される。サスペンド・レジュームの実行中は不揮発性メモリにはデータが記憶され続けるため、サスペンド・レジュームが解除されると、不揮発性メモリに記憶され続けていたデータに基づき、作業途中から作業を高速に再開することができる。
ハイバネーションは電源供給の遮断前に実行され、ハイバネーションが実行されると、揮発性メモリのメモリイメージは不揮発性メモリに保存される。電源供給が再開されると、不揮発性メモリで保存されたメモリイメージにより作業途中からの作業を再開することができる。
サスペンド・レジュームの実行時には揮発性メモリに対しては常時通電してメモリ領域をリフレッシュする必要があるため、サスペンド・レジュームによる待機時の消費電力が、ハイバネーションによる待機時の消費電力よりも高くなってしまう。一方、ハイバネーションの実行時には揮発性メモリのデータが不揮発性メモリへ待避されるため、作業再開のためには、再び不揮発性メモリに待避されたデータを揮発性メモリへ読み出す必要があり、ハイバネーションによる作業再開までの待ち時間は、サスペンド・レジュームによる作業再開までの待ち時間より長くなってしまう。
また、ハイバネーションの実行時には、揮発性メモリのデータを圧縮して、圧縮されたデータを不揮発性メモリへ待避させることが考えられる。さらに、効率化を図るために、揮発性メモリの使用中アドレスのデータだけをイメージとして圧縮して、圧縮データを不揮発性メモリへ待避させることが考えられる。
一般的に、圧縮しようとするデータ単位が大きいと圧縮率が上がり圧縮後のデータサイズは小さくなり、圧縮しようとするデータ単位が小さいと圧縮率が低下し圧縮後のデータサイズはさほど小さくならない。
上記のように、使用中アドレスのデータだけをイメージとして圧縮し、圧縮データを保存することを考えると、使用中アドレスには連続性が保障されない。つまり、不連続アドレスの各データを個々に圧縮することになる。つまり、圧縮しようとするデータ単位が小さくなりやすい。よって、圧縮率が低下し、圧縮後のデータサイズはさほど小さくならない。また、不連続アドレスの複雑な管理が必要となる。更に、作業再開時には、不連続アドレスの各物理ページに対して展開データを書き込む処理が必要となり、こちらの処理も複雑になってしまう。
そこで、本実施形態では、図3に示すように、データ記憶制御装置の制御モジュール1が、休止状態へ移行するための休止処理において次に説明するデータ連続化処理を実行する。つまり、制御モジュール1は、ページテーブルにより、所定数(例えばn個、n≧2、n:整数)の仮想ページに対応付けられた所定数(例えばn個、n≧2、n:整数)の不連続な物理ページに記憶されたデータを所定数(例えばn個、n≧2、n:整数)の連続した物理ページへ書き込む。さらに、制御モジュール1は、ページテーブルにより所定数の仮想ページの各仮想アドレスと所定数の連続した物理ページの各物理アドレスとを対応付ける。さらに、制御モジュールは、所定数の連続した物理ページに書き込まれたデータを圧縮し、圧縮データを不揮発性メモリ3の待避領域へ書き込み、この待避領域のアドレスを管理する。つまり、所定数(例えばn個、n≧2、n:整数)の連続した物理ページの各アドレスと退避領域の各アドレスとを対応付けて管理する。
ここで、図3を参照して、休止処理前の状態と休止処理後の状態とを比較する。休止処理開始前には、仮想メモリ空間上の不連続な仮想ページに使用中データが存在し、同様に、物理メモリ空間上でも不連続な物理ページに使用中データが存在している。このとき、ページテーブルは、不連続な仮想ページの各仮想アドレスと不連続な物理ページの各物理アドレスとを対応付けている。これに対して、休止処理後は、仮想メモリ空間上の不連続な仮想ページに使用中データが存在しているが、物理メモリ空間上では連続する物理ページに使用中データがまとまって存在している。このとき、ページテーブルは、不連続な仮想ページの各仮想アドレスと連続する物理ページの各物理アドレスとを対応付けている。
つまり、休止処理により、使用中の不連続な物理ページに記憶されたデータを、連続した物理ページに書き移し、これに対応してページテーブルを更新し、連続した物理ページのデータを一つのイメージとして圧縮し、圧縮データを不揮発性メモリ3の待避領域へ書き込むことができる。従って、圧縮しようとするデータ単位を大きくすることができ、圧縮率を上げることができ、圧縮後のデータサイズを小さくすることができる。しかも、一箇所(所定数の連続した物理ページ)で圧縮データを展開することができるため、アドレス管理も簡単になるし、展開時間も短縮できる。また、休止前にページテーブルが更新されているので、作業再開時には直ぐにページテーブルに基づきデータへアクセスすることができる。また、ページテーブル上の所定数の仮想ページの各仮想アドレスは変更されないため、作業再開時の負荷が小さい。
図2は、本発明の一実施形態に係る休止状態へ移行するための休止処理を示すフローチャートである。制御モジュール1は、複数の使用中の物理ページのなかで物理アドレスが連続していない物理ページをサーチする(ST101)。物理アドレスが連続していない物理ページが有れば(ST101、YES)、制御モジュール1は、物理アドレスが連続になるように、物理ページを移動する(ST102)。つまり、制御モジュール1は、不連続な物理ページのデータを連続する物理ページへ書き移す。これに対応して、制御モジュール1は、ページテーブルを書き換える(ST103)。物理アドレスが連続していない物理ページが無くなれば(ST101、NO)、制御モジュール1は、連続する物理ページのデータを一つのイメージとして圧縮し、圧縮データを不揮発性メモリ3の待避領域へ保存し(ST104)、この待避領域のアドレスを管理し、電力供給を停止する(ST105)。
図4は、本発明の一実施形態に係る休止状態を解除するための解除処理を示すフローチャートである。電力供給が再開されると(ST201)、制御モジュール1は、不揮発性メモリ3の待避領域のアドレスに基づき、不揮発性メモリ3の待避領域から圧縮データを読み出し、連続する物理ページの各アドレスと退避領域の各アドレスとを対応付けた待避テーブルに従い、連続する物理ページに、圧縮データを展開する(ST202)。制御モジュール1は、展開されたデータに基づき、作業を再開する(ST203)。
図5は、データ連続化処理を適用しない休止処理の一例を示すフローチャートである。この休止処理では、複数の使用中の物理ページのなかで未保存のデータが記憶された物理ページがサーチされる(ST301)。未保存のデータが記憶された物理ページがあれば(ST301、YES)、この物理ページに記憶された未保存のデータが圧縮される。つまり、ページ単位でデータが圧縮される。圧縮データは不揮発性メモリの待避領域に待避され(ST302)、待避テーブルにより未保存の物理ページのアドレスと待避領域のアドレスとが対応付けて管理される。
未保存のデータが記憶された物理ページが見つからなくなるまで、上記したような、物理ページのサーチと、未保存のデータのページ単位の圧縮と、圧縮データの保存と、アドレス管理とが繰り返される。未保存のデータが記憶された物理ページが見つからなくなると、電力供給が停止される(ST303)。
図6は、データ連続化処理を適用しない休止処理前の状態と休止処理後の状態とを説明する。休止処理開始前には、仮想メモリ空間上の不連続な仮想ページに使用中データが存在し、同様に、物理メモリ空間上でも不連続な物理ページに使用中データが存在している。このとき、ページテーブルは、不連続な仮想ページの各仮想アドレスと不連続な物理ページの各物理アドレスとを対応付けている。
休止処理後は(休止状態では)、ページテーブルに変更はなく、不連続な物理ページに記憶されていた各データは圧縮されて不揮発性メモリの各退避領域に記憶されている。つまり、ページテーブルにより不連続な仮想ページの各仮想アドレスと不連続な物理ページの各物理アドレスとが対応付けて管理され、さらに、待避テーブルにより不連続な物理ページの各物理アドレスと不揮発性メモリの各退避領域のアドレスとが対応付けて管理される。
図7は、データ連続化処理を適用しない休止処理で遷移した休止状態を解除するための解除処理を示すフローチャートである。電力供給が再開されると(ST401)、待避テーブルに従い、不揮発性メモリの各退避領域から圧縮データが読み出され、不連続な物理ページの夫々に各圧縮データが展開される(ST402)(ST404)。不連続な物理ページの夫々に圧縮データを展開しなければならないため、一つの待避領域から圧縮データを読み出して、一つの物理ページに対して圧縮データを展開する作業を繰り返さなければならず、作業効率が悪い。展開すべきデータがなくなるまで、圧縮データの読み出しと展開が継続され、展開すべきデータがなくなると(ST402、NO)、展開されたデータに基づき作業再開処理が実行される(ST403)。不連続な物理ページに展開されたデータに基づき作業再開処理を実行しなければならないため、作業再開処理の効率も悪い。
なお、上記説明では、揮発性メモリのデータを圧縮して不揮発性メモリに保存するケースについて説明したが、圧縮せずにそのままのデータを不揮発性メモリに保存するようにしてもよい。この場合でも、データ連続化処理を適用していれば、不揮発性メモリに保存されたデータを揮発性メモリの連続領域にまとめて書き込めるので、作業効率が良い。同様の理由で、作業再開処理の効率も良く、作業再開処理時間の短縮が可能である。
上記したデータ連続化処理では、不連続の物理ページのデータを連続する物理ページへ書き移すケースについて説明したが、連続する物理ページへ書き移さないデータ仮想連続処理を適用することもできる。
データ仮想連続処理は、次の通りである。上記において、ページテーブル(以下、このページテーブルをページテーブルAと称する)が、仮想メモリ空間(以下、この仮想メモリ空間を仮想メモリ空間Aと称する)上の複数の仮想アドレスと不揮発性メモリ2の物理メモリ空間上の複数の物理アドレスとの対応を管理することを説明した。このページテーブルAとは別にページテーブルBを利用する。ページテーブルBは、不揮発性メモリ2の使用中の不連続な物理ページの各物理アドレスと仮想メモリ空間B上の連続する仮想ページの各仮想アドレスとを対応付ける。そして、仮想メモリ空間B上の連続する仮想ページで、不揮発性メモリ2の使用中の不連続な物理ページに記憶されたデータのイメージを作成する。作業再開時には、ページテーブルBに基づき、仮想メモリ空間B上の連続する仮想ページ上に作成されたイメージを元に戻し、さらにページテーブルAに基づき、仮想メモリ空間A上に戻す。以上により、物理的なデータの移動なしで、仮想的な連続処理により処理効率を高めることができる。
本実施形態で説明したデータ連続化処理及びデータ仮想連続化処理により、例えばハイバネーションのような処理の効率化を図ることができる。つまり、データの高圧縮化、再開処理の単純化により、ハイバネーションのような処理の効率化を図ることができる。結果的に作業再開処理時間を短縮することができる。また、本実施形態で説明したデータ連続化処理及びデータ仮想連続化処理は、ハイバネーションのような処理の動作プログラムの変更は不要であり、この点でも優れている。
以下に、本実施形態をまとめる。
(1)休止状態移行前に不揮発性メモリの不連続なページのデータを不揮発性メモリの連続するページへ移動する。
(2)移動後にページテーブルを書き換える。
(3)ページ単位のデータを圧縮するのではなく、連続するページのデータを一つのイメージとして圧縮する。これにより圧縮率を高くすることができる。
(4)作業再開時に、不連続なページにバラバラにデータを展開するのではなく、連続するページにまとめて圧縮データを展開する。一つのイメージを一つの連続ページに展開するので、展開処理が高速になる。
(5)不連続なページにバラバラに展開されたデータに基づき作業を再開するのではなく、一つの連続ページに展開されたデータに基づき作業を再開するので、作業再開処理効率が良い。
なお、上記したモジュールとは、ハードウェアで実現するものであっても良いし、CPU等を使ってソフトウェアで実現するものであってもよい。
なお、本願発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
以下に、出願当初の特許請求の範囲に記載された発明を付記する。
データ記憶制御装置は、
複数の物理アドレスが対応付けられた複数の物理メモリ領域を含む第1の記憶手段と、
第1の仮想アドレス空間を構成する複数の仮想メモリ領域に対応した複数の仮想アドレスと前記複数の物理メモリ領域に対応した前記複数の物理アドレスとの対応関係を管理した第1のアドレス管理テーブルに基づき、各仮想アドレスにより各物理メモリ領域に記憶されたデータへのアクセスを制御する制御手段と、
を備え、
前記制御手段は、所定数の不連続な物理メモリ領域の各物理アドレスと第2の仮想アドレス空間に含まれた所定数の連続する仮想メモリ領域の各仮想アドレスとの対応関係を第2のアドレス管理テーブルに基づき管理し、前期第2の仮想アドレス空間に含まれた所定数の連続する仮想メモリ領域で前記所定数の不連続な物理メモリ領域に記憶されたデータを圧縮し、圧縮データを第2の記憶手段の待避領域へ書き込み、前記第2の記憶手段の前記待避領域のアドレスを管理するデータ連続化処理を実行する。
1…制御モジュール、2…揮発性メモリ、3…不揮発性メモリ、4…バス

Claims (8)

  1. 複数の物理アドレスが対応付けられた複数の物理メモリ領域を含む第1の記憶手段と、
    複数の仮想メモリ領域に対応した複数の仮想アドレスと前記複数の物理メモリ領域に対応した前記複数の物理アドレスとの対応関係を管理したアドレス管理テーブルに基づき、各仮想アドレスにより各物理メモリ領域に記憶されたデータへのアクセスを制御する制御手段と、
    を備え、
    前記制御手段は、前記アドレス管理テーブルにより所定数の仮想メモリ領域に対応付けられた所定数の不連続な物理メモリ領域に記憶されたデータを所定数の連続した物理メモリ領域へ書き込み、前記アドレス管理テーブルにより前記所定数の仮想メモリ領域の各仮想アドレスと前記所定数の連続した物理メモリ領域の各物理アドレスとを対応付け、前記所定数の連続した物理メモリ領域に書き込まれたデータを圧縮し、圧縮データを第2の記憶手段の待避領域へ書き込み、前記第2の記憶手段の前記待避領域のアドレスを管理するデータ連続化処理を実行する、
    ことを特徴とするデータ記憶制御装置。
  2. 前記制御手段は、休止状態へ移行するための休止処理において前記データ連続化処理を実行することを特徴とする請求項1に記載のデータ記憶制御装置。
  3. 前記第1の記憶手段は、揮発性の記憶手段であり、
    前記第2の記憶手段は、不揮発性の記憶手段であり、
    前記制御手段は、前記所定数の不連続な物理メモリ領域に記憶された使用中のデータを前記所定数の連続した物理メモリ領域へ書き込むことを特徴とする請求項1に記載のデータ記憶制御装置。
  4. 前記制御手段は、休止状態を解除するための解除処理において、前記第2の記憶手段の前記待避領域の前記圧縮データを前記所定数の連続した物理メモリ領域へ展開することを特徴とする請求項1に記載のデータ記憶制御装置。
  5. 複数の仮想メモリ領域に対応した複数の仮想アドレスと第1記憶手段の複数の物理メモリ領域に対応した複数の物理アドレスとの対応関係を管理したアドレス管理テーブルに基づき、各仮想アドレスにより各物理メモリ領域に記憶されたデータへのアクセスを制御する仮想記憶制御において、
    前記アドレス管理テーブルにより所定数の仮想メモリ領域に対応付けられた所定数の不連続な物理メモリ領域に記憶されたデータを所定数の連続した物理メモリ領域へ書き込み、前記アドレス管理テーブルにより前記所定数の仮想メモリ領域の各仮想アドレスと前記所定数の連続した物理メモリ領域の各物理アドレスとを対応付け、前記所定数の連続した物理メモリ領域に書き込まれたデータを圧縮し、圧縮データを第2の記憶手段の待避領域へ書き込み、前記第2の記憶手段の前記待避領域のアドレスを管理するデータ連続化処理を実行することを特徴とするデータ記憶制御方法。
  6. 休止状態へ移行するための休止処理において前記データ連続化処理を実行することを特徴とする請求項5に記載のデータ記憶制御方法。
  7. 前記所定数の不連続な物理メモリ領域に記憶された使用中のデータを前記所定数の連続した物理メモリ領域へ書き込むことを特徴とする請求項5に記載のデータ記憶制御方法。
  8. 休止状態を解除するための解除処理において、前記第2の記憶手段の前記待避領域の前記圧縮データを前記所定数の連続した物理メモリ領域へ展開することを特徴とする請求項5に記載のデータ記憶制御方法。
JP2009036703A 2009-02-19 2009-02-19 データ記憶制御装置及びデータ記憶制御方法 Expired - Fee Related JP4498456B1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009036703A JP4498456B1 (ja) 2009-02-19 2009-02-19 データ記憶制御装置及びデータ記憶制御方法
US12/611,833 US20100211750A1 (en) 2009-02-19 2009-11-03 Data Storage Control Apparatus and Data Storage Control Method
US13/086,190 US20110191553A1 (en) 2009-02-19 2011-04-13 Data Storage Control Apparatus and Data Storage Control Method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009036703A JP4498456B1 (ja) 2009-02-19 2009-02-19 データ記憶制御装置及びデータ記憶制御方法

Publications (2)

Publication Number Publication Date
JP4498456B1 true JP4498456B1 (ja) 2010-07-07
JP2010191789A JP2010191789A (ja) 2010-09-02

Family

ID=42560881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009036703A Expired - Fee Related JP4498456B1 (ja) 2009-02-19 2009-02-19 データ記憶制御装置及びデータ記憶制御方法

Country Status (2)

Country Link
US (2) US20100211750A1 (ja)
JP (1) JP4498456B1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013134606A (ja) * 2011-12-26 2013-07-08 Ricoh Co Ltd 制御装置および電子機器
CN104303159B (zh) 2012-05-29 2017-03-29 惠普发展公司,有限责任合伙企业 基于页面来源的休眠
JP5949642B2 (ja) * 2013-04-05 2016-07-13 富士ゼロックス株式会社 情報処理装置およびプログラム
US9582426B2 (en) 2013-08-20 2017-02-28 International Business Machines Corporation Hardware managed compressed cache
TWI610239B (zh) 2013-12-27 2018-01-01 財團法人工業技術研究院 休眠喚醒方法及電子裝置
WO2019138624A1 (ja) * 2018-01-12 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 メモリコントローラおよびメモリモジュール
KR20210068699A (ko) * 2019-12-02 2021-06-10 삼성전자주식회사 스토리지 장치, 스토리지 시스템 및 스토리지 장치의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333997A (ja) * 1997-05-30 1998-12-18 Toshiba Corp コンピュータシステムおよびそのシステムにおけるデータセーブ制御方法
JPH11242631A (ja) * 1998-02-26 1999-09-07 Toshiba Corp コンピュータシステムおよび同システムにおけるデータ保存/復元方法
JP2008282246A (ja) * 2007-05-11 2008-11-20 Matsushita Electric Ind Co Ltd 情報処理装置
JP4399020B1 (ja) * 2008-08-26 2010-01-13 株式会社東芝 情報処理装置およびメモリ管理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2688164B2 (ja) * 1993-07-26 1997-12-08 インターナショナル・ビジネス・マシーンズ・コーポレイション 情報処理システム
JP3204251B2 (ja) * 1999-06-30 2001-09-04 インターナショナル・ビジネス・マシーンズ・コーポレーション ハイバネーション装置及び方法、それを格納した記録媒体並びにそれを適用したコンピュータ
US20070006000A1 (en) * 2005-06-30 2007-01-04 Sandeep Jain Using fine-grained power management of physical system memory to improve system sleep

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10333997A (ja) * 1997-05-30 1998-12-18 Toshiba Corp コンピュータシステムおよびそのシステムにおけるデータセーブ制御方法
JPH11242631A (ja) * 1998-02-26 1999-09-07 Toshiba Corp コンピュータシステムおよび同システムにおけるデータ保存/復元方法
JP2008282246A (ja) * 2007-05-11 2008-11-20 Matsushita Electric Ind Co Ltd 情報処理装置
JP4399020B1 (ja) * 2008-08-26 2010-01-13 株式会社東芝 情報処理装置およびメモリ管理方法

Also Published As

Publication number Publication date
US20110191553A1 (en) 2011-08-04
JP2010191789A (ja) 2010-09-02
US20100211750A1 (en) 2010-08-19

Similar Documents

Publication Publication Date Title
JP4498456B1 (ja) データ記憶制御装置及びデータ記憶制御方法
KR102011135B1 (ko) 모바일 장치 및 그것의 스왑을 통한 데이터 관리 방법
JP4281421B2 (ja) 情報処理システム及びその制御方法、並びにコンピュータ・プログラム
JP4399020B1 (ja) 情報処理装置およびメモリ管理方法
CN101458668A (zh) 缓存数据块的处理方法和硬盘
JP2007219581A (ja) メモリコントローラおよびこれを搭載する電子機器
WO2006098036A1 (ja) 省電力制御装置、省電力制御方法および省電力制御プログラム
JP2006252754A (ja) ポータブルデジタルオーディオ/ビデオ再生装置
JP5874525B2 (ja) 制御装置、記憶装置、記憶制御方法
JP2008077519A (ja) 仮想テープ装置、仮想テープ装置のデータ管理方法、仮想テープ装置のデータ管理プログラム
JP5683186B2 (ja) 起動高速化方法、情報処理装置及びプログラム
JP2008158773A (ja) 情報処理装置およびメモリ管理方法
CN101807212B (zh) 嵌入式文件***的缓存方法及嵌入式文件***的缓存装置
JP2008152339A (ja) 情報処理装置および情報処理方法
JP6080492B2 (ja) 情報処理装置、起動方法およびプログラム
JP2008021290A (ja) ストレージ装置、ストレージコントローラ、及び情報処理装置
JP2010186411A (ja) プログラム実行装置、プログラム実行方法、及びプログラム
JPH064228A (ja) 半導体ディスク装置
JP4055386B2 (ja) 情報処理装置
JP5231496B2 (ja) 情報処理装置及びそのサスペンド/リジューム方法
JP4207775B2 (ja) 計算機システムの凍結・解凍プログラム、その記録媒体、及び計算機システムの凍結・解凍方法
KR20080028166A (ko) 휴대형 기기 및 그 메모리제어방법
JP2011018237A (ja) ディスクアレイ装置及びその制御方法
WO2016092610A1 (ja) ストレージ装置及びそのデータバックアップ方法
JP5352811B2 (ja) 情報処理装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees