JP4493432B2

JP4493432B2 - Inverter control device

Info

Publication number: JP4493432B2
Application number: JP2004217830A
Authority: JP
Inventors: 博光秋月
Original assignee: Toshiba Elevator Co Ltd
Current assignee: Toshiba Elevator and Building Systems Corp
Priority date: 2004-07-26
Filing date: 2004-07-26
Publication date: 2010-06-30
Anticipated expiration: 2024-07-26
Also published as: JP2006042480A

Description

本発明は、インバータを二相ＰＷＭ（パルス幅変調）制御するインバータ制御装置に関する。 The present invention relates to an inverter control device that performs two-phase PWM (pulse width modulation) control of an inverter.

従来の一般的なインバータ制御装置は図４に示すように構成されている。このインバータ制御装置の制御対象はインバータ１である。インバータ１は、商用交流電源からコンバータを通して得られる直流電源又は電池による直流電源２の直流電力を交流電力に変換し、この変換された交流電力を３相交流電動機３（例えば永久磁石同期電動機）に供給し駆動する。このインバータ１は、３相交流電動機３である負荷の相数に応じた対数の例えばＩＧＢＴ等の大電力用スイッチング素子からなり、インバータ制御装置１０によってスイッチング制御される。 A conventional general inverter control device is configured as shown in FIG. The control target of this inverter control device is the inverter 1. The inverter 1 converts a DC power obtained from a commercial AC power supply through a converter or a DC power 2 from a battery DC power 2 into AC power, and the converted AC power is converted into a three-phase AC motor 3 (for example, a permanent magnet synchronous motor). Supply and drive. The inverter 1 is composed of a high-power switching element such as an IGBT having a logarithm corresponding to the number of phases of the load that is the three-phase AC motor 3, and is switching-controlled by the inverter control device 10.

インバータ制御装置１０は、電動機３の回転速度を検出する速度検出器１１と、この速度検出器１１により検出される速度と速度指令との偏差に基づいてｄ−ｑ２相の座標系で表した電流指令Ｉｄ^＊、Ｉｑ^＊を発生する電流指令発生部１３と、インバータ１の出力各相のうち、Ｕ相出力及びＷ相出力側に設けられたＵ相電流検出器１４ｕ及びＷ相電流検出器１４ｗで検出される電流Ｉｕ，Ｉｗが入力され、ｄ−ｑ２相の座標系に変換した測定電流Ｉｄ，Ｉｑを取り出すＵＶＷ／ｄｑ変換部１５とを有する。 The inverter control device 10 includes a speed detector 11 that detects the rotational speed of the electric motor 3, and a current expressed in a dq2-phase coordinate system based on the deviation between the speed detected by the speed detector 11 and the speed command. A current command generator 13 for generating commands Id ^* and Iq ^* , and a U-phase current detector 14u and a W-phase current detector 14w provided on the U-phase output and W-phase output side of the output phases of the inverter 1 And a UVW / dq converter 15 for taking out the measured currents Id and Iq converted into the d-q2 phase coordinate system.

また、インバータ制御装置１０には、電流指令発生部１３からの電流指令Ｉｄ^＊、Ｉｑ^＊とＵＶＷ／ｄｑ変換部１５からの測定電流Ｉｄ，Ｉｑとの偏差をそれぞれ取り出し、この偏差電流に応じたｄｑ軸電圧指令Ｖｄ^＊、Ｖｑ^＊に変換する電流制御部１６ｄ，１６ｑと、これらｄｑ軸電圧指令Ｖｄ^＊、Ｖｑ^＊を入力とし、Ｕ相電圧指令Ｖｕ，Ｖ相電圧指令Ｖｖ及びＷ相電圧指令Ｖｗに変換して出力するｄｑ／ＵＶＷ変換部１７と、ＰＷＭ変換部１８とが設けられている。 Further, the inverter control device 10 takes out the deviations between the current commands Id ^* and Iq ^* from the current command generator 13 and the measured currents Id and Iq from the UVW / dq converter 15, respectively. Current controller 16d, 16q for converting to dq-axis voltage commands Vd ^* , Vq ^* , and these dq-axis voltage commands Vd ^* , Vq ^* as inputs, U-phase voltage command Vu, V-phase voltage command Vv and W-phase voltage command A dq / UVW converter 17 for converting to Vw and outputting, and a PWM converter 18 are provided.

このＰＷＭ変換部１８は、図５に示すごとくＵ相電圧指令Ｖｕと三角波等の所定の波形を有する搬送波ｅｓとを比較し、パルス幅変調されたＵ相ＰＷＭ信号Ｓｕ（＋），Ｓｕ（−）を取り出し、インバータ１のＵ相対応の対となるスイッチング素子例えばＵＮ，ＵＰを駆動制御する。また、Ｖ相電圧指令Ｖｖ，Ｗ相電圧指令Ｖｗについても、図示されていないが同様な処理を行ってＶ相ＰＷＭ信号Ｓｖ（＋），Ｓｖ（−）、Ｗ相ＰＷＭ信号Ｓｗ（＋），Ｓｗ（−）を取り出している。従って、各相の電圧指令Ｖｕ，Ｖｖ，Ｖｗのレベルを可変すれば、ＰＷＭ信号のパルス幅を可変することができる。 As shown in FIG. 5, the PWM converter 18 compares the U-phase voltage command Vu with a carrier wave es having a predetermined waveform such as a triangular wave, and U-phase PWM signals Su (+), Su (- ), And the drive of the switching elements, eg, UN and UP, which form a pair corresponding to the U phase of the inverter 1 is controlled. The V-phase voltage command Vv and the W-phase voltage command Vw are not shown in the figure, but the same processing is performed to obtain the V-phase PWM signals Sv (+), Sv (−), the W-phase PWM signals Sw (+), Sw (−) is taken out. Therefore, if the level of the voltage command Vu, Vv, Vw of each phase is varied, the pulse width of the PWM signal can be varied.

ところで、このようなＰＷＭ制御においては、両スイッチング素子ＵＰ，ＵＮの同時オン動作の問題がある。 By the way, in such PWM control, there is a problem of simultaneous ON operation of both switching elements UP and UN.

一般に、インバータ１の１つの相の構成は、直流電源２の電源ライン間にスイッチング素子ＵＮとスイッチング素子ＵＰとが直列に接続され、図５に示すように交互にオン・オフ制御が行なわれている。つまり、直列接続されたスイッチング素子ＵＮ，ＵＰは同時にオンしないのが前提となっている。しかし、インバータ制御装置１０においては、各スイッチング素子ＵＮ，ＵＰの切替えの遅れにより、両スイッチング素子ＵＮ，ＵＰが同時にオンすることがある。同時にオンすると、両スイッチング素子ＵＮ，ＵＰを通って短絡電流が流れるので、両スイッチング素子ＵＮ，ＵＰが破壊してしまう問題がある［問題１］。 In general, the configuration of one phase of the inverter 1 is such that the switching element UN and the switching element UP are connected in series between the power supply lines of the DC power supply 2, and the on / off control is performed alternately as shown in FIG. Yes. That is, it is assumed that the switching elements UN and UP connected in series do not turn on at the same time. However, in the inverter control device 10, both switching elements UN and UP may be simultaneously turned on due to a delay in switching between the switching elements UN and UP. When the switches are turned on at the same time, a short-circuit current flows through both switching elements UN and UP, which causes a problem that both switching elements UN and UP are destroyed [Problem 1].

一方、電磁波ノイズ及びスイッチングロスの低減、電力変換の効率を図る観点から、図６に示すように電圧位相の６０°位相毎に各相のスイッチング休止相へ切替える、二相ＰＷＭ制御という方式が考えられている。この方式は、電流指令とＰＷＭ変換部１８に印加される電圧指令との間に位相差が生じている場合、各相の電圧指令Ｖｕ，Ｖｖ，Ｖｗの不連続性等に基づき、スイッチング休止相以外の相の電圧指令がインバータ１の電源電圧を越える値となり、電動機３の電流波形が歪み、制御性が悪化するといった問題がある［問題２］。 On the other hand, from the viewpoint of reducing electromagnetic wave noise and switching loss and improving the efficiency of power conversion, a method called two-phase PWM control is considered in which switching is made to the switching pause phase of each phase every 60 ° of the voltage phase as shown in FIG. It has been. In this method, when there is a phase difference between the current command and the voltage command applied to the PWM converter 18, the switching pause phase is based on the discontinuity of the voltage commands Vu, Vv, Vw of each phase. There is a problem that the voltage command of the other phase exceeds the power supply voltage of the inverter 1, the current waveform of the electric motor 3 is distorted, and the controllability is deteriorated [Problem 2].

そこで、従来、以上のような問題を解決するために、図７に示すような二相ＰＷＭ制御によるインバータ制御装置１０が開発されている。このインバータ制御装置１０は、前者の問題を解決するためにデッドタイム補償手段を設け、一方、後者の問題を解決するために電圧位相の６０°位相ごとに順次スイッチング休止相を切替える。 Therefore, in order to solve the above problems, an inverter control device 10 based on two-phase PWM control as shown in FIG. 7 has been developed. This inverter control device 10 is provided with dead time compensation means for solving the former problem, while switching the switching pause phase sequentially every 60 ° phase of the voltage phase in order to solve the latter problem.

前者のデッドタイム補償手段は、図５から派生する図８に示すごとく、ＰＷＭ変換部１８の出力であるスイッチング素子ＵＰ，ＵＮをオンするための切替えタイミングを所定時間（以下、デッドタイムと呼ぶ）Ｄｔずらし、両スイッチング素子ＵＰ，ＵＮが同時にオンさせないようにした結果、デッドタイムＤｔによるオン時の電圧出力不足が生じることから、その不足分電圧を補償することにある。 In the former dead time compensation means, as shown in FIG. 8 derived from FIG. 5, the switching timing for turning on the switching elements UP and UN which are the outputs of the PWM converter 18 is a predetermined time (hereinafter referred to as dead time). As a result of shifting Dt and preventing both switching elements UP and UN from being turned on at the same time, a shortage of voltage output at the time of ON due to the dead time Dt occurs, so that the shortage voltage is compensated.

そこで、インバータ１のＵ相出力側及びＷ相出力側に電流検出器１４ｕ，１４ｗによって検出される検出電流Ｉｕ，Ｉｗの他、Ｉｕ＋Ｉｖ＋Ｉｗ＝０の電流条件から電流演算部２１を通してＩｖ＝−Ｉｕ−Ｉｗｓを取り出してデッドタイム補償部２２に供給し、ここで各相のデッドタイム電圧補償量ＤｔＣｍｐＵ，ＤｔＣｍｐＶ，ＤｔＣｍｐＷを生成し、ｄｑ／ＵＶＷ変換部１７の各相電圧指令Ｖｕ，Ｖｖ，Ｖｗに与えて補償する。 Therefore, in addition to the detection currents Iu and Iw detected by the current detectors 14u and 14w on the U-phase output side and the W-phase output side of the inverter 1, Iv = −Iu− through the current calculation unit 21 from the current condition of Iu + Iv + Iw = 0. Iws is extracted and supplied to the dead time compensator 22 where the dead time voltage compensation amounts DtCmpU, DtCmpV, and DtCmpW for each phase are generated and given to the phase voltage commands Vu, Vv, and Vw of the dq / UVW converter 17. Compensate.

デッドタイム補償部２２は、具体的には図９に示す通りであり、各相の検出電流Ｉｕ，Ｉｖ，Ｉｗの正負を判断し、その正負に応じてステップ状に変化して所定の上下限リミット電流値Ｉｒで制限する各相リミッタ機能２２−１ｕ，２２−１ｖ，２２−１ｗ及び所定の電流値Ｉｒで除算する各相除算機能２２−２ｕ，２２−２ｖ，２２−２ｗを通した後、各相ゲイン調整機能２２−３ｕ，２２−３ｖ，２２−３ｗによってゲイン調整し、デッドタイム電圧補償量ＤｔＣｍｐＵ，ＤｔＣｍｐＶ，ＤｔＣｍｐＷを取り出している（特許文献１）。 The dead time compensation unit 22 is specifically as shown in FIG. 9, and determines the positive / negative of the detection currents Iu, Iv, Iw of each phase, and changes in a step shape according to the positive / negative, and has predetermined upper and lower limits. After passing through each phase limiter function 22-1u, 22-1v, 22-1w for limiting by the limit current value Ir and each phase division function 22-2u, 22-2v, 22-2w for dividing by the predetermined current value Ir The gain adjustment is performed by the phase gain adjustment functions 22-3u, 22-3v, and 22-3w, and dead time voltage compensation amounts DtCmpU, DtCmpV, and DtCmpW are extracted (Patent Document 1).

従って、Ｕ相について述べると、図１０（ａ）に示す検出電流Ｉｕの入力に対し、同図（ｂ）に示すようなＵ相デッドタイム電圧補償量ＤｔＣｍｐＵを取り出すことができる。同図（ｃ）はｄｑ／ＵＶＷ変換部１７から出力される電圧指令Ｖｕを表している。 Therefore, in the case of the U phase, the U phase dead time voltage compensation amount DtCmpU as shown in FIG. 10B can be extracted with respect to the input of the detection current Iu shown in FIG. FIG. 4C shows the voltage command Vu output from the dq / UVW conversion unit 17.

一方、後者のオフセット電圧補償手段は、ｄｑ／ＵＶＷ変換部１７とＰＷＭ変換部１８との間に二相ＰＷＭ変換部２３を設け、かつレゾルバなどの電流位相検出器２４で検出される電流位相Ｑｉと、電流ずれ量演算部２５がｄ軸電圧指令Ｖｄ^＊とｑ軸電圧指令Ｖｑ^＊とからｔａｎ^-１（Ｖｄ^＊／Ｖｑ^＊）なる演算式で求める電流位相Ｑｉからの電流ずれ量とを用いて、位相検出部２６から図１０（ｄ）に示す電圧位相Ｑｖを取り出して二相ＰＷＭ変換部２３に供給する。二相ＰＷＭ変換部２３は、電圧位相Ｑｖの６０°位相ごとに順次スイッチング休止相に切替えながら、例えばＵ相のスイッチング休止相に対応するスイッチング休止区間の電圧指令Ｖｕ^＊に最高電圧指令レベル、スイッチング休止相以外のＶ相，Ｗ相の電圧指令Ｖｖ^＊，Ｖｗ^＊にも補正電圧等のオフセット電圧を与え、Ｕ相のスイッチング休止相に最高電圧指令レベルを設定したことによって二相ＰＷＭ変換部２３から出力されるＶ相電圧指令Ｖｖ^＊＊及びＷ相電圧指令Ｗｖ^＊＊がインバータ１の電源電圧を越えないように補償する（特許文献２）。 On the other hand, the latter offset voltage compensation means includes a two-phase PWM conversion unit 23 between the dq / UVW conversion unit 17 and the PWM conversion unit 18, and a current phase Qi detected by a current phase detector 24 such as a resolver. And the current deviation amount from the current phase Qi obtained by the current deviation amount calculation unit 25 from the d-axis voltage command Vd ^* and the q-axis voltage command Vq ^{* by the} calculation formula tan ⁻¹ (Vd ^* / Vq ^* ). Then, the voltage phase Qv shown in FIG. 10D is extracted from the phase detector 26 and supplied to the two-phase PWM converter 23. The two-phase PWM conversion unit 23 sequentially switches to the switching pause phase every 60 ° phase of the voltage phase Qv, for example, the maximum voltage command level and switching to the voltage command Vu ^* of the switching pause interval corresponding to the U phase switching pause phase. An offset voltage such as a correction voltage is also applied to the voltage commands Vv ^* and Vw ^* for the V phase and W phase other than the idle phase, and the maximum voltage command level is set for the U phase switching idle phase. Is compensated so that the V-phase voltage command Vv ^** and the W-phase voltage command Wv ^** output from the inverter 1 do not exceed the power supply voltage of the inverter 1 (Patent Document 2).

（特許文献１）
特開平１０−４６９０号（特許文献２）特開平８−３４０６９１号 (Patent Document 1)
Japanese Patent Laid-Open No. 10-4690 (Patent Document 2) JP-A-8-340691

ところで、以上のような二相ＰＷＭ制御では、各相１２０°のずれをもった電圧指令Ｖｕ，Ｖｖ，Ｖｗに対し、図１０（ｄ）に示すように電圧位相の６０°位相毎に各相のスイッチング休止相を切替え、そのスイッチング休止区間を最高電圧指令レベルに設定するとともに、スイッチング休止相の切替え時に他の相の電圧指令Ｖｕ，Ｖｖ，Ｖｗを補正電圧を用いて補正し、所望の電圧指令Ｖｕ^＊＊，Ｖｖ^＊＊，Ｖｗ^＊＊を取り出している。 By the way, in the two-phase PWM control as described above, for each voltage command Vu, Vv, Vw having a deviation of 120 ° for each phase, as shown in FIG. The switching pause phase is switched, the switching pause interval is set to the maximum voltage command level, and the voltage commands Vu, Vv, Vw of the other phases are corrected using the correction voltage when switching the switching pause phase, and the desired voltage is set. The commands Vu ^** , Vv ^** and Vw ^** are taken out.

従って、スイッチング休止相の切替えを電圧位相の６０°位相毎に行っているが、同時にデッドタイムＤｔに相当する不足電圧に対しても電圧補償を正確に行われなければならない。
しかし、以上のようなデッドタイム補償部２２の各相リミッタ機能２２−１ｕ，２２−１ｖ，２２−１ｗは、各相の検出電流Ｉｕ，Ｉｖ，Ｉｗの正負を判断してステップ状に変化して制限させていることから、図１０（ｂ）に示すような方形波状のデッドタイム電圧補償量ＤｔＣｍｐＵ，ＤｔＣｍｐＶ，ＤｔＣｍｐＷを生成し、各相電圧指令Ｖｕ，Ｖｖ，Ｖｗに与えている。その結果、デッドタイム電圧補償量ＤｔＣｍｐＵ，ＤｔＣｍｐＶ，ＤｔＣｍｐＷの方形波状の変化のほか、意図する補償電圧レベルを出力できなかったり、切替えタイミングがずれる等の要因により、電流位相検出器２４で検出される電流位相Ｑｉが不連続に変化し、その結果、各相のデッドタイム電圧補償量ＤｔＣｍｐＵ，ＤｔＣｍｐＶ，ＤｔＣｍｐＷにより、図１０（ｄ）に示すように電圧位相Ｑｖが６０°ごとに不連続に変化し、またｄｑ／ＵＶＷ変換部１７の各相電圧指令Ｖｕ，Ｖｖ，Ｖｗも６０°ごとに不連続に変化する。このことは、電圧位相Ｑｖに歪みが生じ、正常にスイッチング休止相を切替えできない問題がある。 Therefore, the switching pause phase is switched every 60 ° of the voltage phase, but at the same time, voltage compensation must be accurately performed for an undervoltage corresponding to the dead time Dt.
However, the phase limiter functions 22-1u, 22-1v, 22-1w of the dead time compensation unit 22 as described above change stepwise by determining whether the detected currents Iu, Iv, Iw of each phase are positive or negative. Therefore, square wave dead time voltage compensation amounts DtCmpU, DtCmpV, and DtCmpW as shown in FIG. 10B are generated and given to the phase voltage commands Vu, Vv, and Vw. As a result, it is detected by the current phase detector 24 due to square wave changes in the dead time voltage compensation amounts DtCmpU, DtCmpV, and DtCmpW, as well as the fact that the intended compensation voltage level cannot be output or the switching timing is shifted. The current phase Qi changes discontinuously, and as a result, the voltage phase Qv changes discontinuously every 60 ° as shown in FIG. 10D due to the dead time voltage compensation amounts DtCmpU, DtCmpV, and DtCmpW of each phase. Further, the phase voltage commands Vu, Vv, Vw of the dq / UVW converter 17 also change discontinuously every 60 °. This causes a problem that the voltage phase Qv is distorted and the switching pause phase cannot be normally switched.

本発明は以上のような事情に鑑みてなされたもので、過度変化のないデッドタイム電圧補償量を生成するとともに、デッドタイムによる電圧不足分を正確、かつ安定に補償するインバータ制御装置を提供することを目的とする。 The present invention has been made in view of the circumstances as described above, and provides an inverter control device that generates a dead time voltage compensation amount that does not change excessively and compensates for a voltage shortage due to dead time accurately and stably. For the purpose.

上記課題を解決するために、本発明は、入力される各相の電圧指令に対し、電圧位相の６０°ごとに順次スイッチング休止相に切替えて休止区間を生成しＰＷＭ変換手段に入力するとともに、このＰＷＭ変換手段でインバータを構成する各相対をなすスイッチング素子のオン時にデッドタイムを形成し、このデッドタイムによる電圧不足分をデッドタイム補償部で各相デッドタイム電圧補償量を生成し、前記各相の電圧指令に与えるインバータ制御装置において、前記デッドタイム補償部は、
各相電流指令値の入力に対し、当該各相電流指令値の正負変化に同期させて緩傾斜で変化させて所定の上下限リミット電流値で制限し出力するリミッタ機能と、この各相リミッタ機能の出力をそれぞれ前記リミット電流値の絶対値で除算する第１の除算要素と、この各相の第１の除算要素の出力を所定のゲイン係数で調整し、各相のデッドタイム電圧補償量を取り出すゲイン調整機能とを備えた構成である。 In order to solve the above-described problem, the present invention sequentially switches to a switching pause phase every 60 ° of the voltage phase with respect to the input voltage command of each phase, generates a pause section and inputs it to the PWM conversion means. A dead time is formed when each relative switching element constituting the inverter by the PWM conversion means is turned on, and a voltage shortage due to the dead time is generated by the dead time compensation unit for each phase dead time voltage compensation amount. In the inverter control device for giving a phase voltage command, the dead time compensation unit is:
A limiter function that changes the output of each phase current command value in a gentle slope in synchronization with the positive / negative change of each phase current command value and limits and outputs it with a predetermined upper / lower limit current value, and this phase limiter function The first division element that divides each output by the absolute value of the limit current value and the output of the first division element of each phase are adjusted by a predetermined gain coefficient, and the dead time voltage compensation amount of each phase is calculated. And a gain adjustment function to be taken out.

本発明によれば、デッドタイムによる電圧不足分を正確に補償することができ、過度変化のないデッドタイム電圧補償量を生成することにより、電圧位相を安定化でき、二相ＰＷＭ制御のスイッチング休止相の切替えを正確に実行できる。 According to the present invention, the voltage shortage due to dead time can be accurately compensated, the voltage phase can be stabilized by generating a dead time voltage compensation amount without excessive change, and switching suspension of two-phase PWM control Phase switching can be performed accurately.

以下、本発明の実施の形態について図面を参照して説明する。
図１は本発明に係るインバータ制御装置の全体構成を示す図、図２は本発明に係るインバータ制御装置の要部の一実施の形態を示す構成図である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a diagram showing an overall configuration of an inverter control device according to the present invention, and FIG. 2 is a configuration diagram showing an embodiment of a main part of the inverter control device according to the present invention.

インバータ１を含むインバータ制御装置は、図７とほぼ同様な構成であるので、同一構成部分については同一符号を付するとともに、重複部分については図７の説明に譲る。 Since the inverter control apparatus including the inverter 1 has substantially the same configuration as that in FIG. 7, the same components are denoted by the same reference numerals, and overlapping portions are left to the description of FIG. 7.

このインバータ制御装置は、図１に示すように例えば速度制御部１２から各相の電流指令値Ｉｕ^＊，Ｉｖ^＊，Ｉｗ^＊を取り出し、本発明の要部となるデッドタイム補償部３０に供給する。
デッドタイム補償部３０には、図２に示すように各相の電流指令値Ｉｕ^＊，Ｉｖ^＊，Ｉｗ^＊に対応してリミッタ機能３１ｕ，３１ｖ，３１ｗが設けられている。リミッタ機能３１ｕ，３１ｖ，３１ｗは、入力される各相の電流指令値Ｉｕ^＊，Ｉｖ^＊，Ｉｗ^＊に対し、当該各相の電流指令値Ｉｕ^＊，Ｉｖ^＊，Ｉｗ^＊の正負変化に同期させて緩傾斜で変化させて所定の上下限リミット電流値±Ｉｒで制限する機能をもっている。このリミッタ機能３１ｕ，３１ｖ，３１ｗの出力はそれぞれ対応する１／Ｉｒ除算要素３２ｕ，３２ｖ，３２ｗに入力される。各１／Ｉｒ除算要素３２ｕ，３２ｖ，３２ｗは、各リミッタ機能３１ｕ，３１ｖ，３１ｗの出力である上下限リミット電流値±Ｉｒに対してリミット電流値Ｉｒで除算して±１を出力し、かつ上限リミット電流値＋Ｉｒと下限リミット電流値−Ｉｒとの間の緩傾斜の変化部分は、＋１から−１、−１から＋１に緩傾斜で変化する出力を生成し、各相に対応するゲイン調整機能３３ｕ，３３ｖ，３３ｗに入力する。これらゲイン調整機能３３ｕ，３３ｖ，３３ｗは、各１／Ｉｒ除算要素３２ｕ，３２ｖ，３２ｗの出力に所望のゲイン係数を掛けて調整し、加算要素３４ａ，３４ｂ及び各相に対応する減算要素３５ｕ，３５ｖ，３５ｗ入力する。 As shown in FIG. 1, this inverter control device takes out current command values Iu ^* , Iv ^* , and Iw ^* for each phase from, for example, the speed control unit 12 and supplies them to the dead time compensation unit 30 that is the main part of the present invention. .
As shown in FIG. 2, the dead time compensation unit 30 is provided with limiter functions 31u, 31v, 31w corresponding to the current command values Iu ^* , Iv ^* , Iw ^* of each phase. The limiter functions 31u, 31v, 31w synchronize the current command values Iu ^* , Iv ^* , Iw ^* of each phase with the positive / negative changes of the current command values Iu ^* , Iv ^* , Iw ^* of each phase. And has a function of limiting with a predetermined upper / lower limit current value ± Ir by changing at a gentle slope. The outputs of the limiter functions 31u, 31v, 31w are input to the corresponding 1 / Ir division elements 32u, 32v, 32w, respectively. Each 1 / Ir division element 32u, 32v, 32w divides the upper / lower limit current value ± Ir, which is the output of each limiter function 31u, 31v, 31w, by the limit current value Ir and outputs ± 1; and The change portion of the gentle slope between the upper limit current value + Ir and the lower limit current value -Ir generates an output that changes with a gentle slope from +1 to -1, and from -1 to +1, and gain adjustment corresponding to each phase Input to the functions 33u, 33v, 33w. These gain adjustment functions 33u, 33v, and 33w adjust the outputs of the 1 / Ir division elements 32u, 32v, and 32w by a desired gain coefficient, and add elements 34a and 34b and subtraction elements 35u, Input 35v, 35w.

これら加算要素３４ａ，３４ｂは各相ゲイン調整機能３３ｕ，３３ｖ，３３ｗの出力全部を加算し、この加算出力を１／３除算要素３６で除算し、各相ゲイン調整機能３３ｕ，３３ｖ，３３ｗ出力の平均値を取り出し、各相対応の減算要素３５ｕ，３５ｖ，３５ｗに入力する。これら減算要素３５ｕ，３５ｖ，３５ｗは、対応する相のゲイン調整機能３３ｕ，３３ｖ，３３ｗの出力から１／３除算要素３６で得られた平均値で減算し、各相のデッドタイム電圧補償量ＤｔＣｍｐＵ，ＤｔＣｍｐＶ，ＤｔＣｍｐＷを生成し、ｄｑ／ＵＶＷ変換部１７の各相電圧指令Ｖｕ，Ｖｖ，Ｖｗに加えることにより、デッドタイム補償を行う。 These addition elements 34a and 34b add all the outputs of the phase gain adjustment functions 33u, 33v, and 33w, and divide the addition output by the 1/3 division element 36 to output the outputs of the phase gain adjustment functions 33u, 33v, and 33w. The average value is taken out and input to the subtraction elements 35u, 35v, 35w corresponding to each phase. These subtraction elements 35u, 35v, and 35w subtract the average value obtained by the 1/3 division element 36 from the output of the corresponding phase gain adjustment function 33u, 33v, 33w, and the dead time voltage compensation amount DtCmpU for each phase. , DtCmpV, DtCmpW are generated and added to the phase voltage commands Vu, Vv, Vw of the dq / UVW converter 17 to compensate for dead time.

従って、以上のような実施の形態によれば、デッドタイム補償部３０に入力電流として、各相の電流指令値Ｉｕ^＊，Ｉｖ^＊，Ｉｗ^＊を用いることにより、インバータ１の出力電流変化に影響されない状態で各相のデッドタイム電圧補償量ＤｔＣｍｐＵ，ＤｔＣｍｐＶ，ＤｔＣｍｐＷを生成することができる。 Therefore, according to the embodiment as described above, by using the current command values Iu ^* , Iv ^* , Iw ^* of each phase as the input current to the dead time compensation unit 30, the change in the output current of the inverter 1 is affected. In such a state, the dead time voltage compensation amounts DtCmpU, DtCmpV, and DtCmpW for each phase can be generated.

また、デッドタイム補償部３０の各相リミッタ機能３１ｕ，３１ｖ，３１ｗは、各相の電流指令値Ｉｕ^＊，Ｉｖ^＊，Ｉｗ^＊の電流変化に同期して緩傾斜で変化させつつデッドタイム電圧補償量ＤｔＣｍｐＵ，ＤｔＣｍｐＶ，ＤｔＣｍｐＷの正負切替えを行っている。その結果、図３（ｄ）に示すように電圧位相Ｑｖの６０°位相ごとに歪むという現象がなくなる。このことは、二相ＰＷＭ制御のスイッチング休止相の切替えが正確に実行でき、同時にｄｑ／ＵＶＷ変換部１７の各相電圧指令Ｖｕ，Ｖｖ，Ｖｗも安定化する（図３（ｃ）参照）。 Further, each phase limiter function 31u, 31v, 31w of the dead time compensation unit 30 performs dead time voltage compensation while changing the current command values Iu ^* , Iv ^* , Iw ^* of each phase with a slow slope in synchronization with the current change of the current command values Iu ^* , Iv ^* , Iw ^*. Positive and negative switching of the quantities DtCmpU, DtCmpV, and DtCmpW is performed. As a result, the phenomenon of distortion every 60 ° phase of the voltage phase Qv as shown in FIG. This means that the switching pause phase of the two-phase PWM control can be accurately executed, and at the same time, the respective phase voltage commands Vu, Vv, Vw of the dq / UVW converter 17 are stabilized (see FIG. 3C).

また、各相電流指令値Ｉｕ^＊，Ｉｖ^＊，Ｉｗ^＊は１２０°ずつ位相ずれをもってデッドタイム補償部３０に入力されているので、各相ゲイン調整機能３３ｕ，３３ｖ，３３ｗの出力を全部加算し、１／３除算要素３６で除算し、この除算出力を各相ゲイン調整機能３３ｕ，３３ｖ，３の出力から減算すると、図３（ｂ）に示すような緩傾斜を伴う階段状のＵ相デッドタイム電圧補償量ＤｔＣｍｐＵを生成でき、デッドタイムによるＵ相の電圧不足分を正確に補償できる。Ｖ相及びＷ相のデッドタイム電圧補償量ＤｔＣｍｐＶ，ＤｔＣｍｐＷも同様に生成でき、結局、各相のデッドタイムによるＵ相の電圧不足分を正確に補償できる。 Further, since each phase current command value Iu ^* , Iv ^* , Iw ^* is input to the dead time compensation unit 30 with a phase shift of 120 °, all outputs of the phase gain adjustment functions 33u, 33v, 33w are added. When the output is divided by the 1/3 division element 36 and this division output is subtracted from the output of each phase gain adjustment function 33u, 33v, 3, a stepped U-phase dead with a gentle slope as shown in FIG. The time voltage compensation amount DtCmpU can be generated, and the U phase voltage shortage due to the dead time can be accurately compensated. The V-phase and W-phase dead time voltage compensation amounts DtCmpV and DtCmpW can be generated in the same manner, and eventually the U-phase voltage shortage due to the dead time of each phase can be accurately compensated.

なお、本発明は、上記実施の形態に限定されるものでなく、その要旨を逸脱しない範囲で種々変形して実施できる。上記実施の形態は、各相電流指令値Ｉｕ^＊，Ｉｖ^＊，Ｉｗ^＊を電動機３の検出速度から取得するようにしたが、従来からこの種のインバータ制御や電動機制御に種々の各相電流指令値Ｉｕ^＊，Ｉｖ^＊，Ｉｗ^＊を取得する方法があるので、それらの周知の技術を用いて各相電流指令値Ｉｕ^＊，Ｉｖ^＊，Ｉｗ^＊を取得してもよい。また、実施の形態である図２の構成のうち、加算要素３４ａ，３４ｂ、減算要素３５ｕ，３５ｖ，３５ｗ、除算要素３６を省略し、各ゲイン調整機能３３ｕ，３３ｖ，３３ｗの出力をそのままデッドタイム電圧補償量ＤｔＣｍｐＵ，ＤｔＣｍｐＶ，ＤｔＣｍｐＷとしてもよい。 In addition, this invention is not limited to the said embodiment, In the range which does not deviate from the summary, various deformation | transformation can be implemented. In the above embodiment, each phase current command value Iu ^* , Iv ^* , Iw ^* is obtained from the detection speed of the motor 3. However, various types of phase current commands are conventionally used for this kind of inverter control and motor control. Since there are methods for acquiring the values Iu ^* , Iv ^* , and Iw ^* , the phase current command values Iu ^* , Iv ^* , and Iw ^* may be acquired using those well-known techniques. Further, in the configuration of FIG. 2 which is the embodiment, the addition elements 34a and 34b, the subtraction elements 35u, 35v and 35w, and the division element 36 are omitted, and the outputs of the gain adjustment functions 33u, 33v and 33w are directly used as dead time. The voltage compensation amounts may be DtCmpU, DtCmpV, and DtCmpW.

さらに、スイッチング素子を休止する相に相当するゲイン調整機能３３ｕ又は３３ｖ，３３ｗのゲイン係数を零とし、各相電圧指令にデッドタイム電圧補償量をバイパスする構成であってもよい。その理由は、スイッチング休止相に相当する各相電圧指令が最高電圧指令レベルに設定されるため、デッドタイムが発生せず、スイッチング休止相にはデッドタイム電圧補償を行う必要がないからである。また、位相が低速で変化する領域では、微小な電流検出ノイズを考慮して各相電流指令値Ｉｕ^＊，Ｉｖ^＊，Ｉｗ^＊をデッドタイム補償部３０に入力し、位相が高速で変化する領域では、電流制御の遅れを考慮し、各相検出電流Ｉｕ，Ｉｖ，Ｉｗをデッドタイム補償部３０に入力し、デッドタイム電圧補償量ＤｔＣｍｐＵ，ＤｔＣｍｐＶ，ＤｔＣｍｐＷを生成する構成であってもよい。 Further, the gain adjustment function 33u or 33v, 33w corresponding to the phase in which the switching element is stopped may be set to zero, and the dead time voltage compensation amount may be bypassed in each phase voltage command. The reason is that each phase voltage command corresponding to the switching pause phase is set to the highest voltage command level, so that no dead time occurs and it is not necessary to perform dead time voltage compensation in the switching pause phase. In a region where the phase changes at a low speed, each phase current command value Iu ^* , Iv ^* , Iw ^* is input to the dead time compensation unit 30 in consideration of a minute current detection noise, and the phase changes at a high speed. Then, in consideration of a delay in current control, each phase detection current Iu, Iv, Iw may be input to the dead time compensation unit 30 to generate the dead time voltage compensation amounts DtCmpU, DtCmpV, DtCmpW.

その他、各実施の形態は組み合わせて実施することが可能であり、その場合には組み合わせによる効果が得られる。 In addition, each embodiment can be implemented in combination, and in that case, the effect of the combination can be obtained.

本発明に係るインバータ制御装置の一実施の形態を示す構成図。The block diagram which shows one Embodiment of the inverter control apparatus which concerns on this invention. 本発明に係るインバータ制御装置の要部の一実施の形態を示す構成図。The block diagram which shows one Embodiment of the principal part of the inverter control apparatus which concerns on this invention. インバータ制御装置の各必要構成部分の波形図。The wave form diagram of each required component part of an inverter control apparatus. 従来の一般的なインバータ制御装置の構成図。The block diagram of the conventional general inverter control apparatus. ＰＷＭ変換の原理を説明する波形図。The wave form diagram explaining the principle of PWM conversion. 各相の電圧指令のピーク時点に±３０°のスイッチング休止区間を設けるために最高電圧指令のレベルに設定した図。The figure set to the level of the highest voltage command in order to provide the switching pause section of ± 30 degrees at the peak time of the voltage command of each phase. ｄｑ／ＵＶＷ変換部とＰＷＭ変換部との間に二相ＰＷＭ変換部を設け、かつデッドタイム補償手段を設けた従来のもう１つのインバータ制御装置の構成図。The block diagram of another conventional inverter control apparatus which provided the two-phase PWM conversion part between the dq / UVW conversion part and the PWM conversion part, and provided the dead time compensation means. デッドタイムを生成する理由を説明する図。The figure explaining the reason which produces | generates a dead time. 従来のデッドタイム補償部の構成を示す図。The figure which shows the structure of the conventional dead time compensation part. 従来のデッドタイム補償部を用いた時の各各必要構成部分の波形図。The wave form diagram of each required component when the conventional dead time compensation part is used.

符号の説明Explanation of symbols

１…インバータ、３…電動機、１０…インバータ制御装置、１１…速度検出器、１２…速度制御部、１３…電流指令発生部、１４ｕ，１４ｗ…電流検出器、１５…ＵＶＷ／ｄｑ変換部、１６ｄ，１６ｑ…電流制御部、１７…ｄｑ／ＵＶＷ変換部、１８…ＰＷＭ変換部、２３…二相ＰＷＭ変換部、２４…電流位相検出器、２５…電流ずれ量演算部、２６…位相検出部、３０…デッドタイム補償部、３１ｕ，３１ｖ，３１ｗ…リミッタ機能、３２ｕ，３２ｖ，３２ｗ…１／Ｉｒ除算要素、３４ａ，３４ｂ…加算要素、３５ｕ，３５ｖ，３５ｗ…減算要素、３６…１／３除算要素。 DESCRIPTION OF SYMBOLS 1 ... Inverter, 3 ... Electric motor, 10 ... Inverter control apparatus, 11 ... Speed detector, 12 ... Speed control part, 13 ... Current command generation part, 14u, 14w ... Current detector, 15 ... UVW / dq conversion part, 16d , 16q ... current control unit, 17 ... dq / UVW conversion unit, 18 ... PWM conversion unit, 23 ... two-phase PWM conversion unit, 24 ... current phase detector, 25 ... current deviation amount calculation unit, 26 ... phase detection unit, 30 ... Dead time compensation unit, 31u, 31v, 31w ... Limiter function, 32u, 32v, 32w ... 1 / Ir division element, 34a, 34b ... Addition element, 35u, 35v, 35w ... Subtraction element, 36 ... 1/3 division element.

Claims

入力される各相の電圧指令に対し、電圧位相の６０°ごとに順次スイッチング休止相に切替えて休止区間を生成しＰＷＭ変換手段に入力するとともに、このＰＷＭ変換手段でインバータを構成する各相対をなすスイッチング素子のオン時にデッドタイムを形成し、このデッドタイムによる電圧不足分をデッドタイム補償部で各相デッドタイム電圧補償量を生成し、前記各相の電圧指令に与えるインバータ制御装置であって、
前記デッドタイム補償部は、
各相電流指令値の入力に対し、当該各相電流指令値の正負変化に同期させて緩傾斜で変化させて所定の上下限リミット電流値で制限し出力するリミッタ機能と、
この各相リミッタ機能の出力をそれぞれ前記リミット電流値の絶対値で除算する第１の除算要素と、
この各相の第１の除算要素の出力を所定のゲイン係数で調整し、各相のデッドタイム電圧補償量を取り出すゲイン調整機能とを備えたことを特徴とするインバータ制御装置。 In response to the voltage command of each phase that is input, the switching phase is sequentially switched to the switching pause phase every 60 ° of the voltage phase, and a pause interval is generated and input to the PWM conversion means. An inverter control device that forms a dead time when the switching element is turned on, generates a dead time voltage compensation amount for each phase by a dead time compensation unit, and provides the voltage command for each phase to the voltage shortage due to the dead time. ,
The dead time compensation unit is
A limiter function for changing the input current of each phase current command value in a gentle slope in synchronization with the positive / negative change of each phase current command value, and limiting and outputting with a predetermined upper / lower limit current value,
A first division element for dividing the output of each phase limiter function by the absolute value of the limit current value;
An inverter control device comprising: a gain adjustment function for adjusting an output of the first division element of each phase by a predetermined gain coefficient and extracting a dead time voltage compensation amount of each phase.

請求項１に記載のインバータ制御装置において、
前記デッドタイム補償部は、
前記各相のゲイン調整機能の出力を加算し平均化する演算手段と、
前記各相のゲイン調整機能の出力を前記演算手段で得られた平均値で減算し、各相のデッドタイム電圧補償量を取り出す手段とを設けたことを特徴とするインバータ制御装置。 The inverter control device according to claim 1,
The dead time compensation unit is
Arithmetic means for adding and averaging the outputs of the gain adjustment functions of the respective phases;
An inverter control apparatus comprising: means for subtracting the output of the gain adjustment function for each phase by the average value obtained by the computing means to extract a dead time voltage compensation amount for each phase.

請求項１又は請求項２に記載のインバータ制御装置において、
前記スイッチング素子を休止する相に対応する前記ゲイン調整機能のゲイン係数を零に設定することを特徴とするインバータ制御装置。 In the inverter control device according to claim 1 or 2,
An inverter control device, wherein a gain coefficient of the gain adjustment function corresponding to a phase in which the switching element is suspended is set to zero.

請求項１ないし請求項３の何れか一項に記載のインバータ制御装置において、
位相が高速で変化する領域に限り、前記デッドタイム補償部に入力する各相電流指令値に代えて、前記インバータの出力の検出電流を前記デッドタイム補償部に入力することを特徴とするインバータ制御装置。 In the inverter control device according to any one of claims 1 to 3,
Inverter control, wherein the detected current of the output of the inverter is input to the dead time compensation unit instead of each phase current command value input to the dead time compensation unit only in a region where the phase changes at high speed apparatus.