JP4492187B2 - Multilayer positive temperature coefficient thermistor - Google Patents
Multilayer positive temperature coefficient thermistor Download PDFInfo
- Publication number
- JP4492187B2 JP4492187B2 JP2004109746A JP2004109746A JP4492187B2 JP 4492187 B2 JP4492187 B2 JP 4492187B2 JP 2004109746 A JP2004109746 A JP 2004109746A JP 2004109746 A JP2004109746 A JP 2004109746A JP 4492187 B2 JP4492187 B2 JP 4492187B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- laminated
- temperature coefficient
- positive temperature
- invalid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 claims description 36
- 238000010030 laminating Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 46
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000007639 printing Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910018054 Ni-Cu Inorganic materials 0.000 description 3
- 229910018481 Ni—Cu Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
本発明は、積層型正特性サーミスタ（以下、単にサーミスタという）に係り、より詳しくは、その耐電圧性能の向上を図ることに関する。 The present invention relates to a laminated positive temperature coefficient thermistor (hereinafter simply referred to as a thermistor), and more particularly to improving the withstand voltage performance thereof.
サーミスタにとり必要な性能に耐電圧性能がある。この耐電圧性能を、図７に示す構造を備えたサーミスタ１０１について評価する。まず、図７のサーミスタの構造を説明すると、サーミスタ１０１は、セラミック層１０３と内部電極１０４，１０５とが交互に積層されてなる積層体１０２を備える。積層体１０２の、図で左右に対向する端面１０６，１０７には、外部電極１０８，１０９が形成されている。内部電極１０４、１０５それぞれは、外部電極１０８、１０９それぞれに個別に対応して接続されている。内部電極１０４，１０５それぞれの一部は、上記積層方向に互いに重なり合っている（特許文献１参照）。
The required performance for the thermistor is withstand voltage performance. This withstand voltage performance is evaluated for the
以上の構成を備えたサーミスタ１０１において、その耐電圧性能を評価するため、サーミスタ１０１の外部電極１０８，１０９間に電圧を徐々に印加していくのであるが、この電圧の印加に際して、積層体１０２の中央部において、破壊が生じることがある。この破壊の現象を説明すると、サーミスタ１０１の外部電極１０８，１０９間に電圧を徐々に印加していくとき、積層体１０２がこの電圧の印加によって発熱するが、この発熱によってもたらされる熱は積層体１０２の中央部に蓄積されていく。この積層体１０２の中央部における熱の蓄積領域を符号１１０で示す。そして、この熱蓄積領域１１０での熱の蓄積量が次第に増大してくると、熱暴走が発生してセラミック層１０３を構成する半導体セラミックが熱溶融して、上述の積層体１０２の中央部での破壊に至るものと考えられる。
したがって、本発明は、耐電圧試験などで外部電極に電圧を徐々に印加していくときに、上述した熱暴走による破壊現象を抑制して、サーミスタとしての耐電圧性能を向上させることを解決すべき課題としている。 Therefore, the present invention solves the problem of improving the withstand voltage performance as a thermistor by suppressing the above-described breakdown phenomenon due to thermal runaway when a voltage is gradually applied to the external electrode in a withstand voltage test or the like. It should be a challenge.
本発明によるサーミスタは、積層された複数のセラミック層からなる積層体と、この積層体の外表面上の互いに異なる位置に形成された第１および第２の外部電極と、積層体の内部であって上記複数のセラミック層間に沿い、かつ、第１および第２の外部電極にそれぞれ接続されたＮｉからなる第１および第２の内部電極とを備えたサーミスタであって、上記積層体内部の略中央部分であって、サーミスタとして機能するサーミスタ有効部の積層方向中央部分に、サーミスタとして機能しないサーミスタ無効部を設け、上記サーミスタ無効部のセラミック層１層の厚みと、上記サーミスタ有効部のセラミック層１層あたりの厚みが同等であることを特徴とするものである。 The thermistor according to the present invention includes a laminated body composed of a plurality of laminated ceramic layers, first and second external electrodes formed at different positions on the outer surface of the laminated body, and an inside of the laminated body. A thermistor including first and second internal electrodes made of Ni, which are connected between the plurality of ceramic layers and connected to the first and second external electrodes, respectively. A thermistor invalid portion that does not function as a thermistor is provided at the central portion of the thermistor effective portion that functions as the thermistor in the stacking direction, and the thickness of one ceramic layer of the thermistor invalid portion and the ceramic layer of the thermistor effective portion The thickness per layer is equivalent .
なお、ここでのサーミスタ有効部とは、第１および第２の外部電極間に所定の電圧を印加したとき、自己発熱をしてサーミスタとして機能する部分であり、サーミスタ無効部とは、第１および第２の外部電極間に電圧を印加しても自己発熱しない部分である。 Here, the thermistor effective portion is a portion that functions as a thermistor by self-heating when a predetermined voltage is applied between the first and second external electrodes. The portion does not generate heat even when a voltage is applied between the second external electrodes.
本発明によると、例えば、耐電圧試験において両外部電極に電圧を徐々に印加していくとき、積層体が当該電圧の印加によって発熱し、その発熱によってもたらされる熱は積層体の中央部に蓄積されていく。この場合、この積層体の略中央部には第１および第２の外部電極間に電圧を印加しても自己発熱せず、サーミスタとして機能しないサーミスタ無効部を設けてあるために、積層体中央部での発熱作用が緩和される結果、当該積層体中央部での熱暴走の発生は抑制される。以上の結果、本発明では、耐電圧試験等において、外部電極に電圧を徐々に印加していったときに、セラミック層を構成する半導体セラミックが熱溶解して積層体中央部が破壊するようなことを阻止することが可能となり、耐電圧性能が向上したサーミスタを提供することができる。 According to the present invention, for example, when a voltage is gradually applied to both external electrodes in a withstand voltage test, the laminated body generates heat when the voltage is applied, and the heat generated by the generated heat is accumulated in the central portion of the laminated body. It will be done. In this case, since there is a thermistor invalid portion that does not self-heat even when a voltage is applied between the first and second external electrodes and does not function as a thermistor at the substantially central portion of the laminate, As a result of alleviating the exothermic action at the portion, the occurrence of thermal runaway at the central portion of the laminate is suppressed. As a result of the above, in the present invention, when a voltage is gradually applied to the external electrode in a withstand voltage test or the like, the semiconductor ceramic constituting the ceramic layer is thermally melted and the central portion of the laminate is destroyed. Therefore, it is possible to provide a thermistor with improved withstand voltage performance.
以上のサーミスタにおいては、サーミスタ無効部を、上記積層体内部の略中央部分において積層方向に対向する一対の同電位電極と、両同電位電極間に介在されたセラミック層とにより構成することが好ましい。さらに、サーミスタ無効部を、上記積層体内部の略中央部分において、複数、積層方向に対向して設けてもよい。 In the above thermistor, it is preferable that the thermistor ineffective portion is constituted by a pair of equipotential electrodes opposed to each other in the laminating direction at a substantially central portion inside the laminate and a ceramic layer interposed between the equipotential electrodes. . Furthermore, a plurality of thermistor invalid portions may be provided in the substantially central portion inside the laminated body so as to face each other in the laminating direction.
本発明によれば、積層体内部の略中央部分に設けたサーミスタ無効部により、積層体内部のサーミスタ有効部での発熱を緩和させることが可能となる結果、当該積層体内部の略中央部での熱暴走の発生を抑制して、耐電圧性能が向上したサーミスタを提供することができる。 According to the present invention, the thermistor ineffective portion provided in the substantially central portion inside the laminated body can reduce the heat generation in the thermistor effective portion inside the laminated body. As a result, in the substantially central portion inside the laminated body. Therefore, it is possible to provide a thermistor with improved withstand voltage performance.
以下、図面を参照して、本発明を実施するための最良の形態に係るサーミスタを説明する。図１は、サーミスタの断面図、図２は、サーミスタの積層体の分解斜視図である。これらの図を参照して、サーミスタ１は、直方体の積層体２を備えている。積層体２は、通常、バレル研磨によって、その角部分および稜線部分において丸くされている。積層体２は、正の抵抗温度係数を有する複数のセラミック層３が積層された構造を有している。セラミック層３は、例えば、ＢａＴｉＯ３系の半導体セラミックからなる。
Hereinafter, the thermistor according to the best mode for carrying out the present invention will be described with reference to the drawings. FIG. 1 is a sectional view of a thermistor, and FIG. 2 is an exploded perspective view of a laminated body of the thermistors. Referring to these drawings, the thermistor 1 includes a rectangular parallelepiped laminated
積層体２の内部であって、複数のセラミック層３間に、各々複数の第１および第２の内部電極４，５が形成されている。第１および第２の内部電極４，５は、各々の一端側がセラミック層３を挟んで積層方向において互いに重なり合った状態で、交互に配置されている。第１および第２の内部電極４，５は、例えば、ニッケルを導電成分として含んでいる。第１および第２の内部電極４，５は、それぞれの他端側が積層体２の外表面上であって、互いに対向する第１および第２の外端面７，８にまで露出している。
A plurality of first and second
第１および第２の外部電極９，１０は、積層体２の第１および第２の外端面７，８にそれぞれ形成され、該外端面７，８に露出している第１および第２の内部電極４，５それぞれに電気的に接続されている。第１および第２の外部電極９，１０は、それぞれ、第１および第２の内部電極４，５の各々に対してオーミック接触を図ることが可能な下地層としてのオーミック電極層と、このオーミック電極層の表面に形成される半田等からなるめっき層とから構成される。オーミック電極層は、例えば、スパッタリングによって形成され、積層体２の第１および第２の外端面７，８に形成されるＣｒ層と、このＣｒ層の表面に形成されるＮｉ−Ｃｕ層と、このＮｉ−Ｃｕ層の表面に形成されるＡｇ層とから構成される。めっき層は、上述した半田めっきの他、Ｎｉめっき、Ｓｎめっき等によって形成されてもよく、通常、電気めっきを用いて形成される。なお、第１および第２の外部電極９，１０はスパッタリングによって形成されるものに限らず、第１および第２の内部電極４，５とオーミック接触が取れるものであればよい。また、積層体２の外表面上であって、第１および第２の外部電極９，１０によって覆われていない領域には、ガラスコート（図示略）が施されていてもよい。積層体２を得るための焼成工程が還元性雰囲気中で行われるとき、再酸化焼成を行うことによってＰＴＣ特性を発現させるが、この再酸化焼成工程とガラスコートを形成するための熱処理とを同時に行うようにしてもよい。
The first and second
本実施の形態の特徴を説明すると、積層体２は、両外部電極９，１０間に所定の電圧を印加すると自己発熱してサーミスタとして機能するサーミスタ有効部（発熱部）２０と、サーミスタ有効部２０の積層方向外側にて積層体２の上下の最外層にそれぞれ設けられたセラミック層３からなる保護部２１，２２とを備えている。サーミスタ有効部２０は、積層方向両端に配置された両内部電極４，５間に形成され、両内部電極４，５がセラミック層３を挟んで互いに重なり合った状態で積層方向に交互に配置されて構成されている。
The features of the present embodiment will be described. The
サーミスタ有効部２０における積層方向での中央部分には、両外部電極９，１０間に電圧を印加しても自己発熱せずサーミスタとして機能しない第１および第２のサーミスタ無効部（非発熱部）２３，２４が形成されている。
In the central portion of the thermistor
第１のサーミスタ無効部２３は、積層方向一対でかつ互いに同電位とされた第１の内部電極４、４と、一対の第１の内部電極４，４間に介在するセラミック層３とにより構成されている。このようなサーミスタ無効部２３は、第１の内部電極４が形成された印刷シート２枚を連続して積層して形成されている。
The first thermistor
第２のサーミスタ無効部２４は、積層方向一対でかつ互いに同電位とされた第２の内部電極５、５と、一対の第１の内部電極５，５間に介在するセラミック層３とにより構成されている。このような第２のサーミスタ無効部２４は、第２の内部電極５が形成された印刷シート２枚を連続して積層して形成されている。
The second thermistor
以上により、サーミスタ有効部２０のうち、第１のサーミスタ無効部２３と第２のサーミスタ無効部２４とを除く部位が、発熱部１５，１６，１７となる。
As described above, portions of the thermistor
このように構成されたサーミスタ１によると、サーミスタ有効部２０の積層方向中央部分に、サーミスタとして機能しないサーミスタ無効部２３，２４を設けたので、当該中央部での発熱が緩和され、熱暴走による破壊が抑制され、サーミスタ１の耐電圧性能が向上する。第１の内部電極４からなる第１のサーミスタ無効部２３と、第２の内部電極５からなる第２のサーミスタ無効部２４とが、対になって設けられており、Ｎｉの拡散量の偏りを少なくでき、ＰＴＣ特性にばらつきが生じるのを防止できる。
According to the thermistor 1 configured as described above, the thermistor
なお、本実施の形態では第１のサーミスタ無効部２３と第２のサーミスタ無効部２４は、それぞれ、第１および第２の内部電極４，５が形成された印刷シート２枚を一対としたが、積層方向中央部に配設されていれば、その前後に何対も積み重ねても同様の効果が得られる。
In the present embodiment, the first thermistor
図３以降に本発明の他の形態を示す。 FIG. 3 and subsequent figures show other embodiments of the present invention.
図３に示すサーミスタ３０は、サーミスタ有効部３１の積層方向中央部分に、第１の内部電極４が形成された印刷シート２枚を一対としてサーミスタ無効部３２を１つ設けたものである。図４に示すサーミスタ４０は、サーミスタ有効部４１の積層方向中央部分に、積層体２の両端７，８に達せず、第１および第２の外部電極９，１０のいずれにも接続されていない第３の内部電極１１が形成された印刷シート２枚を一対としてサーミスタ無効部４２を１つ設けたものである。図５に示すサーミスタ５０は、サーミスタ有効部５１の積層方向中央部分に、第１の内部電極４が形成された印刷シート３枚を一対としてサーミスタ無効部５２を２つ積層方向に隣接して設けたものである。図６に示すサーミスタ６０は、サーミスタ有効部６１の積層方向中央部分に、第２の内部電極５が形成された印刷シート２枚を一対としてサーミスタ無効部６２を１つ設けたものである。なお、電極の間隔は異なっていてもよいが、等間隔が好ましい。特に、内部電極がＮｉの場合、Ｎｉが焼成時にセラミック層中に拡散する。層の間隔がばらばらであると、各層に拡散されるＮｉ濃度が変わってくる。その結果、ＰＴＣ特性にばらつきが生じることとなり、等間隔が望ましい。また、同電位層は、所望の抵抗値が許す範囲で増減しても良い。さらに、セラミック層の厚みについては、素子サイズ、素子抵抗値、素子強度などの求める性能で適宜に決められる。
（実施例１）
図１および図２に示したサーミスタ１について、効果を確認する評価試験を行った。
The
Example 1
The thermistor 1 shown in FIGS. 1 and 2 was subjected to an evaluation test for confirming the effect.
まず、ＢａＣＯ３，ＴｉＯ２，Ｓｍ２Ｏ３を原料として、（Ｂａ０．９９９８Ｓｍ０．０００２）ＴｉＯ３となるように調合した。次に、得られた粉体に純水を加えてジルコニアボールとともに１０時間混合粉砕し、乾燥後、９００℃で２時間仮焼した。この仮焼粉に、有機バインダ、分散剤および水を加えて、ジルコニアボールとともに数時間混合した後、厚さ３０μｍのグリーンシート６を形成した。次に、そのグリーンシート６上に、スクリーン印刷等の手法によりＮｉ電極ペースト４，５を塗布し乾燥させ、通常の内部電極印刷シートを作製した。
First, BaCO 3 , TiO 2 , and Sm 2 O 3 were used as raw materials to prepare (Ba 0.9998 Sm 0.0002 ) TiO 3 . Next, pure water was added to the obtained powder, mixed and pulverized with zirconia balls for 10 hours, dried, and calcined at 900 ° C. for 2 hours. An organic binder, a dispersant, and water were added to the calcined powder and mixed with zirconia balls for several hours, and then a
次に、積み重ね方向で中央部分のみ、それぞれＮｉ電極ペースト４，５が同方向の印刷シート２枚ずつを一対として発熱に寄与しないサーミスタ無効部２３，２４を作製し、その上下はＮｉ電極ペースト４，５を１枚ずつ交互となるように印刷シートを積層してサーミスタ有効部２０を作製した。さらに、保護層２１，２２となるグリーンシート６をサーミスタ有効部２０の上下に配置して圧着した後、所定の寸法に切断して生チップ素子を得た。
Next, the thermistor
生チップ素子を大気中４００℃で２時間脱脂した後、Ｈ２／Ｎ２＝３％の還元雰囲気下１３００℃で２時間焼成した。この焼成素子をＳｉＯ２およびＡｌ２Ｏ３などからなる研磨メディアとを混合し、バレル研磨を行って素子の角隅部および稜線部品の角部を丸くした積層体２を得た。
The raw chip element was degreased in air at 400 ° C. for 2 hours, and then fired at 1300 ° C. for 2 hours in a reducing atmosphere of H 2 / N 2 = 3%. This fired element was mixed with polishing media made of SiO 2, Al 2 O 3 or the like, and barrel polishing was performed to obtain a
次に、再酸化熱処理を行った後、積層体２の両端７，８にスパッタリングによってセラミック素体側から順次、Ｃｒ層，Ｎｉ−Ｃｕ層，Ａｇ層となるように電極材料を付与して、それぞれ第１および第２の内部電極４，５に電気的に接続する第１および第２の外部電極９，１０を形成した。最後に、スパッタリングによってはんだ膜を形成して、２．０ｍｍ×１．２ｍｍであって、サーミスタ有効部のセラミック層およびサーミスタ無効部のセラミック層の厚みが３０μｍであり、室温抵抗値が０．３Ωのチップ状のサーミスタ１を得た。
Next, after performing re-oxidation heat treatment, electrode materials are applied to both ends 7 and 8 of the
比較例として、図７に示したような、第１および第２の内部電極４，５が形成された印刷シートを全て１枚ずつ交互に積み重ねた試料を作製した。作製方法は、上記本実施の形態と同様であり、２．０ｍｍ×１．２ｍｍであって、室温抵抗値が０．３Ωのチップ状の積層型正特性サーミスタを得た。
As a comparative example, a sample in which all the printing sheets on which the first and second
上記の実施例１と比較例のサーミスタを、各２０ヶを用いて耐電圧試験を実施した。耐電圧試験は、ＤＣ電源に直列につながれた端子に積層型正特性サーミスタを挟み、２０Ｖから２Ｖ毎に１分間印加保持するステップアップによる昇圧で、積層型正特性サーミスタが破壊するまで行い、壊れる直前の電圧をそのサーミスタの耐電圧とした。 A withstand voltage test was performed using 20 thermistors of Example 1 and the comparative example. The withstand voltage test is performed by stepping up by holding a laminated positive temperature coefficient thermistor in a terminal connected in series with a DC power supply and applying and holding every 20V to 2V for 1 minute until the laminated positive temperature coefficient thermistor breaks down. The immediately preceding voltage was taken as the withstand voltage of the thermistor.
表１に、耐電圧試験の結果を示す。なお、表１には、耐電圧の平均値、最大値、最小値および標準偏差値が示されている。なお、標準偏差値は各試料間のばらつきを表している。 Table 1 shows the results of the withstand voltage test. Table 1 shows the average value, maximum value, minimum value, and standard deviation value of the withstand voltage. The standard deviation value represents the variation between the samples.
表２に、ＰＴＣ特性試験の結果を示す。なお、表２には、抵抗変化幅および標準偏差値が示されている。抵抗変化幅は、ｌｏｇ（Ｒ２５０／Ｒ２５）にて表される。すなわち、室温（２５℃）から２５０℃までにおける最大抵抗値を、最小抵抗値で除し、その常用対数を用いることで求める。なお、標準偏差値は各試料間のばらつきを表している。 Table 2 shows the results of the PTC characteristic test. Table 2 shows resistance change widths and standard deviation values. The resistance change width is represented by log (R 250 / R 25 ). That is, the maximum resistance value from room temperature (25 ° C.) to 250 ° C. is divided by the minimum resistance value, and the common logarithm is used. The standard deviation value represents the variation between the samples.
また、実施例１は図１および図２に示したサーミスタ１であり、実施例２はサーミスタ有効部のセラミック層の１層あたりの厚みが３０μｍ、サーミスタ無効部のセラミック層の厚みが６０μｍであり、２．０ｍｍ×１．２ｍｍであって、室温抵抗値が０．３Ωのチップ状のサーミスタを得た。なお、サーミスタのサイズは無効層の厚みを厚くする分、保護層２１，２２の厚みを薄くするなどして調整した。
Further, Example 1 is the thermistor 1 shown in FIGS. 1 and 2, and Example 2 has a thickness of 30 μm per ceramic layer of the thermistor effective portion and a thickness of 60 μm of the thermistor ineffective portion ceramic layer. A thermistor having a chip shape of 2.0 mm × 1.2 mm and a room temperature resistance of 0.3Ω was obtained. The size of the thermistor was adjusted by reducing the thickness of the
そして、実施例１および実施例２の資料を、各々２０ヶを用いてＰＴＣ特性試験を実施した。 And the PTC characteristic test was implemented using the data of Example 1 and Example 2 20 pieces each.
本発明のサーミスタは、定温度発熱用素子、電流制限用素子、温度制御素子等として有用である。 The thermistor of the present invention is useful as a constant temperature heating element, a current limiting element, a temperature control element and the like.
１，３０，４０，５０，６０ サーミスタ
２ 積層体
３ セラミック層
４，５，１１ 内部電極
７，８ 端面
９，１０ 外部電極
２０，３１，４１，５１，６１ サーミスタ有効部
２１，２２ 保護部
２３，２４，３２，４２，５２，６２ サーミスタ無効部
1, 30, 40, 50, 60
Claims (3)
上記積層体内部の略中央部分であって、サーミスタとして機能するサーミスタ有効部の積層方向中央部分に、サーミスタとして機能しないサーミスタ無効部を設け、
上記サーミスタ無効部のセラミック層１層の厚みと、上記サーミスタ有効部のセラミック層１層あたりの厚みが同等であることを特徴とする積層型正特性サーミスタ。 A laminated body composed of a plurality of laminated ceramic layers; first and second external electrodes formed at different positions on the outer surface of the laminated body; and the plurality of ceramic layers inside the laminated body And a first and second internal electrodes made of Ni connected to the first and second external electrodes, respectively, and a laminated positive temperature coefficient thermistor,
The center portion inside the laminated body, the thermistor effective portion that functions as the thermistor is provided in the stacking direction central portion, the thermistor invalid portion that does not function as the thermistor ,
A laminated positive temperature coefficient thermistor characterized in that the thickness of one ceramic layer of the thermistor ineffective portion is equal to the thickness per ceramic layer of the thermistor effective portion .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004109746A JP4492187B2 (en) | 2004-04-02 | 2004-04-02 | Multilayer positive temperature coefficient thermistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004109746A JP4492187B2 (en) | 2004-04-02 | 2004-04-02 | Multilayer positive temperature coefficient thermistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005294670A JP2005294670A (en) | 2005-10-20 |
| JP4492187B2 true JP4492187B2 (en) | 2010-06-30 |
Family
ID=35327240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004109746A Expired - Lifetime JP4492187B2 (en) | 2004-04-02 | 2004-04-02 | Multilayer positive temperature coefficient thermistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4492187B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5569102B2 (en) * | 2010-03-31 | 2014-08-13 | 株式会社村田製作所 | Laminated positive temperature coefficient thermistor and laminated positive temperature coefficient thermistor manufacturing method |
| WO2016059917A1 (en) * | 2014-10-17 | 2016-04-21 | 株式会社村田製作所 | Stacked-type positive temperature coefficient thermistor |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0475311A (en) * | 1990-07-18 | 1992-03-10 | Toshiba Corp | Laminated ceramic capacitor |
| JPH0547508A (en) * | 1991-08-08 | 1993-02-26 | Murata Mfg Co Ltd | Laminated semiconductor porcelain and manufacture thereof |
| JPH05326204A (en) * | 1992-05-25 | 1993-12-10 | Murata Mfg Co Ltd | Chip ptc thermistor |
| JPH08124720A (en) * | 1994-10-28 | 1996-05-17 | Matsushita Electric Ind Co Ltd | Varistor and its manufacture |
| JPH08153606A (en) * | 1994-11-30 | 1996-06-11 | Matsushita Electric Ind Co Ltd | Laminated varistor |
| JPH10270281A (en) * | 1997-03-25 | 1998-10-09 | Mitsubishi Materials Corp | Laminated ceramic capacitor |
-
2004
- 2004-04-02 JP JP2004109746A patent/JP4492187B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0475311A (en) * | 1990-07-18 | 1992-03-10 | Toshiba Corp | Laminated ceramic capacitor |
| JPH0547508A (en) * | 1991-08-08 | 1993-02-26 | Murata Mfg Co Ltd | Laminated semiconductor porcelain and manufacture thereof |
| JPH05326204A (en) * | 1992-05-25 | 1993-12-10 | Murata Mfg Co Ltd | Chip ptc thermistor |
| JPH08124720A (en) * | 1994-10-28 | 1996-05-17 | Matsushita Electric Ind Co Ltd | Varistor and its manufacture |
| JPH08153606A (en) * | 1994-11-30 | 1996-06-11 | Matsushita Electric Ind Co Ltd | Laminated varistor |
| JPH10270281A (en) * | 1997-03-25 | 1998-10-09 | Mitsubishi Materials Corp | Laminated ceramic capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005294670A (en) | 2005-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4200765B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| JP4135651B2 (en) | Multilayer positive temperature coefficient thermistor | |
| JP4780306B2 (en) | Multilayer thermistor and manufacturing method thereof | |
| JP4492187B2 (en) | Multilayer positive temperature coefficient thermistor | |
| JP3438736B2 (en) | Manufacturing method of laminated semiconductor porcelain | |
| JPH1041104A (en) | Positive temperature coefficient thermistor element and positive temperature coefficient thermistor | |
| JPH10312933A (en) | Laminated ceramic electronic parts | |
| JP4487439B2 (en) | Multilayer semiconductor ceramic element and method for manufacturing the same | |
| JP4492216B2 (en) | Multilayer positive temperature coefficient thermistor | |
| JP2009246105A (en) | Multilayer capacitor | |
| JP5569102B2 (en) | Laminated positive temperature coefficient thermistor and laminated positive temperature coefficient thermistor manufacturing method | |
| JP2005303160A (en) | Laminated semiconductor ceramic electronic parts | |
| JPH0714702A (en) | Multilayer semiconductor ceramic having positive temperature-resistance characteristics | |
| JP3632592B2 (en) | Chip thermistor and manufacturing method thereof | |
| JP2013211432A (en) | Lamination type piezoelectric element | |
| JP4144080B2 (en) | Multilayer semiconductor ceramic element | |
| JP4292801B2 (en) | Manufacturing method of laminated varistor | |
| JPH0547508A (en) | Laminated semiconductor porcelain and manufacture thereof | |
| WO2016059917A1 (en) | Stacked-type positive temperature coefficient thermistor | |
| JP3240689B2 (en) | Laminated semiconductor porcelain composition | |
| JPH07220908A (en) | Laminated nonlinear resistor | |
| JP2005093574A (en) | Multilayer positive characteristic thermistor and method of manufacturing the same | |
| JP2001326102A (en) | Laminated semiconductor ceramic device and method of manufacturing the same | |
| JPH06310304A (en) | Ntc thermistor | |
| KR100340130B1 (en) | Complex device of PTC thermistor-varistor and fabricating method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100329 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4492187 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |