JP4489108B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4489108B2
JP4489108B2 JP2007238364A JP2007238364A JP4489108B2 JP 4489108 B2 JP4489108 B2 JP 4489108B2 JP 2007238364 A JP2007238364 A JP 2007238364A JP 2007238364 A JP2007238364 A JP 2007238364A JP 4489108 B2 JP4489108 B2 JP 4489108B2
Authority
JP
Japan
Prior art keywords
polishing
film
anionic surfactant
molecular weight
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007238364A
Other languages
English (en)
Other versions
JP2009071062A (ja
Inventor
俊介 土肥
之輝 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007238364A priority Critical patent/JP4489108B2/ja
Priority to TW097134595A priority patent/TWI374489B/zh
Priority to US12/208,372 priority patent/US7829406B2/en
Priority to KR1020080090523A priority patent/KR101022094B1/ko
Publication of JP2009071062A publication Critical patent/JP2009071062A/ja
Application granted granted Critical
Publication of JP4489108B2 publication Critical patent/JP4489108B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Description

本発明は、半導体装置の製造方法に係り、特に、メモリLSI、高速ロジックLSI、システムLSI、メモリ・ロジック混載LSI等の高速デバイスの製造プロセスにおける化学的機械的研磨(CMP)に関する。
近年、半導体装置の製造プロセスに用いられる平坦化技術としては、化学的機械的研磨法(CMP法)が主流となっている。CMP法を用いる代表的な工程の一つに、シャロートレンチ分離(STI:Shallow Trench Isolation)と呼ばれる素子分離技術が挙げられる。STIは、シリコン基板にCMPのストッパー膜としてシリコン窒化膜を形成した後、シリコン窒化膜およびシリコン基板に浅いトレンチを形成し、次いで、このトレンチを埋めるようにシリコン酸化膜を堆積し、溝部以外の余分なシリコン酸化膜をCMPにより除去することにより素子分離領域を形成する技術である。
STIのためのCMPプロセスにおいて研磨液として、酸化セリウムからなる研磨剤を含む研磨液にポリカルボン酸アンモニウム塩等のアニオン性高分子界面活性剤を添加したものを用いることが知られている(例えば、特許文献1及び2参照)。
酸化セリウムは、シリカやアルミナに比べてシリコン酸化膜に対する研磨速度が高いという特徴があり、一方、アニオン性高分子界面活性剤は、ストッパー膜であるシリコン窒化膜に吸着してシリコン窒化膜の研磨速度を抑制し、シリコン酸化膜との研磨速度の選択比を高める機能がある。また、界面活性剤が酸化セリウム粒子表面に吸着し、研磨圧力に応じた吸着・脱離により、研磨粒子の活性を制御し、研磨速度の研磨圧力応答性を改善して平坦性を高める機能をも有する。
しかし、近年のLSIの縦方向および横方向の微細化に伴い、STI形成のためのCMPプロセスでは、次のような問題が顕在化している。すなわち、第一に、横方向の微細化に伴い、これまではあまり問題にならなかった、CMP時に発生するシリコン酸化膜上の微小なキズ(スクラッチ)がデバイスの電気特性に影響を及ぼし、歩留まりを低下させるという問題である。第二に、縦方向の微細化に伴い、ストッパー膜の薄膜化が進む結果、シリコン窒化膜に対する研磨速度の抑制が不十分となり、シリコン酸化膜との選択比が不足するという問題である。また、第三に、特に低い研磨圧力の印加時において、研磨の終点を検出することが難しいという問題である。
特許第3278532号公報 特開2005−142489号公報
本発明は、以上のような事情に鑑みてなされ、研磨後の絶縁膜の欠陥の発生を防止し、ストッパー膜に対する研磨を抑制し、研磨の終点の検出を容易に行なうことを可能とする研磨工程を備える半導体装置の製造方法を提供することを目的とする。
上記課題を解決するため、本発明の一態様は、凹部を有し、凹部以外の部分にストッパー膜を有する半導体基板上に、前記凹部を埋めるように絶縁膜を形成する工程、酸化セリウムと第1のアニオン性界面活性剤を含む第1の研磨液を用いて化学的機械的研磨法により前記絶縁膜を研磨し、平坦化する第1の研磨工程、及び酸化セリウムと前記第1のアニオン性界面活性剤よりも小さい分子量の第2のアニオン性界面活性剤を含む第2の研磨液を用い、前記第1の研磨工程とは異なる研磨条件で前記前記絶縁膜を研磨し、前記ストッパー膜を露出させる第2の研磨工程を具備することを特徴とする半導体装置の製造方法を提供する。
本発明によれば、研磨後の絶縁膜の欠陥の発生を防止し、ストッパー膜に対する研磨を抑制し、研磨の終点の検出を容易に行なうことを可能とする研磨工程を備える半導体装置の製造方法が提供される。
以下、図面を参照して、本発明の実施形態について説明する。
本発明の一実施形態に係る半導体装置の製造方法は、半導体基板に形成された凹部に絶縁膜を埋め込むために絶縁膜をCMPにより研磨するに際し、研磨液の組成及び研磨条件の異なる2段階の研磨工程を行うことを特徴とする。
半導体装置の素子分離(STI)で用いられるCMP工程では、絶縁膜としての、例えばシリコン酸化膜の平坦化と、ストッパー膜としての、例えばシリコン窒化膜を露出させるまでのシリコン酸化膜の残膜除去の2つの役割が必要とされる。
研磨粒子として酸化セリウムを含み、高分子量のアニオン性界面活性剤が添加された研磨液によるシリコン酸化膜の研磨は、パターン凸部を優先的に除去することが可能であるため、シリコン酸化膜の平坦化の段階には適切であるが、平坦化後の研磨レートが遅く、シリコン酸化膜の表面にスクラッチが発生しやすいため、シリコン窒化膜上のシリコン酸化膜の残膜除去には不向きである。
また、シリコン酸化膜の残膜除去のための研磨では、研磨レートが速い研磨特性の研磨が適しているが、過剰な研磨を続けると、ストッパー膜としてのシリコン窒化膜が研磨され、半導体チップ内で膜厚が不均一になるという問題がある。従って、研磨の終点を正確に検出し得る研磨であることが必要である。
このように、STIにおけるCMP工程では、異なる研磨特性の研磨を適切なタイミングで切り替えることと、適切な時間で研磨を終了することが必要とされる。
本発明の一実施形態に係る方法は、酸化セリウム及び第1のアニオン性界面活性剤を含む第1の研磨液を用いて、第1の研磨工程を実施し、絶縁膜の被研磨面が平坦化した後、酸化セリウム及び第1のアニオン性界面活性剤より小さい分子量を有する第2のアニオン性界面活性剤を含む第2の研磨液を用いて、第1の研磨工程とは異なる研磨条件で第2の研磨工程を実施するものである。
第1の研磨工程と第2の研磨工程とで異なる研磨条件としては、研磨圧力、研磨テーブルの回転数/押しつけヘッドの回転数を挙げることができる。なお、切替時期の検出及び研磨終点の検出のため、2段階の研磨は、試料ウエハーが対接配置される研磨テーブルのトルク電流値をモニター可能なCMP装置を用いて行うことが望ましい。
このような2段階の研磨工程において、第1の研磨工程では、第1のアニオン性界面活性剤を含む第1の研磨液を用いることにより、パターン凸部を優先的に除去することが可能であり、絶縁膜の被研磨面が平坦化される。この平坦化は、研磨テーブルのトルク電流値の経時変化曲線から、上昇終了点を検出することにより検知することが出来、それによって第1の研磨工程の終点、即ち、第1の研磨工程から第2の研磨工程への切替時期を知ることが出来る。
第2の研磨工程では、第1のアニオン性界面活性剤よりも小さい分子量の第2のアニオン性界面活性剤を含む第2の研磨液を用い、かつ研磨条件を変えて研磨を行い、ストッパー膜が露出するまで絶縁膜の残膜を除去する。このような研磨液及び研磨条件での研磨により、絶縁膜表面のスクラッチを防止することができる。また、絶縁膜とストッパー膜との選択比をとることができ、ストッパー膜の研磨を防止することができる。
また、第2の研磨工程において、絶縁膜表面のスクラッチを防止するために研磨圧力を減少させても、第2の研磨工程の終点を容易に検出することができる。なお、第2の研磨工程の終点は、研磨テーブルのトルク電流値の経時変化曲線から下降終了点を検出することにより検知することが出来る。
以上のように、研磨テーブルのトルク電流値の経時変化曲線から上昇終了点及び下降終了点を検出することにより、第1の研磨工程と第2の研磨工程の切り替えの適切なタイミングと、第2の研磨工程の終了のタイミングの両方を知ることが可能となる。
なお、一般に、研磨テーブル/押しつけヘッドを高回転数で回転させる方が平坦化に有利である一方、絶縁膜の研磨の際のテーブルトルク電流と、ストッパー膜の研磨の際のテーブルトルク電流との差が少ないため、終点の検出が困難となる。そこで、第1の研磨工程においては、研磨テーブル/押しつけヘッドを高回転数で回転させて凹凸面の平坦化を迅速に行い、次に、第2の研磨工程において、研磨テーブル/押しつけヘッドを低回転数で回転させて、ストッパー膜を露出させることにより、終点の検出を容易に行なうことが出来る。
図1は、本実施形態におけるCMPの時間の変化によるテーブルトルク電流の変化を示す特性図である。図1に示すように、第1の研磨工程では、研磨時間160秒付近からテーブルトルク電流が上昇し、モーター電流値の上昇終了点Aが検出され、第1の研磨工程が停止される。即ち、研磨により平坦面に近づくと、研磨テーブル上の研磨パッドと試料面との接触面積が拡大し、摩擦力の増大により、研磨テーブル及びウエハー押し付けヘッドのトルクが増大し、そのため、それらのモーター電流値が増大する。そして、平坦な構造が得られると、研磨パッドと試料面との接触面積は最大値となり、摩擦力はそれ以上増大せず、モーター電流値は略一定値となる。
第1の研磨工程の停止は、テーブルトルク電流値の上昇終了点の検出と同時に行ってもよいが、検出から所定時間経過後に行ってもよい。図1では、所定時間経過後に第1の研磨工程を停止している。
その後、研磨液の組成及び研磨条件を変えて、第2の研磨工程を実施すると、ストッパー膜上の絶縁膜が除去され、ストッパー膜が露出し始めると、モーター電流値は下降し始める。そして、ストッパー膜の全面が露出すると、テーブルトルク電流値の下降は終了し、略一定値となり、その下降終了点Bを検出して、その直後又は所定時間経過後に、第2段階の研磨を停止することが出来る。
第2の研磨工程において、ストッパー膜が露出し始めるとトルク電流値が下降するのは、ストッパー膜が露出することによって、研磨の対象が変化するためである。また、第2研磨工程において、研磨条件を変えるのは、ストッパー膜の露出によるトルク電流値の下降をより明確にするためである。例えば、研磨テーブルの回転数を低下させることにより、被研磨面と研磨布の間の微小な摩擦の変化が研磨テーブルあるいはウエハー押し付けヘッドのトルクへと十分に伝達され、それにより、ストッパー膜の露出終了点の検出を容易に行うことが可能となる。
以上説明した本発明の一実施形態において、第1及び第2の研磨液に含まれる酸化セリウムとしては、一般的に用いられる製法により作成することができる。すなわち、原料として炭酸セリウムを用い、これを数百度以上の高温で焼成する。次に、ミル等で粉砕し、フィルターリングやスイヒにより分級して粗大粒子を除去して酸化セリウム粒子を得る。
その他、例えば、水酸化セリウム等の金属化合物に塩化ナトリウム等の希釈剤を添加して微粉砕し、熱処理することにより酸化セリウム粒子を得るメカノケミカル法(MCP:Mechano Chemical Process)を用いて作成することもできる。
第1及び第2の研磨液に含まれるアニオン性界面活性剤としては、脂肪酸塩、多価カルボン酸系共重合体、アルキル硫酸エステル塩、アルキルベンゼンスルホン酸塩等が挙げられるが、親水基としてカルボキシル基あるいはスルホニル基を有する界面活性剤が好ましい。
親水基としてカルボキシル基を有するものとしては、多価カルボン酸系共重合体であるポリアクリル酸、ポリアクリル酸塩、ポリメタアクリル酸、ポリメタアクリル酸塩、アクリルーメタアクリル酸およびアクリルーメタアクリル酸塩などが挙げられ、このうち、カルボキシル基が多く含まれるポリアクリル酸、ポリアクリル酸カリウム、ポリアクリル酸アンモニウム、ポリアクリル酸カリウムアンモニウムがより好ましい。
一方、スルホニル基を有するアニオン性界面活性剤としては、アルキルベンゼンスルホン酸やその塩が挙げられ、例えばヘキシルベンゼンスルホン酸、オクチルベンゼンスルホン酸、ドデシルベンゼンスルホン酸、テトラデシルベンゼンスルホン酸、ヘキサデシルベンゼンスルホン酸、およびオクタデシルベンゼンスルホン酸などの塩である。特に、ドデシルベンゼンスルホン酸ナトリウム、ドデシルベンゼンスルホン酸カリウム、およびドデシルベンゼンスルホン酸アンモニウムが好ましい。
第1の研磨液に含まれる第1のアニオン性界面活性剤は、3000〜100000の分子量を有するものであることが好ましい。また、第2の研磨液に含まれる第2のアニオン性界面活性剤は、第1のアニオン性界面活性剤の分子量よりも低い、100〜2500の分子量を有するものであることが好ましい。第1の研磨液に、第1のアニオン性界面活性剤よりも少ない分子量の第3のアニオン性界面活性剤が含まれる場合、第3のアニオン性界面活性剤の分子量は、100〜2500であることが望ましい。なお、第3のアニオン性界面活性剤は、第2の研磨液に含まれる第2のアニオン性界面活性剤と同一であっても、異なっていてもよい。
第1のアニオン性界面活性剤の分子量が、上記範囲よりも小さい場合には、第1の研磨工程後の絶縁膜の表面の平坦性が劣り、第1の研磨工程の終点の検出が困難となり、上記範囲よりも大きい場合には、研磨速度が遅くなり、研磨時間が長くなってしまう。また、第2のアニオン性界面活性剤の分子量が、上記範囲よりも小さい場合には、ストッパー膜の膜べりが生じ、表面の平坦性が劣り、絶縁膜とストッパー膜との選択比が低下してしまい、上記範囲よりも大きい場合には、絶縁膜表面にスクラッチが発生し易くなり、これを防止するため、研磨圧力を低下させると、第2の研磨工程の終点の検出が困難となる。
アニオン性界面活性剤の添加濃度としては、0.01〜5重量%が好ましい。0.01重量%未満であると、吸着量が不足して効果が不十分であるためであり、一方5重量%を超えると粘度が高くなり、取り扱いが困難になるためである。
酸化セリウムの添加量は、0.05〜1重量%が好ましい。酸化セリウムの添加量が上記範囲より小さい場合には、研磨速度が低下し、上記範囲より大きい場合には、絶縁膜とストッパー膜との選択比が低下してしまう。
また、酸化セリウムと第2のアニオン性界面活性剤を混合した状態における前記酸化セリウムの二次粒子径は、100nm〜5000nmであるのが好ましい。これは、この範囲が酸化セリウムの分散性が良好となる範囲であり、二次粒子径が100nm未満の場合は、実用的な研磨速度が得られず、一方5000nmを超えるとスクラッチが増加してしまう。
以下、本発明の実施例と比較例を示し、本発明の実施形態についてより具体的に説明する。
(実施例1)
図2は、本発明の一実施例に係る半導体装置の製造プロセスを工程順に示す断面図である。
まず、図2(a)に示すように、シリコン基板1上にストッパー膜となるシリコン窒化膜2を、例えば70nmの膜厚で形成した。続いて、シリコン酸化膜等をエッチングマスクとして用いて、シリコン窒化膜2およびシリコン基板1に溝3a,3bからなるSTIパターンを、例えば450nmの深さに形成した(図2(a))。なお、シリコン基板100とシリコン窒化膜2の間にたとえばシリコン酸化膜等を設けても良い。
次いで、このSTIパターンを埋め込むようにシリコン酸化膜4を、例えば、高密度プラズマCVD法(HDP−CVD)等により600nm程度の厚さに形成した(図2(b))。図示するように、シリコン酸化膜4の表面は凹凸面となっている。
次に、シリコン酸化膜4を下記に示す条件の第1及び第2の研磨工程からなる2段階のCMPにより研磨した。即ち、第1の研磨工程においてシリコン酸化膜4を平坦化し(図2(c))、次いで第2の研磨工程においてシリコン窒化膜2を露出させることにより、シリコン酸化膜4a,4bが溝3a,3bに埋め込まれた構造を得た(図2(d))。
<第1の研磨工程(シリコン酸化膜の平坦化)>
下記の組成の研磨液を用い、下記の研磨条件により行なう。
1.研磨液の組成
砥粒:酸化セリウム0.5重量%(日立化成工業製DLS−2)
第1の界面活性剤:ポリカルボン酸アンモニウム(分子量4000):1.06重量%
第2の界面活性剤:ポリカルボン酸アンモニウム(分子量1000):0.10重量%
2.研磨条件
研磨装置:荏原製作所製F☆REX300E
研磨パッド:ニッタハース製IC1000/Suba400
研磨圧力:200hPa
トップリング/ターンテーブル回転数:107/100rpm
研磨液流量:197cc/min
<第2の研磨工程(シリコン窒化膜の露出)>
下記の組成の研磨液を用い、下記の研磨条件により行なう。
1.研磨液の組成
砥粒:酸化セリウム0.5重量%(日立化成工業製DLS−2)
第2の界面活性剤:ポリカルボン酸アンモニウム(分子量1000):0.1重量%
2.研磨条件
研磨装置:同上
研磨パッド:同上
研磨圧力:300hPa
トップリング/ターンテーブル回転数:66/60rpm
研磨液流量:190cc/min
以上の2段階の研磨工程により、最初に酸化セリウムとともに、高分子量(4000)のポリカルボン酸アンモニウム塩及び低分子量(1000)のポリカルボン酸アンモニウム塩を含む研磨液を用い、研磨パッドを高回転数で回転させて、研磨速度の研磨圧力応答性が大きく、平坦性の良好な研磨を行い、次いで酸化セリウムとともに低分子量(1000)のポリカルボン酸アンモニウム塩を含む研磨液で研磨を行い、シリコン窒化膜を露出させた。
その結果、スクラッチ及びシリコン窒化膜の膜べりが低減し、終点の検出が容易であった。スクラッチが低減したのは、低分子量(1000)のポリカルボン酸アンモニウム塩が酸化セリウムの分散性を向上させ、スクラッチの原因となる凝集体を分散させるためである。
なお、第2の研磨工程において、第1の研磨工程と同様に低分子量と高分子量の2種類の界面活性剤を併用することも考えられるが、高分子量の界面活性剤の添加は、酸化セリウムの凝集を促進し、スクラッチ発生の要因となる。スクラッチ回避の観点から、第2の研磨工程では、低分子量(1000)のポリカルボン酸アンモニウム塩のみを含有する第2の研磨液でシリコン窒化膜を露出させる研磨を行う。
(実施例2)
第2の研磨工程の研磨圧力を150hPaとした以外は、実施例2と同様にして、シリコン酸化膜の研磨を行った。
低分子量(1000)のポリカルボン酸アンモニウム塩を添加した研磨液でシリコン窒化膜を露出させる利点として、分散性向上に伴うスクラッチ低減のほか、終点検出の容易性が挙げられる。すなわち、低分子量(1000)のポリカルボン酸アンモニウム塩の添加により、シリコン酸化膜とシリコン窒化膜との摩擦差が大きくなる。一般に、研磨圧力が大きいほどシリコン酸化膜とシリコン窒化膜との摩擦差が大きく、終点検出は容易であるが、シリコン窒化膜の膜べりやスクラッチが増加するという弊害がある。
第2の研磨液が低分子量(1000)のポリカルボン酸アンモニウム塩を含むことにより、研磨圧力を低下させても終点検出が容易であり、これによりシリコン窒化膜の膜べりを抑制し、スクラッチも回避可能となる。
(実施例3)
第2の界面活性剤として、ドデシルベンゼンスルホン酸ナトリウムを用いた以外は、実施例2と同様にして、シリコン酸化膜の研磨を行った。
低分子量のドデシルベンゼンスルホン酸ナトリウムを添加した研磨液では、低研磨圧力でも終点検出が可能である。従って、低圧力の研磨により、スクラッチを回避しつつ、シリコン窒化膜の膜べりを抑制することができる。
(実施例4)
第1の研磨液の界面活性剤として、第1の界面活性剤(高分子量(4000)のポリカルボン酸アンモニウム塩)のみを用いた以外は、実施例1と同様にして、シリコン酸化膜の研磨を行った。
その結果、実施例1と同様の特性が得られた。
(実施例5)
第1の研磨液の界面活性剤として、第1の界面活性剤(高分子量(4000)のポリカルボン酸アンモニウム塩)のみを用いた以外は、実施例2と同様にして、シリコン酸化膜の研磨を行った。
その結果、実施例2と同様の特性が得られた。
(比較例1)
第1の研磨液の界面活性剤として、分子量4000のポリカルボン酸アンモニウム塩のみを用い、第2の研磨液の界面活性剤として、分子量4000のポリカルボン酸アンモニウム塩のみを用いた以外は、実施例1と同様にして、シリコン酸化膜の研磨を行った。
その結果、シリコン酸化膜のスクラッチを回避することは困難であった。
(比較例2)
第2の研磨工程での研磨圧力を150hPaとした以外は、比較例2と同様にしてシリコン酸化膜の研磨を行った。
その結果、シリコン酸化膜とシリコン窒化膜との摩擦差が小さく、終点検出が不可能となった。
(比較例3)
第1の研磨液の界面活性剤として、分子量1000のポリカルボン酸アンモニウム塩のみを用いた以外は、実施例1と同様にして、シリコン酸化膜の研磨を行った。
この場合、第1の研磨工程後のシリコン酸化膜の平坦性が劣ることが確認された。
以上の実施例及び比較例の研磨条件及びCMP特性を下記表1及び表2にまとめる。
Figure 0004489108
Figure 0004489108
実施例2、3、及び比較例2における研磨時間の変化に対するテーブルトルク電流の変化を図3に示す。
図3から、実施例2、3では、第1の研磨工程の終点は、研磨テーブルトルク電流曲線の上昇終了点C及びEにより検出され、第2の研磨工程の終点は、下降終了点D及びFにより検出される。これに対し、比較例2では、研磨テーブルトルク電流曲線の下降終了点は認識することができず、第2の研磨工程の終点の検出は困難であることがわかる。
以上の実施例では、STIの形成について説明したが、本発明は、ゲート絶縁膜の平坦化や配線形成工程に係る層間絶縁膜の平坦化にも適用可能である。
本発明の一実施形態に係る研磨時間に対するテーブルトルク電流の変化を示す特性図。 実施例1に係る半導体装置の製造プロセスを示す断面図。 実施例及び比較例における研磨時間に対するテーブル電流の変化を比較して示す特性図。
符号の説明
1…シリコン基板、2…シリコン窒化膜、3a,3b…溝、4,4a,4b…シリコン酸化膜。

Claims (5)

  1. 凹部を有し、凹部以外の部分にストッパー膜を有する半導体基板上に、前記凹部を埋めるように絶縁膜を形成する工程、
    酸化セリウムと第1のアニオン性界面活性剤を含む第1の研磨液を用いて化学的機械的研磨法により前記絶縁膜を研磨し、平坦化する第1の研磨工程、及び
    酸化セリウムと前記第1のアニオン性界面活性剤よりも小さい分子量の第2のアニオン性界面活性剤を含む第2の研磨液を用い、前記第1の研磨工程とは異なる研磨条件で前記前記絶縁膜を研磨し、前記ストッパー膜を露出させる第2の研磨工程
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記第1の研磨液は、前記第1のアニオン性界面活性剤よりも小さい分子量のアニオン性界面活性剤を更に含有することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第1の研磨工程とは異なる研磨条件は、前記第1の研磨工程より低い研磨圧力であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記第1の研磨工程とは異なる研磨条件は、前記第1の研磨工程より少ない研磨テーブルの回転数及び押しつけヘッドの回転数であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  5. 前記第1のアニオン性界面活性剤の分子量は、3000〜100000であり、前記第2のアニオン性界面活性剤の分子量は、100〜2500であることを特徴とする請求項1〜4のいずれかに記載の半導体装置の製造方法。
JP2007238364A 2007-09-13 2007-09-13 半導体装置の製造方法 Expired - Fee Related JP4489108B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007238364A JP4489108B2 (ja) 2007-09-13 2007-09-13 半導体装置の製造方法
TW097134595A TWI374489B (en) 2007-09-13 2008-09-09 Method of manufacturing semiconductor device
US12/208,372 US7829406B2 (en) 2007-09-13 2008-09-11 Method of manufacturing semiconductor device
KR1020080090523A KR101022094B1 (ko) 2007-09-13 2008-09-12 반도체 디바이스 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007238364A JP4489108B2 (ja) 2007-09-13 2007-09-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009071062A JP2009071062A (ja) 2009-04-02
JP4489108B2 true JP4489108B2 (ja) 2010-06-23

Family

ID=40454965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007238364A Expired - Fee Related JP4489108B2 (ja) 2007-09-13 2007-09-13 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7829406B2 (ja)
JP (1) JP4489108B2 (ja)
KR (1) KR101022094B1 (ja)
TW (1) TWI374489B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011176207A (ja) * 2010-02-25 2011-09-08 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2016207973A (ja) 2015-04-28 2016-12-08 株式会社東芝 半導体装置の製造方法
CN112908834B (zh) * 2021-02-07 2021-09-14 广西立之亿新材料有限公司 一种硅晶圆衬底快速绿色环保双面抛光方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3278532B2 (ja) 1994-07-08 2002-04-30 株式会社東芝 半導体装置の製造方法
JP2001015460A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法
SG155045A1 (en) * 2002-07-22 2009-09-30 Seimi Chem Kk Semiconductor polishing compound, process for its production and polishing method
JP3860528B2 (ja) * 2002-11-12 2006-12-20 株式会社東芝 半導体装置の製造方法
JP4878728B2 (ja) 2003-11-10 2012-02-15 日立化成工業株式会社 Cmp研磨剤および基板の研磨方法
KR20070055770A (ko) 2005-11-28 2007-05-31 삼성코닝 주식회사 금속 배선용 화학기계적 연마 조성물
KR100814416B1 (ko) * 2006-09-28 2008-03-18 삼성전자주식회사 고 평탄화 슬러리 조성물 및 이를 이용한 화학 기계적 연마방법

Also Published As

Publication number Publication date
KR101022094B1 (ko) 2011-03-17
TWI374489B (en) 2012-10-11
JP2009071062A (ja) 2009-04-02
US7829406B2 (en) 2010-11-09
US20090075487A1 (en) 2009-03-19
KR20090028484A (ko) 2009-03-18
TW200931512A (en) 2009-07-16

Similar Documents

Publication Publication Date Title
JP6030703B2 (ja) 誘電性CMPスラリーにおけるCsOHの使用
JP4253141B2 (ja) 化学機械研磨用スラリおよび半導体装置の製造方法
KR100591647B1 (ko) 반도체 장치의 제조 방법
US6429134B1 (en) Method of manufacturing semiconductor device
US6443811B1 (en) Ceria slurry solution for improved defect control of silicon dioxide chemical-mechanical polishing
JP5518869B2 (ja) 化学的機械研磨用組成物、その製造方法、及びその使用方法
CN114621686A (zh) 用于化学机械平面化组合物的复合磨料颗粒及其使用方法
KR100578596B1 (ko) 화학기계적 연마용 슬러리 조성물, 이를 이용한반도체소자의 표면 평탄화 방법 및 슬러리 조성물의선택비 제어방법
JP2004349426A (ja) Sti用化学機械研磨方法
JP2011513984A (ja) Cmpスラリー及びこれを利用した研磨方法
WO2018120809A1 (zh) 一种用于阻挡层平坦化的化学机械抛光液
JP2005109452A (ja) 半導体装置の製造方法
TWI812595B (zh) 用於阻擋層平坦化之化學機械研磨液
JP4489108B2 (ja) 半導体装置の製造方法
JP4719204B2 (ja) 化学機械研磨用スラリおよび半導体装置の製造方法
JP2004214667A (ja) ナイトライド用cmpスラリー及びこれを利用したcmp方法
JP5403910B2 (ja) 研磨液組成物
JP2008021704A (ja) 半導体装置の製造方法
CN111944428B (zh) 化学机械抛光组合物以及优先于二氧化硅抛光氮化硅并同时抑制对二氧化硅的损伤的方法
JP2000091415A (ja) Stiの形成方法
TW201638240A (zh) 研磨劑及包括研磨劑之拋光漿液組合物
Fang et al. Optimization of the chemical mechanical polishing process for premetal dielectrics
WO2018120812A1 (zh) 一种用于阻挡层平坦化的化学机械抛光液
WO2019067009A1 (en) MULTI-ABRASIVE SUSPENSION AND METHOD FOR MECHANICAL CHEMICAL POLISHING
KR20150053048A (ko) 연마 슬러리용 첨가제 및 이를 포함하는 슬러리 조성물

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees