JP4487369B2 - 固体撮像素子及びその製造方法、並びに固体撮像素子の露光時間制御方法 - Google Patents
固体撮像素子及びその製造方法、並びに固体撮像素子の露光時間制御方法 Download PDFInfo
- Publication number
- JP4487369B2 JP4487369B2 JP2000068935A JP2000068935A JP4487369B2 JP 4487369 B2 JP4487369 B2 JP 4487369B2 JP 2000068935 A JP2000068935 A JP 2000068935A JP 2000068935 A JP2000068935 A JP 2000068935A JP 4487369 B2 JP4487369 B2 JP 4487369B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- transparent electrode
- semiconductor layer
- type
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、裏面照射型の固体撮像素子及びその製造方法、並びに裏面照射型固体撮像素子の露光時間制御方法に関する。
【０００２】
【従来の技術】
従来、ＣＣＤ固体撮像素子として、ｐ型半導体基板の一方の面に撮像素子を形成し、基板裏面側から画像光を入射させて撮像できるようにした、いわゆる裏面照射型のＣＣＤ固体撮像素子が知られている（米国特許第５３７６８１０号、米国特許第４７６００３１号参照）。
このような裏面照射型の固体撮像素子では、開口率が１００％近くになり、高感度のものが得られる。一方、半導体基板が厚いと入射光が途中で吸収されて信号になりにくい。このため、単結晶シリコン基板上に撮像素子を形成し、このシリコン基板を支持基板に接着した後、基板裏面から所定の厚さまで機械的に研削することで、シリコン基板を薄膜化する製法がしられている（上記米国特許際５３７６８１０号参照）。
【０００３】
【発明が解決しようとする課題】
ところで、従来の裏面照射型の固体撮像素子は、裏面がｐ型半導体であるので、過剰電荷を排出するために横型オーバーフロードレイン構造にする必要がある。このことは、多画素化を阻害し、ひいてはダイナミックレンジの減少につながっていた。
一方、製造においても、上述したように、シリコン薄膜を機械的な研削によって作成するため、膜厚の面内バラツキが大きくなり、ひいては感度や飽和信号量の面内バラツキも大きくなる。また、製造コストが高く且つ製造時間も長くなる、等の問題点があった。
【０００４】
本発明は、上述の点に鑑み、多画素化、高ダイナミックレンジ、等を可能にし、また縦型オーバーフロードレイン構造を可能にした裏面照射型の固体撮像素子を提供するものである。
本発明は、撮像素子が形成される半導体基体の高精度の薄膜化を可能にし、大面積、高感度の固体撮像素子を製造できるようにした裏面照射型の固体撮像素子の製造方法を提供するものである。
本発明は、露光時間の制御を精度良く行えるようにした裏面照射型の固体撮像素子の露光時間制御方法を提供するものである。
【０００５】
【課題を解決するための手段】
本発明に係る固体撮像素子は、全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、高抵抗半導体層の裏面にオーバーフローバリア層となる第２導電型半導体領域及び第１導電型半導体領域が順次形成され、第1導電型半導体領域の面に透明電極が形成され、透明電極を通じて裏面側に電荷が掃き捨てられ、裏面側から光入射される裏面照射型に構成される。
本発明に係る固体撮像素子は、全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、高抵抗半導体層の裏面にオーバーフローバリア層となるｐ型半導体領域が形成され、ｐ型半導体領域の面にｎ型のＺｎＯからなる透明電極が形成され、透明電極を通じて裏面側に電荷が掃き捨てられ、裏面側から光入射される裏面照射型に構成される。
本発明に係る固体撮像素子は、全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、高抵抗半導体層の裏面にオーバーフローバリア層となるｐ型半導体領域及びｎ型半導体領域が順次形成され、ｎ型半導体領域の面にｎ型のＺｎＯからなる透明電極が形成され、透明電極を通じて裏面側に電荷が掃き捨てられ、裏面側から光入射される裏面照射型に構成される。
【０００６】
本発明に係る固体撮像素子の製造方法は、半導体基板上に多孔質半導体層を形成し、多孔質半導体層の上面にオーバーフローバリア層となる２導電型半導体領域を形成する工程と、第２導電型半導体領域に全面が空乏化する程度の高抵抗半導体層を形成する工程と、高抵抗半導体層の表面に撮像素子を形成する工程と、撮像素子側の表面に支持基板を接着した後、多孔質半導体層の剥離面で半導体基板を剥離する工程と、第２導電型半導体領域側の残余の多孔質半導体層を除去し、第２導電型半導体領域の裏面に第１導電型半導体領域を形成する工程と、第1導電型半導体領域の面に透明電極を形成する工程を有し、透明電極を通じて裏面側に電荷を掃き捨てる構成にし、かつ裏面側から光入射する裏面照射型に形成する。
本発明に係る固体撮像素子の製造方法は、半導体基板上に多孔質半導体層を形成し、多孔質半導体層の上面にオーバーフローバリア層となるｐ型半導体領域を形成する工程と、ｐ型半導体領域に全面が空乏化する程度の高抵抗半導体層を形成する工程と、高抵抗半導体層の表面に撮像素子を形成する工程と、撮像素子側の表面に支持基板を接着した後、多孔質半導体層の剥離面で半導体基板を剥離する工程と、ｐ型半導体領域側の残余の多孔質半導体層を除去し、ｐ型半導体領域の面にｎ型のＺｎＯによる透明電極を形成する工程を有し、透明電極を通じて裏面側に電荷を掃き捨てる構成にし、かつ裏面側から光入射する裏面照射型に形成する。
本発明に係る固体撮像素子の製造方法は、半導体基板上に多孔質半導体層を形成し、多孔質半導体層の上面にオーバーフローバリア層となるｐ型半導体領域を形成する工程と、ｐ型半導体領域に全面が空乏化する程度の高抵抗半導体層を形成する工程と、高抵抗半導体層の表面に撮像素子を形成する工程と、撮像素子側の表面に支持基板を接着した後、多孔質半導体層の剥離面で半導体基板を剥離する工程と、ｐ型半導体領域側の残余の多孔質半導体層を除去し、ｐ型半導体領域の面にｎ型半導体領域を形成する工程と、ｎ型半導体領域の面にｎ型のＺｎＯによる透明電極を形成する工程を有し、透明電極を通じて裏面側に電荷を掃き捨てる構成にし、かつ前記裏面側から光入射する裏面照射型に形成する。
【０００７】
本発明に係る固体撮像素子の露光時間制御方法は、全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、高抵抗半導体層の裏面にオーバーフローバリア層となる第２導電型半導体領域及び第１導電型半導体領域が順次形成され、第1導電型半導体領域の面に透明電極が形成され、透明電極を通じて裏面側に電荷が掃き捨てられ、裏面側から光入射する裏面照射型に構成された固体撮像素子に対して、透明電極にシャッタパルスを印加して、透明電極側へ電荷掃き捨てを行って、露光時間を制御する。
本発明に係る固体撮像素子の露光時間制御方法は、全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、高抵抗半導体層の裏面にオーバーフローバリア層となるｐ型半導体領域が形成され、ｐ型半導体領域の面にｎ型のＺｎＯからなる透明電極が形成され、透明電極を通じて裏面側に電荷が掃き捨てられ、裏面側から光入射する裏面照射型に構成された固体撮像素子に対して、透明電極にシャッタパルスを印加して、透明電極側へ電荷掃き捨てを行って、露光時間を制御する。
本発明に係る固体撮像素子の露光時間制御方法は、全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、高抵抗半導体層の裏面にオーバーフローバリア層となるｐ型半導体領域及びｎ型半導体領域が順次形成され、ｎ型半導体領域の面にｎ型のＺｎＯからなる透明電極が形成され、透明電極を通じて裏面側に電荷が掃き捨てられ、裏面側から光入射する裏面照射型に構成された固体撮像素子に対して、透明電極にシャッタパルスを印加して、透明電極側へ電荷掃き捨てを行って、露光時間を制御する。
【０００８】
本発明に係る裏面照射型の固体撮像素子では、裏面に透明電極を有して、裏面側に電荷を掃き捨てる構成とすることにより、いわゆる縦型オーバーフロー構造となり、多画素化、高ダイナミックレンジを可能にし、さらに裏面側への電荷掃き捨てによる電子シャッタを可能にする。また、裏面照射型であるので、高感度化が図れる。
【０００９】
本発明に係る固体撮像素子の製造方法では、半導体基板上に多孔質半導体層を介してエピタキシャル層を形成し、エピタキシャル層に撮像素子を形成し、撮像素子側の表面に支持基板を接着した後、多孔質半導体層の剥離面で半導体基板を剥離する工程を有することにより、撮像素子が形成される半導体基体を膜厚が面内でバラツキなく均一に薄膜化できる。
【００１０】
本発明に係る裏面照射型の固体撮像素子の露光時間制御方法では、裏面の透明電極にシャッタパルスを印加して裏面側へ電荷掃き捨てを行って、露光時間を制御するので、露光時間の制御が精度良く行える。
【００１１】
【発明の実施の形態】
本発明は、裏面照射型の固体撮像素子であって、裏面に透明電極を有して、裏面側に電荷を掃き捨てるようにして成る固体撮像素子である。
【００１２】
本発明は、裏面照射型の固体撮像素子であって、全面が空乏化する程度の高抵抗半導体層の一方の面に撮像素子が形成され、高抵抗半導体層の裏面に第２導電型層、第１導電型層が順次形成されて成る固体撮像素子である。
【００１３】
本発明に係る固体撮像素子の製造方法は、半導体基板上に多孔質半導体層を形成し、多孔質半導体層の上面にエピタキシャル層を形成する工程と、エピタキシャル層に撮像素子を形成する工程と、撮像素子側の表面に支持基板を接着した後、多孔質半導体層の剥離面で半導体基板を剥離する工程を有する。
【００１４】
半導体基板の剥離工程の後、前記多孔質半導体層を除去する工程を有することができる。
エピタキシャル層をｎ型エピタキシャル層とし、半導体基板の剥離工程の後、多孔質半導体層を除去する工程と、エピタキシャル層の裏面にｐ型半導体層、ｎ型半導体層及び透明電極を順次形成する工程を有することができる。
【００１５】
エピタキシャル層をｎ型エピタキシャル層とし、半導体基板の剥離工程の後、多孔質半導体層を除去する工程と、エピタキシャル層の裏面側に形成されているｐ型半導体層の面にｎ型の透明電極を形成する工程を有することができる。
【００１６】
エピタキシャル層をｎ型エピタキシャル層とし、半導体基板の剥離工程の後、多孔質半導体層を除去する工程と、エピタキシャル層の裏面にｐ型半導体層及びｎ型の透明電極を順次形成する工程を有することができる。
【００１７】
本発明は、 裏面に透明電極を有する裏面照射型の固体撮像素子の露光時間制御方法であって、透明電極にシャッタパルスを印加して、前記裏面の透明電極側へ電荷掃き捨てを行って、露光時間を制御するようになす。
【００１８】
以下、図面を参照して本発明の実施の形態を説明する。
【００１９】
図１及び図２は、本発明に係る裏面照射型の固体撮像素子の一実施の形態を示す。
本実施の形態に係る固体撮像素子１は、フレーム転送（ＦＴ）方式の固体撮像素子に適用した場合である。この固体撮像素子１は、図１に示すように、画素となる複数の受光センサ部が二次元的に配列されてなる撮像領域２と、撮像領域２の信号電荷を一旦蓄積する蓄積領域３と、蓄積領域３に接続された水平転送レジスタ４と、水平転送レジスタ４の終端に接続された出力回路５を有して成る。
【００２０】
撮像領域２は、半導体基体の受光センサを兼ねる転送チャネルとなる半導体領域６がチャネルストップ領域７で水平方向に画素数に応じて複数に分割され、半導体領域６上に絶縁膜を介して水平方向に延びる帯状の垂直転送電極８が垂直方向に複数配列されて構成される。９は、受光センサを兼ねる各垂直転送レジスタを示す。
【００２１】
蓄積領域３は、撮像領域２と同様に、転送チャネルとなる半導体領域６がチャネルストップ領域７で水平方向に画素数に応じて複数に分割され、半導体領域６上に絶縁膜を介して水平方向に延びる帯状の垂直転送電極１０が垂直方向に複数配列されて構成される。１１は、各垂直転送レジスタを示す。
【００２２】
水平転送レジスタ４は、転送チャネルとなる半導体領域上に絶縁膜を介して水平転送電極（図示せず）が複数配列されて構成される。蓄積領域３及び水平転送レジスタ４は、遮光されている。
【００２３】
垂直転送電極８には、例えば４相駆動の転送クロックパルスΦＶ1 〜ΦＶ4 が印加される。ΦＶ1 〜ΦＶ4 が印加される領域のうち電極２枚分又は４枚分で且つチャネルストップ領域７で区画された領域、本例では電極４枚分の領域が１画素（いわゆる受光センサ部）１２となる。
即ち、フィールド読み出しのときは、垂直転送電極８の２枚分で１画素に相当し、この場合垂直方向に隣り合う２画素の信号電荷を加算する。全画素読み出しのときは、垂直転送電極８の４枚分で１画素に相当する。
蓄積領域３の垂直転送電極１０には、例えば４相駆動の転送クロックパルスΦＭ1 〜ΦＭ4 が印加される。
水平転送レジスタ７には、例えば２相駆動の転送クロックパルスΦＨ1 及びΦＨ2 が印加される。
【００２４】
図２は、図１のＡーＡ線上の固体撮像素子１の断面構造を示す。
本実施の形態の固体撮像素子１は、高抵抗半導体層２１の一方の面に第１導電型の半導体領域、本例ではｎ型半導体領域（受光センサを兼ねる埋め込み転送チャネル領域）６が形成され、このｎ型半導体領域６上に絶縁膜２２を介して、例えば多結晶シリコンよりなる２層膜構造の垂直転送電極８が形成される。
また、高抵抗半導体層２１の他の面、即ち裏面に第２導電型層、本例ではｐ型半導体領域２３が形成され、その上に第１導電型層であるｎ+ 半導体領域２４が形成され、さらに、その上に例えばＩＴＯ（酸化インジュウム錫）、ＺｎＯ等からなる透明電極２５が形成されてなる。
【００２５】
高抵抗半導体層２１は、比抵抗が１００Ωｃｍ以上、本例では５００Ωｃｍ程度とすることができる。高抵抗半導体層２１としては、たとえば低濃度のｎ型半導体層（ｎ- 層）、低濃度のｐ型半導体層（ｐ- 層）または真性半導体層（ｉ層）で構成することができる。
【００２６】
チャネル領域のｎ型半導体領域６が形成された高抵抗半導体層２１からｎ+ 半導体領域２４までの半導体基体２６は、裏面からの入射光が受光センサ部となるｎ型半導体領域６に入射されるように、薄膜に形成される。例えば厚さｔは、２０μｍ以下に設定することができる。
そして、撮像素子側に薄膜の半導体基体２６を支持するための支持基板２７が接着剤２９を介して接着される。
【００２７】
さらに、裏面の透明電極２５に対向するように、メカニカルシャッタ２８を配置することができる。
【００２８】
この裏面照射型の固体撮像素子１では、ｎ型半導体領域６及び高抵抗半導体層２１をエミッタ、ｐ型半導体領域２３をベース、ｎ+ 半導体領域２４をコレクタとしたバーティカルｎｐｎトランジスタを構成し、このトランジスタ動作によって縦型オーバーフロードレイン及び電荷を裏面側へ掃き捨てる電子シャッタを可能にしている。
【００２９】
透明電極２５は、例えば図３に示すように、ｐ型半導体領域２３とｎ＋半導体領域２４とに接続されるように全面に被着形成することが好ましい。このとき、バーティカルｎｐｎトランジスタは、図４に示すようにコレクタとベースが接続された等価回路になる。なお、裏面に形成される上記バーティカルｎｐｎトランジスタとしては、透明電極２５をｎ＋半導体領域２４のみに被着形成し、ｐ型半導体領域２３をフローティングにした構成とすることも、ｐ型半導体領域２３を上記透明電極とは異なるＡｌ等と接続しさらにＡｌ等とｎ型半導体領域２３を接続する事も可能である。
【００３０】
図７は、図２の固体撮像素子１のＢーＢ線上における不純物濃度プロファイルを示す。
【００３１】
次に、本実施の形態の裏面照射型固体撮像素子１の動作を説明する。
画像光は、透明電極２５が形成された裏面側から入射され。受光時、透明電極２５に所定の電圧、例えば５Ｖが印加されて、ｎ型半導体領域６及び高抵抗半導体層２１は完全空乏化され、光電変換されて図５に示すように、各画素に一方の電荷が信号電荷（この例では電子）３１として蓄積される。３２は、他方の電荷（この例では正孔）である。
【００３２】
強い画像光を受光したとき、余剰の電荷（電子）３３は前述のバーティカルｎｐｎトランジスタ動作により、オーバーフローバリア層となるｐ型半導体領域２３を通して透明電極２５へ掃き捨てられる。
【００３３】
所定の受光期間の後、撮像領域２の垂直転送電極８に印加される４相の転送クロックパルスΦＶ1 〜ΦＶ4 （例えば０Ｖと−９Ｖのクロックパルス）、蓄積領域３の垂直転送電極１０に印加される４相の転送クロックパルスΦＭ1 〜ΦＭ4 （例えば０Ｖと−９Ｖのクロックパルス）によって、各画素の信号電荷は、撮像領域２から蓄積領域３へ高速転送（いわゆるフレームシフト）されて一旦蓄積される。その後、蓄積領域３の信号電荷は、１ライン毎に水平転送レジスタ４へ転送される。そして、信号電荷は、水平転送レジスタ４内を転送し、電荷電圧変換されて出力回路５を通じて出力される。
【００３４】
一方、受光期間に透明電極２５に所定のシャッタパルス、例えば３０Ｖ程度のシャッタパルスを印加すると、図６に示すポテンシャル分布となり、前述のバーティカルｎｐｎトランジスタ動作により、それまで蓄積されていた電荷３１は透明電極２５へ掃き捨てられ、いわゆる電子シャッタ動作がなされる。これによって、露光時間が高精度に制御される。
【００３５】
上述の本実施の形態に係る固体撮像素子１によれば、裏面照射型に構成されるので、受光開口率を１００％あるいは１００％近くにすることができ、高感度の固体撮像素子を実現することができる。
そして、高抵抗半導体層２１の裏面にｐ型半導体領域２３、ｎ+ 半導体領域２４及び透明電極２５を順次形成して、バーティカルｎｐｎトランジスタとして動作させることにより、裏面側に電荷を掃き捨てるようにした縦型オーバーフロードレイン構造とすることができる。また、裏面側に電荷を掃き捨てるようにした電子シャッタ機能を持たせることができる。
【００３６】
固体撮像素子１は、縦型オーバーフロードレイン構造であるので、その分、転送電極を有するいわゆる垂直転送レジスタ９、１１の取り扱い電荷量を大きくすることができ、高いダイナミックレンジを得ることができる。
【００３７】
裏面側に形成したｐ型半導体領域２３は、図５に示すように、他方の電荷である正孔３２の蓄積層として機能するので、暗電流の低減を図ることができる。
【００３８】
また、裏面照射型の固体撮像素子１の入射光側の裏面に対向してメカシャッタ２８を配置するときは、スミアの問題がなくなり、高感度で多画素の静止画ＣＣＤカメラを実現することができる。
【００３９】
図８は、本発明の裏面照射型の固体撮像素子の他の実施の形態を示す。
本実施の形態に係わる固体撮像素子３５は、透明電極である例えばＺｎＯ膜がｎ型層として作用することを利用して、高抵抗半導体層２１の一方の面にｎ型半導体領域６、絶縁膜２２、垂直転送電極８等による撮像素子を形成し、他方の面にｐ型半導体領域２３及びｎ型層として作用する例えばＺｎＯ膜による透明電極３６を形成し、さらに、半導体基体２６の撮像素子側に支持基板２７を接着して構成される。その他の構成は、図２と同様であるので同一符号を付して重複説明を省略する。
【００４０】
この固体撮像素子３５における不純物濃度プロファイルは、図７で、ｎ+ 半導体領域２４が省略されたプロファイルとなる。
【００４１】
この裏面照射型の固体撮像素子３５では、ｎ型半導体領域６及び高抵抗半導体層２１をエミッタ、ｐ型半導体領域２３をベース、透明電極３６をコレクタとしたバーティカルｎｐｎトランジスタを構成し、このトランジスタ動作によって縦型オーバーフロードレイン及び電荷を裏面側へ掃き捨てる電子シャッタを可能にしている。
【００４２】
本実施の形態に係る固体撮像素子３５によれば、前述の固体撮像素子１と同様の効果を奏する。
即ち、裏面照射型に構成されるので、高感度の固体撮像素子を実現することができる。高抵抗半導体層２１の裏面にｐ型半導体領域２３、ｎ型層として作用する透明電極３６を順次形成して、バーティカルｎｐｎトランジスタとして動作させることにより、裏面側に電荷を掃き捨てるようにした縦型オーバーフロードレイン構造とすることができ、また、裏面側に電荷を掃き捨てるようにした電子シャッタ機能を持たせることができる。
【００４３】
縦型オーバーフロードレイン構造であるので、その分、転送電極８を有するいわゆる垂直転送レジスタの取り扱い電荷量を大きくすることができ、高いダイナミックレンジを得ることができる。
裏面側に形成したｐ型半導体領域２３は、他方の電荷である正孔３２の蓄積層として機能するので、暗電流の低減を図ることができる。
【００４４】
また、裏面照射型の固体撮像素子３５の入射光側の裏面に対向してメカニカルシャッタ２８を配置するときは、スミアの問題がなくなり、高感度で多画素の静止画ＣＣＤカメラを実現することができる。
【００４５】
次に、本発明に係る裏面照射型の固体撮像素子の製造方法の実施の形態を説明する。
【００４６】
図９〜図１１は、本発明の一実施の形態に係る固体撮像素子の製造方法を示す。
先ず、図９Ａに示すように、半導体基板４１の上面に多孔質半導体層４２を形成する。半導体基板４１は、本例では、ホウ素などのｐ型不純物を導入した０．０１〜０．０２Ω・ｃｍ程度の比抵抗を有するｐ型単結晶シリコン基板を用いている。多孔質半導体層４２は、本例では多孔質シリコン層を用いている。
【００４７】
多孔質半導体層４２は、例えば陽極化成法によって形成することができる。即ち、多孔質半導体層、例えば多孔質シリコン層４２上に、結晶性に優れたエピタキシャル層が形成されるように、例えば０．５〜３．０ｍＡ／ｃｍ2 の電流密度で、２〜１０分間、本例では８分間にわたって第１の陽極化成処理を施して、多孔率の小さい第１の多孔質シリコン層（図示せず）を形成する。次いで、例えば３〜２０ｍＡ／ｃｍ2 の電流密度で、２〜１０分間、本例では８分間にわたって第２の陽極化成処理を施して、多孔率が中程度の第２の多孔質シリコン層（図示せず）を形成する。次いで、例えば４０〜３００ｍＡ／ｃｍ2 の電流密度で、数秒間にわたり、第３の陽極化成処理を施して、多孔率が大きい第３の多孔質シリコン層（図示せず）を形成する。
【００４８】
多孔質シリコン層４２の厚みｄ1 は、２〜１０μｍ、好ましくは約８μｍである。
ここで、陽極化成法は、シリコン基板４１を陽極としてフッ化水素酸溶液中で通電を行う方法であり、陽極化成法としては、例えば伊東等による「表面技術Ｖｏｌ．４６、Ｎｏ．５、ｐ８〜１３、１９９５『多孔質シリコンの陽極化成』」に記載された二重セル法が知られている。
【００４９】
この方法は、２つの電解溶液槽の間に、多孔質シリコン層４２を形成すべきシリコン基板４１を配置し、２つの電解溶液槽に直流電源と接続された白金電極を設け、２つの電解溶液槽に電解溶液をいれて、シリコン基板４１を陽極、白金電極を陰極として直流電圧を印加し、シリコン基板４１の一方の面を浸食させて多孔質化するものである。電解溶液としては、例えばフッ化水素酸とエチルアルコールの容積比が３：１〜１：１の電解溶液が好ましく使用される。
【００５０】
次いで、多孔質シリコン層４２の表面に１０５０℃〜１２００℃、例えば１１０℃で、５〜３０分間にわたって水素アニール処理を施して、多孔質シリコン層４２の表面に形成された多数の孔を塞ぐ。
【００５１】
次に、図９Ｂに示すように、多孔質シリコン層４２上にエピタキシャル成長により第２導電型半導体層、本例ではｐ型シリコン層４３を形成する。
例えばＳｉＨ4 、ＳｉＣｌ4 、ＳｉＣｌ3 、ＳｉＨＣｌ3 、ＳｉＨ2 Ｃｌ2 等のガスを用いて、１０００℃〜１１５０℃、例えば１０７０℃で多孔質シリコン層４２上にｐ型シリコン領域４３を０．１μｍ〜１．０μｍの厚さにエピタキシャル成長する。
【００５２】
次に、図９Ｃに示すように、ｐ型シリコン領域４３上に高抵抗半導体層４４を連続のエピタキシャル成長で形成する。高抵抗半導体層４４としては、前述したように、低濃度のｎ型シリコン層（ｎ- 層）、低濃度のｐ型シリコン層（ｐ- 層）または真性シリコン層（ｉ層）とすることができる。高抵抗シリコン層４４の厚さとしては、例えば１０μｍ程度とすることができる。
【００５３】
ここに、水素アニール処理やエピタキシャル成長の過程において、多孔質シリコン層４２は、引張強度が著しく弱くなって剥離層に転化する。４５はその剥離面を示す。この剥離層は、ｐ型シリコン領域４３、高抵抗シリコン層４４がシリコン基板４１から剥離することがない程度の引張強度を有している。
【００５４】
次に、図１０Ｄに示すように、高抵抗シリコン層４４の表面にｎ型不純物を例えばイオン注入にて導入して、転送チャネルとなるｎ型半導体領域、本例ではｎ型シリコン領域４６を形成する。また、ｎ型シリコン領域４６に水平方向の画素の区分、垂直転送レジスタを区分するためのｐ型チャネルストップ領域（図示せず）を形成する。
次いで、ｎ型シリコン領域４６上に例えばシリコン酸化膜、シリコン窒化膜等からなる絶縁膜４７を介して、例えば２層膜構造の多結晶シリコンからなる垂直転送電極４８を形成し、前述した撮像領域２、蓄積領域３を形成する。
さらに、図示せざるも、水平転送レジスタ４及び出力回路５も形成して、撮像素子４９を形成する。
【００５５】
次に、図１０Ｅに示すように、撮像素子４９側に接着剤５０を用いて支持基板、例えば不透明なプラスチックフィルム５２を接着する。その後、シリコン基板４１を水またはエチルアルコールなどの溶液中に浸し、例えば２５ｋＨｚ、６００Ｗの超音波をシリコン基板４１に照射する。
その結果、超音波のエネルギーによって多孔質シリコン層４２による剥離層の剥離強度が弱められ、その剥離面４５よりシリコン基板４１が剥離される。
【００５６】
次に、図１１Ｆに示すように、シリコン基板４１が剥離された撮像素子４９の形成されたシリコン基体５３の裏面に残っている多孔質シリコン層４２を除去し、ｐ型シリコン領域４３を露出する。残余の多孔質シリコン層４２の除去は、例えばフッ化水素酸と硝酸の混合液などを用い、回転シリコンエッチング法などによって、シリコン基体５３より除去する。
【００５７】
次に、図１１Ｇに示すように、ｐ型シリコン領域４３の裏面に高濃度のｎ型不純物を例えばイオン注入などにより導入してｎ+ シリコン領域５４を形成する。
【００５８】
次に、図１１Ｈに示すように、ｎ+ シリコン領域５４の面に、例えばＩＴＯ、ＺｎＯなどの透明電極５５を形成して、縦型オーバーフロードレイン及び電子シャッタを可能にした、目的とする裏面照射型の固体撮像素子５６を得る。
【００５９】
図１２は、本発明の裏面照射型の固体撮像素子の製造方法の他の実施の形態を示す。
前述の図１１Ｆの後に、ｐ型シリコン領域４３の裏面に直接、ｎ型層として作用する例えばＺｎＯによる透明電極５７を形成して、縦型オーバーフロードレイン及び電子シャッタを可能にした、図１２に示す目的の裏面照射型の固体撮像素子５８を製造する。
【００６０】
なを、図１１Ｆの工程の後、必要に応じて、ｐ型シリコン領域４３をエッチングにより除去し、その後、高抵抗シリコン層４４の裏面にｐ型不純物をイオン注入し、エキシマレーザアニール等により活性化してｐ型シリコン領域を形成するようにしてもよい。
その後、図１１Ｇ〜Ｈに示すように、ｐ＋シリコン領域の面に例えばイオン注入でｎ＋シリコン領域５４を形成し、透明電極５５を形成することもできる。
または、図１２に示すように、ｐ＋シリコン領域の面に直接、ｎ型層として作用する例えばＺｎＯによる透明電極５７を形成することもできる。
【００６１】
上述の実施の形態に係る固体撮像素子の製造方法によれば、シリコン基板４１上に剥離層となる多孔質シリコン層４２を形成し、この多孔質シリコン層４２上にエピタキシャル層４３、４４を形成し、エピタキシャル層４４の表面に撮像素子４９を形成して、支持基板５２を形成した後、化学処理で多孔質シリコン層４２より支持基板５２を剥離して、撮像素子４９が形成されているシリコン基体５３を薄膜化することができる。薄膜化に際して、機械的な研磨でなく化学処理による剥離で薄膜化するので、シリコン基体５３を均一な膜厚で薄膜にできる。
【００６２】
従って、感度、飽和信号量の面内バラツキのない、または少ない、信頼性の高い裏面照射型の固体撮像素子を製造することができる。また、製造時間も少なく、容易に且つ低コストで製造することができる。
【００６３】
従って、大面積の裏面照射型の固体撮像素子を容易に且つ低コストで製造することができる。また、多画素、高感度、高ダイナミックレンジの固体撮像素子を製造することができる。
【００６４】
図１３〜図１４は、本発明の裏面照射型の固体撮像素子の製造方法の他の実施の形態を示す。
本実施の形態は、前述と同様に図１３Ａに示すように、半導体基板、例えばｐ型単結晶シリコン基板４１の面上に例えば陽極化成法によって剥離層となる多孔質シリコン層４２を形成する。
【００６５】
次に、図１３Ｂに示すように、多孔質シリコン層４２上にエピタキシャル成長により、高抵抗半導体層、またはｐ型半導体層、本例ではｐ- シリコン層６１を形成する。
【００６６】
次に、図１３Ｃに示すように、ｐ- シリコン層６１の表面に転送チャネルとなるｎ型シリコン領域４６を形成する。また、ｎ型シリコン領域４６に水平方向の画素の区分、垂直転送レジスタを区分するためのｐ型チャネルストップ領域（図示せず）を形成する。同時に、ｐ- シリコン層６１に電極取り出し領域となるｐ+ 層６２を形成する。
【００６７】
次いで、ｎ型シリコン領域４６上に例えばシリコン酸化膜、シリコン窒化膜等からなる絶縁膜４７を介して、例えば２層膜構造の多結晶シリコンからなる垂直転送電極４８を形成し、前述した撮像領域２、蓄積領域３を形成する。さらに、図示せざるも、水平転送レジスタ４及び出力回路５も形成して、撮像素子４９を形成する。
次に、撮像素子４９側に接着剤５０を介して支持基板、例えば不透明なプラスティックフィルム５２を接着する。
【００６８】
次に、図１４Ｄに示すように、前述のようにしてシリコン基板４１を多孔質シリコン層４２による剥離層の剥離面４５より剥離する。これにより、撮像素子４９が形成されたシリコン基体５３を薄膜化する。
【００６９】
次に、図１４Ｅに示すように、シリコン基体５３の裏面に残っている多孔質シリコン層４２を除去した後、ｐ- シリコン層６１の裏面に透明の絶縁保護膜６４を形成して、目的の裏面照射型の固体撮像素子６５を得る。
【００７０】
なを、電極取り出し領域となるｐ+ 層６２に代えて、図１５に示すように、ｐ- シリコン層６１の裏面にｐ+ シリコン領域６６を形成するようにしても良い。ｐ+ シリコン領域６６の面には、透明電極５５を形成してもよく、あるいは透明電極５５を省略することもできる。
【００７１】
図１３〜図１４の固体撮像素子６５、または図１５の固体撮像素子６７によれば、ｐ型シリコン層６１を用いた裏面照射型の固体撮像素子でも、前述の実施の形態と同様に膜厚を均一にして、シリコン基体５３を薄膜化することができる。
従って、大面積の裏面照射型の固体撮像素子を容易に且つ低コストで製造することができる。また、多画素、高感度、高ダイナミックレンジの固体撮像素子を製造することができる。
【００７２】
上例では、本発明をＣＣＤ固体撮像素子に適用した場合であるが、その他、ＭＯＳ型の固体撮像素子等にも適用できる。
【００７３】
【発明の効果】
本発明に係る固体撮像素子によれば、裏面照射型であるので、開口率を１００％、もしくは１００％近くにすることができ、高感度の固体撮像素子を実現することができる。
裏面側へ電荷を掃き捨てる構成であるので、縦型オーバーフロードレイン構造となり、多画素、高ダイナミックレンジを可能にし、裏面側に電荷を掃き捨てる電子シャッタを可能にする。
【００７４】
裏面側に第２導電型層および第１導電型層を有するときは、バーティカルバイポーラトランジスタの動作をなして、縦型オーバーフロードレイン構造とすることができる。例えばＣＣＤ型固体撮像素子に適用したときには、垂直転送レジスタの取り扱い電荷量を大きくでき、高ダイナミックレンジがえられる。また裏面側へ電荷を掃き捨てる方式の電子シャッタ機能を持たせることができる。
裏面側に第２導電型層を有するので、信号電荷を例えば電子とするとき、この第２導電型層がホール電荷の蓄積層として作用し低暗電流とすことができる。
メカニカルシャッタを組み合わせることで、多画素の静止画用ＣＣＤカメラを提供することができる。
【００７５】
本発明に係る固体撮像素子の製造方法によれば、撮像素子が形成される半導体基体を膜厚を均一な状態で薄膜化することができる。従って、大面積の裏面照射型固体撮像素子を容易且つ低コストで製造することができる。
また、多画素、高感度、高ダイナミックレンジの固体撮像素子を製造することができる。
【００７６】
本発明に係る裏面照射型の固体撮像素子の露光時間制御方法によれば、シャッタパルスによって、裏面の透明電極側へ電荷掃き捨てが行われるので、露光時間の制御を精度良く行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る裏面照射型の固体撮像素子の概略構成図である。
【図２】図１のＡーＡ線上の断面構造の一実施の形態を示す構成図である。
【図３】裏面側の透明電極の形成状態を示す平面図である。
【図４】本発明の説明に供するバーティカルｎｐｎトランジスタの等価回路図である。
【図５】本発明の一実施の形態に係る裏面照射型の固体撮像素子の受光蓄積期間のポテンシャル分布図である。
【図６】本発明の一実施の形態に係る裏面照射型の固体撮像素子の電子シャッタ時のポテンシャル分布図である。
【図７】図２のＢーＢ線上の不純物濃度分布図である。
【図８】本発明の他の実施の形態に係る裏面照射型の固体撮像素子の構成図である。
【図９】Ａ〜Ｃ 本発明に係る裏面照射型の固体撮像素子の製造方法の一実施の形態を示す製造工程図である。
【図１０】Ｄ〜Ｅ 本発明に係る裏面照射型の固体撮像素子の製造方法の一実施の形態を示す製造工程図である。
【図１１】Ｆ〜Ｈ 本発明に係る裏面照射型の固体撮像素子の製造方法の一実施の形態を示す製造工程図である。
【図１２】本発明に係る裏面照射型の固体撮像素子の製造方法の他の実施の形態を示す製造工程図である。
【図１３】Ａ〜Ｃ 本発明に係る裏面照射型の固体撮像素子の製造方法の他の実施の形態を示す製造工程図である。
【図１４】Ｄ〜Ｅ 本発明に係る裏面照射型の固体撮像素子の製造方法の他の実施の形態を示す製造工程図である。
【図１５】本発明に係る裏面照射型の固体撮像素子の製造方法の更に他の実施の形態を示す製造工程図である。
【符号の説明】
１・・・裏面照射型の固体撮像素子、２・・・撮像領域、３・・・蓄積領域、４・・・水平転送レジスタ、５・・・出力回路、８、１０・・・垂直転送電極、６・・・転送チャネル領域、７・・・チャネルストップ領域、９、１１・・・垂直転送レジスタ、１２・・・一画素（全画素読み出しの場合）、２１・・・高抵抗半導体層、２３・・・ｐ型半導体領域、２４・・・ｎ+ 半導体領域、２５、３６・・・透明電極、２７・・・支持基板、２８・・・メカシャッタ、４１・・・単結晶シリコン基板、４２・・・多孔質半導体層、４３・・・ｐ型半導体領域、４４・・・高抵抗半導体層、４６・・・ｎ型半導体領域、４８・・・垂直転送電極、４９・・・撮像素子、５２・・・支持基板、５３・・・半導体基体、５４・・・ｎ+ 半導体領域、５５・・・透明電極、５６、５８、６５、６７・・・裏面照射型の固体撮像素子、６１・・・ｐ- 半導体層、６２・・・ｐ+ 層、６４・・・透明保護膜、６６・・・ｐ+ 半導体領域
【発明の属する技術分野】
本発明は、裏面照射型の固体撮像素子及びその製造方法、並びに裏面照射型固体撮像素子の露光時間制御方法に関する。
【０００２】
【従来の技術】
従来、ＣＣＤ固体撮像素子として、ｐ型半導体基板の一方の面に撮像素子を形成し、基板裏面側から画像光を入射させて撮像できるようにした、いわゆる裏面照射型のＣＣＤ固体撮像素子が知られている（米国特許第５３７６８１０号、米国特許第４７６００３１号参照）。
このような裏面照射型の固体撮像素子では、開口率が１００％近くになり、高感度のものが得られる。一方、半導体基板が厚いと入射光が途中で吸収されて信号になりにくい。このため、単結晶シリコン基板上に撮像素子を形成し、このシリコン基板を支持基板に接着した後、基板裏面から所定の厚さまで機械的に研削することで、シリコン基板を薄膜化する製法がしられている（上記米国特許際５３７６８１０号参照）。
【０００３】
【発明が解決しようとする課題】
ところで、従来の裏面照射型の固体撮像素子は、裏面がｐ型半導体であるので、過剰電荷を排出するために横型オーバーフロードレイン構造にする必要がある。このことは、多画素化を阻害し、ひいてはダイナミックレンジの減少につながっていた。
一方、製造においても、上述したように、シリコン薄膜を機械的な研削によって作成するため、膜厚の面内バラツキが大きくなり、ひいては感度や飽和信号量の面内バラツキも大きくなる。また、製造コストが高く且つ製造時間も長くなる、等の問題点があった。
【０００４】
本発明は、上述の点に鑑み、多画素化、高ダイナミックレンジ、等を可能にし、また縦型オーバーフロードレイン構造を可能にした裏面照射型の固体撮像素子を提供するものである。
本発明は、撮像素子が形成される半導体基体の高精度の薄膜化を可能にし、大面積、高感度の固体撮像素子を製造できるようにした裏面照射型の固体撮像素子の製造方法を提供するものである。
本発明は、露光時間の制御を精度良く行えるようにした裏面照射型の固体撮像素子の露光時間制御方法を提供するものである。
【０００５】
【課題を解決するための手段】
本発明に係る固体撮像素子は、全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、高抵抗半導体層の裏面にオーバーフローバリア層となる第２導電型半導体領域及び第１導電型半導体領域が順次形成され、第1導電型半導体領域の面に透明電極が形成され、透明電極を通じて裏面側に電荷が掃き捨てられ、裏面側から光入射される裏面照射型に構成される。
本発明に係る固体撮像素子は、全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、高抵抗半導体層の裏面にオーバーフローバリア層となるｐ型半導体領域が形成され、ｐ型半導体領域の面にｎ型のＺｎＯからなる透明電極が形成され、透明電極を通じて裏面側に電荷が掃き捨てられ、裏面側から光入射される裏面照射型に構成される。
本発明に係る固体撮像素子は、全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、高抵抗半導体層の裏面にオーバーフローバリア層となるｐ型半導体領域及びｎ型半導体領域が順次形成され、ｎ型半導体領域の面にｎ型のＺｎＯからなる透明電極が形成され、透明電極を通じて裏面側に電荷が掃き捨てられ、裏面側から光入射される裏面照射型に構成される。
【０００６】
本発明に係る固体撮像素子の製造方法は、半導体基板上に多孔質半導体層を形成し、多孔質半導体層の上面にオーバーフローバリア層となる２導電型半導体領域を形成する工程と、第２導電型半導体領域に全面が空乏化する程度の高抵抗半導体層を形成する工程と、高抵抗半導体層の表面に撮像素子を形成する工程と、撮像素子側の表面に支持基板を接着した後、多孔質半導体層の剥離面で半導体基板を剥離する工程と、第２導電型半導体領域側の残余の多孔質半導体層を除去し、第２導電型半導体領域の裏面に第１導電型半導体領域を形成する工程と、第1導電型半導体領域の面に透明電極を形成する工程を有し、透明電極を通じて裏面側に電荷を掃き捨てる構成にし、かつ裏面側から光入射する裏面照射型に形成する。
本発明に係る固体撮像素子の製造方法は、半導体基板上に多孔質半導体層を形成し、多孔質半導体層の上面にオーバーフローバリア層となるｐ型半導体領域を形成する工程と、ｐ型半導体領域に全面が空乏化する程度の高抵抗半導体層を形成する工程と、高抵抗半導体層の表面に撮像素子を形成する工程と、撮像素子側の表面に支持基板を接着した後、多孔質半導体層の剥離面で半導体基板を剥離する工程と、ｐ型半導体領域側の残余の多孔質半導体層を除去し、ｐ型半導体領域の面にｎ型のＺｎＯによる透明電極を形成する工程を有し、透明電極を通じて裏面側に電荷を掃き捨てる構成にし、かつ裏面側から光入射する裏面照射型に形成する。
本発明に係る固体撮像素子の製造方法は、半導体基板上に多孔質半導体層を形成し、多孔質半導体層の上面にオーバーフローバリア層となるｐ型半導体領域を形成する工程と、ｐ型半導体領域に全面が空乏化する程度の高抵抗半導体層を形成する工程と、高抵抗半導体層の表面に撮像素子を形成する工程と、撮像素子側の表面に支持基板を接着した後、多孔質半導体層の剥離面で半導体基板を剥離する工程と、ｐ型半導体領域側の残余の多孔質半導体層を除去し、ｐ型半導体領域の面にｎ型半導体領域を形成する工程と、ｎ型半導体領域の面にｎ型のＺｎＯによる透明電極を形成する工程を有し、透明電極を通じて裏面側に電荷を掃き捨てる構成にし、かつ前記裏面側から光入射する裏面照射型に形成する。
【０００７】
本発明に係る固体撮像素子の露光時間制御方法は、全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、高抵抗半導体層の裏面にオーバーフローバリア層となる第２導電型半導体領域及び第１導電型半導体領域が順次形成され、第1導電型半導体領域の面に透明電極が形成され、透明電極を通じて裏面側に電荷が掃き捨てられ、裏面側から光入射する裏面照射型に構成された固体撮像素子に対して、透明電極にシャッタパルスを印加して、透明電極側へ電荷掃き捨てを行って、露光時間を制御する。
本発明に係る固体撮像素子の露光時間制御方法は、全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、高抵抗半導体層の裏面にオーバーフローバリア層となるｐ型半導体領域が形成され、ｐ型半導体領域の面にｎ型のＺｎＯからなる透明電極が形成され、透明電極を通じて裏面側に電荷が掃き捨てられ、裏面側から光入射する裏面照射型に構成された固体撮像素子に対して、透明電極にシャッタパルスを印加して、透明電極側へ電荷掃き捨てを行って、露光時間を制御する。
本発明に係る固体撮像素子の露光時間制御方法は、全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、高抵抗半導体層の裏面にオーバーフローバリア層となるｐ型半導体領域及びｎ型半導体領域が順次形成され、ｎ型半導体領域の面にｎ型のＺｎＯからなる透明電極が形成され、透明電極を通じて裏面側に電荷が掃き捨てられ、裏面側から光入射する裏面照射型に構成された固体撮像素子に対して、透明電極にシャッタパルスを印加して、透明電極側へ電荷掃き捨てを行って、露光時間を制御する。
【０００８】
本発明に係る裏面照射型の固体撮像素子では、裏面に透明電極を有して、裏面側に電荷を掃き捨てる構成とすることにより、いわゆる縦型オーバーフロー構造となり、多画素化、高ダイナミックレンジを可能にし、さらに裏面側への電荷掃き捨てによる電子シャッタを可能にする。また、裏面照射型であるので、高感度化が図れる。
【０００９】
本発明に係る固体撮像素子の製造方法では、半導体基板上に多孔質半導体層を介してエピタキシャル層を形成し、エピタキシャル層に撮像素子を形成し、撮像素子側の表面に支持基板を接着した後、多孔質半導体層の剥離面で半導体基板を剥離する工程を有することにより、撮像素子が形成される半導体基体を膜厚が面内でバラツキなく均一に薄膜化できる。
【００１０】
本発明に係る裏面照射型の固体撮像素子の露光時間制御方法では、裏面の透明電極にシャッタパルスを印加して裏面側へ電荷掃き捨てを行って、露光時間を制御するので、露光時間の制御が精度良く行える。
【００１１】
【発明の実施の形態】
本発明は、裏面照射型の固体撮像素子であって、裏面に透明電極を有して、裏面側に電荷を掃き捨てるようにして成る固体撮像素子である。
【００１２】
本発明は、裏面照射型の固体撮像素子であって、全面が空乏化する程度の高抵抗半導体層の一方の面に撮像素子が形成され、高抵抗半導体層の裏面に第２導電型層、第１導電型層が順次形成されて成る固体撮像素子である。
【００１３】
本発明に係る固体撮像素子の製造方法は、半導体基板上に多孔質半導体層を形成し、多孔質半導体層の上面にエピタキシャル層を形成する工程と、エピタキシャル層に撮像素子を形成する工程と、撮像素子側の表面に支持基板を接着した後、多孔質半導体層の剥離面で半導体基板を剥離する工程を有する。
【００１４】
半導体基板の剥離工程の後、前記多孔質半導体層を除去する工程を有することができる。
エピタキシャル層をｎ型エピタキシャル層とし、半導体基板の剥離工程の後、多孔質半導体層を除去する工程と、エピタキシャル層の裏面にｐ型半導体層、ｎ型半導体層及び透明電極を順次形成する工程を有することができる。
【００１５】
エピタキシャル層をｎ型エピタキシャル層とし、半導体基板の剥離工程の後、多孔質半導体層を除去する工程と、エピタキシャル層の裏面側に形成されているｐ型半導体層の面にｎ型の透明電極を形成する工程を有することができる。
【００１６】
エピタキシャル層をｎ型エピタキシャル層とし、半導体基板の剥離工程の後、多孔質半導体層を除去する工程と、エピタキシャル層の裏面にｐ型半導体層及びｎ型の透明電極を順次形成する工程を有することができる。
【００１７】
本発明は、 裏面に透明電極を有する裏面照射型の固体撮像素子の露光時間制御方法であって、透明電極にシャッタパルスを印加して、前記裏面の透明電極側へ電荷掃き捨てを行って、露光時間を制御するようになす。
【００１８】
以下、図面を参照して本発明の実施の形態を説明する。
【００１９】
図１及び図２は、本発明に係る裏面照射型の固体撮像素子の一実施の形態を示す。
本実施の形態に係る固体撮像素子１は、フレーム転送（ＦＴ）方式の固体撮像素子に適用した場合である。この固体撮像素子１は、図１に示すように、画素となる複数の受光センサ部が二次元的に配列されてなる撮像領域２と、撮像領域２の信号電荷を一旦蓄積する蓄積領域３と、蓄積領域３に接続された水平転送レジスタ４と、水平転送レジスタ４の終端に接続された出力回路５を有して成る。
【００２０】
撮像領域２は、半導体基体の受光センサを兼ねる転送チャネルとなる半導体領域６がチャネルストップ領域７で水平方向に画素数に応じて複数に分割され、半導体領域６上に絶縁膜を介して水平方向に延びる帯状の垂直転送電極８が垂直方向に複数配列されて構成される。９は、受光センサを兼ねる各垂直転送レジスタを示す。
【００２１】
蓄積領域３は、撮像領域２と同様に、転送チャネルとなる半導体領域６がチャネルストップ領域７で水平方向に画素数に応じて複数に分割され、半導体領域６上に絶縁膜を介して水平方向に延びる帯状の垂直転送電極１０が垂直方向に複数配列されて構成される。１１は、各垂直転送レジスタを示す。
【００２２】
水平転送レジスタ４は、転送チャネルとなる半導体領域上に絶縁膜を介して水平転送電極（図示せず）が複数配列されて構成される。蓄積領域３及び水平転送レジスタ４は、遮光されている。
【００２３】
垂直転送電極８には、例えば４相駆動の転送クロックパルスΦＶ1 〜ΦＶ4 が印加される。ΦＶ1 〜ΦＶ4 が印加される領域のうち電極２枚分又は４枚分で且つチャネルストップ領域７で区画された領域、本例では電極４枚分の領域が１画素（いわゆる受光センサ部）１２となる。
即ち、フィールド読み出しのときは、垂直転送電極８の２枚分で１画素に相当し、この場合垂直方向に隣り合う２画素の信号電荷を加算する。全画素読み出しのときは、垂直転送電極８の４枚分で１画素に相当する。
蓄積領域３の垂直転送電極１０には、例えば４相駆動の転送クロックパルスΦＭ1 〜ΦＭ4 が印加される。
水平転送レジスタ７には、例えば２相駆動の転送クロックパルスΦＨ1 及びΦＨ2 が印加される。
【００２４】
図２は、図１のＡーＡ線上の固体撮像素子１の断面構造を示す。
本実施の形態の固体撮像素子１は、高抵抗半導体層２１の一方の面に第１導電型の半導体領域、本例ではｎ型半導体領域（受光センサを兼ねる埋め込み転送チャネル領域）６が形成され、このｎ型半導体領域６上に絶縁膜２２を介して、例えば多結晶シリコンよりなる２層膜構造の垂直転送電極８が形成される。
また、高抵抗半導体層２１の他の面、即ち裏面に第２導電型層、本例ではｐ型半導体領域２３が形成され、その上に第１導電型層であるｎ+ 半導体領域２４が形成され、さらに、その上に例えばＩＴＯ（酸化インジュウム錫）、ＺｎＯ等からなる透明電極２５が形成されてなる。
【００２５】
高抵抗半導体層２１は、比抵抗が１００Ωｃｍ以上、本例では５００Ωｃｍ程度とすることができる。高抵抗半導体層２１としては、たとえば低濃度のｎ型半導体層（ｎ- 層）、低濃度のｐ型半導体層（ｐ- 層）または真性半導体層（ｉ層）で構成することができる。
【００２６】
チャネル領域のｎ型半導体領域６が形成された高抵抗半導体層２１からｎ+ 半導体領域２４までの半導体基体２６は、裏面からの入射光が受光センサ部となるｎ型半導体領域６に入射されるように、薄膜に形成される。例えば厚さｔは、２０μｍ以下に設定することができる。
そして、撮像素子側に薄膜の半導体基体２６を支持するための支持基板２７が接着剤２９を介して接着される。
【００２７】
さらに、裏面の透明電極２５に対向するように、メカニカルシャッタ２８を配置することができる。
【００２８】
この裏面照射型の固体撮像素子１では、ｎ型半導体領域６及び高抵抗半導体層２１をエミッタ、ｐ型半導体領域２３をベース、ｎ+ 半導体領域２４をコレクタとしたバーティカルｎｐｎトランジスタを構成し、このトランジスタ動作によって縦型オーバーフロードレイン及び電荷を裏面側へ掃き捨てる電子シャッタを可能にしている。
【００２９】
透明電極２５は、例えば図３に示すように、ｐ型半導体領域２３とｎ＋半導体領域２４とに接続されるように全面に被着形成することが好ましい。このとき、バーティカルｎｐｎトランジスタは、図４に示すようにコレクタとベースが接続された等価回路になる。なお、裏面に形成される上記バーティカルｎｐｎトランジスタとしては、透明電極２５をｎ＋半導体領域２４のみに被着形成し、ｐ型半導体領域２３をフローティングにした構成とすることも、ｐ型半導体領域２３を上記透明電極とは異なるＡｌ等と接続しさらにＡｌ等とｎ型半導体領域２３を接続する事も可能である。
【００３０】
図７は、図２の固体撮像素子１のＢーＢ線上における不純物濃度プロファイルを示す。
【００３１】
次に、本実施の形態の裏面照射型固体撮像素子１の動作を説明する。
画像光は、透明電極２５が形成された裏面側から入射され。受光時、透明電極２５に所定の電圧、例えば５Ｖが印加されて、ｎ型半導体領域６及び高抵抗半導体層２１は完全空乏化され、光電変換されて図５に示すように、各画素に一方の電荷が信号電荷（この例では電子）３１として蓄積される。３２は、他方の電荷（この例では正孔）である。
【００３２】
強い画像光を受光したとき、余剰の電荷（電子）３３は前述のバーティカルｎｐｎトランジスタ動作により、オーバーフローバリア層となるｐ型半導体領域２３を通して透明電極２５へ掃き捨てられる。
【００３３】
所定の受光期間の後、撮像領域２の垂直転送電極８に印加される４相の転送クロックパルスΦＶ1 〜ΦＶ4 （例えば０Ｖと−９Ｖのクロックパルス）、蓄積領域３の垂直転送電極１０に印加される４相の転送クロックパルスΦＭ1 〜ΦＭ4 （例えば０Ｖと−９Ｖのクロックパルス）によって、各画素の信号電荷は、撮像領域２から蓄積領域３へ高速転送（いわゆるフレームシフト）されて一旦蓄積される。その後、蓄積領域３の信号電荷は、１ライン毎に水平転送レジスタ４へ転送される。そして、信号電荷は、水平転送レジスタ４内を転送し、電荷電圧変換されて出力回路５を通じて出力される。
【００３４】
一方、受光期間に透明電極２５に所定のシャッタパルス、例えば３０Ｖ程度のシャッタパルスを印加すると、図６に示すポテンシャル分布となり、前述のバーティカルｎｐｎトランジスタ動作により、それまで蓄積されていた電荷３１は透明電極２５へ掃き捨てられ、いわゆる電子シャッタ動作がなされる。これによって、露光時間が高精度に制御される。
【００３５】
上述の本実施の形態に係る固体撮像素子１によれば、裏面照射型に構成されるので、受光開口率を１００％あるいは１００％近くにすることができ、高感度の固体撮像素子を実現することができる。
そして、高抵抗半導体層２１の裏面にｐ型半導体領域２３、ｎ+ 半導体領域２４及び透明電極２５を順次形成して、バーティカルｎｐｎトランジスタとして動作させることにより、裏面側に電荷を掃き捨てるようにした縦型オーバーフロードレイン構造とすることができる。また、裏面側に電荷を掃き捨てるようにした電子シャッタ機能を持たせることができる。
【００３６】
固体撮像素子１は、縦型オーバーフロードレイン構造であるので、その分、転送電極を有するいわゆる垂直転送レジスタ９、１１の取り扱い電荷量を大きくすることができ、高いダイナミックレンジを得ることができる。
【００３７】
裏面側に形成したｐ型半導体領域２３は、図５に示すように、他方の電荷である正孔３２の蓄積層として機能するので、暗電流の低減を図ることができる。
【００３８】
また、裏面照射型の固体撮像素子１の入射光側の裏面に対向してメカシャッタ２８を配置するときは、スミアの問題がなくなり、高感度で多画素の静止画ＣＣＤカメラを実現することができる。
【００３９】
図８は、本発明の裏面照射型の固体撮像素子の他の実施の形態を示す。
本実施の形態に係わる固体撮像素子３５は、透明電極である例えばＺｎＯ膜がｎ型層として作用することを利用して、高抵抗半導体層２１の一方の面にｎ型半導体領域６、絶縁膜２２、垂直転送電極８等による撮像素子を形成し、他方の面にｐ型半導体領域２３及びｎ型層として作用する例えばＺｎＯ膜による透明電極３６を形成し、さらに、半導体基体２６の撮像素子側に支持基板２７を接着して構成される。その他の構成は、図２と同様であるので同一符号を付して重複説明を省略する。
【００４０】
この固体撮像素子３５における不純物濃度プロファイルは、図７で、ｎ+ 半導体領域２４が省略されたプロファイルとなる。
【００４１】
この裏面照射型の固体撮像素子３５では、ｎ型半導体領域６及び高抵抗半導体層２１をエミッタ、ｐ型半導体領域２３をベース、透明電極３６をコレクタとしたバーティカルｎｐｎトランジスタを構成し、このトランジスタ動作によって縦型オーバーフロードレイン及び電荷を裏面側へ掃き捨てる電子シャッタを可能にしている。
【００４２】
本実施の形態に係る固体撮像素子３５によれば、前述の固体撮像素子１と同様の効果を奏する。
即ち、裏面照射型に構成されるので、高感度の固体撮像素子を実現することができる。高抵抗半導体層２１の裏面にｐ型半導体領域２３、ｎ型層として作用する透明電極３６を順次形成して、バーティカルｎｐｎトランジスタとして動作させることにより、裏面側に電荷を掃き捨てるようにした縦型オーバーフロードレイン構造とすることができ、また、裏面側に電荷を掃き捨てるようにした電子シャッタ機能を持たせることができる。
【００４３】
縦型オーバーフロードレイン構造であるので、その分、転送電極８を有するいわゆる垂直転送レジスタの取り扱い電荷量を大きくすることができ、高いダイナミックレンジを得ることができる。
裏面側に形成したｐ型半導体領域２３は、他方の電荷である正孔３２の蓄積層として機能するので、暗電流の低減を図ることができる。
【００４４】
また、裏面照射型の固体撮像素子３５の入射光側の裏面に対向してメカニカルシャッタ２８を配置するときは、スミアの問題がなくなり、高感度で多画素の静止画ＣＣＤカメラを実現することができる。
【００４５】
次に、本発明に係る裏面照射型の固体撮像素子の製造方法の実施の形態を説明する。
【００４６】
図９〜図１１は、本発明の一実施の形態に係る固体撮像素子の製造方法を示す。
先ず、図９Ａに示すように、半導体基板４１の上面に多孔質半導体層４２を形成する。半導体基板４１は、本例では、ホウ素などのｐ型不純物を導入した０．０１〜０．０２Ω・ｃｍ程度の比抵抗を有するｐ型単結晶シリコン基板を用いている。多孔質半導体層４２は、本例では多孔質シリコン層を用いている。
【００４７】
多孔質半導体層４２は、例えば陽極化成法によって形成することができる。即ち、多孔質半導体層、例えば多孔質シリコン層４２上に、結晶性に優れたエピタキシャル層が形成されるように、例えば０．５〜３．０ｍＡ／ｃｍ2 の電流密度で、２〜１０分間、本例では８分間にわたって第１の陽極化成処理を施して、多孔率の小さい第１の多孔質シリコン層（図示せず）を形成する。次いで、例えば３〜２０ｍＡ／ｃｍ2 の電流密度で、２〜１０分間、本例では８分間にわたって第２の陽極化成処理を施して、多孔率が中程度の第２の多孔質シリコン層（図示せず）を形成する。次いで、例えば４０〜３００ｍＡ／ｃｍ2 の電流密度で、数秒間にわたり、第３の陽極化成処理を施して、多孔率が大きい第３の多孔質シリコン層（図示せず）を形成する。
【００４８】
多孔質シリコン層４２の厚みｄ1 は、２〜１０μｍ、好ましくは約８μｍである。
ここで、陽極化成法は、シリコン基板４１を陽極としてフッ化水素酸溶液中で通電を行う方法であり、陽極化成法としては、例えば伊東等による「表面技術Ｖｏｌ．４６、Ｎｏ．５、ｐ８〜１３、１９９５『多孔質シリコンの陽極化成』」に記載された二重セル法が知られている。
【００４９】
この方法は、２つの電解溶液槽の間に、多孔質シリコン層４２を形成すべきシリコン基板４１を配置し、２つの電解溶液槽に直流電源と接続された白金電極を設け、２つの電解溶液槽に電解溶液をいれて、シリコン基板４１を陽極、白金電極を陰極として直流電圧を印加し、シリコン基板４１の一方の面を浸食させて多孔質化するものである。電解溶液としては、例えばフッ化水素酸とエチルアルコールの容積比が３：１〜１：１の電解溶液が好ましく使用される。
【００５０】
次いで、多孔質シリコン層４２の表面に１０５０℃〜１２００℃、例えば１１０℃で、５〜３０分間にわたって水素アニール処理を施して、多孔質シリコン層４２の表面に形成された多数の孔を塞ぐ。
【００５１】
次に、図９Ｂに示すように、多孔質シリコン層４２上にエピタキシャル成長により第２導電型半導体層、本例ではｐ型シリコン層４３を形成する。
例えばＳｉＨ4 、ＳｉＣｌ4 、ＳｉＣｌ3 、ＳｉＨＣｌ3 、ＳｉＨ2 Ｃｌ2 等のガスを用いて、１０００℃〜１１５０℃、例えば１０７０℃で多孔質シリコン層４２上にｐ型シリコン領域４３を０．１μｍ〜１．０μｍの厚さにエピタキシャル成長する。
【００５２】
次に、図９Ｃに示すように、ｐ型シリコン領域４３上に高抵抗半導体層４４を連続のエピタキシャル成長で形成する。高抵抗半導体層４４としては、前述したように、低濃度のｎ型シリコン層（ｎ- 層）、低濃度のｐ型シリコン層（ｐ- 層）または真性シリコン層（ｉ層）とすることができる。高抵抗シリコン層４４の厚さとしては、例えば１０μｍ程度とすることができる。
【００５３】
ここに、水素アニール処理やエピタキシャル成長の過程において、多孔質シリコン層４２は、引張強度が著しく弱くなって剥離層に転化する。４５はその剥離面を示す。この剥離層は、ｐ型シリコン領域４３、高抵抗シリコン層４４がシリコン基板４１から剥離することがない程度の引張強度を有している。
【００５４】
次に、図１０Ｄに示すように、高抵抗シリコン層４４の表面にｎ型不純物を例えばイオン注入にて導入して、転送チャネルとなるｎ型半導体領域、本例ではｎ型シリコン領域４６を形成する。また、ｎ型シリコン領域４６に水平方向の画素の区分、垂直転送レジスタを区分するためのｐ型チャネルストップ領域（図示せず）を形成する。
次いで、ｎ型シリコン領域４６上に例えばシリコン酸化膜、シリコン窒化膜等からなる絶縁膜４７を介して、例えば２層膜構造の多結晶シリコンからなる垂直転送電極４８を形成し、前述した撮像領域２、蓄積領域３を形成する。
さらに、図示せざるも、水平転送レジスタ４及び出力回路５も形成して、撮像素子４９を形成する。
【００５５】
次に、図１０Ｅに示すように、撮像素子４９側に接着剤５０を用いて支持基板、例えば不透明なプラスチックフィルム５２を接着する。その後、シリコン基板４１を水またはエチルアルコールなどの溶液中に浸し、例えば２５ｋＨｚ、６００Ｗの超音波をシリコン基板４１に照射する。
その結果、超音波のエネルギーによって多孔質シリコン層４２による剥離層の剥離強度が弱められ、その剥離面４５よりシリコン基板４１が剥離される。
【００５６】
次に、図１１Ｆに示すように、シリコン基板４１が剥離された撮像素子４９の形成されたシリコン基体５３の裏面に残っている多孔質シリコン層４２を除去し、ｐ型シリコン領域４３を露出する。残余の多孔質シリコン層４２の除去は、例えばフッ化水素酸と硝酸の混合液などを用い、回転シリコンエッチング法などによって、シリコン基体５３より除去する。
【００５７】
次に、図１１Ｇに示すように、ｐ型シリコン領域４３の裏面に高濃度のｎ型不純物を例えばイオン注入などにより導入してｎ+ シリコン領域５４を形成する。
【００５８】
次に、図１１Ｈに示すように、ｎ+ シリコン領域５４の面に、例えばＩＴＯ、ＺｎＯなどの透明電極５５を形成して、縦型オーバーフロードレイン及び電子シャッタを可能にした、目的とする裏面照射型の固体撮像素子５６を得る。
【００５９】
図１２は、本発明の裏面照射型の固体撮像素子の製造方法の他の実施の形態を示す。
前述の図１１Ｆの後に、ｐ型シリコン領域４３の裏面に直接、ｎ型層として作用する例えばＺｎＯによる透明電極５７を形成して、縦型オーバーフロードレイン及び電子シャッタを可能にした、図１２に示す目的の裏面照射型の固体撮像素子５８を製造する。
【００６０】
なを、図１１Ｆの工程の後、必要に応じて、ｐ型シリコン領域４３をエッチングにより除去し、その後、高抵抗シリコン層４４の裏面にｐ型不純物をイオン注入し、エキシマレーザアニール等により活性化してｐ型シリコン領域を形成するようにしてもよい。
その後、図１１Ｇ〜Ｈに示すように、ｐ＋シリコン領域の面に例えばイオン注入でｎ＋シリコン領域５４を形成し、透明電極５５を形成することもできる。
または、図１２に示すように、ｐ＋シリコン領域の面に直接、ｎ型層として作用する例えばＺｎＯによる透明電極５７を形成することもできる。
【００６１】
上述の実施の形態に係る固体撮像素子の製造方法によれば、シリコン基板４１上に剥離層となる多孔質シリコン層４２を形成し、この多孔質シリコン層４２上にエピタキシャル層４３、４４を形成し、エピタキシャル層４４の表面に撮像素子４９を形成して、支持基板５２を形成した後、化学処理で多孔質シリコン層４２より支持基板５２を剥離して、撮像素子４９が形成されているシリコン基体５３を薄膜化することができる。薄膜化に際して、機械的な研磨でなく化学処理による剥離で薄膜化するので、シリコン基体５３を均一な膜厚で薄膜にできる。
【００６２】
従って、感度、飽和信号量の面内バラツキのない、または少ない、信頼性の高い裏面照射型の固体撮像素子を製造することができる。また、製造時間も少なく、容易に且つ低コストで製造することができる。
【００６３】
従って、大面積の裏面照射型の固体撮像素子を容易に且つ低コストで製造することができる。また、多画素、高感度、高ダイナミックレンジの固体撮像素子を製造することができる。
【００６４】
図１３〜図１４は、本発明の裏面照射型の固体撮像素子の製造方法の他の実施の形態を示す。
本実施の形態は、前述と同様に図１３Ａに示すように、半導体基板、例えばｐ型単結晶シリコン基板４１の面上に例えば陽極化成法によって剥離層となる多孔質シリコン層４２を形成する。
【００６５】
次に、図１３Ｂに示すように、多孔質シリコン層４２上にエピタキシャル成長により、高抵抗半導体層、またはｐ型半導体層、本例ではｐ- シリコン層６１を形成する。
【００６６】
次に、図１３Ｃに示すように、ｐ- シリコン層６１の表面に転送チャネルとなるｎ型シリコン領域４６を形成する。また、ｎ型シリコン領域４６に水平方向の画素の区分、垂直転送レジスタを区分するためのｐ型チャネルストップ領域（図示せず）を形成する。同時に、ｐ- シリコン層６１に電極取り出し領域となるｐ+ 層６２を形成する。
【００６７】
次いで、ｎ型シリコン領域４６上に例えばシリコン酸化膜、シリコン窒化膜等からなる絶縁膜４７を介して、例えば２層膜構造の多結晶シリコンからなる垂直転送電極４８を形成し、前述した撮像領域２、蓄積領域３を形成する。さらに、図示せざるも、水平転送レジスタ４及び出力回路５も形成して、撮像素子４９を形成する。
次に、撮像素子４９側に接着剤５０を介して支持基板、例えば不透明なプラスティックフィルム５２を接着する。
【００６８】
次に、図１４Ｄに示すように、前述のようにしてシリコン基板４１を多孔質シリコン層４２による剥離層の剥離面４５より剥離する。これにより、撮像素子４９が形成されたシリコン基体５３を薄膜化する。
【００６９】
次に、図１４Ｅに示すように、シリコン基体５３の裏面に残っている多孔質シリコン層４２を除去した後、ｐ- シリコン層６１の裏面に透明の絶縁保護膜６４を形成して、目的の裏面照射型の固体撮像素子６５を得る。
【００７０】
なを、電極取り出し領域となるｐ+ 層６２に代えて、図１５に示すように、ｐ- シリコン層６１の裏面にｐ+ シリコン領域６６を形成するようにしても良い。ｐ+ シリコン領域６６の面には、透明電極５５を形成してもよく、あるいは透明電極５５を省略することもできる。
【００７１】
図１３〜図１４の固体撮像素子６５、または図１５の固体撮像素子６７によれば、ｐ型シリコン層６１を用いた裏面照射型の固体撮像素子でも、前述の実施の形態と同様に膜厚を均一にして、シリコン基体５３を薄膜化することができる。
従って、大面積の裏面照射型の固体撮像素子を容易に且つ低コストで製造することができる。また、多画素、高感度、高ダイナミックレンジの固体撮像素子を製造することができる。
【００７２】
上例では、本発明をＣＣＤ固体撮像素子に適用した場合であるが、その他、ＭＯＳ型の固体撮像素子等にも適用できる。
【００７３】
【発明の効果】
本発明に係る固体撮像素子によれば、裏面照射型であるので、開口率を１００％、もしくは１００％近くにすることができ、高感度の固体撮像素子を実現することができる。
裏面側へ電荷を掃き捨てる構成であるので、縦型オーバーフロードレイン構造となり、多画素、高ダイナミックレンジを可能にし、裏面側に電荷を掃き捨てる電子シャッタを可能にする。
【００７４】
裏面側に第２導電型層および第１導電型層を有するときは、バーティカルバイポーラトランジスタの動作をなして、縦型オーバーフロードレイン構造とすることができる。例えばＣＣＤ型固体撮像素子に適用したときには、垂直転送レジスタの取り扱い電荷量を大きくでき、高ダイナミックレンジがえられる。また裏面側へ電荷を掃き捨てる方式の電子シャッタ機能を持たせることができる。
裏面側に第２導電型層を有するので、信号電荷を例えば電子とするとき、この第２導電型層がホール電荷の蓄積層として作用し低暗電流とすことができる。
メカニカルシャッタを組み合わせることで、多画素の静止画用ＣＣＤカメラを提供することができる。
【００７５】
本発明に係る固体撮像素子の製造方法によれば、撮像素子が形成される半導体基体を膜厚を均一な状態で薄膜化することができる。従って、大面積の裏面照射型固体撮像素子を容易且つ低コストで製造することができる。
また、多画素、高感度、高ダイナミックレンジの固体撮像素子を製造することができる。
【００７６】
本発明に係る裏面照射型の固体撮像素子の露光時間制御方法によれば、シャッタパルスによって、裏面の透明電極側へ電荷掃き捨てが行われるので、露光時間の制御を精度良く行うことができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る裏面照射型の固体撮像素子の概略構成図である。
【図２】図１のＡーＡ線上の断面構造の一実施の形態を示す構成図である。
【図３】裏面側の透明電極の形成状態を示す平面図である。
【図４】本発明の説明に供するバーティカルｎｐｎトランジスタの等価回路図である。
【図５】本発明の一実施の形態に係る裏面照射型の固体撮像素子の受光蓄積期間のポテンシャル分布図である。
【図６】本発明の一実施の形態に係る裏面照射型の固体撮像素子の電子シャッタ時のポテンシャル分布図である。
【図７】図２のＢーＢ線上の不純物濃度分布図である。
【図８】本発明の他の実施の形態に係る裏面照射型の固体撮像素子の構成図である。
【図９】Ａ〜Ｃ 本発明に係る裏面照射型の固体撮像素子の製造方法の一実施の形態を示す製造工程図である。
【図１０】Ｄ〜Ｅ 本発明に係る裏面照射型の固体撮像素子の製造方法の一実施の形態を示す製造工程図である。
【図１１】Ｆ〜Ｈ 本発明に係る裏面照射型の固体撮像素子の製造方法の一実施の形態を示す製造工程図である。
【図１２】本発明に係る裏面照射型の固体撮像素子の製造方法の他の実施の形態を示す製造工程図である。
【図１３】Ａ〜Ｃ 本発明に係る裏面照射型の固体撮像素子の製造方法の他の実施の形態を示す製造工程図である。
【図１４】Ｄ〜Ｅ 本発明に係る裏面照射型の固体撮像素子の製造方法の他の実施の形態を示す製造工程図である。
【図１５】本発明に係る裏面照射型の固体撮像素子の製造方法の更に他の実施の形態を示す製造工程図である。
【符号の説明】
１・・・裏面照射型の固体撮像素子、２・・・撮像領域、３・・・蓄積領域、４・・・水平転送レジスタ、５・・・出力回路、８、１０・・・垂直転送電極、６・・・転送チャネル領域、７・・・チャネルストップ領域、９、１１・・・垂直転送レジスタ、１２・・・一画素（全画素読み出しの場合）、２１・・・高抵抗半導体層、２３・・・ｐ型半導体領域、２４・・・ｎ+ 半導体領域、２５、３６・・・透明電極、２７・・・支持基板、２８・・・メカシャッタ、４１・・・単結晶シリコン基板、４２・・・多孔質半導体層、４３・・・ｐ型半導体領域、４４・・・高抵抗半導体層、４６・・・ｎ型半導体領域、４８・・・垂直転送電極、４９・・・撮像素子、５２・・・支持基板、５３・・・半導体基体、５４・・・ｎ+ 半導体領域、５５・・・透明電極、５６、５８、６５、６７・・・裏面照射型の固体撮像素子、６１・・・ｐ- 半導体層、６２・・・ｐ+ 層、６４・・・透明保護膜、６６・・・ｐ+ 半導体領域
Claims (9)
- 全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、
前記高抵抗半導体層の裏面にオーバーフローバリア層となる第２導電型半導体領域及び第１導電型半導体領域が順次形成され、
前記第１導電型半導体領域の面に透明電極が形成され、
前記透明電極を通じて裏面側に電荷が掃き捨てられ、
前記裏面側から光入射される裏面照射型に構成される
ことを特徴とする固体撮像素子。 - 全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、
前記高抵抗半導体層の裏面にオーバーフローバリア層となるｐ型半導体領域が形成され、
前記ｐ型半導体領域の面にｎ型のＺｎＯからなる透明電極が形成され、
前記透明電極を通じて裏面側に電荷が掃き捨てられ、
前記裏面側から光入射される裏面照射型に構成される
ことを特徴とする固体撮像素子。 - 全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、
前記高抵抗半導体層の裏面にオーバーフローバリア層となるｐ型半導体領域及びｎ型半導体領域が順次形成され、
前記ｎ型半導体領域の面にｎ型のＺｎＯからなる透明電極が形成され、
前記透明電極を通じて裏面側に電荷が掃き捨てられ、
前記裏面側から光入射される裏面照射型に構成される
ことを特徴とする固体撮像素子。 - 半導体基板上に多孔質半導体層を形成し、多孔質半導体層の上面にオーバーフローバリア層となる第２導電型半導体領域を形成する工程と、
前記第２導電型半導体領域に全面が空乏化する程度の高抵抗半導体層を形成する工程と、
前記高抵抗半導体層の表面に撮像素子を形成する工程と、
前記撮像素子側の表面に支持基板を接着した後、前記多孔質半導体層の剥離面で前記半導体基板を剥離する工程と、
前記第２導電型半導体領域側の残余の前記多孔質半導体層を除去し、前記第２導電型半導体領域の裏面に第１導電型半導体領域を形成する工程と、
前記第１導電型半導体領域の面に透明電極を形成する工程を有し、
前記透明電極を通じて裏面側に電荷を掃き捨てる構成にし、かつ前記裏面側から光入射する裏面照射型に形成する
ことを特徴とする固体撮像素子の製造方法。 - 半導体基板上に多孔質半導体層を形成し、多孔質半導体層の上面にオーバーフローバリア層となるｐ型半導体領域を形成する工程と、
前記ｐ型半導体領域に全面が空乏化する程度の高抵抗半導体層を形成する工程と、
前記高抵抗半導体層の表面に撮像素子を形成する工程と、
前記撮像素子側の表面に支持基板を接着した後、前記多孔質半導体層の剥離面で前記半導体基板を剥離する工程と、
前記ｐ型半導体領域側の残余の前記多孔質半導体層を除去し、前記ｐ型半導体領域の面にｎ型のＺｎＯによる透明電極を形成する工程を有し、
前記透明電極を通じて裏面側に電荷を掃き捨てる構成にし、かつ前記裏面側から光入射する裏面照射型に形成する
ことを特徴とする固体撮像素子の製造方法。 - 半導体基板上に多孔質半導体層を形成し、多孔質半導体層の上面にオーバーフローバリア層となるｐ型半導体領域を形成する工程と、
前記ｐ型半導体領域に全面が空乏化する程度の高抵抗半導体層を形成する工程と、
前記高抵抗半導体層の表面に撮像素子を形成する工程と、
前記撮像素子側の表面に支持基板を接着した後、前記多孔質半導体層の剥離面で前記半導体基板を剥離する工程と、
前記ｐ型半導体領域側の残余の前記多孔質半導体層を除去し、前記ｐ型半導体領域の面にｎ型半導体領域を形成する工程と、
前記ｎ型半導体領域の面にｎ型のＺｎＯによる透明電極を形成する工程を有し、
前記透明電極を通じて裏面側に電荷を掃き捨てる構成にし、かつ前記裏面側から光入射する裏面照射型に形成する
ことを特徴とする固体撮像素子の製造方法。 - 全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、
前記高抵抗半導体層の裏面にオーバーフローバリア層となる第２導電型半導体領域及び第１導電型半導体領域が順次形成され、
前記第１導電型半導体領域の面に透明電極が形成され、
前記透明電極を通じて裏面側に電荷が掃き捨てられ、
前記裏面側から光入射する裏面照射型に構成された固体撮像素子に対して、
前記透明電極にシャッタパルスを印加して、前記透明電極側へ電荷掃き捨てを行って、露光時間を制御する
ことを特徴とする固体撮像素子の露光時間制御方法。 - 全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、
前記高抵抗半導体層の裏面にオーバーフローバリア層となるｐ型半導体領域が形成され、
前記ｐ型半導体領域の面にｎ型のＺｎＯからなる透明電極が形成され、
前記透明電極を通じて裏面側に電荷が掃き捨てられ、
前記裏面側から光入射する裏面照射型に構成された固体撮像素子に対して、
前記透明電極にシャッタパルスを印加して、前記透明電極側へ電荷掃き捨てを行って、露光時間を制御する
ことを特徴とする固体撮像素子の露光時間制御方法。 - 全面が空乏化する程度の高抵抗半導体層の表面に撮像素子が形成され、
前記高抵抗半導体層の裏面にオーバーフローバリア層となるｐ型半導体領域及びｎ型半導体領域が順次形成され、
前記ｎ型半導体領域の面にｎ型のＺｎＯからなる透明電極が形成され、
前記透明電極を通じて裏面側に電荷が掃き捨てられ、
前記裏面側から光入射する裏面照射型に構成された固体撮像素子に対して、
前記透明電極にシャッタパルスを印加して、前記透明電極側へ電荷掃き捨てを行って、露光時間を制御する
ことを特徴とする固体撮像素子の露光時間制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068935A JP4487369B2 (ja) | 2000-03-13 | 2000-03-13 | 固体撮像素子及びその製造方法、並びに固体撮像素子の露光時間制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068935A JP4487369B2 (ja) | 2000-03-13 | 2000-03-13 | 固体撮像素子及びその製造方法、並びに固体撮像素子の露光時間制御方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001257337A JP2001257337A (ja) | 2001-09-21 |
| JP2001257337A5 JP2001257337A5 (ja) | 2007-02-08 |
| JP4487369B2 true JP4487369B2 (ja) | 2010-06-23 |
Family
ID=18587910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000068935A Expired - Fee Related JP4487369B2 (ja) | 2000-03-13 | 2000-03-13 | 固体撮像素子及びその製造方法、並びに固体撮像素子の露光時間制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4487369B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3684233B2 (ja) * | 2002-05-14 | 2005-08-17 | キヤノン株式会社 | 指紋入力装置及びその製造方法 |
| US8049293B2 (en) | 2005-03-07 | 2011-11-01 | Sony Corporation | Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device |
| JP4802520B2 (ja) * | 2005-03-07 | 2011-10-26 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
| US7781715B2 (en) | 2006-09-20 | 2010-08-24 | Fujifilm Corporation | Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device |
| JP4751803B2 (ja) * | 2006-09-20 | 2011-08-17 | 富士フイルム株式会社 | 裏面照射型撮像素子 |
| JP5347520B2 (ja) * | 2009-01-20 | 2013-11-20 | ソニー株式会社 | 固体撮像装置の製造方法 |
| JP5715351B2 (ja) | 2010-06-30 | 2015-05-07 | キヤノン株式会社 | 半導体装置およびその製造方法、ならびに固体撮像装置 |
| KR101745638B1 (ko) | 2011-01-12 | 2017-06-09 | 삼성전자 주식회사 | 광대역 갭 물질층 기반의 포토 다이오드 소자, 및 그 포토 다이오드 소자를 포함하는, 후면 조명 씨모스 이미지 센서 및 태양 전지 |
-
2000
- 2000-03-13 JP JP2000068935A patent/JP4487369B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001257337A (ja) | 2001-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100481474C (zh) | 固态成像装置、相机及制造固态成像装置的方法 | |
| TWI338362B (en) | Semiconductor device and method of manufacturing thereof | |
| TWI278108B (en) | Back-illuminated type solid-state imaging device and method of manufacturing the same | |
| TWI235351B (en) | Suppression of leakage current in image acquisition | |
| KR102289111B1 (ko) | 고체 촬상 장치 및 제조 방법 및 전자 기기 | |
| JP2008066410A (ja) | 固体撮像素子及びその製造方法、並びに半導体装置及びその製造方法 | |
| JP2010503991A (ja) | 薄膜ｓｏｉを用いるイメージセンサ | |
| JPH08241977A (ja) | 半導体装置の製造方法 | |
| TW201138072A (en) | Solid-state imaging device and method of manufacturing the same | |
| JP4487369B2 (ja) | 固体撮像素子及びその製造方法、並びに固体撮像素子の露光時間制御方法 | |
| US20120305777A1 (en) | Radiation image pickup device and radiation image pickup display system including the same | |
| CN108550601B (zh) | 用于具有减少的掩模数目的金属氧化物薄膜晶体管的射线照相成像阵列制备工艺 | |
| JP2821062B2 (ja) | 半導体エネルギー検出器の製造方法 | |
| JP2651323B2 (ja) | 半導体エネルギー検出器 | |
| KR102517726B1 (ko) | 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법 | |
| EP2667591B1 (en) | Solid imaging device | |
| US6046446A (en) | Photoelectric conversion apparatus having semiconductor structure and refresh feature, and method for driving same | |
| US10222487B2 (en) | X-ray detector, X-ray imaging device using same, and driving method therefor | |
| WO2006008746A2 (en) | Integrated active pixel sensor and method of its fabrication | |
| KR101103790B1 (ko) | 방사선 촬영 시스템 및 그 제조 방법 | |
| JP3290703B2 (ja) | 半導体エネルギー検出器の製造方法 | |
| JP3689619B2 (ja) | 放射線撮像装置 | |
| US4812668A (en) | Multiplexer elements for photovoltaic detectors | |
| KR20210079974A (ko) | Pin 다이오드와 그 제조 방법 및 이를 포함하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 | |
| KR20210074705A (ko) | Pin 다이오드 및 이를 포함하는 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 디지털 엑스레이 검출기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100322 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130409 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |