JP4481293B2 - 発光表示装置 - Google Patents

Description

本発明は、複数の発光体を使用した発光表示装置に関し、特に複数の薄膜からなる発光素子を基板上に配列させた発光表示装置に関する。

ＬＥＤ（発光ダイオード）などの輝度の高い発光素子を基板上に並べて表示装置を構成する場合、基板へのＬＥＤチップの固着方法として、銀ペーストや接着剤を用いることが行なわれており、例えば、銀ペーストを用いる場合では先ず基板上のチップ取り付け位置に銀ペーストが配され、銀ペーストをチップに外側に押出し沈み込むようにチップの底面が圧着される。この状態で銀ペーストを加熱乾燥することで、ＬＥＤチップは基板に強固に固着される。また、このようなＬＥＤチップの固着方法として、銀ペーストの量を定量化させる技術（例えば、特許文献１参照。）も知られている。

特開２０００−２４４０１９号

ところが、上述のようなＬＥＤチップを銀ペーストや接着剤で基板に固定した場合、銀ペーストや接着剤が凝固するとき熱処理などに起因してＬＥＤチップに変形によるストレスが発生する。ＬＥＤチップにこの変形によるストレスがある場合、ＬＥＤチップを発光させると発光時間によって発光効率の変動が発生し、均一な安定した表示が得られないという問題が発生していた。

そこで、本発明は上述の技術的な課題に鑑み、発光体である素子を安定して発光させるように基板に固定できる発光表示装置の提供を目的とする。

上述の技術的な課題を解決するため、本発明の発光表示装置は、可視域において光透過性の材料からなる基板と、前記基板の表面に接して設けられ、可視域における光透過性と絶縁性を有する平坦化膜と、前記平坦化膜の表面に固着され、前記平坦化膜及び前記基板をそれぞれ透過する可視域の光を発する発光積層薄膜と、前記発光積層薄膜の前記平坦化膜に固着される面と反対側の面側に形成された電極と結線される前記基板上に形成された配線部と、前記配線部と接続される駆動素子とを有し、前記駆動素子は複数の前記発光積層薄膜を発光するように駆動することを特徴とする。

本発明の発光表示装置においては、その基板が平坦化処理された表面を有することから、分子間力などによって発光積層薄膜を固着することができ、発光積層薄膜の底面側が基板の平坦化処理された表面に固着されることから、電極は前記発光積層薄膜の一方の面側に形成され、複数の発光積層薄膜で共通に結線される。

また、本発明の他の発光表示装置は、基板と、分子間力により前記基板表面に固着されて行列状に配置されたＬＥＤ積層薄膜と、前記ＬＥＤ積層薄膜のそれぞれの発光ダイオードに形成されたアノード電極及びカソード電極と、同一の行または列の一方のＬＥＤ積層薄膜の各アノード電極を共通に結線するアノード配線と、前記アノード配線が結線されるアノード駆動部と、同一の行または列の他方のＬＥＤ積層薄膜の各カソード電極を共通に結線するカソード配線と、前記カソード配線が結線されるカソード駆動部とを有することを特徴とする。

本発明によれば、平坦化処理された表面を有する基板を用いることで、銀ペーストの加熱乾燥などの処理を施さずに固着できることになり、前記発光積層薄膜に対するストレスを未然に防ぐことが可能となる。従って、発光表示装置を安定して表示させることができ、さらに発光時間が増加した場合でも均一な表示を保つことができる。

［第１の実施形態］
図１は本発明の第１の実施形態である発光表示装置１００を示すブロック図である。画像入力部４はコンピュータ、その他の映像装置などの外部装置から画像信号を受ける部分である。制御部５は画像入力部４から入力された画像信号をＬＥＤアレイパネル１０で表示可能な形式に変換し、画像処理用のプロセッサを搭載した制御信号と共に出力する画像制御部６と、主にハードディスクや半導体メモリーの如き記憶素子からなり画像制御部６からの画像信号を記憶すると共に記憶した画像信号を画像制御部６に出力できる記憶部７とからなる。なお、画像信号は静止画用だけではなく動画用も含むようにすることもできる。ＬＥＤアレイパネル１０は画像制御部６で変換された画像信号を用いて駆動される素子であるＬＥＤをそれぞれ駆動するアノード駆動部１２及びカソード駆動部１３と、薄膜状に形成されたＬＥＤ（発光ダイオード）を多数マトリクス状に配列させた薄膜ＬＥＤアレイ１１を含む。

アノード駆動部１２は画像制御部６から入力された画像信号に応じて接続された薄膜ＬＥＤアレイ１１に備えられた各ＬＥＤに電流を供給する機能を備え、例えばシフトレジスタ回路、ラッチ回路、定電流回路、光量補正回路などで構成される。カソード駆動部１３は画像制御部６から入力された制御信号に応じて、接続された薄膜ＬＥＤアレイ１１に備えられた各ＬＥＤの電流を受ける機能を有し、スイッチング素子アレイ、走査回路などで構成される。

図２はＬＥＤアレイパネル１０の概略構造を示す平面図である。なお、図２は簡単のため、６ｘ６のマトリクス状に素子を配列しているが、実際には多くの素子を配列して構成されることは勿論である。基板２０の上には、列方向（図２の垂直方向）に同じ色に発光する薄膜ＬＥＤアレイ１１（１１−Ｒ、１１−Ｇ、１１−Ｂ）が配置されている。また、行方向（図２の水平方向）には、異なる色に発光する薄膜ＬＥＤアレイ１１（１１−Ｒ、１１−Ｇ、１１−Ｂ）が繰り返し配置されている。従って、赤色発光波長のＬＥＤ素子１１−Ｒ、緑色発光波長のＬＥＤ素子１１−Ｇ、及び青色発光波長のＬＥＤ素子１１−Ｂからなる３つのＬＥＤ素子の組が１つの画素を構成し、それぞれ独立して駆動することでカラー表示が実現される。

アノード配線１４の群（１４−Ｒ１、．．．、１４−Ｂ２）はアノード駆動部１２と、薄膜ＬＥＤアレイ１１上の各ＬＥＤ素子のＰ側電極２７と各列で共通に接続されている。カソード配線１５の群（１５−１、．．．、１５−６）はカソード駆動部１３と薄膜ＬＥＤアレイ１１上の各ＬＥＤ素子のｎ側電極２８と接続されている。アノード配線１４とカソード配線１５は、蒸着／ホトリソエッチング法、もしくはリフトオフ法により、Ａｕ、Ａｌ、もしくはこれらの金属とＮｉ、Ｔｉ、などの金属材料が薄膜積層されたものであり、所定のパターニングがなされている。図２に示す各ＬＥＤ素子のレイアウトは、一例であり、垂直方向にＲＧＢが繰り返すものであったり、単色や２色の発光色の表示装置も可能である。

図３はＬＥＤパネル１０の構造を説明する断面図であり、簡単のため、ＬＥＤ素子を２列分だけ示している。略平板状の基板２０の一面である部品実装面２０ａにはアノード駆動部１２、カソード駆動部１３、薄膜ＬＥＤアレイ１１が実装されている。基板２０は、可視域でほぼ透明な基材であって、ガラス、樹脂等を材料とする。基板２０の部品実装面２０ａはポリイミド膜などの有機材料、もしくは無機材料を用いた平坦化膜２１が形成され、平坦化された表面粗さは数十ナノメートル以下になっている。平坦化膜２１も基板２０と同様に可視域でほぼ透明である。薄膜ＬＥＤアレイ１１の各ＬＥＤ素子１１−Ｒ、１１−Ｇは平坦化膜２１の表面に固着され、反射膜８は金などの薄層であって薄膜ＬＥＤアレイ１１の各ＬＥＤ素子１６からの光を反射する。保護膜９は薄膜ＬＥＤアレイ１１や配線群を覆う膜であってシリコーン樹脂やエポキシ樹脂などが使用され、薄膜ＬＥＤアレイ１１や配線群を保護する。後述するようにアノード駆動部１２とカソード駆動部１３によって所定の電位差が与えられたＬＥＤ素子は、選択的に発光するように駆動され、薄膜ＬＥＤアレイ１１の各ＬＥＤ素子１１−Ｒ、１１−Ｇで発生した光は、反射膜８の作用とあわせて平坦化膜２１と基板２０を通過して矢印Ａ方向、すなわち基板裏面方向に射出される。

図４は薄膜ＬＥＤアレイ１１の各ＬＥＤ素子の構造を説明する断面図である。薄膜ＬＥＤアレイ１１のＬＥＤ素子は、これに含まれるＬＥＤの発光波長により、赤色（波長６２０〜７２０ｎｍ）に発光するもの（１１−Ｒ）、緑色（波長５００〜５８０ｎｍ）に発光するもの（１１−Ｇ）、青色（波長４５０〜５００ｎｍ）に発光するもの（１１−Ｒ）の３種類があるが、ここでは赤色に発光するもの（１１−Ｒ）を例にとって説明する。

半絶縁性、あるいはノンドープのＧａＡｓから成る半導体層２３上にはｎ型不純物をドープしたＧａＡｓからなるｎ型半導体層２４が形成されている。半導体層２３は例えば結晶整合性がある成長用基板からエピタキシャル成長した層である。ｎ型半導体層２４の表面側からｐ型不純物（例えばＺｎ）を拡散してｐ型半導体領域２５が形成されている。ここでｎ型半導体層２４とｐ型半導体領域２５の界面にｐｎ接合が形成され、この接合部分がＬＥＤとして機能して光を発生させる。

隣り合うｎ型半導体領域２４を電気的に分離するために素子分離領域２６が半導体層２３に達する分離溝を形成して構成されており、この素子分離領域２６はエッチングにより分離溝をしたものであり、図示の例では分離溝を埋めて表面を平坦化するため、絶縁材料を充填したものとなっている。

ｐ型半導体領域２５の表面には、ｐ側の電極取り出しのための金属薄膜からなるｐ側電極２７が複数のｐ型半導体層領域２５の各々に対応して設けられており、対応するｐ型半導体層領域２５と電気的に接続されている。ｐ型半導体領域２５が設けられていないｎ型半導体層２４の表面には金属薄膜からなるｎ側電極２８が素子分離領域２６により分離された複数のｎ型半導体層２４の領域の各々に対応して設けられており、対応するｎ型半導体層２４の領域と電気的に接続されている。

以上の説明で赤色に発光する薄膜ＬＥＤアレイ（１１−Ｒ）の構造を説明したが、同様に緑色に発光する薄膜ＬＥＤアレイのＬＥＤ素子（１１−Ｇ）にはＡｌＧａＩｎＰもしくはＧａＰを用い、青色に発光する薄膜ＬＥＤアレイのＬＥＤ素子（１１−Ｂ）にはＧａＮもしくはIｎＧａＮを用いる。また、ＬＥＤを形成する半導体層には、ヘテロ構造もしくはダブルヘテ口構造を持たせることが好ましく、多重量子井戸構造などを採用することも可能である。

次に、図５（ａ）〜図５（ｆ）を参照しながら、薄膜ＬＥＤアレイ１１及びＬＥＤアレイパネル１０の製造工程を説明する。以下、図５の（ａ）から順次説明する。ここでは赤色に発光する薄膜ＬＥＤアレイ（１１−Ｒ）を例にとって説明する。

先ず、図５（ａ）に示すように、ＧａＡｓを材料とする母材３０の上に、ＡｌＡｓを材料とする犠牲層３１を薄膜で形成する。ここで母材３０は、エピタキシャル成長用の基板であり、前述の基板２０とは異なるものである。

次に、図５（ｂ）に示すように、ＡｌＧａＡｓ等を材料とし、ＭＯＣＶＤ法などの気相成長法によりエピタキシャル成長させて積層された半導体薄膜３２を犠牲層３１上に形成する。この半導体薄膜３２は、半絶縁性あるいはノンドープのＧａＡｓから成る半導体層とｎ型不純物をドープしたＧａＡｓからなるｎ型半導体層に該当する。続いて、図５（ｃ）に示すように、犠牲層３１上に積層された半導体薄膜３２に、ｐ型領域３４を形成することでｐｎ接合を形成して複数のＬＥＤ素子を形成する。

複数のＬＥＤ素子となるｐ型領域３４の形成後、エッチング液に燐酸過水などを用い、半導体薄膜３２を所定数の発光領域が含まれる幅と長さの短冊状に形成するため、所要のホトリソグラフィー及びエッチングを行なう。その後、弗化水素液もしくは塩酸液などの剥離エッチング液に母材３０ごと浸潰させることにより、犠牲層３１がエッチング除去され、図５（ｄ）に示すように、複数のＬＥＤが形成された半導体薄膜３２と母材３０とが分離される。

母材３０から分離された半導体薄膜３２は、図５（ｅ）に示すように、透明性を有した基板２０表面に形成された平坦化膜２１に押圧されることにより固着される。ここで平坦化膜２１は有機材料による絶縁薄膜、若しくは無機絶縁膜などが適しており、その表面粗さが、１００ナノメートル以下とされる。平坦化膜２１をこのように粗さの抑えられた表面を有する構造とすることで、水素結合を代表とする分子間力によって半導体薄膜３２が確実に固着される。

次に、図５（ｆ）に示すように、基板２０に固着された半導体薄膜３２は例えばエッチング液に燐酸過水などを用いて、フォトリグラフィー及びエッチング法により、薄膜ＬＥＤアレイ（１１−Ｒ）を形成する。すなわち、隣り合うｐ型半導体領域を電気的に分離する分離溝３５をエッチングにより形成し、分離溝３５を平坦化するため絶縁材料を充填して素子分離領域を形成する。その後、先の図４で説明した如く、ｐ側電極２７とｎ側電極２８を蒸着、ホトリソグラフィー及びエッチング法、もしくはリフト法によって形成する。これによって基板２０に固着した薄膜ＬＥＤアレイ１１（１１−Ｒ）が完成する。

以上の製造工程では、個々のＬＥＤ素子をｐ型領域の選択拡散により形成するものとしたが、図６（ａ）〜図６（ｆ）に示すように、Ｐ型半導体層を積層することで形成しても良い。すなわち、先ず、図６（ａ）に示すように、ＧａＡｓを材料とする母材３０の上に、ＡｌＡｓを材料とする犠牲層３１を薄膜で形成する。ここで母材３０は、エピタキシャル成長用の基板であり、前述の基板２０とは異なるものである。

次に、図６（ｂ）に示すように、ＡｌＧａＡｓ等を材料とし、ＭＯＣＶＤ法などの気相成長法によりエピタキシャル成長させて積層された半導体薄膜３２を犠牲層３１上に形成する。この半導体薄膜３２は、半絶縁性あるいはノンドープのＧａＡｓから成る半導体層とｎ型不純物をドープしたＧａＡｓからなるｎ型半導体層に該当する。この工程までは、先の図５の工程と同じである。

続いて、図６（ｃ）に示すように、犠牲層３１上に積層された半導体薄膜３２の表面に重ねてｐ型半導体膜１３２を全面に形成する。このｐ型半導体膜１３２を積層することで、当該ｐ型半導体膜１３２と半導体薄膜３２の間の界面にｐｎ接合を形成してＬＥＤ素子を形成する。

ｐ型半導体膜１３２を一様に形成した後、エッチング液に燐酸過水などを用い、半導体薄膜３２及びｐ型半導体膜１３２を所定数の発光領域が含まれる幅と長さの短冊状に形成するため、所要のホトリソグラフィー及びエッチングを行なう。その後、弗化水素液もしくは塩酸液などの剥離エッチング液に母材３０ごと浸潰させることにより、犠牲層３１がエッチング除去され、図６（ｄ）に示すように、界面にｐｎ接合を有する半導体薄膜３２及びｐ型半導体膜１３２が母材３０と分離される。

母材３０から分離された半導体薄膜３２及びｐ型半導体膜１３２は、図６（ｅ）に示すように、図５に示した製造工程と同様に、透明性を有した基板２０表面に形成された平坦化膜２１に押圧されることにより固着される。ここで平坦化膜２１は有機材料による絶縁薄膜、若しくは無機絶縁膜などが適しており、その表面粗さが、１００ナノメートル以下とされる。平坦化膜２１をこのように粗さの抑えられた表面を有する構造とすることで、水素結合を代表とする分子間力によって半導体薄膜３２及びｐ型半導体膜１３２が確実に固着される。

次に、図６（ｆ）に示すように、基板２０に固着された半導体薄膜３２及びｐ型半導体膜１３２は例えばエッチング液に燐酸過水などを用いて、フォトリグラフィー及びエッチング法により、薄膜ＬＥＤアレイ（１１−Ｒ）を形成する。すなわち、隣り合うｐ型半導体領域を電気的に分離する分離部をエッチングにより形成し、素子分離領域を形成する。その後、先の図４で説明した如く、ｐ側電極２７とｎ側電極２８を蒸着、ホトリソグラフィー及びエッチング法、もしくはリフト法によって形成する。これによって基板２０に固着した薄膜ＬＥＤアレイ１１（１１−Ｒ）が完成する。

次に図１及び図２を参照しながら、本実施形態の発光表示装置１００の表示時の動作を説明する。

まず、画像入力部４から入力された画像信号は、画像制御部６を介して画像データとし
て一旦記憶部７に蓄積される。なお、ここでは、画像蓄積型として説明するが、入力され
た画像信号を直接画像データ、制御信号に変換して出力してもよい。画像制御部６は、記憶部７に蓄積された画像データを読出し、所定の制御信号とともに、アノード駆動部１２およびカソード駆動部１３に出力する。

次にアノード駆動部１２は、画像制御部６から入力された画像データを１走査線分、順次シフトレジスタに格納する。１つの走査線は図２は水平方向に配列された１行分であり、例えばカソード配線１５―１が共通に接続されているＬＥＤ素子に対応する。ここで、画像データは、対応するＬＥＤ素子を発光させるか否かを示すデータである。

アノード駆動部１２のシフトレジスタに１走査線分の画像データが格納されると、その１走査線分の画像データは、ラッチ回路に移される。次にカソード駆動部１３は、画像制御部６から受け入れた制御信号により、第１番目のカソードライン１５−１を選択（導通）させる。ここでアノード駆動部１２のラッチ回路の中で対応するＬＥＤを発光させるデータが格納されているものは、駆動部１２の定電流回路、増幅回路から対応するＬＥＤ素子のＰ側電極（アノード）、Ｎ側電極（カソード）を介して、カソード配線１５−１に電流が流れ、対応するＬＥＤ素子が発光する。

以下、１本のカソード配線１５に共通接続されているＬＥＤ素子に対応する１走査線分の画像データの格納と、対応する１本のカソード配線１５の選択を順次繰り返し、全ての走査線の選択が成されると１画面分のＬＥＤ素子による発光が終了する。選択方法は、順次選択する方式でも良く、インターレース方式でも良い。

以上の説明では、説明の簡略化のためＬＥＤアレイパネル１０に配列させるＬＥＤ素子
の数を６×６（３６個）としたが、任意の数に変えることができる。また、各発光部の形状、縦横比、配置も、薄膜ＬＥＤアレイ１１を形成する際に任意の形状にすることができる。例えば、本実施例のように３色（Ｒ、Ｇ、Ｂ）のＬＥＤ素子を用いる場合は、Ｒ、Ｇ、Ｂの３つの画素を合わせた領域の形状が例えば正方形になるようにすることが好ましい。或いは、固着される部分の形状もダイヤ状、円形、楕円形状など任意の形状をとることができる。

さらに、上述の説明では、基板２０上に薄膜ＬＥＤアレイ１１を平面状に配列させたが、これに限らず、異なる薄膜ＬＥＤアレイ１１を互いのＬＥＤ素子の発光領域が隠れないよう積層して接合させてもよい。また、ＲＧＢの各発光色のＬＥＤ素子の３つを１チップ化することも可能である。

従来の技術においては、ＬＥＤチップを銀ペーストや接着剤で基板に固定すると、銀ペーストや接着剤が凝固するときＬＥＤチップに変形によるストレスが発生した。このため、ＬＥＤチップを発光させると初期の百時間は発光効率が数％上昇し、その後は発光時間の増加に伴って発光効率が不均一に低下していくという現象があった。本実施形態では薄膜ＬＥＤアレイ１１の各ＬＥＤ素子を分子間力によって基板に固着しているので、ＬＥＤ素子に固着によるストレスが発生しない。本実施形態において薄膜ＬＥＤアレイ１１を発光させても、初期の百時間における発光効率は１％以内の変動であり、その後、発光時間が増加しても発光効率は安定し、均一な安定した表示が得られた。

本発明は薄膜ＬＥＤアレイ１１の厚さは数マイクロメートルであるため、アノード配線１４は段差を乗り越えて直接に薄膜ＬＥＤアレイ１１上の各ＬＥＤ素子のｐ側電極２７と接続されている。同様に、カソード配線１５も段差を乗り越えて直接に薄膜ＬＥＤアレイ１１上の各ＬＥＤ素子のｎ側電極２８と接続されている。アノード配線１４とカソード配線１５を、蒸着、ホトリソグラフィー、及びエッチング法、もしくはリフトオフ法により実現できるので、製造が容易であり、かつ、配線の位置精度が高くできる。

以上のように、本実施形態の発光表示装置によれば、複数の発光棄子を形成した複数の半導体薄膜を基板上に固着させて、マトリクス状の如き２次元状に配列した複数の発光素子を選択的に駆動する駆動部を有する表示部により画像等の表示を行う構成したので、半導体薄膜の発光素子に基板上に固着することによる変形ストレスが発生することを防ぎ、発光素子は発光時間によって発光効率の変動が発生せず、均一な安定した表示が得られる。

[第２の実施形態]
図７は第２の実施形態の発光表示装置のＬＥＤパネル５１の構造を説明する断面図であり、図３と同様に、簡単のため、ＬＥＤ素子を２列分だけ示している。基板５０の表面には図示しないアノード駆動部１２、カソード駆動部１３、薄膜ＬＥＤアレイ１１の各ＬＥＤ素子１１−Ｒ、１１−Ｂが実装されている。

基板５０は熱伝導特性の高い基材であってセラミック、金属等を材料とされ、この高熱伝導性の基板５０を用いることで、各ＬＥＤ素子１１−Ｒ、１１−Ｂの周囲における温度上昇を抑えることができる。高熱伝導性の基板５０の部品実装面５０aはＡｕ、Ａｌ等の金属薄膜を蒸着等で形成された反射膜８を有し、その後、さらにポリイミド膜などの有機材料、もしくは無機材料を用いた平坦化膜２１が形成され、平坦化された表面粗さは数十ナノメートル以下に形成されている。

薄膜ＬＥＤアレイの各ＬＥＤ素子１１―Ｒ、１１−Ｇは平坦化膜２１の表面に固着され、先の実施形態と同様にアノード配線はアノード駆動部１２と、薄膜ＬＥＤアレイ１１上の各ＬＥＤ素子のＰ側電極と接続して形成される。カソード配線はカソード駆動部１３と薄膜ＬＥＤアレイ１１上の各ＬＥＤ素子のＮ側電極と接続して形成される。保護膜９は薄膜ＬＥＤアレイ１１や配線群を覆う膜であってシリコーン樹脂やエポキシ樹脂などが使用され、薄膜ＬＥＤアレイ１１や配線群を保護する。薄膜ＬＥＤアレイ１１の各ＬＥＤ素子で発生した光は、反射膜８の作用とあわせて保護膜９を通過して矢印Ｂ方向に射出する。ここで、基板５０の背面にはヒートシンクを設置することも可能である。また、反射膜８の一部を配線部として利用することも可能である。

第２の実施形態の動作は第１の実施形態の動作と同様である。放熱効果の高い基板５０は、熱伝導性が高い反射膜８と絶縁性ながら熱抵抗が小さい極薄の平坦化膜２１を通じて、薄膜ＬＥＤアレイ１１の発熱を効率良く熱伝導し、基板５０外に放熱できる。

以上のように第２の実施形態の発光表示装置によれば、複数の発光素子を形成した複数の半導体薄膜を放熱性の高い基板上に固着させて、２次元状に配列した複数の発光素子を選択的に駆動する駆動部を有する表示部により画像等の表示を行う構成したので、半導体薄膜の発光素子に基板上に固着することによる変形ストレスが発生することを防ぐとともに、発光素子からの発熱を有効に放熱板に熱伝導できるので、発光素子が高温になることを防ぐことができ、発光時間によって発半効率の変動が発生せず、均一な安定した表示が得られることになる。

本発明の第１の実施形態の発光表示装置の構成例を示すブロック図である。 本発明の第１の実施形態の発光表示装置のＬＥＤアレイパネルの概略構造を示す平面図である。 本発明の第１の実施形態の発光表示装置のＬＥＤアレイパネルの断面構造を示す概略断面図である。 本発明の第１の実施形態の発光表示装置の薄膜ＬＥＤアレイの各ＬＥＤ素子の構造を示す概略断面図である。 本発明の第１の実施形態の発光表示装置のＬＥＤアレイパネルの製造工程を示す工程断面図である。 本発明の第１の実施形態の発光表示装置のＬＥＤアレイパネルの他の製造工程を示す工程断面図である。 本発明の第２の実施形態の発光表示装置のＬＥＤアレイパネルの断面構造を示す概略断面図である。

符号の説明

４ 画像入力部
５ 制御部
６ 画像制御部
７ 記憶部
８ 反射膜
９ 保護膜
１０ ＬＥＤアレイパネル
１１ 薄膜ＬＥＤアレイ
１１−Ｒ、１１−Ｂ、１１−Ｂ ＬＥＤ素子
１２ アノード駆動部
１３ カソード駆動部
１４−Ｒ１〜１４−Ｂ２ アノード配線
１５―１〜１５−６ カソード配線
２０ 基板
２０a 部品実装面
２１ 平坦化膜
２３ 半導体層
２４ ｎ型半導体層
２５ ｐ型半導体層領域
２６ 素子分離領域
２９ ｐ側電極
２８ ｎ側電極
３０ 母材
３１ 犠牲層
３２ 半導体薄膜
３５ 分離溝
５０ 基板
５０a 部品実装面
５１ ＬＥＤパネル
１３２ ｐ型半導体膜

Claims (8)

1. 可視域において光透過性の材料からなる基板と、
   前記基板の表面に接して設けられ、可視域における光透過性と絶縁性を有する平坦化膜と、
   前記平坦化膜の表面に固着され、前記平坦化膜及び前記基板をそれぞれ透過する可視域の光を発する発光積層薄膜と、
   前記発光積層薄膜の前記平坦化膜に固着される面と反対側の面側に形成された電極と結線される前記基板上に形成された配線部と、
   前記配線部と接続される駆動素子とを有し、
   前記駆動素子は複数の前記発光積層薄膜を発光するように駆動することを特徴とする発光表示装置。
2. 複数の前記発光積層薄膜は発光波長が６２０から７１０ナノメートルであるＬＥＤが形成された第１の発光積層薄膜と、発光波長が５００から５８０ナノメートルであるＬＥＤが形成された第２の発光積層薄膜と、発光波長が４５０から５００ナノメートルであるＬＥＤが形成された第３の発光積層薄膜とを含むことを特徴とする請求項１記載の発光表示装置。
3. 前記発光積層薄膜は、母材に犠牲層が積層され、その犠牲層の上に複数層を積層し、剥離エッチング液により前記犠牲層を除去することで、形成されたことを特徴とする請求項１記載の発光表示装置。
4. 前記平坦化膜の表面に固着された発光積層薄膜は、素子分離用のエッチング液で複数個に分離されることを特徴とする請求項１記載の発光表示装置。
5. 前記平坦化膜の表面には有機絶縁膜もしくは無機絶縁膜が形成され、１００ナノメートル以下の粗さを有することを特徴とする請求項１記載の発光表示装置。
6. 前記発光積層薄膜は、前記平坦化膜の表面に水素結合分子間力により固着されることを特徴とする請求項１記載の発光表示装置。
7. 前記発光積層薄膜の一方の面側に形成された前記電極と結線される前記配線部は、蒸着した層をフォトリソグラフィー法により形成したもの、或いはリフトオフ法により形成されたものであることを特徴とする請求項１記載の発光表示装置。
8. 可視域において光透過性の材料からなる基板と、
   前記基板の表面に接して設けられ、可視域における光透過性と絶縁性を有する平坦化膜と、
   分子間力により前記平坦化膜表面に固着されて行列状に配置され、前記平坦化膜及び前記基板をそれぞれ透過する可視域の光を発するＬＥＤ積層薄膜と、
   前記ＬＥＤ積層薄膜のそれぞれの発光ダイオードに形成されたアノード電極及びカソード電極と、
   同一の行または列の一方のＬＥＤ積層薄膜の各アノード電極を共通に結線するアノード配線と、
   前記アノード配線が結線されるアノード駆動部と、
   同一の行または列の他方のＬＥＤ積層薄膜の各カソード電極を共通に結線するカソード配線と、
   前記カソード配線が結線されるカソード駆動部とを有することを特徴とする発光表示装置。