JP4479435B2 - PLL circuit - Google Patents
PLL circuit Download PDFInfo
- Publication number
- JP4479435B2 JP4479435B2 JP2004269379A JP2004269379A JP4479435B2 JP 4479435 B2 JP4479435 B2 JP 4479435B2 JP 2004269379 A JP2004269379 A JP 2004269379A JP 2004269379 A JP2004269379 A JP 2004269379A JP 4479435 B2 JP4479435 B2 JP 4479435B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency
- output
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は、入力電圧に応じて発振周波数を変更する電圧制御発振回路と位相同期ループを備えたPLL回路に関し、とくに発振周波数が安定するまでのロックタイムの短縮が可能なPLL回路に関する。 The present invention relates to a PLL circuit including a voltage controlled oscillation circuit that changes an oscillation frequency according to an input voltage and a phase locked loop, and more particularly to a PLL circuit that can shorten a lock time until the oscillation frequency is stabilized.
近年、通信機器におけるロジックLSI内部の高速クロックの生成や、LSI外部に接続されたRAMモジュールとの位相調整などを目的として、PLL回路(位相同期回路)がしばしば用いられている。 In recent years, a PLL circuit (phase synchronization circuit) is often used for the purpose of generating a high-speed clock inside a logic LSI in a communication device or adjusting a phase with a RAM module connected outside the LSI.
図6は、従来のPLL回路の基本構成を示すブロック図である。このPLL回路は、位相比較器(フェーズコンパレータ:PC)1、チャージポンプ回路(CP)2、ローパスフィルタ(LPF)3、電圧制御発振回路(VCO)4、および分周回路(DV)5から構成される。 FIG. 6 is a block diagram showing a basic configuration of a conventional PLL circuit. This PLL circuit includes a phase comparator (phase comparator: PC) 1, a charge pump circuit (CP) 2, a low-pass filter (LPF) 3, a voltage controlled oscillation circuit (VCO) 4, and a frequency divider circuit (DV) 5. Is done.
位相比較器1では、一方の端子に入力される基準信号(レファレンスクロックREF_CK)S0と他方の端子にフィードバックされる比較信号(分周信号:DIV)S2との位相差を検出して、その位相差に応じてPゲート信号UP、Nゲート信号DNなどの制御信号を出力する。チャージポンプ回路2は、そこに入力されるパルス信号がPゲート信号UPであるか、Nゲート信号DNであるかに応じてローパスフィルタ3のコンデンサを充放電駆動する。ローパスフィルタ3ではチャージポンプ回路2の出力を平滑化し、電圧制御発振回路4に対して制御電圧を与える制御信号を出力する。電圧制御発振回路4は、制御信号の電圧値に応じた周波数で発振を行う。
The
ここでは、電圧制御発振回路4の出力端子と、位相比較器1の比較信号S2が入力される他方の端子との間に分周回路5を設けてフィードバックループが構成され、このフィードバックループによって電圧制御発振回路4からの出力信号S1が所定の周波数に設定される。
Here, a frequency-dividing
このような構成のPLL回路は、基準信号S0と比較信号S2の位相と周波数が一致するように制御される。ここで、分周回路5の分周数Nには任意の正の整数を選択することができ、収束時においては基準信号REF_CKのN倍の周波数で電圧制御発振回路4より出力信号S1が出力される。
The PLL circuit having such a configuration is controlled such that the phase and frequency of the reference signal S0 and the comparison signal S2 are the same. Here, an arbitrary positive integer can be selected as the frequency division number N of the
こうした従来のPLL回路では、ローパスフィルタ3の時定数は固定されており、電圧制御発振回路4の収束時に周波数の安定度を向上させようとすればロックタイムが長くなり、反対にロックタイムが短くなるように設定された場合は、収束時の周波数安定度が低下するという問題があった。このような問題を解決するために、たとえば特許文献1の発明では、ループフィルタの第1のフィルタに設けたロックスピードを速くするための分岐回路と、この分岐回路の接続または切り離し操作を行うアナログスイッチ回路とを備えた位相同期回路(PLL回路)において、アナログスイッチ回路を切替え動作させる制御信号をD/Aコンバータを介して供給するように構成されている。
In such a conventional PLL circuit, the time constant of the low-
この特許文献1によれば、半導体素子から成るアナログスイッチ回路は、オフ状態となるまでのオフセット電圧範囲内において、任意の回数で連続的にかつ断続的に任意の間隔で可変する制御信号がD/Aコンバータを介して供給され、分岐回路の接続と切り離し動作を連続的かつ断続的に行うように構成され、高速なロックと安定定常状態の両方を満たすことができる位相同期回路を得ることができる。
ところが、特許文献1の発明では、アナログスイッチ回路を切替え動作させる制御信号をCPUから出力する必要があったので、ソフトウェアが必要になるとともに回路構成も複雑になり、しかもコストが上昇するという問題があった。
However, in the invention of
また、CPUなどを必要としない簡単な構成のPLL回路では、一つのチャージポンプ回路でローパスフィルタのコンデンサを充放電するために、PLL回路を起動し、あるいは無線機のチャンネル切替え等のため再起動したのち、電圧制御発振回路の出力信号の発振周波数が安定するまでの時間(ロックタイム)が長くなるという問題がある。 Also, in a PLL circuit with a simple configuration that does not require a CPU, the PLL circuit is activated to charge / discharge the capacitor of the low-pass filter with a single charge pump circuit, or it is restarted to switch the channel of the radio. After that, there is a problem that the time (lock time) until the oscillation frequency of the output signal of the voltage controlled oscillation circuit is stabilized becomes long.
逆に電圧制御発振回路でのロックタイムを短くしようとして、チャージポンプ回路と電圧制御発振回路の間にあるローパスフィルタの時定数を小さくすると、コンデンサにおける電圧脈動が大きくなるために、電圧制御発振回路の発振出力周波数が不安定になるという問題が生じていた。 Conversely, if the time constant of the low-pass filter between the charge pump circuit and the voltage control oscillation circuit is reduced in an attempt to shorten the lock time in the voltage control oscillation circuit, the voltage pulsation in the capacitor increases, so the voltage control oscillation circuit There has been a problem that the oscillation output frequency becomes unstable.
本発明はこのような点に鑑みてなされたものであり、周波数を切替えた際に短時間に希望する周波数に収束するものであって、しかもCPUなどを必要としない簡単な構成で、かつ安価なPLL回路を提供することを目的とする。 The present invention has been made in view of the above points, and converges to a desired frequency in a short time when the frequency is switched, and has a simple configuration that does not require a CPU and is inexpensive. An object of the present invention is to provide a simple PLL circuit.
本発明では、上記問題を解決するために、基準周波数を有する基準信号を生成する基準クロック発生回路と、制御電圧に対応した周波数の出力信号を生成する電圧制御発振回路と、前記電圧制御発振回路の出力信号をN分の一(Nは、2以上の整数)に分周する分周回路と、前記基準クロック発生回路の基準信号および前記分周回路の出力信号との間でそれらの位相を比較して、前記分周回路の出力信号の位相が遅れていると第1のゲート信号を生成し、進んでいると第2のゲート信号を生成する位相比較器と、前記位相比較器からの前記第1のゲート信号および前記第2のゲート信号に応じて前記電圧制御発振回路に対して前記制御電圧を与える制御信号を生成するチャージポンプ回路と、前記電圧制御発振回路からの前記出力信号の周波数を前記基準信号の周波数と比較し、前記出力信号の周波数が所定の範囲内に入ったときにアクティブ信号を生成する周波数検出回路と、前記アクティブ信号により、直列接続された2つの抵抗を含む抵抗器、および該抵抗器の一方の抵抗に対して並列に接続されたスイッチングトランジスタをそれぞれ備える第1および第2の抵抗回路と、前記第1の抵抗回路の一端と前記第2の抵抗回路の一端との接続点に接続されたコンデンサを有し、前記第1の抵抗回路と前記コンデンサからなる時定数回路および前記第2の抵抗回路と前記コンデンサからなる時定数回路の時定数がそれぞれ大小2通りに変更可能に構成され、前記チャージポンプ回路で生成された前記制御信号から高周波成分を除去するローパスフィルタと、を備え、前記第1のゲート信号が出力されると前記チャージポンプ回路から前記第1の抵抗回路の他端に電源電圧を供給し、前記第2のゲート信号が出力されると前記チャージポンプ回路が前記第2の抵抗回路の他端を接地して前記制御信号を生成するとともに、前記出力信号の周波数が所定の範囲内に入ったときには前記ローパスフィルタの時定数が大きくなる方向に、前記出力信号の周波数が所定の範囲外であれば前記ローパスフィルタの時定数が小さくなる方向に切替えて、前記出力信号の周波数を制御したことを特徴とするPLL回路が提供される。 In the present invention, in order to solve the above problem, a reference clock generation circuit that generates a reference signal having a reference frequency, a voltage-controlled oscillation circuit that generates an output signal having a frequency corresponding to a control voltage, and the voltage-controlled oscillation circuit (the N, 2 or more integer) one output signal N content of a dividing circuit for dividing the, their phase between the output signal of the reference signal and the divided circuit of the reference clock generating circuit In comparison, when the phase of the output signal of the frequency divider circuit is delayed, a first gate signal is generated, and when the phase is advanced, a phase comparator that generates a second gate signal ; A charge pump circuit for generating a control signal for applying the control voltage to the voltage controlled oscillation circuit in response to the first gate signal and the second gate signal; and an output signal from the voltage controlled oscillation circuit. frequency The comparison with the frequency of the reference signal comprises a frequency detection circuit for generating an active signal when the frequency of the output signal is within the predetermined range, by the active signal, the two resistors connected in series resistor And first and second resistor circuits each having a switching transistor connected in parallel to one resistor of the resistor, one end of the first resistor circuit, and one end of the second resistor circuit And a time constant circuit composed of the first resistor circuit and the capacitor, and a time constant circuit composed of the second resistor circuit and the capacitor, each having two large and small time constants. changeably configured, and a low pass filter for removing high frequency components from the control signal generated by the charge pump circuit, said first gate A power supply voltage is supplied from the charge pump circuit to the other end of the first resistance circuit, and when the second gate signal is output, the charge pump circuit supplies the second resistance circuit to the second resistance circuit. The other end of the output signal is grounded to generate the control signal, and when the frequency of the output signal falls within a predetermined range, the frequency of the output signal is in a predetermined range in a direction in which the time constant of the low-pass filter increases. If it is outside, a PLL circuit is provided in which the frequency of the output signal is controlled by switching in a direction in which the time constant of the low-pass filter is reduced.
本発明によれば、簡単なロジック回路で構成される周波数検出回路を備えているので、電圧制御発振回路からの出力信号の周波数が基準信号の周波数(レファレンスクロック)に近い、所定の範囲内に入っていないときには、ローパスフィルタの時定数を小さくしている。これにより、CPUなしにロックタイムの短縮ができる。また、範囲内のときは時定数を大きくするようにローパスフィルタの時定数を切替えることによって、収束時における周波数の安定度を向上させることが可能となる。 According to the present invention, since the frequency detection circuit configured by a simple logic circuit is provided, the frequency of the output signal from the voltage controlled oscillation circuit is within a predetermined range close to the frequency of the reference signal (reference clock). When it is not included, the time constant of the low-pass filter is reduced. Thereby, the lock time can be shortened without the CPU. In addition, by switching the time constant of the low-pass filter so as to increase the time constant when it is within the range, it is possible to improve the frequency stability at the time of convergence.
以下、図面を参照してこの発明の実施の形態について説明する。図1は、実施の形態に係るPLL回路を示すブロック回路図であって、図6に示す従来回路と対応する部分には同一参照番号を付けている。 Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block circuit diagram showing a PLL circuit according to the embodiment, and parts corresponding to those of the conventional circuit shown in FIG. 6 are denoted by the same reference numerals.
図1において、このPLL回路が図6に示す従来回路と異なる点は、基準信号(レファレンスクロックREF_CK)S0と、電圧制御発振回路4の出力信号S1とが入力される周波数検出回路6を備えていることである。この周波数検出回路6では、基準信号S0の周波数と電圧制御発振回路4からフィードバックされる出力信号S1の周波数とを比較して、出力信号S1の周波数が所定の範囲内に入ったときに、ローパスフィルタ3へのアクティブ信号を生成するように構成されている。したがって、この周波数検出回路6から出力されるアクティブ信号によりローパスフィルタ3の時定数が大きくなる方向に切替えて出力信号S1の周波数を制御すれば、収束時における周波数の安定度を向上させることができ、しかも出力信号S1の出力周波数を切替えた際に、比較的短時間で希望する周波数に収束させることができる。
In FIG. 1, this PLL circuit is different from the conventional circuit shown in FIG. 6 in that it includes a
図2は、図1に示すPLL回路の詳細構成を示す回路図である。
このうち位相比較器1は、その入力端子X1が外部端子7と接続され、ここから基準信号S0が供給されている。この外部端子7には図示しない基準クロック発生回路が接続され、ここで基準周波数を有する基準信号S0が生成されている。また、位相比較器1の入力端子ZRSTは別の外部端子8と接続され、ここからリセット信号S3が供給される。
FIG. 2 is a circuit diagram showing a detailed configuration of the PLL circuit shown in FIG.
Among these, the
位相比較器1の出力端子P_GATE,N_GATEはチャージポンプ回路2に接続され、それぞれPゲート信号UP、Nゲート信号DNがチャージポンプ回路2に出力されている。このチャージポンプ回路2は、Pチャネル型のMOSトランジスタM41とNチャネル型のMOSトランジスタM42とから構成されており、MOSトランジスタM41のゲートにはPゲート信号UPが供給され、MOSトランジスタM42のゲートにはNゲート信号DNが供給されている。また、MOSトランジスタM41のソースは電源端子9と接続され、ここから電源電圧Vccが供給されている。さらに、MOSトランジスタM42のソースは接地されている。
The output terminals P_GATE and N_GATE of the
チャージポンプ回路2では、Pゲート信号UPが入力されるとローパスフィルタ3を電源端子9に接続するようにMOSトランジスタM41がオンし、電源電圧Vccが供給される。反対にNゲート信号DNが入力されると、MOSトランジスタM42がオンしてローパスフィルタ3が接地されるため、ローパスフィルタ3のコンデンサC1,C2を充放電駆動することができる。このローパスフィルタ3は、チャージポンプ回路2で生成された制御信号から高周波成分を除去するものであって、抵抗R1,R2からなる直列回路、抵抗R3,R4からなる直列回路、これら抵抗R2,R4の接続点に接続された抵抗R5、この抵抗R5と直列接続されたコンデンサC1、抵抗R5とコンデンサC1との直列回路に並列接続されたコンデンサC2、および抵抗R1,R3に対してそれぞれ並列接続されたスイッチングトランジスタM51,M52から構成されている。
In the
電圧制御発振回路4は、その制御信号入力端子VINがローパスフィルタ3の抵抗R2,R4の接続点と接続され、その第1電源端子VCCが電源端子9と接続され、第2電源端子VSSが接地されている。また、電圧制御発振回路4の出力端子OUTは外部端子10と接続され、出力信号S1を出力するとともに、電圧制御発振回路4から分周回路5と周波数検出回路6に対しても出力信号S1をフィードバックしている。このうち分周回路5では、入力端子INに供給された出力信号S1を16分の1に分周した比較信号S2を生成しており、この比較信号S2が分周出力端子div16から位相比較器1の入力端子Y1に出力されている。
The voltage
また、周波数検出回路6に対しては出力信号S1がそのまま入力端子vco_ckにフィードバックされている。この周波数検出回路6は基準端子ref_ckを備えており、この基準端子ref_ckから入力端子vco_ckへの信号、すなわち出力信号S1の周波数の比較基準となる基準信号S0が入力されている。そして、2つの出力端子lock_on,lock_on_からは、電圧制御発振回路4からの出力信号S1の周波数が所定の範囲内に入ったときにアクティブになるロックオン信号S4,S5が出力される。これらのロックオン信号S4,S5は、それぞれローパスフィルタ3のスイッチングトランジスタM51,M52を同時にオンからオフに切替えるように、それらのゲート信号として生成されるものであって、これによりローパスフィルタ3の時定数が大きくなる方向に切替えて、出力信号S1の周波数を制御できる。
Further, the output signal S1 is fed back to the input terminal vco_ck as it is to the
つぎに、図1に示すPLL回路の動作について説明する。
電圧制御発振回路4の出力は分周回路5で16分の1に分周されて、位相比較器1に入力される。電圧制御発振回路4では、その出力を16分の1に分周した分周回路5の比較信号S2と基準信号S0の位相と周波数が一致する場合、その出力信号S1は基準信号S0と位相が一致し、周波数は基準信号S0の16倍となる。その際に、比較信号S2の周波数が基準信号S0に近ければ、周波数検出回路6からのロックオン信号S4,S5をアクティブレベルで出力して、図2に示すそれぞれスイッチングトランジスタM51,M52をオフ状態に切替えてローパスフィルタ3の時定数を大きくして、電圧制御発振回路4の出力周波数を安定させる。
Next, the operation of the PLL circuit shown in FIG. 1 will be described.
The output of the voltage controlled
しかし、比較信号S2の周波数が基準信号S0の周波数から遠い状態であれば、周波数検出回路6からのロックオン信号S4,S5を非アクティブレベルで出力して、図2に示すそれぞれスイッチングトランジスタM51,M52をオン状態とすることによってローパスフィルタ3の時定数を小さくし、ロックするまでの時間を短くする。このように図1に示すPLL回路では、ロックタイムを短縮すると同時に、ロック時の周波数安定度を高めるという効果が得られる。
However, if the frequency of the comparison signal S2 is far from the frequency of the reference signal S0, the lock-on signals S4 and S5 from the
図3は、周波数検出回路6の詳細回路の一例を示す回路図である。また、図4は、図3の周波数検出回路6の動作を示すタイミング図である。
この周波数検出回路6は、5個のD型フリップフロップFF0〜FF4によって32(=25)進カウンタを構成するカウンタ回路61と、ノア(NOR)ゲートG1,G2とマルチプレクサ回路MUX1からなるデコーダ62と、トグル回路63と、ラッチ回路64とから構成される。トグル回路63は、入力端子Dと反転出力#Qとが接続されたD型フリップフロップによって構成され、そのクロック端子ckには図4(b)に示す基準信号S0が入力され、図4(a)に示すタイミング波形のトグル信号Stg1が生成される。また、ラッチ回路64はマルチプレクサ回路MUX2とD型フリップフロップFF5とインバータ回路IVとから構成されている。
FIG. 3 is a circuit diagram showing an example of a detailed circuit of the
The
カウンタ回路61の初段のD型フリップフロップFF0には、図4(c)に示す電圧制御発振回路4の出力信号S1がクロック端子ckにトリガパルスとして入力されている。カウンタ回路61の初段からのビット出力Q0は、次段のD型フリップフロップFF1のトリガ(クロック)パルスとなっており、同様に、カウンタ回路61の各ビット出力Q1〜Q3は各段のD型フリップフロップFF2〜FF4のクロック端子ckに入力されている。
In the first-stage D-type flip-flop FF0 of the
このカウンタ回路61では、電圧制御発振回路4の出力信号S1のパルス数がカウントされ、図4(d)に示すように各ビット出力Q0〜Q4からなるカウントデータが生成される。図4(d)には、カウントデータのカウント値が16進数として表記されている。これらのD型フリップフロップFF0〜FF4には、各リセット端子RBにトグル回路63から基準信号S0の半分の周波数で生成されたトグル信号Stg1が供給されるため、基準信号S0の1周期ごとにカウント期間とリセット期間とが設定されることになる。
In the
デコーダ62では、これらの各ビット出力Q0〜Q4に基づいて、出力信号S1の周波数が所定の範囲に入ったかどうかを決定している。すなわち、ノアゲートG1にはカウンタ回路61から第1、第2、第3および第5のビット出力Q0,Q1,Q2およびQ4が入力され、ノアゲートG2にはカウンタ回路61の第2、第3、および第5のビット出力Q1,Q2,Q4が入力されている。また、マルチプレクサ回路MUX1のセレクト端子Sにはカウンタ回路61の第4のビット出力Q3がセレクト信号として供給されている。このマルチプレクサ回路MUX1からは、第4のビット出力Q3(=S)がHレベルであれば入力端子Aに供給されたノアゲートG2での演算結果が出力され、第4のビット出力Q3(=S)がLレベルであれば入力端子Bに供給されたノアゲートG1での演算結果が出力される。ここでは、図4(d)〜(f)に示すように、このデコーダ62からのデコーダ出力信号S6は、カウント値が16進表記で10,0F,0EであるときにHレベルに反転し、ロックオン信号S4をHレベルに固定することによって、出力信号S1の周波数が所定の範囲となったと判定することができる。
Based on these bit outputs Q0 to Q4, the
ラッチ回路64は、デコーダ出力信号S6がマルチプレクサ回路MUX2の入力端子Aに供給されており、入力端子BにはD型フリップフロップFF5の反転出力端子が接続されている。マルチプレクサ回路MUX2のセレクト端子Sには、トグル回路63からトグル信号Stg1がセレクト信号として供給され、D型フリップフロップFF5のクロック端子ckには、図4(b)に示す基準信号S0が入力されている。
In the
このラッチ回路64では、D型フリップフロップFF5の反転出力端子から図4(f)に示すロックオン信号S4が生成され、さらにインバータ回路IVからは、ロックオン信号S4を反転したロックオン信号S5が出力される。
In the
このようにして、位相比較器1では基準信号S0と比較信号S2の位相を比較して比較信号S2の位相が進んでいる場合、Nゲート信号DNがHレベル信号としてチャージポンプ回路2に出力されて、MOSトランジスタM42がオンされる。反対に、基準信号S0と比較信号S2の位相を比較して比較信号S2の位相が遅れている場合は、Pゲート信号UPがHレベル信号としてチャージポンプ回路2に出力され、MOSトランジスタM41がオンされる。すなわち、このPLL回路では位相比較器1とともに周波数検出回路6を備え、電圧制御発振回路4の出力信号S1の周波数が所定の範囲内に入ったときに、周波数検出回路6からアクティブなロックオン信号S4,S5が出力されるから、これらのロックオン信号S4,S5によってローパスフィルタ3の時定数を大きくするように切替えて、基準信号S0と出力信号S1の周波数と位相が一致するように制御できる。そして、ローパスフィルタ3によってチャージポンプ回路2から出力される制御信号から高周波成分が除去されて電圧制御発振回路4に入力されるため、電圧制御発振回路4はその入力電圧に応じて、安定した周波数で発振する。
Thus, in the
図5は、実施の形態のPLL回路における時間−発振周波数特性を示す図である。この図には、本発明に係るPLL回路の特性を実線により示しており、ローパスフィルタ3の時定数が高い場合の特性A(図では、破線にて示す)と、時定数が小さい場合の特性B(図では、点線にて示す)を、あわせて図示してある。
FIG. 5 is a diagram illustrating time-oscillation frequency characteristics in the PLL circuit of the embodiment. In this figure, the characteristic of the PLL circuit according to the present invention is shown by a solid line. The characteristic A when the time constant of the low-
特性Aでは、およそ7500[μs]経過してからようやく発振周波数が260[KHz]の設定値に収束している。また、特性Bでは、約2500[μs]経過したとき、およそ260[KHz]の設定値に近づくが、その後も±5[KHz]の範囲で振動が継続している。これらの特性A,Bに対して、本発明に係るPLL回路の特性では、およそ5500[μs]経過したときに260[KHz]の設定値に収束し、その後は±0.5%の範囲を越える振動は生じていない。 In the characteristic A, the oscillation frequency finally converges to the set value of 260 [KHz] after about 7500 [μs] has elapsed. In the characteristic B, when about 2500 [μs] has passed, the value approaches the set value of about 260 [KHz], but after that, vibration continues in the range of ± 5 [KHz]. In contrast to these characteristics A and B, the characteristics of the PLL circuit according to the present invention converge to the set value of 260 [KHz] when about 5500 [μs] has elapsed, and thereafter the range of ± 0.5% is obtained. There is no vibration exceeding.
以上に説明した本発明のPLL回路では、出力信号S1の周波数が所定の範囲内に入ったときにアクティブ信号(ロックオン信号S4,S5)を生成する周波数検出回路6を用いて、比較信号S2の周波数が基準信号S0に近ければロックオン信号S4,S5をアクティブレベルで出力して、それぞれスイッチングトランジスタM51,M52をオフ状態に切替えてローパスフィルタ3の定数を大きくして、電圧制御発振回路4の出力周波数を安定させることができる。その際に、周波数検出回路6では基準信号S0の1周期分だけカウントをすると、つぎの1周期はカウントをしないリセット期間としている。基準信号S0を1周期カウントした結果はデコーダ62でデコードされ、電圧制御発振回路4の出力信号S1の周波数がある範囲に入っているかどうかの判定が実行される。そして、出力信号S1の周波数がある範囲に入っている場合は、デコーダ出力信号S6がアクティブになり、これをラッチ回路64でラッチしてローパスフィルタ3のスイッチングトランジスタM51,M52を切替え駆動するものである。
In the PLL circuit of the present invention described above, the comparison signal S2 is generated by using the
なお、周波数検出回路6では、そのカウンタ回路61を5個のD型フリップフロップFF0〜FF4からなる32(=25)進カウンタとしたが、カウンタ回路を任意のm個(mは、2以上の整数)のフリップフロップで構成してもよい。また、周波数検出回路6のデコーダ62は、カウンタ回路61のカウント値が0F,0F±1のいずれかと一致したとき、ロックオン信号S4,S5を出力するように構成しているが、カウンタ回路のカウント値がn+1,…n+s(n,sは、いずれも2以上の整数)と一致したときロックオン信号を出力するものであってもよい。
In the
1 位相比較器
2 チャージポンプ回路
3 ローパスフィルタ
4 電圧制御発振回路
5 分周回路
6 周波数検出回路
61 カウンタ回路
62 デコーダ
63 トグル回路
64 ラッチ回路
FF0〜FF4 D型フリップフロップ
S0 基準信号(レファレンスクロックREF_CK)
S1 出力信号
S2 比較信号
S3 リセット信号
S4,S5 ロックオン信号
DESCRIPTION OF
S1 output signal S2 comparison signal S3 reset signal S4, S5 lock-on signal
Claims (4)
制御電圧に対応した周波数の出力信号を生成する電圧制御発振回路と、
前記電圧制御発振回路の出力信号をN分の一(Nは、2以上の整数)に分周する分周回路と、
前記基準クロック発生回路の基準信号および前記分周回路の出力信号との間でそれらの位相を比較して、前記分周回路の出力信号の位相が遅れていると第1のゲート信号を生成し、進んでいると第2のゲート信号を生成する位相比較器と、
前記位相比較器からの前記第1のゲート信号および前記第2のゲート信号に応じて前記電圧制御発振回路に対して前記制御電圧を与える制御信号を生成するチャージポンプ回路と、
前記電圧制御発振回路からの前記出力信号の周波数を前記基準信号の周波数と比較し、前記出力信号の周波数が所定の範囲内に入ったときにアクティブ信号を生成する周波数検出回路と、
前記アクティブ信号により、直列接続された2つの抵抗を含む抵抗器、および該抵抗器の一方の抵抗に対して並列に接続されたスイッチングトランジスタをそれぞれ備える第1および第2の抵抗回路と、前記第1の抵抗回路の一端と前記第2の抵抗回路の一端との接続点に接続されたコンデンサを有し、前記第1の抵抗回路と前記コンデンサからなる時定数回路および前記第2の抵抗回路と前記コンデンサからなる時定数回路の時定数がそれぞれ大小2通りに変更可能に構成され、前記チャージポンプ回路で生成された前記制御信号から高周波成分を除去するローパスフィルタと、
を備え、前記第1のゲート信号が出力されると前記チャージポンプ回路から前記第1の抵抗回路の他端に電源電圧を供給し、前記第2のゲート信号が出力されると前記チャージポンプ回路が前記第2の抵抗回路の他端を接地して前記制御信号を生成するとともに、前記出力信号の周波数が所定の範囲内に入ったときには前記ローパスフィルタの時定数が大きくなる方向に、前記出力信号の周波数が所定の範囲外であれば前記ローパスフィルタの時定数が小さくなる方向に切替えて、前記出力信号の周波数を制御したことを特徴とするPLL回路。 A reference clock generation circuit for generating a reference signal having a reference frequency;
A voltage controlled oscillation circuit that generates an output signal having a frequency corresponding to the control voltage;
A frequency dividing circuit that divides the output signal of the voltage controlled oscillation circuit by 1 / N (N is an integer of 2 or more);
By comparing their phase between the output signal of the reference signal and the divided circuit of the reference clock generating circuit, the phase of the output signal of the divider circuit is delayed to generate the first gate signal A phase comparator that generates a second gate signal when advanced ;
A charge pump circuit for generating a control signal for applying the control voltage to the voltage controlled oscillation circuit in response to the first gate signal and the second gate signal from the phase comparator;
A frequency detection circuit that compares the frequency of the output signal from the voltage controlled oscillator circuit with the frequency of the reference signal and generates an active signal when the frequency of the output signal falls within a predetermined range;
First and second resistor circuits each including a resistor including two resistors connected in series by the active signal , and a switching transistor connected in parallel to one of the resistors; A capacitor connected to a connection point between one end of one resistor circuit and one end of the second resistor circuit, and a time constant circuit including the first resistor circuit and the capacitor, and the second resistor circuit; A low-pass filter configured to change a time constant of the time constant circuit composed of the capacitor in two different sizes, a high-frequency component removed from the control signal generated by the charge pump circuit;
A power supply voltage is supplied from the charge pump circuit to the other end of the first resistor circuit when the first gate signal is output, and the charge pump circuit is output when the second gate signal is output. Grounds the other end of the second resistor circuit to generate the control signal, and when the frequency of the output signal falls within a predetermined range, the output of the low-pass filter increases in the direction of increasing the time constant. A PLL circuit, wherein the frequency of the output signal is controlled by switching in a direction in which the time constant of the low-pass filter becomes smaller if the frequency of the signal is outside a predetermined range.
前記周波数検出回路では、前記カウンタ回路により前記出力信号の長さをカウントし、そのカウント値が前記デコーダ回路における設定値と一致したとき前記アクティブ信号を出力するようにしたことを特徴とする請求項2記載のPLL回路。 2. The frequency detection circuit according to claim 1, wherein the counter circuit counts the length of the output signal, and outputs the active signal when the count value matches a set value in the decoder circuit. The PLL circuit according to 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004269379A JP4479435B2 (en) | 2004-09-16 | 2004-09-16 | PLL circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004269379A JP4479435B2 (en) | 2004-09-16 | 2004-09-16 | PLL circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006086798A JP2006086798A (en) | 2006-03-30 |
JP4479435B2 true JP4479435B2 (en) | 2010-06-09 |
Family
ID=36164941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004269379A Active JP4479435B2 (en) | 2004-09-16 | 2004-09-16 | PLL circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4479435B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102609006B1 (en) * | 2021-11-08 | 2023-12-04 | 인하대학교 산학협력단 | A Single Loop Reference-less CDR with Unrestricted Frequency Acquisition |
-
2004
- 2004-09-16 JP JP2004269379A patent/JP4479435B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006086798A (en) | 2006-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7176763B2 (en) | Phase-locked loop integrated circuits having fast phase locking characteristics | |
US5103192A (en) | Phase-difference detecting circuit and method of reducing power consumption in a pll system | |
KR100806117B1 (en) | Phase-locked-loop circuit having voltage-controlled-oscillator and method of controlling the same | |
US8306175B2 (en) | Clock and data recovery circuit | |
US6628171B1 (en) | Method, architecture and circuit for controlling and/or operating an oscillator | |
US6133770A (en) | Phase locked loop circuit | |
US6066988A (en) | Phase locked loop circuit with high stability having a reset signal generating circuit | |
KR910008522B1 (en) | Voltage controlled oscillator | |
US6624706B2 (en) | Automatic bias adjustment circuit for use in PLL circuit | |
WO2015017233A1 (en) | Clock doubler including duty cycle correction | |
US20070205825A1 (en) | Switched Capacitor Filter And Feedback System | |
US6157691A (en) | Fully integrated phase-locked loop with resistor-less loop filer | |
TWI302058B (en) | Power management for low-jitter phase-locked loop in portable application | |
JP4479435B2 (en) | PLL circuit | |
KR20070101072A (en) | Phase locked loop and phase locked method | |
JP4635914B2 (en) | PLL circuit | |
JP3177025B2 (en) | PLL circuit | |
JP4082507B2 (en) | Phase synchronization circuit | |
US20080111637A1 (en) | Voltage controlled oscillator and pll having the same | |
TW202137710A (en) | Oscillation circuit and a self-start-up control circuit adaptable thereto | |
JP2008109452A (en) | Pll circuit | |
JP2003289248A (en) | Pll circuit | |
JPWO2005008895A1 (en) | Charge pump circuit | |
JP2001144608A (en) | Phase synchronization circuit | |
CN212258936U (en) | Phase frequency detector, charge pump and phase-locked loop circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080204 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100308 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4479435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |