JP4474596B2 - シリコンナノ結晶構造体の形成方法及び形成装置 - Google Patents

シリコンナノ結晶構造体の形成方法及び形成装置 Download PDF

Info

Publication number
JP4474596B2
JP4474596B2 JP2003307592A JP2003307592A JP4474596B2 JP 4474596 B2 JP4474596 B2 JP 4474596B2 JP 2003307592 A JP2003307592 A JP 2003307592A JP 2003307592 A JP2003307592 A JP 2003307592A JP 4474596 B2 JP4474596 B2 JP 4474596B2
Authority
JP
Japan
Prior art keywords
gas
silicon
oxygen
substrate
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003307592A
Other languages
English (en)
Other versions
JP2005074556A (ja
Inventor
陽一郎 沼沢
信義 越田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2003307592A priority Critical patent/JP4474596B2/ja
Priority to US10/927,159 priority patent/US7091138B2/en
Publication of JP2005074556A publication Critical patent/JP2005074556A/ja
Application granted granted Critical
Publication of JP4474596B2 publication Critical patent/JP4474596B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Silicon Compounds (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、酸素又は窒素で終端されたシリコンナノ結晶構造体の形成方法及び形成装置に係り、特にドライプロセスだけを用いたシリコンナノ結晶構造体の形成方法及び形成装
置に関する。
酸素又は窒素で終端されたシリコンナノ結晶構造体は、粒径１０ｎｍ以下で表面が酸素又は窒素で終端されたシリコン単結晶粒が多数合体して形成される構造体であり、電子閉じ込め、発光及び電子放出等に関して特異な物理現象を示すことから、単一電子メモリＬＳＩ、光インターコネクションＬＳＩ、発光素子及び軽量大画面の表示パネル等のデバイスへの応用が注目されている。
このシリコンナノ結晶構造体の形成方法は、主に、結晶粒の形成工程に陽極酸化法を用いる方法と、シリコン過剰のアモルファス窒化シリコン膜等を熱処理してシリコン単結晶粒を析出させる方法との２つが知られている。
前者は、例えば特開２００３−８６０９３に記載されているように、基板上に、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）で多結晶シリコン膜を成長させ、アニール処理を行い、続いてフッ化水素溶液中で陽極酸化処理を行って、結晶粒を形成する方法である。即ち、陽極酸化処理で多結晶シリコンの一部がエッチングされて多数のナノスケールのシリコン結晶粒からなるシリコンナノ結晶構造体が形成される。陽極酸化処理後に、例えば硫酸中で電気化学的に結晶粒表面を処理し、結晶粒の末端を酸素で終端して酸素終端シリコンナノ結晶構造体が形成される。この構造体は、多結晶シリコンの一部がエッチングされる結果として形成されるため、ポーラス構造でありポーラスシリコンと一般的に呼ばれている。
後者は、例えば特開２０００−２７３４５０に記載されているように、基板上に、ＣＶＤ法によりアモルファス窒化シリコン膜を形成する。ここで、シラン（ＳｉＨ４）のような原料ガスとアンモニアガス（ＮＨ３）との比を調節して、窒化シリコンの化学量論組成よりもシリコン原子が過剰となるアモルファス窒化シリコン膜ＳｉＮｘ（ｘ＜４／３）を成長させる。続いて、これに熱処理を行うことによりナノスケールのシリコン結晶粒を析出させ、窒素終端のシリコンナノ結晶構造体が形成される。ＳｉＮｘの代わりにＳｉＯｘを成長させれば、同様の工程で酸素終端のシリコンナノ結晶構造体を形成することができる。
特開２００３−８６０９３ 特開２０００−２７３４５０
上述したように、シリコンナノ結晶構造体は、種々のデバイスへの応用が検討されているが、その応用に際し、ナノサイズ制御性が良いこと、ナノスケールのシリコン結晶粒の充填密度が高いこと、終端安定性が良いことが要求され、このような構造体の形成方法としてはさらに、ガラス基板を使用できる低温プロセス（６００℃以下）であること、生産コストが低いことも重要な要件になる。さらにはＬＳＩへの応用を行う場合、ドライプロセスのみでシリコンナノ結晶構造体を形成できることが望ましい。
しかしながら、 特開２００３−８６０９３に開示されている方法は、ナノサイズ制御性、終端安定性、低温プロセス（６００℃以下）の観点では十分満足できる性能を有しているものの、陽極酸化処理法が上述したようにシリコンをエッチングして形成するものであるため、ナノスケールのシリコン結晶粒の充填密度は必ずしも満足できるものではなく、さらに、陽極酸化処理のようなウエット処理工程が不可欠という問題がある。
一方、特開２０００−２７３４５０に開示された形成方法は、ドライプロセスのみで結晶構造体を形成することはできるが、ナノスケールのシリコン結晶粒の充填密度は陽極酸化法に比べてもはるかに低いものしか得ることができないという欠点がある。また、ナノスケールのシリコン単結晶粒を析出させるためには、１０００℃程度の高温での熱処理が必要となり、ガラス基板等を用いることができないという問題がある。
かかる状況に鑑み、本発明は、ナノサイズ制御性及び終端安定性に優れ、かつシリコン結晶粒の高い充填密度を有するシリコンナノ結晶構造体を低温でしかもドライプロセスのみで形成できるシリコンナノ結晶構造体の形成方法及び形成装置を提供することを目的とする。
上記課題を解決すべく、本発明のシリコンナノ結晶構造体の形成方法は、水素ラジカルにより基板の表面を処理し、基板が水素ラジカルにより処理された容器内を排気する第一の工程と、第一の工程の後に行われ、シリコン元素を含むガスの熱反応により基板表面に粒径１０ｎｍ以下のシリコン結晶粒を堆積し、基板が前記ガスの熱反応により処理された容器内を排気する第二の工程と、第二の工程の後に行われ、酸素ガス、酸素ラジカル又は窒素ラジカルにより基板表面に堆積したシリコン結晶粒の表面を酸素終端又は窒素終端し、シリコン結晶粒の表面が酸素終端又は窒素終端処理された容器内を排気する第三の工程と、を有してなり、第一の工程、第二の工程、及び第三の工程を、所定の膜厚まで繰り返し行うことを特徴とする。
この３つ工程を経ることにより、従来法に比べ粒子サイズが揃った結晶粒を高密度に形成することが可能となり、種々の高機能デバイスに対応可能なシリコンナノ結晶構造体を提供することができる。
さらに、前記第一の工程、第二の工程、及び第三の工程を繰り返し行うことを特徴とし、用途に応じて、所望の厚さのシリコンナノ結晶構造体を形成することができる。
なお、前記水素ラジカルは、水素（Ｈ２）ガスのプラズマ解離反応により、また、酸素ラジカル又は窒素ラジカルは、酸素（Ｏ２）ガス、亜酸化窒素（Ｎ２Ｏ）又はアンモニア（ＮＨ３）のプラズマ解離反応により生成させるのが好ましい。プラズマ解離反応を利用することにより、水素、酸素及び窒素等のラジカルが高密度に安定して生成でき、基板表面処理及び終端処理の均一性、高速化を図ることができる。なお、アンモニアガスを用いることにより、シリコン原子に結合している水素結合を取り除いて、窒素終端を完全に行うことができる。
前記シリコン元素を含むガスは、モノシラン（ＳｉＨ４）又はジシラン（Ｓｉ２Ｈ６）あるいはこれらと水素（Ｈ２）との混合ガスが好適に用いられ、基板の温度制御により、再現性よく結晶粒径を形成することができる。水素（Ｈ２）ガスとの混合ガスを用いるのは、結晶構造体の形成過程で、シリコンのダングリングボンドをまず水素終端しておくことができ、これにより結晶構造の一層の完全化をはかることができる。
さらに、前記第一の工程、第二の工程及び第三の工程をひとつの真空室内で連続して行うのが好ましく、結晶粒サイズ及び終端安定性により一層優れ、デバイス特性の均一性及び再現性が一層向上する。
一方、本発明のシリコンナノ結晶構造体の形成装置は、上記シリコンナノ結晶構造体の形成方法を実施する装置であって、内部に基板サセプタを設けた真空室と、真空室内に設けられた基板サセプタに載置される基板の加熱機構と、水素ガスと酸素ガス又は窒素元素を含むガスとシリコンを含むガスとを真空室内にそれぞれ導入可能なガス導入機構と、真空室内に導入された水素ガス及び酸素ガス又は窒素元素を含むガスのラジカルを生成させる誘導結合型プラズマ発生機構とを備え、第一の工程、第二の工程及び第三の工程を真空室内で連続して行う構成としたことを特徴とする。
本発明のシリコンナノ結晶構造体の形成方法によれば、ナノサイズ制御性に優れ、結晶粒の充填密度が高く、終端安定性が良いシリコンナノ結晶構造体を再現性よく形成できる。その結果、電子閉じ込め、発光、電子放出等の新規物理現象に係る特性がより向上する。
即ち、本発明の方法によって形成した酸素又は窒素で終端されたシリコンナノ結晶構造体を用いたデバイスの性能を格段に向上させることができる。さらには、ガラス基板を使用できる低温プロセス（６００℃以下）で、しかもドライプロセスのみでシリコンナノ結晶構造体を形成できるため、ＬＳＩへの応用も含め多岐にわたるデバイス製造に適用することが可能となる。
本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明を説明するフローチャートである。図に示すように、本発明のシリコンナノ結晶構造体の形成方法を、水素ラジカルにより基板の表面を処理する第一の工程と、シリコン元素を含むガスの熱反応によりシリコン結晶粒を堆積する第二の工程と、酸素又は酸素ラジカルあるいは窒素ラジカルによりシリコンナノ結晶粒の表面を酸素終端又は窒素終端する第三の工程、とから構成され、所望の厚さの薄膜となるまで、以上の工程を繰り返し行われる。
即ち、水素ラジカル処理により、基板の表面全面にシリコンナノ結晶粒成長の核が形成される。例えば、シリコン基板の場合は通常表面に自然酸化膜が形成されているが、水素ラジカル処理により基板表面はＯ−Ｈ基で覆われ、これが核として作用し、高充填密度のシリコンナノ結晶構造体を形成することができる。
続いて、シラン等のケイ素（シリコン）原子を含むガスを導入し、それぞれを核として結晶粒が成長する。なお、結晶粒の大きさは、基板温度によって再現性よく制御することができる。
シリコン結晶粒の終端処理には、酸素ラジカル又は窒素ラジカルが好適に用いられ、これにより、終端をより完全に行うことができる。
なお、本発明の基板は、特に限定するものではなく、例えばシリコン、石英、窒化シリコン、ガラス等の各種基板を用いることができる。また、シリコン元素を含むガスは、種々のシラン系ガス、とりわけ、モノシラン（ＳｉＨ４）又はジシラン（Ｓｉ２Ｈ６）が好適に用いられる。酸素ラジカル及び窒素ラジカル源としては、窒素元素及び酸素元素を含む種々のガスを用いることができるが、特に酸素（Ｏ２）ガス、亜酸化窒素（Ｎ２Ｏ）又はアンモニア（ＮＨ３）が好適に用いられる。
次に、本発明のシリコンナノ結晶構造体の形成方法を実施するために好適に用いられる形成装置を以下に説明する。図２は８インチ基板にシリコンナノ結晶構造体を堆積する形成装置の一構成例を示す模式的縦断面図である。
本実施例の装置は、図に示すように、基板１２０を載置する石英製のサセプタ１０７が取り付けられた真空室１０１と、プラズマ発生室１０２と、基板加熱用ランプ１０４を配置したランプ室１０３と、から構成される。プラズマ発生室１０２は、ガス導入部１１１を有する円筒状絶縁体（例えばガラス）１０６からなり、その大気側外周には２〜３ターンの誘導結合用コイル１０８が取り付けられ、マッチングボックス１０９を介して数ＭＨｚ程度の高周波電源（不図示）に接続されている。誘導結合プラズマを励起方法の採用により、基板から離れた位置でのプラズマ生成を容易に行うことができ、そのプラズマ解離反応で生成されるラジカルのみを基板表面に供給することができる。
ガス導入部１１１は、ガス配管１１２を介してガス切換ユニット１１３に連結され、さらに、ユニットの水素ガス導入口１１４、シランガス導入口１１５、酸素ガス導入口１１６及び不活性ガス導入口１１７はそれぞれのガス供給源に連結されている。これらプロセスガスはガス切替ユニット１１３により、予めプログラムされたシーケンスに従いガス配管１１２を通してプラズマ発生室内へ導入される。プラズマ発生室１０２に導入されたガスは、真空室１０１のガス排気口１１９を介し不図示のドライポンプ等の排気装置により排気される。また、基板１２０は、ゲートバルブ１１８を通して搬入・搬出される。
真空室１０１とランプ室１０３の間には、石英窓１０５がＯ−リングを介して取り付けられ、真空室の気密が保たれている。ランプ１０４の輻射熱は石英窓１０５及び石英製サセプタ１０７を通過して基板を所定の温度に加熱する。なお、基板温度はプラズマ発生室１０２上部に取り付けられた輻射温度計１１０により測定され、所定の温度に制御される。
ランプ光加熱方式及び輻射温度計の採用により、真空室内には装置内配線等の部品導入の必要もなくなり、真空室内は極めて簡単な構造、すなわちガス流を妨げる要素がなくなるので、水素、シラン、酸素と連続するガスの切替がスムーズになり、生産性をより高めることができる。
以上のように、装置を構成する石英窓１０５と円筒状絶縁体１０６とは、それぞれの中心軸が一致するように配置し、さらに円筒状絶縁体内空間の断面面積が基板面積よりも小さく、かつ石英窓面積が基板面積よりも大きくした構造としてある。これにより、基板からの熱輻射の対称性を確保し、その結果として基板温度分布均一性を向上させることができる。また、プラズマ処理と熱ＣＶＤ（化学気相成長）とをひとつの真空室内で行うことができることから、第一の工程、第二の工程及び第三の工程を連続処理することができ、低コストでかつ高品質のシリコンナノ結晶構造体を形成することができる。
次に、図２に示した形成装置を用いて、シリコンナノ結晶構造体を作製した実験について説明する。ここで、基板１２０として８インチ径、厚さ０．８ｍｍのシリコン基板を用いた。
予め洗浄したシリコン基板１２０をゲートバルブ１１８を介して真空室１０１内に搬入しサセプタ１０７上に設置した後、プログラムされた以下のシーケンスに従って作製プロセスを実行した。
工程１（ランプ加熱）
ランプ１０４に所定の電力を投入し、輻射温度計１１０からの信号によりランプ電力を制御して基板温度を５４０℃に保持した。基板温度が５４０℃に保持されるまでランプの点灯から約２０秒間を要した。以下のプロセスにおいて、基板温度を５４０℃に保持した。
工程２（真空引き）
真空室１０１の排気口１１９に取り付けられたバルブ（不図示）を開け内部を１０秒間排気した（圧力４０Ｐａ）。
工程３（水素プラズマ処理）
水素ガスを１００ｍｌ／分の流量で導入し、１０秒経過した後（圧力５０Ｐａ）に誘導結合コイル１０８に１０００Ｗの高周波電力を供給して水素プラズマを発生させた。生成した水素ラジカルによりシリコン基板１２０の表面処理を７秒行った。
工程４（真空引き）
高周波電力の供給及び水素ガスの導入を停止し、真空室内を８秒間排気した。
工程５（シリコンナノ結晶粒成長）
シランガスを１００ｍｌ／分の流量で３秒間導入した（圧力１００Ｐａ）。３秒間の導入で、約２ｎｍ径のシリコン結晶粒が水素プラズマ処理工程で形成されたＯ−Ｈ基を核に、基板全面にわたって成長した。
工程６（真空引き）
シランガスの導入を停止し真空室内を５秒間排気した。
工程７（不活性ガスパージ）
不活性ガスとしてアルゴンガスを１０００ｍｌ／分の流量で５秒間導入した。
工程８（真空引き〕
アルゴンガス（不活性ガス）の導入を止め、１０秒間排気した。
工程９（シリコンナノ結晶粒の表面酸化処理）
酸素ガスを１００ｍｌ／分の流量で導入してシリコン結晶粒の酸素終端処理を行った。酸素ガス導入して５秒経過後に誘導結合コイル１０８に５００Ｗの高周波電力を供給し、酸素プラズマによりシリコン結晶粒の表面酸化処理を５秒間行った。処理後には酸素ガスの導入を停止し、排気した。
以上の工程１から工程９のプロセスフローにより、第１層目の酸素終端のシリコンナノ結晶粒構造体を形成した。この後、再び工程３に戻り、形成したシリコンナノ結晶構造体に水素ラジカル処理を行って表面をＯ−Ｈ基で覆い、それを核としてシリコン結晶粒を成長させる。これを繰り返し行い、所望の厚さのシリコンナノ結晶構造体を形成することができる。
以上のプロセスで、基板温度を変えることにより、ナノスケールのシリコン結晶粒の粒径を制御することができた。即ち、基板温度を５４０℃とすると。約２ｎｍのシリコンナノ結晶粒が得られ、基板温度が５５０℃では約１０ｎｍのシリコン結晶粒が得られた。従って、実用性の範囲でシリコン結晶粒のサイズを制御するためには、形成装置の基板温度制御を±２℃以内に設計するのが好ましい。
なお、工程５でシランガスの代わりにジシランガスを用いても同様の結果が得られたが、同等の大きさの結晶粒を得るためには、基板温度をシランガスの場合に比べ約５℃程低めに設定する必要があった。さらに、工程９において酸素ガスの代わりに亜酸化窒素ガスを用いても同様の結果が得られた。この場合は、プラズマ条件などを特に変更する必要はない。また、工程９において、プラズマ解離をさせない酸素ガスそのものでも表面酸化処理は可能であるが、この場合、完全な酸素終端結合を作るのに１分程度の時間を要することが分かった。
以上のようにして作製した酸素終端シリコンナノ結晶構造体（１層）の高感度電子顕微鏡写真を図３に示す。図３が示すように、粒径７ｎｍで均一なシリコン結晶粒が、高密度に充填されたシリコンナノ結晶構造体が形成されていることが分かる。
次に、作製したシリコンナノ結晶構造体（１００層）を用いて発光素子を作製し、その発光効率を陽極酸化処理によるシリコンナノ結晶構造体（ポーラスシリコン）と比較した。発光素子は、シリコンナノ結晶構造体上に、反射防止を兼ねた透明導電膜（ＩＴＯ膜）を上部電極として形成し、シリコン基板の裏面にＡｕのオーミック電極を形成して作製した。
測定の結果、従来の陽極酸化処理によるシリコンナノ結晶構造体（ポーラスシリコン）を用いた場合に比べ、本実施例のシリコンナノ結晶構造体を用いた発光素子では、約２００％の発光効率が得られた。
以上、酸素終端したシリコンナノ結晶構造体について述べてきたが、窒素終端した シリコンナノ結晶構造体も酸素ラジカルの代わりに窒素ラジカルで終端処理することにより同様にして形成することができる。この場合は、窒素ラジカル処理後の水素ラジカル処理により、−Ｎ−Ｈ基が表面全体に形成され、これが核となってナノスケールのシリコン結晶粒が成長する。
本発明のシリコンナノ結晶構造体の形成方法を説明するフローチャートである。 本発明に好適なシリコンナノ結晶構造体形成装置を示す模式的縦断面図である。 本発明により作製したシリコンナノ結晶構造体の高感度電子顕微鏡写真である。
符号の説明
１０１ 真空室、
１０２ プラズマ発生室、
１０３ ランプ室、
１０４ ランプ、
１０５ 石英窓、
１０６ 円筒状絶縁体、
１０７ 基板サセプタ、
１０８ 誘導結合用コイル、
１０９ マッチングボックス、
１１０ 輻射温度計、
１１１ ガス導入部、
１１２ ガス配管、
１１３ ガス切替ユニット、
１１４ 水素ガス導入ロ、
１１５ シランガス導入口、
１１６ 酸素ガス導入口、
１１７ 不活性ガス導入口、
１１８ ゲートバルブ、
１１９ ガス排気口、
１２０ 基板。

Claims (6)

  1. 酸素又は窒素で終端されたシリコンナノ結晶構造体の形成方法であって、
    水素ラジカルにより基板の表面を処理し、前記基板が水素ラジカルにより処理された容器内を排気する第一の工程と、
    前記第一の工程の後に行われ、シリコン元素を含むガスの熱反応により前記基板表面に粒径１０ｎｍ以下のシリコン結晶粒を堆積し、前記基板が前記ガスの熱反応により処理された容器内を排気する第二の工程と、
    前記第二の工程の後に行われ、酸素ガス、酸素ラジカル又は窒素ラジカルにより前記基板表面に堆積したシリコン結晶粒の表面を酸素終端又は窒素終端し、前記シリコン結晶粒の表面が酸素終端又は窒素終端処理された容器内を排気する第三の工程と、を有してなり、
    前記第一の工程、第二の工程、及び第三の工程を、所定の膜厚まで繰り返し行うことを特徴とするシリコンナノ結晶構造体の形成方法。
  2. 前記水素ラジカルは、水素（Ｈ２）ガスのプラズマ解離反応により生成させることを特徴とする請求項１に記載のシリコンナノ結晶構造体の形成方法。
  3. 前記シリコン元素を含むガスは、モノシラン（ＳｉＨ４）又はジシラン（Ｓｉ２Ｈ６）あるいはこれらと水素（Ｈ２）との混合ガスであることを特徴とする請求項１又は２に記載のシリコンナノ結晶構造体の形成方法。
  4. 前記酸素ラジカル又は窒素ラジカルは、酸素（Ｏ２）ガス、亜酸化窒素（Ｎ２Ｏ）又はアンモニア（ＮＨ３）のプラズマ解離反応により生成させたことを特徴とする請求項１〜３のいずれか１項に記載のシリコンナノ結晶構造体の形成方法。
  5. 前記第一の工程、第二の工程及び第三の工程をひとつの真空室内で連続して行うことを特徴とする請求項１〜４のいずれか１項に記載のシリコンナノ結晶構造体の形成方法。
  6. 請求項１〜４のいずれか１項に記載のシリコンナノ結晶構造体の形成方法を実施する装置であって、
    内部に基板サセプタを設けた真空室と、
    該真空室内に設けられた前記基板サセプタに載置される基板の加熱機構と、
    水素ガスと酸素ガス又は窒素元素を含むガスとシリコンを含むガスとを前記真空室内にそれぞれ導入可能なガス導入機構と、
    前記真空室内に導入された水素ガス及び酸素ガス又は窒素元素を含むガスのラジカルを生成させる誘導結合型プラズマ発生機構とを備え、
    前記第一の工程、第二の工程及び第三の工程を前記真空室内で連続して行う構成としたことを特徴とする酸素又は窒素で終端されたシリコンナノ結晶構造体の形成装置。
JP2003307592A 2003-08-29 2003-08-29 シリコンナノ結晶構造体の形成方法及び形成装置 Expired - Fee Related JP4474596B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003307592A JP4474596B2 (ja) 2003-08-29 2003-08-29 シリコンナノ結晶構造体の形成方法及び形成装置
US10/927,159 US7091138B2 (en) 2003-08-29 2004-08-27 Forming method and a forming apparatus of nanocrystalline silicon structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003307592A JP4474596B2 (ja) 2003-08-29 2003-08-29 シリコンナノ結晶構造体の形成方法及び形成装置

Publications (2)

Publication Number Publication Date
JP2005074556A JP2005074556A (ja) 2005-03-24
JP4474596B2 true JP4474596B2 (ja) 2010-06-09

Family

ID=34214140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003307592A Expired - Fee Related JP4474596B2 (ja) 2003-08-29 2003-08-29 シリコンナノ結晶構造体の形成方法及び形成装置

Country Status (2)

Country Link
US (1) US7091138B2 (ja)
JP (1) JP4474596B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172792B2 (en) * 2002-12-20 2007-02-06 Applied Materials, Inc. Method for forming a high quality low temperature silicon nitride film
US7972663B2 (en) * 2002-12-20 2011-07-05 Applied Materials, Inc. Method and apparatus for forming a high quality low temperature silicon nitride layer
KR100698014B1 (ko) * 2004-11-04 2007-03-23 한국전자통신연구원 발광 소자용 실리콘 질화막, 이를 이용한 발광 소자 및발광 소자용 실리콘 질화막의 제조방법
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
KR100722776B1 (ko) 2005-07-29 2007-05-30 삼성전자주식회사 원자층 증착 공정을 이용한 실리콘 리치 나노-크리스탈구조물의 형성 방법 및 이를 이용한 불휘발성 반도체장치의 제조 방법
US7575978B2 (en) * 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
US7989290B2 (en) * 2005-08-04 2011-08-02 Micron Technology, Inc. Methods for forming rhodium-based charge traps and apparatus including rhodium-based charge traps
CN100459044C (zh) * 2006-07-10 2009-02-04 中芯国际集成电路制造(上海)有限公司 非挥发性半导体存储器的制造方法
JP2008124111A (ja) * 2006-11-09 2008-05-29 Nissin Electric Co Ltd プラズマｃｖｄ法によるシリコン系薄膜の形成方法
JP2008166729A (ja) 2006-12-08 2008-07-17 Canon Anelva Corp 基板加熱処理装置及び半導体製造方法
US7666763B2 (en) 2007-05-29 2010-02-23 Canon Anelva Corporation Nanosilicon semiconductor substrate manufacturing method and semiconductor circuit device using nanosilicon semiconductor substrate manufactured by the method
US8367506B2 (en) * 2007-06-04 2013-02-05 Micron Technology, Inc. High-k dielectrics with gold nano-particles
CN101842876B (zh) * 2007-10-30 2011-08-10 日新电机株式会社 硅点形成方法
KR101012102B1 (ko) 2008-05-02 2011-02-07 주식회사 유진테크 극미세 결정립 폴리 실리콘 박막 증착 방법
US8338220B2 (en) * 2009-02-06 2012-12-25 Applied Materials, Inc. Negatively charged passivation layer in a photovoltaic cell
TWI383988B (zh) * 2009-10-08 2013-02-01 Everlight Chem Ind Corp 新型釕金屬錯合物及用此錯合物製作之光電元件
JP2011178585A (ja) * 2010-02-26 2011-09-15 National Institute For Materials Science 一次元構造内にゼロ次元構造が点在するＳｉナノワイヤとその製造法
US20150129131A1 (en) * 2013-11-14 2015-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor processing apparatus and pre-clean system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3440992B2 (ja) 1999-03-23 2003-08-25 三菱マテリアル株式会社 シリコンと窒素を主成分とする発光材料及びその製造方法並びにこれを用いた発光素子
US6706336B2 (en) * 2001-02-02 2004-03-16 Canon Kabushiki Kaisha Silicon-based film, formation method therefor and photovoltaic element
JP3480464B2 (ja) 2001-04-24 2003-12-22 松下電工株式会社 電界放射型電子源の製造方法

Also Published As

Publication number Publication date
US20050048796A1 (en) 2005-03-03
US7091138B2 (en) 2006-08-15
JP2005074556A (ja) 2005-03-24

Similar Documents

Publication Publication Date Title
JP4474596B2 (ja) シリコンナノ結晶構造体の形成方法及び形成装置
US7544625B2 (en) Silicon oxide thin-films with embedded nanocrystalline silicon
KR100779177B1 (ko) 실리콘 도트 형성방법 및 실리콘 도트 형성장치
KR100818311B1 (ko) 실리콘 도트를 가지는 기판
JPH0752718B2 (ja) 薄膜形成方法
US20070155137A1 (en) High density plasma non-stoichiometric SiOxNy films
TW201900919A (zh) 矽氮化膜之成膜方法及成膜裝置
WO2004008519A1 (ja) 酸化膜形成方法および電子デバイス材料
KR20070055898A (ko) 실리콘 박막의 원자층 증착 방법
US20130168229A1 (en) Method of preparing graphene layer
JP4214250B2 (ja) シリコンナノ結晶構造体の作製方法及び作製装置
JP2006036593A (ja) 単層カーボンナノチューブの製造方法およびその製造装置
JP2006176859A (ja) シリコンナノ結晶構造体の作製方法
KR101018668B1 (ko) 산소 또는 질소로 종단된 실리콘 나노 결정 구조체의형성방법과 이것에 의해 형성된 산소 또는 질소로 종단된실리콘 나노 결정 구조체
JPH0790591A (ja) マイクロ波プラズマｃｖｄ装置及び堆積膜形成方法
JPS62228471A (ja) 堆積膜形成法
JP2002164290A (ja) 多結晶シリコン膜の製造方法
CN114804082B (zh) 一种台阶调控的石墨烯蓝宝石晶圆及其制备方法
JPS59177919A (ja) 薄膜の選択成長法
JP2009088383A (ja) ナノシリコン薄膜の形成方法及びその形成装置
JPH0597582A (ja) ダイヤモンド薄膜の堆積方法
JP3219832B2 (ja) 炭化珪素薄膜の作製方法
JP3547158B2 (ja) 多層シリコン膜の製造方法
JPS63241185A (ja) 金属薄膜の堆積方法
JPS62177178A (ja) 薄膜の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100219

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees