JP4471990B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4471990B2 JP4471990B2 JP2007096537A JP2007096537A JP4471990B2 JP 4471990 B2 JP4471990 B2 JP 4471990B2 JP 2007096537 A JP2007096537 A JP 2007096537A JP 2007096537 A JP2007096537 A JP 2007096537A JP 4471990 B2 JP4471990 B2 JP 4471990B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- chip
- semiconductor
- package
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Semiconductor Integrated Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
(2)本願発明の第2の目的は、従来個別のチップ対応で構築された高価なテストシステムを効率よく利用可能で、新たなテスト環境を開発するコストと工数を押さえて、製品開発TATを短縮するMCPの実装形態を提案することである。
図1に本願発明の単一の半導体パッケージ10にて構成された半導体ディスク装置100のブロック図を示す。半導体ディスク装置100を構成するメモリチップ20とコントローラチップ30は、半導体パッケージ10内においては内部接続せずに、該半導体パッケージ10が有する外部端子群11〜16(各外部端子群は複数の外部端子により構成されるが、以後まとめて「外部端子」と呼ぶ)に、メモリチップ20とコントローラチップ30の各信号端子(複数の電極パッドを以後まとめて「電極パッド21,22,31〜34」と呼ぶ)をそれぞれ独立に内部接続する。すなわち、コントローラチップ30は、外部ホスト装置よりアドレス/各種アクセス信号を入出力する電極パッド31及びデータ/コマンド信号を入出力する電極パッド32を前記半導体パッケージ10のホスト装置への接続用の外部端子11(ホストインタフェース)と内部接続317,318し、メモリへアドレス/データ/コマンド各信号を出力し、及びメモリからのデータ信号を入力するための電極パッド33を前記半導体パッケージ10の外部端子12(メモリインタフェース)と内部接続し、さらに、メモリへのアクセス制御信号を入出力する電極パッド34を前記半導体パッケージ10のアクセス制御信号用の外部端子13,16と内部接続している。また、メモリチップ20は、コントローラ30からのアドレス/データ/コマンド各信号を入力し、及びコントローラ30へデータ信号を出力するための電極パッド21を前記半導体パッケージ10の外部端子14と内部接続し、コントローラとの間でアクセス制御信号を入出力する電極パッド22を前記半導体パッケージ10のアクセス制御信号用の外部端子15と内部接続している。前記以外のコントローラチップ30、メモリチップ20それぞれが、前記半導体パッケージ10の外部と接続して入出力を行う必要がある信号、電源(Vcc)、グランド(Vss)などは、適宜、コントローラチップ30、メモリチップ20のその他の電極パッドと前記半導体パッケージ10のその他の外部端子とが内部接続される。その際に、グランド(Vss)、電源(Vcc)などの電極パッドが共通の外部端子へ、又は一部の信号が共通の外部端子へ、又は内部接続されることも考えられる。
メモリインタフェースコントロールユニット37によってアクセス制御する例えばフラッシュメモリ20の全体的な構成を図9に示す。
図12に、図6に示した外部端子例とは別案で、半導体装置100の外部で短絡接続をするし易さを考慮した外部端子配列案を示す。図6より変更をした考え方は、コントローラチップ30からの外部端子と、メモリチップ20からの外部端子との外部接続距離を短くするため、外部接続を要する端子を可能な範囲で隣接して配置することである。
図13に本願発明を実施するスタックドCSPの断面図の例を示す。実施の形態1と同様に、例えばコントローラチップ30とメモリチップ20とを1パッケージに納めた例であり、各チップの電極パッドよりワイヤ114によって配線層112の電極部に接続し、該配線層112のランド部117に絶縁性基板111の貫通孔116を通して外部端子115が接続して形成されている。前記配線層112は単層よりは多層となることが多い。
図16に示すようなリードフレームタイプMCM(Multi Chip Module)の実装形態においても本願発明を実施すれば、すなわち各チップを内部接続せずに、独立して外部端子と接続することにより、実施例1において述べた通り、MCM内の各チップのテスト環境を、個別のチップに対して開発したテスト環境と同じものにすることが出来る。図16の(a)は回路基板を用いたモジュールの例、(b)はリードフレームを用いたモジュールの例、(c)は回路基板とリードフレームを用いたモジュールの例であり、161は第1のLSIチップ、162は第2のLSIチップ、163は樹脂、164はワイヤ、165はリードフレーム、166は厚膜抵抗、167はチップコンデンサを示す。
上記した実施の形態1から実施の形態4までに記載した本願発明の技術思想を纏めると、複数チップを1パッケージ化する対象に対して同様に適用できる。
図18には、メモリとしてDRAMを使用して、画像処理等を実行するコントローラと組み合わせたパッケージの例を示す。
図21には、半導体パッケージ10内に収納した複数チップのテストを容易化するため、実施の形態1に開示する半導体ディスク装置100の別解を示す。本実施の形態7の半導体ディスク装置100は、半導体パッケージ10にテストモード切換え外部端子17を設け、外部よりテストモード切換え信号を入力する。半導体パッケージ10内の複数チップ20,30間は内部接続を行い、例えば内部バス311,312との交点、及び内部バス313,314,315との交点に接続切換えセレクタ61,62を設ける。
図23に、前記実施の形態1,7にて説明したMCP型の半導体ディスク装置100の変形例を示す。本実施の形態の半導体ディスク装置100は、コントローラ30が内蔵メモリ20を選択して、活性化させるチップイネーブル信号CE1の信号経路をを、コントローラ30と内蔵メモリ20との間で内部接続する。また、コントローラ30が半導体ディスク装置100の外部に実装された拡張メモリ51,52を選択するチップイネーブル信号CE2、CEnを外部端子19を介して出力する。コントローラ30がメモリをアクセスするために必要なその他の全ての入出力信号は、内部バス316を経由して、内蔵メモリ20に内部接続する。また、前記内部バスは拡張メモリインタフェース41に接続して、マザーボード上の拡張メモリバス301を介して、コントローラ30は拡張メモリ51,52をアクセスすることが可能となる。なお、図23の実施例では、内部バス316を経由してその他の全ての入出力信号が内蔵メモリ20に内部接続しているが、その中の一部の信号を、実施の形態1の図1に示す様に、外部端子へ出して外部接続を経由してコントローラ30と内蔵メモリ20との接続を行うことを適宜取り入れることは考えられる。
図24に、1個のLSI上にコントローラユニット70とメモリユニット80とを盛り込んだ半導体ディスクLSI60の構成例を示す。この様な構成のLSIのテストにおいても、各ユニットのテストを個別に、信頼性良く実施するためには、ユニット間の内部接続をなるべく避けた方が良いと考えられる。そのため、実施の形態1の例と同様に、当該LSIチップを封止した半導体パッケージ10の外部端子12,13,14,15,16と、各ユニット70,80の入出力部73,74,81,82とを独立に接続する半導体ディスクLSI60を構成する。本半導体ディスクLSIをボード上に実装後に、外部端子をボード上で接続して、半導体ディスク装置を構成する。コントローラ70は、外部端子(メモリインタフェース)12、メモリバス301、外部端子14を介してメモリユニット80をアクセスする。
前記第1の半導体チップと、前記第2の半導体チップと、及び前記パッケージの外部端子との間の信号の内部接続部に設けられ、内部接続を切換えるセレクタと、
前記セレクタへテストモード信号を入力するテストモード入力外部端子と、
前記セレクタが前記テストモード信号に従って、前記第1の半導体チップの各入出力端子を前記パッケージの各外部端子と独立に接続して、前記第2の半導体チップの接続を切り離す第1のテストモードと、
前記セレクタが前記テストモード信号に従って、前記第2の半導体チップの各入出力端子を前記パッケージの各外部端子と独立に接続して、前記第1の半導体チップの接続を切り離す第2のテストモードと、
前記セレクタが通常モード信号に従って、前記第1の半導体チップと前記第2の半導体チップとを内部接続する通常モードと、
を備えたことを特徴とする半導体装置。
前記第1の半導体チップの各信号電極パッドと前記パッケージの第1の外部端子群の各端子とをそれぞれ1対1に前記パッケージ内で接続し、
前記第2の半導体チップの各信号電極パッドと前記パッケージの第2の外部端子群の各端子とをそれぞれ1対1に前記パッケージ内で接続し、
電源端子、又はグランド端子のいずれかが前記第1の半導体チップ、及び第2の半導体チップに共通接続していることを特徴とする半導体装置。
リードフレームの支持リード部が前記第2の半導体チップの回路形成面に接着固定されて、樹脂封止されたことを特徴とする態様1又は態様4に記載の半導体装置。
ホスト装置に接続するための複数の入出力外部端子を有するホストインタフェースと、
前記ホストインタフェースを介して前記ホスト装置から受信したメモリアクセス要求に従って、前記メモリチップをアクセス制御するコントローラチップと、
前記コントローラチップが前記メモリをアクセスする信号の前記コントローラチップの各入出力端子と独立に接続された第1の複数の外部端子と、
前記メモリチップが前記コントローラよりアクセスされる信号の前記メモリチップの各入出力端子と独立に接続された第2の複数の外部端子とを備え、
前記第1の複数の外部端子と、前記第2の複数の外部端子とがそれぞれ外部接続されることにより前記コントローラにより前記メモリがアクセスされる仕様となっていることを特徴とする半導体装置。
ホスト装置に接続するための複数の入出力外部端子を有するホストインタフェースと、
前記ホストインタフェースを介して前記ホスト装置から受信したメモリアクセス要求に従って、前記メモリチップをアクセス制御するコントローラチップと、
前記コントローラチップが前記メモリをアクセスする信号の前記コントローラチップの各入出力端子と1対1に接続された第1の複数の外部端子と、
前記メモリチップが前記コントローラチップよりアクセスされる信号の前記メモリチップの各入出力端子と1対1に接続された第2の複数の外部端子とを備えた半導体装置をマザーボードに実装して、
前記マザーボード上の配線にて、前記第1の複数の外部端子と、前記第2の複数の外部端子とをそれぞれ接続して構成されることを特徴とする半導体ディスク装置。
前記コントロールユニットの1つの信号出力と前記半導体チップの第1の外部端子とが独立に内部接続され、
前記メモリユニットの1つの信号入力と前記半導体チップの第2の外部端子とが独立に内部接続され、
前記半導体チップの前記第1、及び第2の外部端子が前記半導体チップの外部で接続されることによって、前記コントロールユニットの信号出力と前記メモリユニットの信号入力との接続が完結される仕様を備えたことを特徴とする半導体装置。
前記コントロールユニットの出力信号Aが、前記メモリチップへ入力する経路が、
前記コントロールユニットの出力部と前記半導体チップの第1の外部端子とを結ぶ第1の部分経路と、
前記半導体チップの第2の外部端子と前記メモリチップの入力部とを結ぶ第2の部分経路と、及び
前記半導体チップの第1の外部端子と第2の外部端子とを、前記半導体チップの外部にて短絡接続する第3の部分経路とによって構成されることを特徴とする半導体装置。
ホスト装置に接続するための複数の入出力外部端子を有するホストインタフェースと、
前記ホストインタフェースを介して前記ホスト装置から受信したメモリアクセス要求に従って、前記メモリチップをアクセス制御するコントローラチップと、
前記コントローラチップが外部の拡張メモリをアクセスするための複数の入出力外部端子を有するメモリインタフェースとを含む半導体装置と、
前記半導体装置を実装するマザーボードと、
前記マザーボード上の配線にて、前記半導体装置のメモリインタフェースと接続された拡張メモリとにより構成されることを特徴とする半導体ディスク装置。
Claims (3)
- メモリチップと、
ホスト装置に接続するための複数の入出力外部端子を有する第1のインタフェースと、
前記第1のインタフェースを介して前記ホスト装置から受信したメモリアクセス要求に応答する機能と、
前記メモリアクセス要求に従って、前記メモリチップ固有のアクセスに変換して前記メモリチップをアクセス制御する機能とを備えたコントローラチップとを単一パッケージ内に含み、
前記コントローラチップが前記メモリチップをアクセスするための信号のインタフェースを前記パッケージの第1の複数の外部端子に設け、及び、
前記メモリチップがアクセスされるための信号のインタフェースを前記パッケージの第2の複数の外部端子に設けたことを特徴とする半導体装置。 - メモリチップと、
パッケージ外に接続するための複数の入出力外部端子を有する第1のインタフェースと、
前記第1のインタフェースを介して前記パッケージ外から受信したメモリアクセス要求に応答する機能と、及び前記メモリアクセス要求に従って、前記メモリチップ固有のアクセスに変換して前記メモリチップをアクセス制御する機能とを備えたコントローラチップとを単一パッケージ内に含み、
前記コントローラチップが前記メモリチップをアクセスするための信号のインタフェースを前記パッケージの複数の第1の外部端子に設け、及び前記メモリチップがアクセスされるための信号のインタフェースを前記パッケージの複数の第2の外部端子に設け、
前記メモリチップは、前記コントローラチップから前記第1および第2の外部端子を介することでアクセスされることを特徴とする半導体装置。 - 前記パッケージは、前記メモリチップと前記コントローラチップの両方に電源電圧を与える第3の外部端子と、前記メモリチップと前記コントローラチップの両方にグランド電圧を与える第4の外部端子と、を有することを特徴とする請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007096537A JP4471990B2 (ja) | 2007-04-02 | 2007-04-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007096537A JP4471990B2 (ja) | 2007-04-02 | 2007-04-02 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000063285A Division JP3955712B2 (ja) | 2000-03-03 | 2000-03-03 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007294089A JP2007294089A (ja) | 2007-11-08 |
JP4471990B2 true JP4471990B2 (ja) | 2010-06-02 |
Family
ID=38764523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007096537A Expired - Fee Related JP4471990B2 (ja) | 2007-04-02 | 2007-04-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4471990B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107799512A (zh) * | 2017-11-28 | 2018-03-13 | 无锡豪帮高科股份有限公司 | 一种立体封装集成光耦电路的结构及其方法 |
-
2007
- 2007-04-02 JP JP2007096537A patent/JP4471990B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007294089A (ja) | 2007-11-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3955712B2 (ja) | 半導体装置 | |
US7177171B2 (en) | Semiconductor device | |
US8611123B2 (en) | Complex semiconductor device for use in mobile equipment | |
JP6235423B2 (ja) | 半導体装置 | |
JP2001267488A (ja) | 半導体装置 | |
JP2003007963A (ja) | 半導体記憶装置および製造方法 | |
JP2008300469A (ja) | 不揮発性半導体記憶装置 | |
JP2008299997A (ja) | 半導体記憶装置 | |
JP2006351664A (ja) | 半導体装置 | |
US20240028529A1 (en) | Memory system | |
JP4471990B2 (ja) | 半導体装置 | |
JP5559616B2 (ja) | 半導体メモリ装置 | |
JP2007207397A (ja) | 半導体記憶装置 | |
JP2010097629A (ja) | 不揮発性半導体記憶装置 | |
JP2014157635A (ja) | 半導体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140312 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |