JP4470804B2 - レゾルバ/デジタル変換回路 - Google Patents

レゾルバ/デジタル変換回路 Download PDF

Info

Publication number
JP4470804B2
JP4470804B2 JP2005129291A JP2005129291A JP4470804B2 JP 4470804 B2 JP4470804 B2 JP 4470804B2 JP 2005129291 A JP2005129291 A JP 2005129291A JP 2005129291 A JP2005129291 A JP 2005129291A JP 4470804 B2 JP4470804 B2 JP 4470804B2
Authority
JP
Japan
Prior art keywords
resolver
signal
output
sin
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005129291A
Other languages
English (en)
Other versions
JP2006308354A (ja
Inventor
雅章 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005129291A priority Critical patent/JP4470804B2/ja
Publication of JP2006308354A publication Critical patent/JP2006308354A/ja
Application granted granted Critical
Publication of JP4470804B2 publication Critical patent/JP4470804B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

本発明は、変圧比が異なる複数のレゾルバに対して好適なレゾルバ/デジタル変換回路に関する。
位置検出器としてレゾルバを使用した場合、トラッキング方式によるレゾルバ/デジタル変換回路が一般的に用いられており、構成は図2のように、励磁回路212から一定周波数、一定振幅Aの正弦波励磁信号Asinωtをレゾルバ201及び復調器207に出力し、レゾルバ201からはレゾルバの変圧比及びレゾルバのロータ角度θに応じた、KAsinθ・sinωtおよびKAcosθ・sinωtが出力され、増幅器202、203によって増幅される。ここでKはレゾルバの変圧比である。コンバータ内部によって生成されたsinφを乗算器204によってKAsinθ・sinωtに、cosφを乗算器205によってKAcosθ・sinωtに乗じ、それらの減算器206によって減算を行うことで、KAsin(θ―φ)・sinωtが計算され、復調器207によって励磁成分であるsinωtが除去され、ローパスフィルタ208を通過することで高調波成分が除去されθ―φが生成される。
そして、そのθ―φは電圧制御型発振器209に入力され、電圧制御型発振器209は入力電圧に応じたパルスを発生させ、そのパルスはUP/DOWNカウンタ210に入力される。カウンタ210のカウンタ値を番地とするSIN、COSテーブル211を参照することで、sinφ、cosφを生成し、そのsinφ、cosφを前記乗算器204、205へフードバックされる、一種のPLLサーボループが構成され、θ−φが0に向って動作することで、θ−φ=0のとき、角度データφを求めることができる構成となっている(例えば、特許文献1参照)。
しかしながら、従来の方式では変圧比の異なる複数のレゾルバを同一のレゾルバ/デジタル変換回路で対応させる場合、レゾルバ励磁回路のゲインをレゾルバに合わせて調整してやる必要があるため、レゾルバの機種数が増えた場合、回路側の調整、もしくは回路基板の機種数が増えてしまい、機種増による管理工数増が問題となる。また、レゾルバの断線検出などのフェールセーフ機能についても、KA(sinθ・sinφ+cosθ・cosφ)・sinωtからKAを求め、KAがある閾値を超えた場合にエラーフラグを出力することが一般的な方法として用いられているが、レゾルバの変圧比がバラつき、KAの閾値に対する余裕度がバラつくと、レゾルバの機種によってエラーの感度が異なるという現象が発生する。
特開昭63−71618号公報
解決しようとする問題点は、変圧比が異なる複数のレゾルバに対して従来のレゾルバ/デジタル変換回路を適用すると、演算結果に誤差が生じ、エラー感度がばらつく点である。
すなわち、従来のトラッキング方式によるレゾルバ/デジタル変換回路は、変圧比によって誤差演算器による演算結果が異なり、演算結果に誤差が生じるため、課題があった。
本発明は上記従来の課題を解決するものであり、変圧比が異なるレゾルバに対して、単一回路でシステム構成が可能なレゾルバ/デジタル変換回路を提供することを目的とする
上記の課題を解決するために本発明は、振幅Aの励磁信号Asinωtを、1相励磁2相出力タイプの変圧比Kのレゾルバに入力する励磁回路と、前記レゾルバの回転角度θに応じたsinθに振幅変調されたレゾルバ出力信号であるKAsinθ・sinωtに変換回路内部で生成されたcosφを乗ずる第一の乗算器、及び前記レゾルバの回転角度θに応じたもう一方の出力信号であるKAcosθ・sinωtに変換回路内部で生成されたsinφを乗ずる第二の乗算器と、第一と第二の乗算器の演算結果を除算する減算器と、前記第一、第二の乗算器、減算器にて演算された演算結果から励磁信号成分を除去する復調器と、前記復調器から出力された信号から高調波成分を除去するローパスフィルタと、前記ローパスフィルタを通過した信号を入力信号としてパルスを出力する電圧制御発振器と、前記電圧制御発振器の出力パルスをカウントするカウンタ及びカウンタ値を番地とするsin、cos参照ROMを備えたトラッキング方式のレゾルバ/デジタル変換回路において、レゾルバから出力される回転角度θに応じたsinθに振幅変調されたレゾルバ出力信号に変換回路内部で生成されたsinφを乗ずる第三の乗算器と、cosθに振幅変調されたレゾルバ出力信号に変換回路内部で生成されたcosφを乗ずる第四の乗算器と、第三、第四の乗算器の演算結果を加算する加算器と、第三、第四の乗算器、加算器にて演算された信号から励磁信号成分を除去する第二の復調器と、第二の復調器から出力された信号から励磁信号の振幅成分を除去する除算器とで構成されるレゾルバ変圧比検出手段を備え、レゾルバの変圧比を割り出し、レゾルバ励磁回路へフィードバックし、励磁信号のゲインを調整することを特徴としたレゾルバ/デジタル変換回路である。
また、演算したレゾルバの変圧比をCPUを介して不揮発性記憶手段に記憶させ、サーボアンプ等のシステムの電源立ち上げ時に、前記不揮発性記憶手段に記憶させた変圧比をCPU内部のレジスタにて保持し、その値を前記励磁回路内のゲイン調整手段へ出力する。
本発明によれば、変圧比の異なる複数のレゾルバに対して単一の回路にてレゾルバ/デジタル変換回路を構成することができる。
振幅Aの励磁信号Asinωtを、1相励磁2相出力タイプの変圧比Kのレゾルバに入力する励磁回路と、前記レゾルバの回転角度θに応じたsinθに振幅変調されたレゾルバ出力信号であるKAsinθ・sinωtに変換回路内部で生成されたcosφを乗ずる第一の乗算器、及び前記レゾルバの回転角度θに応じたもう一方の出力信号であるKAcosθ・sinωtに変換回路内部で生成されたsinφを乗ずる第二の乗算器と、第一と第二の乗算器の演算結果を除算する減算器と、前記第一、第二の乗算器、減算器にて演算された演算結果から励磁信号成分を除去する復調器と、前記復調器から出力された信号から高調波成分を除去するローパスフィルタと、前記ローパスフィルタを通過した信号を入力信号としてパルスを出力する電圧制御発振器と、前記電圧制御発振器の出力パルスをカウントするカウンタ及びカウンタ値を番地とするsin、cos参照ROMを備えたトラッキング方式のレゾルバ/デジタル変換回路において、レゾルバから出力される回転角度θに応じたsinθに振幅変調されたレゾルバ出力信号に変換回路内部で生成されたsinφを乗ずる第三の乗算器と、cosθに振幅変調されたレゾルバ出力信号に変換回路内部で生成されたcosφを乗ずる第四の乗算器と、第三、第四の乗算器の演算結果を加算する加算器と、第三、第四の乗算器、加算器にて演算された信号から励磁信号成分を除去する第二の復調器と、第二の復調器から出力された信号から励磁信号の振幅成分を除去する除算器とで構成されるレゾルバ変圧比検出手段を備え、レゾルバの変圧比を割り出
し、レゾルバ励磁回路へフィードバックし、励磁信号のゲインを調整することを特徴としたレゾルバ/デジタル変換回路であり、第三、第四の乗算器によってsinθ・sinωtにsinφを、cosθ・sinωtにcosφを乗じ、各々を加算器によって加算することで、KA(sinθ・sinφ+cosθ・cosφ)・sinωt、すなわち、KA・sinωtを生成し、復調器によって振幅と変圧比を乗じたKAを、除算器によって変圧比Kを求める。また、変圧比KはCPUを介してレゾルバ励磁回路にフィードバックされ、励磁回路のゲインをある目標値に自動調整する。
実施例1のレゾルバ/デジタル変換回路は乗算器、加算器、復調器、除算器を用いてレゾルバの変圧比を求め、その値を用いて励磁回路のゲインを自動調整するものである。
図1において、1相励磁2相出力のレゾルバ101に、励磁回路112より、一定周波数、一定振幅の励磁信号Asinωtと入力することでレゾルバ101より出力信号sinθ・sinωtとcosθ・sinωtを得て、それぞれの出力信号に変換回路内部で生成された角度φから生成されたcosφ、sinφを乗算器104、105、また乗算器114、115によって、KA(sinθ・cosφ−cosθ・sinφ)・sinωt及びKA(sinθ・sinφ+cosθ・cosφ)・sinωtが演算される。
信号KA(sinθ・cosφ−cosθ・sinφ)・sinωtから励磁信号成分を取り除く復調器107、復調器107からの出力信号の高調波成分を除去するローパスフィルタ108、ローパスフィルタ108から出力される信号に比例したパルスを生成する電圧制御型発振器109、また、電圧制御型発振器109から出力されたパルスをカウントするUP/DOWNカウンタ110、UP/DOWNカウンタのカウントデータを番地とするsinφ、cosφを参照するSIN、COSテーブル111、信号KA(sinθ・sinφ+cosθ・cosφ)・sinωtから励磁信号成分を取り除く復調器117、復調器から出力されたKAから励磁信号の振幅値を除するための除算器118から構成される。
除算器118から出力されたレゾルバ101の変圧比情報は、CPU113へ出力され、CPU113にて演算処理後、励磁回路112の励磁アンプのゲイン調整用のコントロール信号として使用される。
また、レゾルバ101の変圧比情報はCPU113を介して不揮発性記憶手段119へ保存され、本システムが搭載された、例えばサーボアンプ等の起動時にレゾルバ101の変圧比情報を保存し、次回の起動時からは本変圧比情報を用いて励磁回路112のゲインを決定することができる。
また、乗算器114、乗算器115、加算器115、復調器117および除算器118を用いて割り出された変圧比情報によって、レゾルバ101の出力信号振幅がレゾルバ101の種類によらず一定になるため、レゾルバ101の断線検出閾値が固定値であってもレゾルバ101の出力信号振幅と断線検出閾値との関係が常に一定であるため断線検出を精度良く行うことができる。
本発明のレゾルバ/デジタル変換回路は、ロボットなど悪環境下で高信頼性を必要とするレゾルバ変圧比が異なるモータ制御装置の標準化に有用である。
本発明の実施例1におけるレゾルバ/デジタル変換回路の説明図 従来のレゾルバ/デジタル変換回路の説明図
符号の説明
101、201 レゾルバ
102、202 第一の増幅器
103、203 第二の増幅器
104、204 第一の乗算器
105、205 第二の乗算器
106、206 減算器
107、207 第一の復調器
108、208 ローパスフィルタ
109、209 電圧制御型発振器
110、210 UP/DOWNカウンタ
111、211 SIN、COSテーブル
112、212 励磁回路
113、213 CPU
114 第三の乗算器
115 第四の乗算器
116 加算器
117 第二の復調器
118 除算器
119 不揮発性記憶手段

Claims (3)

  1. 振幅Aの励磁信号Asinωtを、1相励磁2相出力タイプの変圧比Kのレゾルバに入力する励磁回路と、前記レゾルバの回転角度θに応じたsinθに振幅変調されたレゾルバ出力信号であるKAsinθ・sinωtに変換回路内部で生成されたcosφを乗ずる第一の乗算器、及び前記レゾルバの回転角度θに応じたもう一方の出力信号であるKAcosθ・sinωtに変換回路内部で生成されたsinφを乗ずる第二の乗算器と、第一と第二の乗算器の演算結果を除算する減算器と、前記第一、第二の乗算器、減算器にて演算された演算結果から励磁信号成分を除去する復調器と、前記復調器から出力された信号から高調波成分を除去するローパスフィルタと、前記ローパスフィルタを通過した信号を入力信号としてパルスを出力する電圧制御発振器と、前記電圧制御発振器の出力パルスをカウントするカウンタ及びカウンタ値を番地とするsin、cos参照ROMを備えたトラッキング方式のレゾルバ/デジタル変換回路において、レゾルバから出力される回転角度θに応じたsinθに振幅変調されたレゾルバ出力信号に変換回路内部で生成されたsinφを乗ずる第三の乗算器と、cosθに振幅変調されたレゾルバ出力信号に変換回路内部で生成されたcosφを乗ずる第四の乗算器と、第三、第四の乗算器の演算結果を加算する加算器と、第三、第四の乗算器、加算器にて演算された信号から励磁信号成分を除去する第二の復調器と、第二の復調器から出力された信号から励磁信号の振幅成分を除去する除算器とで構成されるレゾルバ変圧比検出手段を備え、レゾルバの変圧比を割り出し、レゾルバ励磁回路へフィードバックし、励磁信号のゲインを調整することを特徴としたレゾルバ/デジタル変換回路。
  2. 演算したレゾルバの変圧比をCPUを介して不揮発性記憶手段に記憶させ、サーボアンプ等のシステムの電源立ち上げ時に、前記不揮発性記憶手段に記憶させた変圧比をCPU内部のレジスタにて保持し、その値を前記励磁回路内のゲイン調整手段へ出力する請求項1に記載のレゾルバ/デジタル変換回路。
  3. レゾルバの変圧比情報に応じて前記レゾルバの断線検出閾値を設定する請求項1に記載のレゾルバ/デジタル変換回路。
JP2005129291A 2005-04-27 2005-04-27 レゾルバ/デジタル変換回路 Active JP4470804B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005129291A JP4470804B2 (ja) 2005-04-27 2005-04-27 レゾルバ/デジタル変換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005129291A JP4470804B2 (ja) 2005-04-27 2005-04-27 レゾルバ/デジタル変換回路

Publications (2)

Publication Number Publication Date
JP2006308354A JP2006308354A (ja) 2006-11-09
JP4470804B2 true JP4470804B2 (ja) 2010-06-02

Family

ID=37475422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005129291A Active JP4470804B2 (ja) 2005-04-27 2005-04-27 レゾルバ/デジタル変換回路

Country Status (1)

Country Link
JP (1) JP4470804B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5082642B2 (ja) * 2007-07-18 2012-11-28 パナソニック株式会社 レゾルバ/デジタル変換方法およびレゾルバ/デジタル変換回路
JP5799327B2 (ja) * 2011-09-29 2015-10-21 多摩川精機株式会社 インターフェース回路
JP5952583B2 (ja) * 2012-02-17 2016-07-13 株式会社ケーヒン レゾルバ励磁装置

Also Published As

Publication number Publication date
JP2006308354A (ja) 2006-11-09

Similar Documents

Publication Publication Date Title
JP6598563B2 (ja) 信号変換器及び制御装置
US10739166B2 (en) Systems and methods for correcting non-sinusoidal signals generated from high speed inductive sensors
EP3197045A1 (en) Curve fitting circuit, analog predistorter and radio frequency signal transmitter
US10075604B2 (en) Rotation-angle detection device and method, and image processing apparatus
JP5082642B2 (ja) レゾルバ/デジタル変換方法およびレゾルバ/デジタル変換回路
JP6667320B2 (ja) 信号処理器及び制御装置
JP4470804B2 (ja) レゾルバ/デジタル変換回路
CN107342711A (zh) 控制设备
JP2007114090A (ja) レゾルバ
JP6809707B2 (ja) アナログ信号をディジタル信号に変換する方法
JP2005257565A (ja) レゾルバディジタル角度変換装置および方法ならびにプログラム
JP6454965B2 (ja) 回転角検出装置及び回転角検出装置の異常を検出する方法
JP2008008739A (ja) 信号処理装置、速度検出装置、サーボ機構
JP6788512B2 (ja) 制御装置
JP6432037B2 (ja) レゾルバの角度位置検出装置
CN111049462B (zh) 控制器件和误差校正方法
JP6291380B2 (ja) 非接触回転角センサ
JP7106441B2 (ja) 制御装置及びその誤差補正方法
JP2020016452A (ja) 回転角センサの信号処理回路および回転角センサの信号処理方法
JP2009244022A (ja) 位相検出回路
JP6283791B2 (ja) シンクロ信号のデジタル変換方法及び装置
KR102051820B1 (ko) 비동기 리졸버 회전각 검출기 및 이의 방법
JP4763821B2 (ja) 角度補正回路、rdコンバータ及び角度検出装置
JP2005106567A (ja) 多回転型磁気式エンコーダ
JP2006313469A (ja) サーボドライブシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070301

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070412

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4470804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4