JP4465852B2 - 低温焼成セラミック回路基板 - Google Patents
低温焼成セラミック回路基板 Download PDFInfo
- Publication number
- JP4465852B2 JP4465852B2 JP2000318249A JP2000318249A JP4465852B2 JP 4465852 B2 JP4465852 B2 JP 4465852B2 JP 2000318249 A JP2000318249 A JP 2000318249A JP 2000318249 A JP2000318249 A JP 2000318249A JP 4465852 B2 JP4465852 B2 JP 4465852B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- based surface
- temperature fired
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、Ag系ビア導体とAu系表層導体との接続構造を改良した低温焼成セラミック回路基板に関するものである。
【0002】
【従来の技術】
800〜1000℃で焼成する低温焼成セラミック回路基板は、層間を電気的に接続するビア導体や内層配線導体として、導通抵抗が小さく電気的特性に優れたAg系導体を使用して、これをセラミック基板と同時焼成できる利点がある。この低温焼成セラミック回路基板上に半導体チップを実装し、ワイヤボンディングする場合は、基板表面に形成するワイヤボンディング用のパッド等の表層導体を、ワイヤボンディング可能なAu系導体で形成する必要がある。この場合、Ag系ビア導体上に直接Au系表層導体を接合させて焼成すると、カーケンドール効果によりAg原子がAu系表層導体中に拡散してAg−Au接合部に多数の空孔が生じて、断線等の接続不良が発生する原因となり、Ag−Au接合部の信頼性を低下させてしまう。
【0003】
そこで、このカーケンドール効果を防ぐために、特公平5−69319号公報に示すように、Ag系ビア導体とAu系表層導体との間にNi,Cr,Ti等の中間導体層をメッキにより形成して、Ag原子がAu系表層導体中に拡散することを中間導体層により防いで、Ag−Au接合部の信頼性を向上させるようにしたものがある。
【0004】
【発明が解決しようとする課題】
ところで、中間導体層上に印刷したAu系表層導体を焼成した後に、基板表面に例えばRuO2 系の抵抗、オーバーコートガラス、Ag系の表層配線導体等を後付けするために、それらの印刷と焼成を何回も繰り返して行う場合がある。この場合、従来のように中間導体層をNi等のメッキで形成した基板は、繰り返し焼成すると、中間導体層(メッキ層)が膨れてAg−Au接合部に断線等が生じることがあり、繰り返し焼成に対するAg−Au接合部の信頼性が低いという欠点があった。この場合、繰り返し焼成により中間導体層(メッキ層)が膨れる理由としては、内層Ag系導体へのメッキ液のしみ込みが考えられる。
【0005】
この問題を解決するために、本出願人は、特開平9−246723号公報に示すように、Ag系ビア導体とAu系表層導体との間に介在させる中間導体層を、Au/Ag系の導体ペーストで形成して、このAu/Ag系の中間導体層によってカーケンドール効果を防止する技術を提案している。
【0006】
しかしながら、この構成では、中間導体層を形成するための特別の組成のAu/Ag系の導体ペーストを作製する必要があり、その分、コストアップするという欠点がある。
【0007】
また、Ag−Au接合部の信頼性に対する要求レベルは、将来、益々高くなるものと予想され、中間導体層のみによっては将来の要求に十分に応えられない可能性もある。
【0008】
そこで、本発明の第1の目的は、繰り返し焼成に対するAg−Au接合部の信頼性を確保しながら、コストダウンの要求を満たすことができるようにすることであり、また、第2の目的は、Ag−Au接合部の信頼性に対する要求レベルが高くなっても、それに十分に対応できるようにすることである。
【0009】
【課題を解決するための手段】
ところで、Ag−Au接合部で、Ag原子がAu系表層導体中に拡散するカーケンドール効果が発生する原因は、Ag−Au接合部の周辺でAg原子の濃度勾配が大きくなるためと考えられる。従って、Ag−Au接合部の周辺のAg原子の濃度勾配を小さくすれば、カーケンドール効果が少なくなり、Ag−Au接合界面に空隙が生じることが防止されるものと考えられる。
【0010】
この点に着目し、本発明の請求項1の低温焼成セラミック回路基板は、Ag系ビア導体とAu系表層導体とを他の導体(中間導体層)を介さずに直接接続すると共に、前記Au系表層導体上のうちの前記Ag系ビア導体との接合部の上方に位置する部分にAg系表層導体を形成した構成としたものである。この構成では、Au系表層導体の一部がAg系ビア導体とAg系表層導体との間に挟まれて、Au系表層導体の上下両面にそれぞれAg−Au接合界面が形成されるため、Au系表層導体の上下両面からAg原子がAu系表層導体中に拡散して、Au系表層導体中のAg原子の濃度勾配が小さくなる。これにより、Ag系ビア導体からAg原子がAu系表層導体に拡散するカーケンドール効果が少なくなり、Ag系ビア導体とAu系表層導体との接合界面にカーケンドール効果による空隙が生じることが防止され、繰り返し焼成に対するAg−Au接合部の信頼性が確保される。しかも、Au系表層導体上に形成するAg系表層導体は、Ag系ビア導体と同種の導体ペーストで形成できるため、中間導体層用の特別な組成の導体ペーストが不要となり、その分、コスト低減が可能となる。
【0011】
上記請求項1の構成では、Ag系ビア導体とAu系表層導体とを他の導体(中間導体層)を介さずに直接接続したが、本発明は、請求項2のように、Ag系ビア導体とAu系表層導体とを中間導体層を介して接続する構成にも適用することができ、この場合でも、Au系表層導体上のうちのAg系ビア導体の上方に位置する部分にAg系表層導体を形成すれば良い。このようにすれば、Ag系表層導体と中間導体層との両方がカーケンドール効果を防止する役割を果たすため、カーケンドール効果防止性能を更に高めることができて、繰り返し焼成に対するAg−Au接合部の信頼性を更に高めることができる。
【0012】
【発明の実施の形態】
[実施形態(1)]
まず、本発明の実施形態(1)における低温焼成セラミック回路基板の構成を図1に基づいて説明する。
【0013】
セラミック基板11は、低温焼成セラミックグリーンシート(セラミック層)12を複数枚積層して焼成して一体化したものである。ここで使用する低温焼成セラミックの組成は、CaO−Al2 O3 −SiO2 −B2 O3 系ガラス:50〜65wt%(好ましくは60wt%)とAl2 O3 :50〜35wt%(好ましくは40wt%)との混合物である。その他、低温焼成セラミックとしては、例えば、MgO−Al2 O3 −SiO2 −B2 O3 系ガラス粉末とAl2 O3 粉末との混合物、又は、SiO2 −B2 O3 系ガラス粉末とAl2 O3 粉末との混合物、結晶化ガラス系等を用いても良く、要は、800〜1000℃で焼成できる低温焼成セラミックを用いれば良い。
【0014】
このセラミック基板11の各層のセラミック層12の所定位置には、ビアホール13が打ち抜き形成され、層間を電気的に接続できるように、各ビアホール13にAg系ビア導体14が充填されている。このAg系ビア導体14は、Ag、Ag−Pd、Ag−Pt、Ag−Pd−Pt等、Agを主として含む導体のペーストで形成されている。また、表層を除く各層の絶縁層12の表面には、Ag系ビア導体14と同種のAg系導体のペーストを用いて内層配線導体15のパターンが印刷・焼成されている。
【0015】
また、セラミック基板11の表面には、Au系表層導体16のパターンが印刷・焼成され、このAu系表層導体16が最上層のAg系ビア導体14に他の導体(中間導体層)を介さずに直接接続されている。このAu系表層導体16は、Au、Au−Pd 等、Auを主として含む導体のペーストで形成されている。このAu系表層導体16上のうちのAg系ビア導体14との接合部の上方に位置する部分には、カーケンドール効果抑制用のAg系表層導体17が印刷・焼成され、Au系表層導体16の一部がAg系ビア導体14とAg系表層導体17との間に挟まれた状態となっている。このAg系表層導体17は、Ag系ビア導体14と同じく、Ag、Ag−Pd、Ag−Pt、Ag−Pd−Pt等、Agを主として含む導体のペーストで形成されている。
【0016】
Au系表層導体16のうち、少なくともチップ搭載部やワイヤボンディング用のパッド部は、Ag系表層導体17で覆われずに露出し、該Au系表層導体16のチップ搭載部に、半導体チップ18がダイボンディングされ、この半導体チップ18上面の電極とAu系表層導体16のパッド部とが金線等のボンディングワイヤ19で接続される。
【0017】
一方、セラミック基板11の裏面には、Ag系導体又はAu系導体の配線導体20のパターンが印刷・焼成され、その上に、RuO2 系ペーストで表層抵抗21が印刷・焼成され、更にその上に、オーバーコートガラス層22が印刷・焼成されている。
【0018】
尚、表層抵抗21とオーバーコートガラス層22はセラミック基板11の表面(又は両面)に形成しても良く、同様に、Au系表層導体16とAg系表層導体17をセラミック基板11の両面に形成しても良いことは言うまでもない。
【0019】
以上のように構成した低温焼成セラミック回路基板の製造方法の一例を図2に基づいて説明する。まず、低温焼成セラミックのスラリーを用いて、ドクターブレード法によりセラミックグリーンシート12をテープ成形する。この後、このセラミックグリーンシート12を所定寸法に切断すると共に、切断した各セラミックグリーンシート12の所定位置にビアホール13を打ち抜き形成する。この後、Ag系導体ペーストを用いてAg系ビア導体14をビアホール13に充填し、同種のAg系導体ペーストを用いて内層配線導体15のパターンをスクリーン印刷する。
【0020】
以上のようにしてAg系ビア導体14や内層配線導体15を印刷した複数枚のセラミックグリーンシート12を積層し、この積層体を熱圧着して一体化する。その後、この積層体を通常の電気式連続ベルト炉を使用して、例えば900℃、20分ホールドの条件で酸化雰囲気(空気)中にて焼成する(1回目の焼成)。
【0021】
この後、焼成基板の表面にAu系導体ペーストを用いてAu系表層導体16をスクリーン印刷する。このAu系表層導体16の乾燥後、Au系表層導体16上のうちのAg系ビア導体14との接合部の上方に位置する部分に、Ag系導体ペーストを用いてカーケンドール効果抑制用のAg系表層導体17をスクリーン印刷する。
【0022】
この後、通常の電気式連続ベルト炉を使用して、例えば、850℃、10分ホールドの条件で空気中で焼成を行う(2回目の焼成)。その後、セラミック基板11の裏面に、Ag系導体(例えばAg/Pd、Ag/Pt等)又はAu系導体のペーストを用いて配線導体20を印刷して、同様に焼成し(3回目の焼成)、更に、その上からRuO2 系ペーストで表層抵抗21をスクリーン印刷して、同様に焼成し(4回目の焼成)、最後にオーバーコートガラス層22をスクリーン印刷して焼成する(5回目の焼成)。
【0023】
尚、上述した製造方法では、セラミック基板11の焼成後に、Au系表層導体16とAg系表層導体17の印刷・焼成を行ったが、焼成前の生基板にAu系表層導体16とAg系表層導体17を印刷し(又はAu系表層導体16のみを印刷し)、これらを同時焼成するようにしても良く、その他の厚膜パターンの印刷・焼成の順序も適宜変更しても良い。
【0024】
本発明者は、図1のような構成の低温焼成セラミック回路基板のAg系ビア導体14とAu系表層導体16との接合部(Ag−Au接合部)の信頼性を評価するために、本実施形態(図1参照)のように、Au系表層導体16上にAg系表層導体17を形成したサンプル基板(実施例)と、Ag系表層導体17を形成しないサンプル基板(比較例)とを用いて、通常の電気式連続ベルト炉を使用して900℃で酸化雰囲気焼成を繰り返して行い、Ag系ビア導体14とAu系表層導体16との接合部の断線数の評価を行った。この繰り返し焼成試験の結果が下記の表1に示されている。尚、この繰り返し焼成試験に用いたAg系ビア導体14とAg系表層導体17は、共に、Agが100wt%のAgペーストで形成した。
【0025】
【表1】
【0026】
実施例と比較例のサンプル基板は、いずれも、Au系表層導体16が最上層のAg系ビア導体14に他の導体(中間導体層)を介さずに直接接続されている。実施例は、Au系表層導体16上のうちのAg系ビア導体14との接合部の上方に位置する部分にカーケンドール効果抑制用のAg系表層導体17が形成されているのに対し、比較例は、Au系表層導体上にAg系表層導体が形成されていない。
【0027】
比較例は、焼成回数が増えるに従って、Ag系ビア導体とAu系表層導体との接合部(Ag−Au接合部)の断線数が増加し、焼成回数が5回になると、4030箇所のAg−Au接合部のうち、631箇所に断線が発生し、断線発生率が15%以上にもなった。これは、Ag−Au接合部でAg原子がAu系表層導体中に拡散するカーケンドール効果により生じる空孔の数が焼成回数に応じて増加するためと考えられる。このカーケンドール効果の発生原因は、Ag−Au接合部の周辺でAg原子の濃度勾配が大きくなるためと考えられる。
【0028】
これに対し、実施例は、Au系表層導体16上のうちのAg系ビア導体14との接合部の上方に位置する部分にカーケンドール効果抑制用のAg系表層導体17が形成され、Au系表層導体16の一部がAg系ビア導体14とAg系表層導体17との間に挟まれて、Au系表層導体16の上下両面にそれぞれAg−Au接合界面が形成されている。このため、Au系表層導体16の上下両面からAg原子がAu系表層導体16中に拡散するようになり、Au系表層導体16中のAg原子の濃度勾配が小さくなる。これにより、Ag系ビア導体14からAg原子がAu系表層導体16に拡散するカーケンドール効果が少なくなり、焼成を繰り返しても、Ag系ビア導体14とAu系表層導体16との接合界面にカーケンドール効果による空隙が生じることが防止される。このため、実施例では、焼成回数が5回になっても、Ag系ビア導体14とAu系表層導体16との接合部(4030箇所)に断線が全く発生せず、繰り返し焼成に対するAg−Au接合部の信頼性が十分に高いことが確認された。
【0029】
しかも、Au系表層導体16上に形成するAg系表層導体17は、Ag系ビア導体14と同種の導体ペーストで形成できるため、中間導体層用の特別な組成の導体ペーストが不要となり、その分、コスト低減が可能となり、コストダウンの要求も満たすことができる。
【0030】
[実施形態(2)]
上記実施形態(1)では、Ag系ビア導体14とAu系表層導体16とを他の導体(中間導体層)を介さずに直接接続したが、本発明は、図3に示す実施形態(2)のように、Ag系ビア導体14とAu系表層導体16とを例えばAu/Ag系導体等の中間導体層23を介して接続する構成にも適用することができる。この場合、Au系表層導体16上のうちのAg系ビア導体14の上方に位置する部分にAg系表層導体17を形成すれば良い。中間導体層23を形成するAu/Ag系導体の組成は、Auが10〜80重量%、Agが90〜20重量%とすることが好ましく、これによって、繰り返し焼成に対する接合信頼性を更に高めることができる。
【0031】
尚、中間導体層23は、Au/Ag系導体に限定されず、カーケンドール効果防止作用のある他の厚膜導体やメッキで形成しても良い。
その他、本発明の低温焼成セラミック回路基板は、図1の構造に限定されず、セラミックグリーンシート12の積層枚数や各導体の形成位置を適宜変更しても良い等、要旨を逸脱しない範囲で、種々変更して実施できることは言うまでもない。
【0032】
【発明の効果】
以上の説明から明らかなように、本発明の請求項1の低温焼成セラミック回路基板によれば、Ag系ビア導体とAu系表層導体とを他の導体(中間導体層)を介さずに直接接続すると共に、Au系表層導体上のうちのAg系ビア導体との接合部の上方に位置する部分にカーケンドール効果抑制用のAg系表層導体を形成した構成としたので、Ag系ビア導体とAu系表層導体との接合界面にカーケンドール効果による空隙が生じることを防止できて、繰り返し焼成に対するAg−Au接合部の信頼性を確保できると共に、中間導体層用の特別な組成の導体ペーストが不要となり、コストダウンの要求も満たすことができる。
【0033】
また、請求項2では、Ag系ビア導体とAu系表層導体とを中間導体層を介して接続すると共に、Au系表層導体上のうちのAg系ビア導体の上方に位置する部分にAg系表層導体を形成したので、Ag系表層導体と中間導体層との両方のカーケンドール効果防止作用によって、カーケンドール効果防止性能を更に高めることができ、Ag−Au接合部の信頼性に対する要求レベルが高くなっても、それに十分に対応することができる。
【図面の簡単な説明】
【図1】本発明の実施形態(1)を示す低温焼成セラミック回路基板の拡大縦断面図
【図2】低温焼成セラミック回路基板の製造方法の一例を示す工程図
【図3】本発明の実施形態(1)を示す低温焼成セラミック回路基板の拡大縦断面図
【符号の説明】
11…セラミック基板、12…セラミックグリーンシート(セラミック層)、13…ビアホール、14…Ag系ビア導体、15…内層配線導体、16…Au系表層導体、17…Ag系表層導体、18…半導体チップ、19…ボンディングワイヤ、20…配線導体、21…表層抵抗、22…オーバーコートガラス層、23…中間導体層。
Claims (2)
- 低温焼成セラミックで形成されたセラミック基板のビアホールにAg系ビア導体を充填し、その基板表面にAu系表層導体を形成した低温焼成セラミック回路基板において、
前記Ag系ビア導体と前記Au系表層導体とを他の導体を介さずに直接接続すると共に、前記Au系表層導体上のうちの前記Ag系ビア導体との接合部の上方に位置する部分にAg系表層導体を形成したことを特徴とする低温焼成セラミック回路基板。 - 低温焼成セラミックで形成されたセラミック基板のビアホールにAg系ビア導体を充填し、その基板表面にAu系表層導体を形成した低温焼成セラミック回路基板において、
前記Ag系ビア導体と前記Au系表層導体とを中間導体層を介して接続すると共に、前記Au系表層導体上のうちの前記Ag系ビア導体の上方に位置する部分にAg系表層導体を形成したことを特徴とする低温焼成セラミック回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000318249A JP4465852B2 (ja) | 2000-10-13 | 2000-10-13 | 低温焼成セラミック回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000318249A JP4465852B2 (ja) | 2000-10-13 | 2000-10-13 | 低温焼成セラミック回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002124768A JP2002124768A (ja) | 2002-04-26 |
JP4465852B2 true JP4465852B2 (ja) | 2010-05-26 |
Family
ID=18796903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000318249A Expired - Lifetime JP4465852B2 (ja) | 2000-10-13 | 2000-10-13 | 低温焼成セラミック回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4465852B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006229036A (ja) * | 2005-02-18 | 2006-08-31 | Ricoh Printing Systems Ltd | 回路基板及び回路基板製造方法 |
JP2011040604A (ja) * | 2009-08-12 | 2011-02-24 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法 |
-
2000
- 2000-10-13 JP JP2000318249A patent/JP4465852B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002124768A (ja) | 2002-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5439732A (en) | Ceramic multi-layer wiring board | |
US5383093A (en) | Hybrid integrated circuit apparatus | |
JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
US5847326A (en) | Low-temperature fired ceramic circuit substrate with improved Ag-Au connection reliability | |
JPS62279695A (ja) | セラミツク多層配線基板 | |
JP4465852B2 (ja) | 低温焼成セラミック回路基板 | |
JP4686907B2 (ja) | セラミック基板の製造方法 | |
JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
JPH10112409A (ja) | チップコイル | |
JP2817890B2 (ja) | セラミックス多層基板及びその製造方法 | |
JP3748283B2 (ja) | 積層ガラスセラミック回路基板の製造方法 | |
JP2001185838A (ja) | セラミック配線基板 | |
JPH0283995A (ja) | セラミツク多層回路基板及びその用途 | |
JP3076214B2 (ja) | 低温焼成セラミック多層回路基板 | |
JP2690643B2 (ja) | 配線基板 | |
JPH0221157B2 (ja) | ||
JP4120736B2 (ja) | セラミック回路基板 | |
JP2842707B2 (ja) | 回路基板 | |
JP3934910B2 (ja) | 回路基板 | |
JP2746798B2 (ja) | 配線基板 | |
JPH11186681A (ja) | 電子部品搭載基板 | |
JP2002124590A (ja) | セラミック回路基板及びその製造方法 | |
JPH11220261A (ja) | コンデンサ内蔵セラミック多層基板 | |
JP2614778B2 (ja) | セラミック多層回路基板の製造方法 | |
JP3124697B2 (ja) | 低温焼成セラミック回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040623 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070725 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4465852 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |