JP4461982B2 - Receiver - Google Patents
Receiver Download PDFInfo
- Publication number
- JP4461982B2 JP4461982B2 JP2004277499A JP2004277499A JP4461982B2 JP 4461982 B2 JP4461982 B2 JP 4461982B2 JP 2004277499 A JP2004277499 A JP 2004277499A JP 2004277499 A JP2004277499 A JP 2004277499A JP 4461982 B2 JP4461982 B2 JP 4461982B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- data
- channel
- signal
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Description
本発明は、ウルトラワイドバンド通信の通信方法に関する。そして、このような通信方法を利用する受信装置に関する。 The present invention relates to a communication method for ultra-wideband communication. And it is related with the receiver which utilizes such a communication method.
近年、高速無線伝送方式の一つとして、所定の周期タイミングに同期したパルス信号からなるパルス信号列を用いて超広帯域な通信を行うウルトラワイドバンド(UWB:Ultra Wide Band)通信方式が注目されている。UWB通信の一態様では、搬送波を用いず、例えばパルス幅が1nsec以下等の極めて細かいパルス信号からなるパルス信号列を用いて通信を行うものがある。このようなUWB通信に用いられる変調方式として、パルスの発生タイミングを微妙に前後にずらした信号を用いて、「0」、「1」情報を表現するパルス位置変調(Pulse Position Modulation : PPM)が知られている(例えば、特許文献1参照。)。また、別の変調方式として、パルス信号の有無によって「1」、「0」情報を表現するオンオフキーイング(On−Off Keying : OOK)や、パルスの位相の変化で「0」、「1」情報を表現するバイフェーズ変調(Bi−phase Modulation)が知られている。 In recent years, attention has been paid to an ultra wide band (UWB) communication system that performs ultra-wideband communication using a pulse signal sequence composed of pulse signals synchronized with a predetermined cycle timing as one of high-speed wireless transmission systems. Yes. In one aspect of UWB communication, communication is performed using a pulse signal sequence composed of extremely fine pulse signals such as a pulse width of 1 nsec or less without using a carrier wave. As a modulation method used in such UWB communication, pulse position modulation (PPM) expressing “0” and “1” information by using a signal in which the pulse generation timing is slightly shifted back and forth is used. It is known (for example, refer to Patent Document 1). In addition, as another modulation method, on-off keying (OOK) representing “1” and “0” information depending on the presence / absence of a pulse signal, and “0” and “1” information depending on a change in pulse phase. Bi-phase modulation that expresses the above is known.
図18は、背景技術に係るUWB通信の受信装置100を示すブロック図である。図18に示す受信装置100は、UWB通信による送信装置から送られてきたUWB通信信号を受信するアンテナ101と、アンテナ101で受信されたUWB通信信号を増幅するアンプ102と、その送信装置でUWB通信信号を生成するために用いられたものと同じ既知のPN(Pseudorandom Noise)コードに対応するデコード制御信号を生成するデコーダソース103と、受信した信号の各パルスと実質的に等価な波形を有するテンプレート信号のパルス列を含む周期タイミング信号を発生する調整可能時間ベース104と、デコード制御信号及び周期タイミング信号に基づき送信装置の既知のPNコードと時間的に一致したデコード信号を生成するデコード時間変調器105と、アンプ102で増幅された受信信号とデコード信号との相関を取って相関電圧を生成する相互相関器106と、その相関電圧を調整可能時間ベース104へフィードバックするローパスフィルタ107と、相関電圧からサブキャリアを除去して受信データを復元するサブキャリア復調器108とを備えている。
FIG. 18 is a block diagram showing a UWB
そして、相互相関器106によって、アンプ102で増幅された受信信号と、送信装置の既知のPNコードと時間的に一致したデコード信号との間で相関が取られることにより、受信信号から1ビット毎のデータを取得することができるようになっている。
ところで、上述のような受信装置100では、受信信号から1ビットのデータを取得するためには、受信信号とPNコードとの間で相関値を生成する必要があるため、1ビットのデータを受信するためにはデータを表す一単位となる信号パターンであるPNコードの長さ以上のUWB通信信号を受信する必要があり、通信速度が低下するという不都合があった。
By the way, in the
また、例えばアンプ102、相互相関器106等、受信装置100の一部が故障するとUWB通信信号からデータを取得することができず、通信が実行されていないのか受信装置100の故障であるのかを判別することができないため、受信装置100の故障を検出することができないという不都合もあった。
Further, for example, if a part of the
本発明は、このような問題に鑑みて為された発明であり、受信装置の故障を検出して通信の信頼性を向上させることができる受信装置を提供することを目的とする。 The present invention aims to provide such an invention der was made in view of the problems it is, detecting and receiving device that can be made to improve the reliability of communication failures RECEIVER .
上述の目的を達成するために、本発明の第1の手段に係る通信方法は、オンオフキーイング方式により変調されたパルス列によってデータを表すデータ用パルス列を備えた通信フレームを用いて通信を行う通信方法であって、前記データ用パルス列は、データを表す一単位となる信号パターンに付与される時間であるパルス区間を複数の時間スロットに細分化した各時間スロットにそれぞれチャンネルが割り付けられ、前記信号パターンは、前記パルス区間の各チャンネルにおけるパルスの有無によって、複数ビットのデータを表すことを特徴としている。 In order to achieve the above-mentioned object, a communication method according to the first means of the present invention is a communication method for performing communication using a communication frame having a pulse train for data representing data by a pulse train modulated by an on-off keying method. In the data pulse train, a channel is assigned to each time slot obtained by subdividing a pulse section which is a time given to a signal pattern as a unit representing data into a plurality of time slots, and the signal pattern Is characterized in that it represents multiple bits of data depending on the presence or absence of a pulse in each channel of the pulse interval.
そして、本発明の第2の手段に係る受信装置は、オンオフキーイング方式により変調されたパルス列によってデータを表すデータ用パルス列を備え、前記データ用パルス列は、データを表す一単位となる信号パターンに付与される時間であるパルス区間を複数の時間スロットに細分化した各時間スロットにそれぞれチャンネルが割り付けられ、前記信号パターンは、前記パルス区間の各チャンネルにおけるパルスの有無によって複数ビットのデータを表す通信フレームを受信する受信装置であって、前記通信フレームを受信する受信部と、前記受信部により受信された通信フレームの前記データ用パルス列における前記パルス区間の各チャンネルにおけるパルスの有無に基づき複数ビットのデータを取得するデータ取得部と、を備えることを特徴としている。 The receiving apparatus according to the second means of the present invention comprises a data pulse train representing data by a pulse train modulated by an on-off keying method, and the data pulse train is applied to a signal pattern as a unit representing data. A channel is assigned to each time slot obtained by subdividing a pulse period, which is a time period, into a plurality of time slots, and the signal pattern represents a communication frame representing data of a plurality of bits depending on the presence or absence of a pulse in each channel of the pulse period. A receiving unit that receives the communication frame, and a plurality of bits of data based on the presence or absence of a pulse in each channel of the pulse section in the data pulse train of the communication frame received by the receiving unit A data acquisition unit for acquiring It is a symptom.
また、上述の受信装置において、前記通信フレームは、前記データ用パルス列における前記パルス区間に含まれるパルスの数によって、複数ビットのデータを表すものであり、前記データ取得部は、前記データ用パルス列の前記パルス区間についてパルスを積分する第1の積分回路と、前記第1の積分回路による積分値から複数ビットのデータを生成する第1の積分値判定部と、を備えることを特徴としている。 Further, in the above-described receiving apparatus, the communication frame represents a plurality of bits of data depending on the number of pulses included in the pulse section in the data pulse train, and the data acquisition unit includes the data pulse train. A first integration circuit that integrates a pulse in the pulse interval, and a first integration value determination unit that generates data of a plurality of bits from an integration value obtained by the first integration circuit.
そして、上述の受信装置において、前記通信フレームは、前記データ用パルス列における前記パルス区間の各チャンネルにおけるパルスの配置パターンによって、複数ビットのデータを表すものであり、前記データ取得部は、前記パルス区間における複数のチャンネルをそれぞれ積分する複数の第2の積分回路と、前記複数の第2の積分回路による積分値から複数ビットのデータを生成する第2の積分値判定部と、を備えることを特徴としている。 In the above-described receiving device, the communication frame represents data of a plurality of bits by an arrangement pattern of pulses in each channel of the pulse interval in the data pulse train, and the data acquisition unit includes the pulse interval And a plurality of second integration circuits for integrating the plurality of channels respectively, and a second integration value determination unit for generating a plurality of bits of data from the integration values obtained by the plurality of second integration circuits. It is said.
また、本発明の第3の手段に係る通信方法は、オンオフキーイング方式により変調されたパルス列によってデータを表すデータ用パルス列を備えた通信フレームを用いて通信を行う通信方法であって、前記データ用パルス列は、データを表す一単位となる信号パターンに付与される時間であるパルス区間を複数の時間スロットに細分化した各時間スロットにそれぞれチャンネルが割り付けられ、前記信号パターンは、前記パルス区間における第1のチャンネルにパルスを有することによりビットデータ「0」を表し、前記パルス区間における第1のチャンネルとは異なる第2のチャンネルにパルスを有することによりビットデータ「1」を表すことを特徴としている。 A communication method according to the third means of the present invention is a communication method for performing communication using a communication frame having a data pulse train representing data by a pulse train modulated by an on-off keying method, In the pulse train, a channel is assigned to each time slot obtained by subdividing a pulse interval, which is a time given to a signal pattern as a unit representing data, into a plurality of time slots, and the signal pattern is a first in the pulse interval. Bit data “0” is represented by having a pulse in one channel, and bit data “1” is represented by having a pulse in a second channel different from the first channel in the pulse section. .
そして、本発明の第4の手段に係る受信装置は、オンオフキーイング方式により変調されたパルス列によってデータを表すデータ用パルス列を備え、前記データ用パルス列は、データを表す一単位となる信号パターンに付与される時間であるパルス区間を複数の時間スロットに細分化した各時間スロットにそれぞれチャンネルが割り付けられ、前記信号パターンは、前記パルス区間における第1のチャンネルにパルスを有することによりビットデータ「0」を表し、前記パルス区間における第1のチャンネルとは異なる第2のチャンネルにパルスを有することによりビットデータ「1」を表すものである通信フレームを受信する受信装置であって、前記通信フレームを受信する受信部と、前記受信部により受信された通信フレームの前記データ用パルス列における前記パルス区間の前記第1及び第2のチャンネルにおけるパルスの有無をそれぞれ検出するパルス検出部と、前記パルス検出部により前記パルス区間から検出された前記第1及び第2のチャンネルにおけるパルスの有無に基づき前記パルス区間から1ビットのデータを取得するデータ取得部と、前記パルス検出部によって、前記パルス区間における前記第1及び第2のチャンネルの両方でパルスが検出された場合に、故障が生じていると判定する故障判定部と、を備えることを特徴としている。 The receiving apparatus according to the fourth means of the present invention comprises a data pulse train representing data by a pulse train modulated by an on-off keying method, and the data pulse train is applied to a signal pattern as a unit representing data. A channel is assigned to each time slot obtained by subdividing a pulse section, which is a time period, into a plurality of time slots, and the signal pattern has bit data “0” by having a pulse in the first channel in the pulse section. And a receiving device for receiving a communication frame representing bit data “1” by having a pulse in a second channel different from the first channel in the pulse period, and receiving the communication frame And the data of the communication frame received by the receiving unit. A pulse detector for detecting presence / absence of pulses in the first and second channels in the pulse section of the pulse train, and pulses in the first and second channels detected from the pulse section by the pulse detector When a pulse is detected in both the first and second channels in the pulse interval by the data acquisition unit that acquires 1-bit data from the pulse interval based on the presence or absence of the pulse, and the pulse detection unit, a failure occurs. And a failure determination unit that determines that occurrence has occurred.
さらに、上述の受信装置において、前記パルス検出部は、前記パルス区間における第1のチャンネルを積分する第3の積分回路と、前記パルス区間における第2のチャンネルを積分する第4の積分回路と、前記第3の積分回路による積分値が予め設定された閾値を超えた場合に前記第1のチャンネルにパルス有りと判定し、前記第4の積分回路による積分値が予め設定された閾値を超えた場合に前記第2のチャンネルにパルス有りと判定する第1の有無判定部と、を備えることを特徴としている。 Furthermore, in the above-described receiving device, the pulse detection unit includes a third integration circuit that integrates the first channel in the pulse interval, a fourth integration circuit that integrates the second channel in the pulse interval, When the integration value by the third integration circuit exceeds a preset threshold value, it is determined that there is a pulse in the first channel, and the integration value by the fourth integration circuit exceeds a preset threshold value And a first presence / absence determining unit that determines that there is a pulse in the second channel.
また、上述の受信装置において、前記パルス検出部は、前記パルス区間において、前記第1のチャンネルと第2のチャンネルとを逐次積分する第5の積分回路と、前記第5の積分回路による前記第1のチャンネルの積分値が予め設定された閾値を超えた場合に前記第1のチャンネルにパルス有りと判定し、前記第5の積分回路による前記第2のチャンネルの積分値が予め設定された閾値を超えた場合に前記第2のチャンネルにパルス有りと判定する第2の有無判定部と、を備えることを特徴としている。 In the above-described receiving device, the pulse detection unit may include a fifth integration circuit that sequentially integrates the first channel and the second channel in the pulse period, and the fifth integration circuit. When the integral value of one channel exceeds a preset threshold value, it is determined that there is a pulse in the first channel, and the integral value of the second channel by the fifth integrating circuit is a preset threshold value. And a second presence / absence determining unit that determines that the second channel has a pulse when the second channel is exceeded.
このような構成の受信装置は、データを表すデータ用パルス列は、データを表す一単位となる信号パターンに付与される時間であるパルス区間を複数の時間スロットに細分化した各時間スロットにそれぞれチャンネルが割り付けられ、前記信号パターンは、パルス区間における第1のチャンネルにパルスを有することによりビットデータ「0」を表し、パルス区間における第1のチャンネルとは異なる第2のチャンネルにパルスを有することによりビットデータ「1」を表すものである通信フレームを用いて通信を行うので、パルス検出部によって、受信部により受信された通信フレームのデータ用パルス列におけるパルス区間の第1及び第2のチャンネルにおけるパルスの有無がそれぞれ検出され、データ取得部によって、パルス検出部によりパルス区間から検出された第1及び第2のチャンネルにおけるパルスの有無に基づき前記パルス区間から1ビットのデータが取得される。そして、故障判定部によって、パルス検出部によりパルス区間における第1及び第2のチャンネルの両方でパルスが検出された場合に故障が生じていると判定されるので、受信装置の故障を検出して通信の信頼性を向上させることができる。 Receiving device configuration as this, the data pulse train representing the data, in each time slot obtained by dividing the pulse period is the time given to the signal pattern to be one unit representing data into a plurality of time slots Each channel is assigned, and the signal pattern represents bit data “0” by having a pulse in the first channel in the pulse interval, and has a pulse in a second channel different from the first channel in the pulse interval. Therefore, the communication is performed using the communication frame representing the bit data “1”, so that the first and second channels in the pulse section in the data pulse train of the communication frame received by the receiving unit by the pulse detecting unit. The presence or absence of pulses in the Ri 1-bit data from the pulse interval based on the presence or absence of a pulse in the first and second channels that are detected from the pulse interval is obtained. The failure determination unit determines that a failure has occurred when a pulse is detected in both the first and second channels in the pulse interval by the pulse detection unit. Communication reliability can be improved.
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。 Embodiments according to the present invention will be described below with reference to the drawings. In addition, the structure which attached | subjected the same code | symbol in each figure shows that it is the same structure, The description is abbreviate | omitted.
(第1実施形態)
図1は、本発明の一実施形態に係る通信方法に用いられる通信フレームの一例を示す図である。まず、本発明の一実施形態に係る通信方法に用いられる信号について説明する。図1に示す通信フレーム21は、オンオフキーイング方式によって変調されており、通信フレーム21におけるパルス位置の同期を取るためのパルス同期用パルス列22と、パルス同期後に通信フレーム21におけるビット位置の同期を取るためのビット同期用パルス列23と、データを表すデータ用パルス列24とを備えている。
(First embodiment)
FIG. 1 is a diagram illustrating an example of a communication frame used in a communication method according to an embodiment of the present invention. First, signals used in a communication method according to an embodiment of the present invention will be described. A
図2は、図1に示すパルス同期用パルス列22の詳細の一例を示す波形図である。図2に示すパルス同期用パルス列22は、例えばパルス幅が1nsecのパルスP1が最少のパルス周期、例えば10nsecのパルス周期T1で連続するパルス列である。そして、後述する図6に示す受信装置1において、図略のパルス同期回路によってパルス同期用パルス列22に基づきパルス同期がとられ、パルス同期用パルス列22のパルスP1と同期するクロック信号CKが生成される。
FIG. 2 is a waveform diagram showing an example of the details of the pulse
図3は、図1に示すビット同期用パルス列23の詳細の一例を示す波形図である。ビット同期用パルス列23において、データを表す一単位となる信号パターンに付与される時間であるパルス区間T2は、パルス周期T1の例えば4倍にされており、ビット同期用パルス列23は、例えばパルスP1が4つ連続するパルス区間T2と、パルスP1が無いパルス区間T2とが交互に繰り返して構成されている。そして、図6に示す受信装置1において、図略のビット同期回路によってビット同期用パルス列23に基づきビット同期がとられ、クロック信号CKに基づいて、パルス区間T2が例えば4つのチャンネルに区分され、パルス区間T2の最初からチャンネル番号1,2,3,4が付与される。これにより、図6に示す受信装置1によって受信された通信フレーム21とパルス区間T2及びチャンネルとが同期される。
FIG. 3 is a waveform diagram showing an example of the details of the bit
図4(a)はチャンネル番号とクロック信号CKとを示す波形図であり、図4(b)〜(e)はデータ用パルス列24の構成の一例を示す波形図である。図6に示すデータ用パルス列24は、複数のパルス区間T2に区分され、複数のパルス区間T2、例えば127個のパルス区間T2によって、2ビットのデータを表すビット区間T3が構成されている。さらに各パルス区間T2は、それぞれ複数の時間スロット、例えば4個の時間スロットに区分され、その各時間スロットに1、2、3、4とチャンネルが割り付けられている。
4A is a waveform diagram showing the channel number and the clock signal CK, and FIGS. 4B to 4E are waveform diagrams showing an example of the configuration of the
そして、オンオフキーイング方式による変調によって、予め定められたチャンネル、例えばチャンネル1にパルス位置の同期を取るための同期用パルスP2が配置される。また、図4(b)に示すように、データ用パルス列24において、ビット区間T3が2ビットのバイナリデータ「11」を表す場合には、例えばチャンネル2,3,4にパルスP1が配置され、すなわちパルス区間T2にはパルスP1が3つ含まれる。同様に、ビット区間T3が2ビットのバイナリデータ「10」を表す場合には、図4(c)に示すように例えばチャンネル2,3にパルスP1が配置され、すなわちパルス区間T2にはパルスP1が2つ含まれ、ビット区間T3が2ビットのバイナリデータ「01」を表す場合には、図4(d)に示すように例えばチャンネル2にパルスP1が配置され、すなわちパルス区間T2にはパルスP1が1つ含まれ、ビット区間T3が2ビットのバイナリデータ「00」を表す場合には、図4(e)に示すように例えばパルス区間T2にはパルスP1が含まれない。
Then, a synchronization pulse P2 for synchronizing the pulse position is arranged in a predetermined channel, for example,
なお、ビット区間T3は、2ビットのデータを表す例に限られず、パルス区間T2におけるパルスP1を配置するためのチャンネル数を増加させることにより、3ビット以上のデータを表すようにしてもよい。パルス区間T2は、同期用パルスP2を備えない構成であってもよい。また、パルス区間T2に割り付けられるチャンネル数は、ビット区間T3により表されるビット数と、同期用パルスP2の有無に応じて定められ、4チャンネルに限られない。さらに、ビット区間T3に含まれるパルス区間T2の数は、例えば通信に要求される信頼性の程度に応じて定められ、127個のパルス区間T2によってビット区間T3が構成される例に限られない。 Note that the bit period T3 is not limited to the example representing 2-bit data, and may represent data of 3 bits or more by increasing the number of channels for arranging the pulse P1 in the pulse period T2. The pulse section T2 may be configured without the synchronization pulse P2. The number of channels allocated to the pulse section T2 is determined according to the number of bits represented by the bit section T3 and the presence or absence of the synchronization pulse P2, and is not limited to four channels. Further, the number of pulse sections T2 included in the bit section T3 is determined according to, for example, the degree of reliability required for communication, and is not limited to an example in which the bit section T3 is configured by 127 pulse sections T2. .
次に、このような信号を用いて通信を行う送信装置及び受信装置について説明する。図5は、図4に示すデータ用パルス列24を送信する送信装置の一例を示すブロック図である。図6は、本発明の第1の実施形態に係る受信装置の一例を示すブロック図である。図5に示す送信装置11は、例えば、パルス周期T1の送信クロック信号CKSを出力する送信クロック生成部12と、送信データを2ビットづつデータ用パルス列24におけるパルス信号パターンに変換するための制御信号SPを出力する信号パターン生成部13と、送信クロック信号CKSと制御信号SPとの論理積を信号パターンPP1として出力するアンド回路14と、信号パターンPP1から例えば1nsecのパルス信号を生成するパルス信号生成部15と、パルス信号生成部15で生成されたパルスの帯域制限を行うバンドパスフィルタ16と、バンドパスフィルタ16から出力された送信信号PP3を放射する送信用アンテナ17とを備えて構成されている。
Next, a transmission device and a reception device that perform communication using such signals will be described. FIG. 5 is a block diagram showing an example of a transmission apparatus that transmits the
図6に示す受信装置1は、受信部の一例である受信用のアンテナ2と、受信信号を増幅する増幅器3と、受信信号を検波する検波器4と、高周波ノイズを除去する低域通過フィルタ(LPF)5と、第1の積分回路の一例であるデータ用積分器6と、第1の積分値判定部の一例である積分値判定部7と、データ用パルス列24に含まれる同期用パルスP2を検出してパルス同期タイミングを補正する同期補正部8とを備える。また、データ用積分器6と積分値判定部7とからデータ取得部が構成されている。
A receiving
同期補正部8は、低域通過フィルタ5から出力されたデータ用パルス列24におけるパルス区間T2を、クロック信号CKに基づいて同期用パルスP2が配置されるチャンネル、例えばチャンネル1について積分する同期用積分器81と、同期用パルスP2が配置されるチャンネルよりも進んだタイミング、例えばチャンネル1よりもパルス周期T1だけ進んだタイミングでパルス区間T2を積分する進行積分器82と、同期用パルスP2が配置されるチャンネルよりも進んだタイミング、例えばチャンネル1よりもパルス周期T1だけ遅れたタイミングでパルス区間T2を積分する遅延積分器83と、同期用積分器81、進行積分器82、及び遅延積分器83の積分値に応じてクロック信号CKのタイミングを調整してデータ用積分器6と積分値判定部7とへ出力し、パルス同期タイミングを補正する同期タイミング検出部84とを備える。
The
データ用積分器6は、低域通過フィルタ5から出力されたデータ用パルス列24におけるパルス区間T2を、クロック信号CKと同期してパルスP1が配置されるチャンネル、例えばチャンネル2,3,4について積分し、その積分値SIを積分値判定部7へ出力する。
The
積分値判定部7は、データ用積分器6で得られた積分値SIを、予め設定された基準値Ref1,Ref2,Ref3と比較するコンパレータ71,72,73と、コンパレータ71,72,73による比較結果に応じてビット区間T3毎に2ビットのデータを取得し、受信データRDとして外部へ出力するデータ判定部74とを備えている。基準値Ref1,Ref2,Ref3は、この順に値が増加するように設定されており、積分値SIが基準値Ref1以下の場合積分値SIで表されるデータ値は「00」、積分値SIが基準値Ref1を超えて基準値Ref2以下の場合積分値SIで表されるデータ値は「01」、積分値SIが基準値Ref2を超えて基準値Ref3以下の場合積分値SIで表されるデータ値は「10」、積分値SIが基準値Ref3を超える場合積分値SIで表されるデータ値は「11」とするべく基準値Ref1,Ref2,Ref3が設定されている。
The integral
次に、上述のように構成された送信装置11及び受信装置1によるデータ用パルス列24の送受信動作を説明する。なお、パルス同期用パルス列22の送信及びこれを用いたパルス同期と、ビット同期用パルス列23の送信及びこれを用いたビット同期の各動作については、従来と同様であるのでその説明を省略する。まず、送信装置11によるデータ用パルス列24の送信動作について説明する。図7は、図5に示す送信装置11の動作を説明するためのタイミングチャートである。まず、送信クロック生成部12により、パルス周期T1の周期でクロック信号CKSがアンド回路14へ出力される。次に、送信対象となる送信データが信号パターン生成部13で受信される。
Next, the transmission / reception operation of the
そして、信号パターン生成部13によって、送信データを2ビットづつデータ用パルス列24におけるパルス信号パターンに変換するための制御信号SPがアンド回路14へ出力される。図7に示すように、制御信号SPは、信号パターン生成部13によって、例えば送信データが「11」であればクロック信号CKSにおける4パルス分の期間ハイレベルにされ、例えば送信データが「10」であればクロック信号CKSにおける3パルス分の期間ハイレベルにされ、例えば送信データが「01」であればクロック信号CKSにおける2パルス分の期間ハイレベルにされ、例えば送信データが「00」であればクロック信号CKSにおける1パルス分の期間ハイレベルにされる。
Then, the signal
次に、アンド回路14によって、送信クロック信号CKSと制御信号SPとの論理積をとった信号パターンPP1が、パルス信号生成部15へ出力される。これにより、信号パターンPP1は、送信クロック信号CKSと同期して、同期用パルスP2が配置されるチャンネル例えばチャンネル1にパルスP11が設けられ、データを表すパルスP1が配置されるチャンネル例えばチャンネル2,3,4に、送信データに応じた数のパルスP12が設けられる。
Next, the AND
次に、パルス信号生成部15によって、信号パターンPP1の各パルスが例えば1nsecのパルス信号に変換された信号PP2がバンドパスフィルタ16へ出力され、バンドパスフィルタ16により信号PP2が帯域制限され、送信信号PP3としてアンテナ17から放射される。これにより、データ用パルス列24を表す送信データがUWB通信信号としてアンテナ17から放射される。
Next, a signal PP2 obtained by converting each pulse of the signal pattern PP1 into a pulse signal of 1 nsec, for example, is output to the
次に、図6に示す受信装置1によるデータ用パルス列24の受信動作について説明する。まず、送信装置11の送信用アンテナ17から放射されたデータ用パルス列24が、アンテナ2によって受信され増幅器3によって増幅され検波器4によって例えば包絡線検波あるいはピーク検波により検波される。さらに、検波器4によって検波された信号は、低域通過フィルタ5によって高周波帯域の雑音成分が除去され、データ用パルス列24としてデータ用積分器6と同期補正部8とへ出力される。
Next, the reception operation of the
そして、同期補正部8によって受信されたデータ用パルス列24は、同期用積分器81によってクロック信号CKと同期して同期用パルスP2が配置されるチャンネル1が積分され、進行積分器82によってクロック信号CKよりもパルス周期T1だけ進んだタイミングでチャンネル1が積分され、遅延積分器83によってクロック信号CKよりもパルス周期T1だけ遅れたタイミングでチャンネル1が積分される。
The data pulse
さらに、同期タイミング検出部84によって、同期用積分器81、進行積分器82、遅延積分器83のうち最も積分値が大きい積分器による積分タイミングと、クロック信号CKとが同期するようにクロック信号CKのタイミングが調整され、タイミングが調整されたクロック信号CKがデータ用積分器6と積分値判定部7とへ出力される。
Further, the
この場合、データ用パルス列24におけるパルス区間T2毎に同期用パルスP2が設けられているので、データ用パルス列24を受信しつつパルス同期タイミングを補正することができる。これにより、例えば送信装置11の送信クロック生成部12により生成される送信クロック信号CKSの周波数と受信装置1におけるクロック信号CKの周波数とが、例えばこれらクロック信号を生成する水晶発振子の精度誤差の影響等によりわずかに異なる場合であっても、図略のパルス同期回路によってパルス同期用パルス列22に基づきパルス同期がとられた後、さらに同期補正部8によってデータ用パルス列24に基づきパルス同期タイミングが補正され、パルス同期タイミングがずれてしまうことが低減される。
In this case, since the synchronization pulse P2 is provided for each pulse section T2 in the
一方、図8は、データ用積分器6及び積分値判定部7の動作を説明するための説明図である。図8において、縦軸が信号レベル、横軸が時間を示し、データ用パルス列24は1本の縦線がパルス区間T2に対応している。データ用積分器6によって受信されたデータ用パルス列24は、データ用積分器6によって、ビット区間T3について、パルス区間T2毎にクロック信号CKと同期してパルスP1が配置されるチャンネル、例えばチャンネル2,3,4について積分され、その積分値SIが積分値判定部7へ出力される。そして、コンパレータ71,72,73によって、積分値SIが基準値Ref1,Ref2,Ref3と比較される。
On the other hand, FIG. 8 is an explanatory diagram for explaining operations of the
なお、データ用積分器6は、パルスP1が配置されるチャンネルのみを積分する構成に限られず、パルスP2も含めてビット区間T3を積分する構成としてもよい。
The
そして、データ用積分器6によって積分されたビット区間T3がバイナリデータ「11」を表している場合は、図4(b)に示すように各パルス区間T2にはパルスP1が3つ配置されているので、図8に示すように積分値SIが基準値Ref1,Ref2,Ref3を超え、コンパレータ71,72,73の出力信号CP1,CP2,CP3がハイレベルとなる。同様に、データ用積分器6によって積分されたビット区間T3がバイナリデータ「10」を表している場合は、図4(c)に示すように各パルス区間T2にはパルスP1が2つ配置されているので、図8に示すように積分値SIはバイナリデータ「11」の場合よりも減少して基準値Ref1,Ref2を超え基準値Ref3以下となる結果、コンパレータ71,72の出力信号CP1,CP2がハイレベルとなりコンパレータ73の出力信号CP3がローレベルとなる。
When the bit interval T3 integrated by the
また、データ用積分器6によって積分されたビット区間T3がバイナリデータ「01」を表している場合は、図4(d)に示すように各パルス区間T2にはパルスP1が1つ配置されているので、図8に示すように積分値SIはバイナリデータ「10」の場合よりも減少して基準値Ref1を超え基準値Ref2,Ref3以下となる結果、コンパレータ71の出力信号CP1がハイレベルとなりコンパレータ72,73の出力信号CP2,CP3がローレベルとなる。また、データ用積分器6によって積分されたビット区間T3がバイナリデータ「00」を表している場合は、図4(e)に示すように各パルス区間T2にはパルスP1が配置されていないので、図8に示すように積分値SIはバイナリデータ「01」の場合よりも減少して基準値Ref1,Ref2,Ref3のいずれも超えない結果、コンパレータ71,72,73の出力信号CP1,CP2,CP3がローレベルとなる。
When the bit interval T3 integrated by the
つぎに、データ判定部74によって、コンパレータ71,72,73の出力信号CP1,CP2,CP3に基づいて、2ビット分の受信データRDが生成され外部へ出力される。具体的には、コンパレータ71,72,73の出力信号CP1,CP2,CP3が全てハイレベルの場合に受信データRDは「11」とされ、コンパレータ71,72の出力信号CP1,CP2がハイレベル、コンパレータ73の出力信号CP3がローレベルの場合に受信データRDは「10」とされ、コンパレータ71の出力信号CP1がハイレベル、コンパレータ72,73の出力信号CP2,CP3がローレベルの場合に受信データRDは「01」とされ、コンパレータ71,72,73の出力信号CP1,CP2,CP3が全てローレベルの場合に受信データRDは「00」とされる。
Next, the
これにより、パルス区間T2に含まれるパルスP1の数に応じてビット区間T3から複数ビットのデータを受信することができるので、通信速度を高速化することができる。 As a result, data of a plurality of bits can be received from the bit interval T3 in accordance with the number of pulses P1 included in the pulse interval T2, so that the communication speed can be increased.
(第2実施形態)
次に、本発明の第2の実施形態に係る受信装置について説明する。図9は、本発明の第2の実施形態に係る受信装置1aの構成の一例を示すブロック図である。図9に示す受信装置1aと図6に示す受信装置1とでは、下記の点で異なる。すなわち、図9に示す受信装置1aでは、データ用積分器6aは、複数の第2の積分回路の一例である積分器61,62,63を備える。積分器61は、ビット区間T3における各パルス区間T2についてチャンネル4のパルスP1を積分する。積分器62は、ビット区間T3における各パルス区間T2についてチャンネル3のパルスP1を積分する。積分器63は、ビット区間T3における各パルス区間T2についてチャンネル2のパルスP1を積分する。
(Second Embodiment)
Next, a receiving apparatus according to the second embodiment of the present invention will be described. FIG. 9 is a block diagram showing an example of the configuration of the receiving
そして、第2の積分値判定部の一例である積分値判定部7aにおけるコンパレータ71,72,73は、積分器61,62,63から出力された積分値SI1,SI2,SI3をそれぞれ予め設定された基準値Ref4と比較し、その比較結果を示す出力信号CP1,CP2,CP3をデータ判定部74aへ出力する。
The
図10は、図9に示す受信装置1aで受信されるデータ用パルス列24aの構成の一例を示す波形図である。図10(a)はチャンネル番号とクロック信号CKとを示し、図10(b)〜(i)は3ビットのバイナリデータ「111」,「110」,「101」,「100」,「011」,「010」,「001」,「000」を表すデータ用パルス列24aを示している。図10に示すデータ用パルス列24aでは、同期用パルスP2を細線で、データを表すパルスP1を太線で示している。図10に示すデータ用パルス列24aでは、パルス区間T2におけるデータを表すパルスP1が配置されるチャンネル、例えばチャンネル2,3,4の各チャンネルがそれぞれバイナリデータの一桁に対応されており、例えば図10(c)に示すように、バイナリデータ「110」を表すビット区間T3のパルス区間T2は、例えばチャンネル2,3にパルスP1を備え、チャンネル4にはパルスP1を備えない。同様に、例えばバイナリデータ「101」を表すビット区間T3のパルス区間T2は、図10(d)に示すようにチャンネル2,4にパルスP1を備え、チャンネル3にはパルスP1を備えない。
FIG. 10 is a waveform diagram showing an example of the configuration of the data pulse train 24a received by the receiving
また、図4に示すデータ用パルス列24と同様に、データ用パルス列24aにおけるパルス区間T2の予め定められたチャンネル、例えばチャンネル1にパルス位置の同期を取るための同期用パルスP2が配置されている。
Similarly to the
その他の構成は図6に示す受信装置1と同様であるのでその説明を省略し、以下、受信装置1aによるデータ用パルス列24aの受信動作について説明する。まず、図6に示す受信装置1と同様に、アンテナ2によって受信されたデータ用パルス列24aが、データ用積分器6aと同期補正部8とへ出力され、同期補正部8によってパルス同期タイミングが補正される。
Since the other configuration is the same as that of the receiving
図11は、積分器61,62,63及び積分値判定部7aの動作を説明するための説明図である。図11において、縦軸は信号レベル、横軸は時間を示し、データ用パルス列24aは1本の縦線がパルス区間T2に対応している。積分器61,62,63によって受信されたデータ用パルス列24aは、ビット区間T3における各パルス区間T2について、チャンネル4のパルスP1が積分器61によって積分され、チャンネル3のパルスP1が積分器62によって積分され、チャンネル2のパルスP1が積分器63によって積分され、それぞれその積分値が、積分値SI1,SI2,SI3としてコンパレータ71,72,73へ出力される。
FIG. 11 is an explanatory diagram for explaining the operations of the
次に、コンパレータ71,72,73によって、積分値SI1,SI2,SI3が基準値Ref4と比較される。基準値Ref4は、各チャンネルにおけるパルスP1の有無を判定するべく例えば積分値SI1,SI2,SI3の最大値の1/2にされている。
Next, the integrated values SI1, SI2, and SI3 are compared with the reference value Ref4 by the
そして、ビット区間T3が3ビットのバイナリデータ「111」を表している場合は、図10(b)に示すように各パルス区間T2におけるチャンネル2,3,4にパルスP1が配置されているので、図11に示すように積分値SI1,SI2,SI3が基準値Ref4を超え、コンパレータ71,72,73の出力信号CP1,CP2,CP3が全てハイレベルとなる。また、ビット区間T3が3ビットのバイナリデータ「101」を表している場合は、図10(d)に示すように各パルス区間T2におけるチャンネル2,4にパルスP1が配置されているので、図11に示すように積分値SI1,SI3が基準値Ref4を超え、コンパレータ71,73の出力信号CP1,CP3がハイレベルとなる。
When the bit section T3 represents 3-bit binary data “111”, the pulse P1 is arranged in the
そして、ビット区間T3が3ビットのバイナリデータ「011」を表している場合は、図10(f)に示すように各パルス区間T2におけるチャンネル3,4にパルスP1が配置されているので、図11に示すように積分値SI1,SI2が基準値Ref4を超え、コンパレータ71,72の出力信号CP1,CP2がハイレベルとなる。さらに、ビット区間T3が3ビットのバイナリデータ「001」を表している場合は、図10(h)に示すように各パルス区間T2におけるチャンネル4にパルスP1が配置されているので、図11に示すように積分値SI1が基準値Ref4を超え、コンパレータ71の出力信号CP1がハイレベルとなる。
When the bit section T3 represents 3-bit binary data “011”, the pulse P1 is arranged in the
つぎに、データ判定部74によって、コンパレータ71,72,73の出力信号CP1,CP2,CP3に基づいて、3ビット分の受信データRDが生成され外部へ出力される。具体的には、出力信号CP1,CP2,CP3のハイ/ローをそれぞれ1ビットの1/0に対応させて、例えば出力信号CP1,CP2,CP3がハイ、ロー、ハイであれば、受信データRDは「101」として出力される。
Next, based on the output signals CP1, CP2, and CP3 of the
これにより、パルス区間T2におけるパルスP1の配置パターンに応じてビット区間T3から複数ビットのデータを受信することができ、また、パルス区間T2に設けられたチャンネル数が同じ条件で、図6に示す受信装置1よりもビット区間T3から取得できるビット数を増加させることができるので、通信速度を高速化することができる。
As a result, a plurality of bits of data can be received from the bit interval T3 according to the arrangement pattern of the pulse P1 in the pulse interval T2, and the number of channels provided in the pulse interval T2 is the same as shown in FIG. Since the number of bits that can be acquired from the bit section T3 can be increased as compared with the receiving
(第3実施形態)
次に、本発明の第3の実施形態に係る受信装置について説明する。図12は、本発明の第3の実施形態に係る受信装置1bの構成の一例を示すブロック図である。図12に示す受信装置1bと図6に示す受信装置1とでは、通信に用いられるデータ用パルス列24bの構成が異なる。
(Third embodiment)
Next, a receiving apparatus according to the third embodiment of the present invention will be described. FIG. 12 is a block diagram showing an example of the configuration of the receiving device 1b according to the third embodiment of the present invention. The receiving apparatus 1b shown in FIG. 12 and the receiving
図13は、図12に示す受信装置1bにより受信されるデータ用パルス列24bの構成の一例を示すタイミングチャートである。図13(a)は、チャンネル番号とクロック信号CKとを示している。図13(b)に示すパルス同期用パルス列22aは、各パルス区間T2におけるチャンネル1に同期用パルスP2を備え、他のチャンネル2,3,4にはパルスを備えない。
FIG. 13 is a timing chart showing an example of the configuration of the data pulse train 24b received by the receiving device 1b shown in FIG. FIG. 13A shows the channel number and the clock signal CK. In the pulse synchronization pulse train 22a shown in FIG. 13B, the synchronization pulse P2 is provided in the
図13(c)は、データ「1」を示すデータ用パルス列24bの一例を示す波形図で、予め定められたチャンネル、例えばチャンネル1に同期用パルスP2、チャンネル2にパルスP1を備えている。図13(d)は、データ「0」を示すデータ用パルス列24bの一例を示す波形図で、同期用パルスP2はデータ「1」を示す場合と同じチャンネル、例えばチャンネル1に設けられ、パルスP1はデータ「1」を示す場合とは異なるチャンネル、例えばチャンネル4に設けられている。
FIG. 13C is a waveform diagram showing an example of a data pulse train 24b indicating data “1”, and includes a predetermined channel, for example,
また、図12に示す受信装置1bでは、データ用積分器6bは、積分器61,62を備える。積分器61は、ビット区間T3における各パルス区間T2についてチャンネル2のパルスP1を積分し、その積分値SI1をコンパレータ71へ出力する。積分器62は、ビット区間T3における各パルス区間T2についてチャンネル4のパルスP1を積分し、その積分値SI2をコンパレータ72へ出力する。そして、積分値判定部7bにおけるコンパレータ71,72は、積分器61,62から出力された積分値SI1,SI2をそれぞれ予め設定された基準値Ref4と比較し、その比較結果を示す出力信号CP1,CP2をデータ判定部74bへ出力する。この場合、データ用積分器6b及びコンパレータ71,72はパルス検出部の一例に相当し、積分器61,62は第3、第4の積分回路の一例に相当し、コンパレータ71,72は第1の有無判定部の一例に相当している。
In the receiving apparatus 1b shown in FIG. 12, the
データ判定部74bは、コンパレータ71,72からの出力信号CP1,CP2に基づいてビット区間T3から1ビットのデータを取得し、受信データRDとして外部へ出力する。さらに、図12に示す受信装置1bは、コンパレータ71,72からの出力信号CP1,CP2に基づいて、受信装置1bの故障を検出する故障判定部9を備える。
The
その他の構成は図6に示す受信装置1と同様であるのでその説明を省略し、以下本実施形態の動作について説明する。図14は、図5に示す送信装置11が図13(c)(d)に示すデータ用パルス列24bを送信する場合の動作を説明するためのタイミングチャートである。まず、送信クロック生成部12により、パルス周期T1の周期でクロック信号CKSがアンド回路14へ出力される。次に、送信対象となる送信データが信号パターン生成部13で受信される。
Since the other configuration is the same as that of the receiving
そして、信号パターン生成部13によって、送信データを1ビットづつデータ用パルス列24におけるパルス信号パターンに変換するための制御信号SPがアンド回路14へ出力される。図14に示すように、制御信号SPは、信号パターン生成部13によって、例えば送信データが「1」であれば、チャンネル1に同期用パルスP2を、チャンネル2にパルスP1を配置するべくチャンネル1,2のタイミングでハイレベルにされる。一方、例えば送信データが「0」であれば、制御信号SPは、信号パターン生成部13によって、チャンネル1に同期用パルスP2を、チャンネル4にパルスP1を配置するべくチャンネル1,4のタイミングでハイレベルにされる。
Then, the signal
次に、アンド回路14によって、送信クロック信号CKSと制御信号SPとの論理積をとった信号パターンPP1が、パルス信号生成部15へ出力される。これにより、信号パターンPP1は、送信クロック信号CKSと同期して、同期用パルスP2が配置されるチャンネル例えばチャンネル1にパルスP11が設けられ、さらに、データが「1」であればチャンネル2に、データが「0」であればチャンネル4に、パルスP1を配置するべくパルスP12が設けられる。
Next, the AND
次に、パルス信号生成部15によって、信号パターンPP1の各パルスが例えば1nsecのパルス信号に変換された信号PP2がバンドパスフィルタ16へ出力され、バンドパスフィルタ16により信号PP2が帯域制限され、送信信号PP3としてアンテナ17から放射される。これにより、データ用パルス列24bを表す送信データがUWB通信信号としてアンテナ17から放射される。
Next, a signal PP2 obtained by converting each pulse of the signal pattern PP1 into a pulse signal of 1 nsec, for example, is output to the
次に、図12に示す受信装置1bによるデータ用パルス列24bの受信動作を説明する。まず、図6に示す受信装置1と同様に、アンテナ2によって受信されたデータ用パルス列24bが、データ用積分器6bと同期補正部8とへ出力され、同期補正部8によってパルス同期タイミングが補正される。
Next, the receiving operation of the data pulse train 24b by the receiving device 1b shown in FIG. 12 will be described. First, similarly to the
図15は、データ用積分器6bにおける積分器61,62、及び積分値判定部7bの動作を説明するための説明図である。図15において、縦軸は信号レベル、横軸は時間を示し、データ用パルス列24bは1本の縦線がパルス区間T2に対応している。データ用パルス列24bは、ビット区間T3における各パルス区間T2について、チャンネル2のパルスP1が積分器61によって積分され、チャンネル4のパルスP1が積分器62によって積分され、それぞれその積分値が、積分値SI1,SI2としてコンパレータ71,72へ出力される。
FIG. 15 is an explanatory diagram for explaining the operations of the
次に、コンパレータ71,72によって、積分値SI1,SI2が基準値Ref4と比較される。基準値Ref4は、各チャンネルにおけるパルスP1の有無を判定するべく例えば積分値SI1,SI2の最大値の1/2にされている。
Next, the
そして、ビット区間T3がデータ「1」を表している場合は、図13(c)に示すように各パルス区間T2におけるチャンネル2にパルスP1が配置されているので、図15に示すように積分値SI1は基準値Ref4を超え、積分値SI2は基準値Ref4以下となる。そうすると、コンパレータ71の出力信号CP1はハイレベルとなる一方、コンパレータ72の出力信号CP2はローレベルとなる。
When the bit interval T3 represents data “1”, the pulse P1 is arranged in the
一方、ビット区間T3がデータ「0」を表している場合は、図13(d)に示すように各パルス区間T2におけるチャンネル4にパルスP1が配置されているので、図15に示すように積分値SI1は基準値Ref4以下となり、積分値SI2は基準値Ref4を超える。そうすると、コンパレータ71の出力信号CP1はローレベルとなる一方、コンパレータ72の出力信号CP2はハイレベルとなる。
On the other hand, when the bit interval T3 represents data “0”, since the pulse P1 is arranged in the
このように、データ用積分器6b及びコンパレータ71,72が正常に動作していれば、受信データが「1」、「0」のいずれであっても出力信号CP1,CP2の両方がハイレベル、又はローレベルになることが無いようにされている。
As described above, if the
つぎに、データ判定部74bによって、コンパレータ71,72の出力信号CP1,CP2に基づいて、1ビット分の受信データRDが生成され外部へ出力される。具体的には、データ判定部74bによって、出力信号CP1,CP2の信号レベルがハイ、ローの場合、受信データRDは「1」として出力され、出力信号CP1,CP2の信号レベルがロー、ハイの場合、受信データRDは「0」として出力される。なお、データ判定部74bは、例えば出力信号CP1,CP2のうちいずれか一方の信号を用いて1ビット分の受信データRDを生成する構成としてもよい。
Next, based on the output signals CP1 and CP2 of the
また、故障判定部9によって、コンパレータ71,72の出力信号CP1,CP2が受信され、出力信号CP1,CP2の信号レベルが両方ともロー、又は出力信号CP1,CP2の信号レベルが両方ともハイの場合、例えばデータ用積分器6bやコンパレータ71,72等、受信装置1bに故障が生じていると判定され、故障判定部9から故障の発生を示す故障通知信号が外部へ出力される。
In addition, when the
これにより、受信装置1bの故障を検知することができるので、通信の信頼性を向上させることができる。 Thereby, since the failure of the receiver 1b can be detected, the reliability of communication can be improved.
なお、例えば積分器61,62やコンパレータ71,72が故障した場合、出力信号CP1,CP2の信号レベルがハイ、又はローに固定される可能性が高いと考えられる。例えば積分器61が故障して積分値SI1がハイレベル又はローレベルに固定された場合、コンパレータ71の出力信号CP1はハイレベル又はローレベルに固定される。例えば、コンパレータ72が故障した場合、出力信号CP2の信号レベルがハイレベル又はローレベルに固定される可能性が高い。
For example, when the
そこで、故障判定部9は、予め設定された所定の時間、例えば複数のパルス区間T2、あるいはビット区間T3の期間について出力信号CP1,CP2を監視し、当該監視期間内で出力信号CP1,CP2のうちいずれかの信号レベルがハイ、又はローに固定されていることを検出した場合、当該信号レベルが固定されている出力信号を示す故障信号通知信号をデータ判定部74bへ出力することが望ましい。
Therefore, the
また、データ判定部74bは、故障判定部9から故障信号通知信号を受信した場合、出力信号CP1,CP2のうち故障信号通知信号で示される出力信号とは異なる出力信号を用いて1ビット分の受信データRDを生成する構成としてもよい。具体的には、データ判定部74bは、例えば出力信号CP1の信号レベルが固定されている旨の故障信号通知信号を受信した場合、出力信号CP2における信号レベルのロー、ハイに基づいて、受信データRDを「1」、「0」とし、例えば出力信号CP2の信号レベルが固定されている旨の故障信号通知信号を受信した場合、出力信号CP1における信号レベルのハイ、ローに基づいて、受信データRDを「1」、「0」として出力する構成としてもよい。
When the
この場合、データ「1」を表すべくパルスP1が配置されるチャンネル、例えばチャンネル2から出力信号CP1を生成する積分器61及びコンパレータ71と、データ「0」を表すべくパルスP1が配置されるチャンネル、例えばチャンネル4から出力信号CP2を生成する積分器62及びコンパレータ72と、のうちいずれか一方の積分器又はコンパレータが故障した場合、データ判定部74bは、他方の正常な積分器及びコンパレータからの出力信号に基づいて受信データRDを生成することができるので、通信の信頼性を向上させることができる。
In this case, the channel in which the pulse P1 is arranged to represent the data “1”, for example, the
なお、図16に示す受信装置1cのように、例えばデータ用積分器6cを1つの積分器61を用いて構成し、積分器61は、図17に示すように、ビット区間T3の前半である期間T31についてデータ「1」を表すべくパルスP1が配置されるチャンネル、例えばチャンネル2についてパルスP1を積分し、ビット区間T3の後半である期間T32についてデータ「0」を表すべくパルスP1が配置されるチャンネル、例えばチャンネル4についてパルスP1を積分し、それぞれその積分値を積分値SI1として順次出力するようにしてもよい。この場合、積分器61は第5の積分回路の一例に相当し、コンパレータ71は第2の有無判定部の一例に相当している。
16, for example, the data integrator 6c is configured using one
そして、データ判定部74c及び故障判定部9aは、期間T31におけるコンパレータ71の出力信号CP1を図12に示す受信装置1bにおける出力信号CP1として用い、期間T32におけるコンパレータ71の出力信号CP1を図12に示す受信装置1bにおける出力信号CP2として用いることにより、図12に示すデータ判定部74b及び故障判定部9と同様に機能する。
Then, the data determination unit 74c and the
これにより、積分回路62が不要となるので、図12に示す受信装置1bよりも回路を簡素化することができる。
As a result, the integrating
1,1a,1b,1c 受信装置
3 増幅器
4 検波器
5 低域通過フィルタ
6,6a,6b,6c データ用積分器
7,7a,7b 積分値判定部
8 同期補正部
9,9a 故障判定部
11 送信装置
12 送信クロック生成部
13 信号パターン生成部
14 アンド回路
15 パルス信号生成部
16 バンドパスフィルタ
17 送信用アンテナ
21 通信フレーム
22,22a パルス同期用パルス列
23 ビット同期用パルス列
24,24a,24b データ用パルス列
61,62,63 積分器
71,72,73 コンパレータ
74,74a,74b,74c データ判定部
81 同期用積分器
82 進行積分器
83 遅延積分器
84 同期タイミング検出部
CK クロック信号
CKS 送信クロック信号
P1 パルス
P2 同期用パルス
SI,SI1,SI2,SI3 積分値
T1 パルス周期
T2 パルス区間
T3 ビット区間
1, 1a, 1b,
Claims (3)
ス列を備え、前記データ用パルス列は、データを表す一単位となる信号パターンに付与される時間であるパルス区間を複数の時間スロットに細分化した各時間スロットにそれぞれチャンネルが割り付けられ、前記信号パターンは、前記パルス区間における第1のチャンネルにパルスを有することによりビットデータ「0」を表し、前記パルス区間における第1のチャンネルとは異なる第2のチャンネルにパルスを有することによりビットデータ「1」を表すものである通信フレームを受信する受信装置であって、
前記通信フレームを受信する受信部と、
前記受信部により受信された通信フレームの前記データ用パルス列における前記パルス区間の前記第1及び第2のチャンネルにおけるパルスの有無をそれぞれ検出するパルス検出部と、
前記パルス検出部により前記パルス区間から検出された前記第1及び第2のチャンネルにおけるパルスの有無に基づき前記パルス区間から1ビットのデータを取得するデータ取得部と、
前記パルス検出部によって、前記パルス区間における前記第1及び第2のチャンネルの両方でパルスが検出された場合に、故障が生じていると判定する故障判定部と、
を備えることを特徴とする受信装置。 A pulse train for data representing data by a pulse train modulated by an on-off keying method is provided, and the pulse train for data subdivides a pulse section, which is a time given to a signal pattern as a unit representing data, into a plurality of time slots. A channel is assigned to each time slot, and the signal pattern represents bit data “0” by having a pulse in the first channel in the pulse interval, and is different from the first channel in the pulse interval. A receiving device for receiving a communication frame representing bit data “1” by having a pulse in two channels;
A receiving unit for receiving the communication frame;
A pulse detector for detecting the presence or absence of pulses in the first and second channels in the pulse interval in the data pulse train of the communication frame received by the receiver;
A data acquisition unit for acquiring 1-bit data from the pulse interval based on the presence or absence of pulses in the first and second channels detected from the pulse interval by the pulse detection unit;
A failure determination unit that determines that a failure has occurred when a pulse is detected by both of the first and second channels in the pulse interval by the pulse detection unit;
A receiving apparatus comprising:
前記パルス区間における第1のチャンネルを積分する第3の積分回路と、
前記パルス区間における第2のチャンネルを積分する第4の積分回路と、
前記第3の積分回路による積分値が予め設定された閾値を超えた場合に前記第1のチャンネルにパルス有りと判定し、前記第4の積分回路による積分値が予め設定された閾値を超えた場合に前記第2のチャンネルにパルス有りと判定する第1の有無判定部と、
を備えることを特徴とする請求項1記載の受信装置。 The pulse detector
A third integrating circuit for integrating the first channel in the pulse interval;
A fourth integrating circuit for integrating the second channel in the pulse interval;
When the integration value by the third integration circuit exceeds a preset threshold value, it is determined that there is a pulse in the first channel, and the integration value by the fourth integration circuit exceeds a preset threshold value A first presence / absence determination unit that determines that there is a pulse in the second channel,
The receiving apparatus according to claim 1, further comprising:
前記パルス区間において、前記第1のチャンネルと第2のチャンネルとを逐次積分する第5の積分回路と、
前記第5の積分回路による前記第1のチャンネルの積分値が予め設定された閾値を超えた場合に前記第1のチャンネルにパルス有りと判定し、前記第5の積分回路による前記第2のチャンネルの積分値が予め設定された閾値を超えた場合に前記第2のチャンネルにパルス有りと判定する第2の有無判定部と、
を備えることを特徴とする請求項1記載の受信装置。 The pulse detector
A fifth integrating circuit that sequentially integrates the first channel and the second channel in the pulse period;
When the integration value of the first channel by the fifth integration circuit exceeds a preset threshold value, it is determined that there is a pulse in the first channel, and the second channel by the fifth integration circuit is determined. A second presence / absence determining unit that determines that there is a pulse in the second channel when the integral value of the second channel exceeds a preset threshold;
The receiving apparatus according to claim 1, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004277499A JP4461982B2 (en) | 2004-09-24 | 2004-09-24 | Receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004277499A JP4461982B2 (en) | 2004-09-24 | 2004-09-24 | Receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006094170A JP2006094170A (en) | 2006-04-06 |
JP4461982B2 true JP4461982B2 (en) | 2010-05-12 |
Family
ID=36234711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004277499A Expired - Fee Related JP4461982B2 (en) | 2004-09-24 | 2004-09-24 | Receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4461982B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4994865B2 (en) * | 2007-01-26 | 2012-08-08 | パナソニック株式会社 | Wireless receiver |
US7868689B2 (en) * | 2008-04-08 | 2011-01-11 | Qualcomm Incorporated | Low power slicer-based demodulator for PPM |
CN113841365B (en) * | 2019-05-23 | 2023-11-24 | 三菱电机株式会社 | receiving circuit |
-
2004
- 2004-09-24 JP JP2004277499A patent/JP4461982B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006094170A (en) | 2006-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103973626B (en) | Low power remote transmitter | |
US8204099B2 (en) | Signal processing unit and wireless communication device | |
US8014483B2 (en) | Method of acquiring initial synchronization in impulse wireless communication and receiver | |
WO2007088773A1 (en) | Radio receiving apparatus and radio receiving method | |
US10536188B2 (en) | Signal processing method and transmitter and receiver | |
JP5564282B2 (en) | Receiver circuit and receiver | |
JP4461982B2 (en) | Receiver | |
JP2008271484A (en) | Pulse radio receiving apparatus and synchronization method | |
JP2006254412A (en) | Pulse modulation radio communication apparatus | |
US6940837B1 (en) | Spread spectrum demodulator | |
JP4345613B2 (en) | COMMUNICATION METHOD, PULSE SYNCHRONIZATION CIRCUIT, RECEPTION DEVICE | |
KR20160102480A (en) | Using multiple correlators to determine signal sent and frequency offset | |
JP4800886B2 (en) | Receiving apparatus and receiving method | |
JP4604628B2 (en) | Receiver | |
US20090154541A1 (en) | Transmitter, receiver and communication terminal system | |
JP4650235B2 (en) | Radio receiving apparatus and radio receiving method | |
JP4501589B2 (en) | COMMUNICATION METHOD, PULSE SYNCHRONIZATION CIRCUIT, RECEPTION DEVICE | |
Olonbayar et al. | Performance and design of IR-UWB transceiver baseband for wireless sensors | |
JP4492297B2 (en) | Reception device, reception signal detection circuit, and synchronization circuit | |
CN117176295A (en) | Manchester code receiving and decoding method and device | |
JP4888354B2 (en) | Wireless receiver | |
JP2009017018A (en) | Pulse receiving device and pulse receiving method | |
JP4971951B2 (en) | Wireless receiver | |
JP2827834B2 (en) | Data transceiver | |
KR20170071468A (en) | Signal processing device and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |