JP4459276B2 - Method for detecting phase difference of digital signal - Google Patents

Method for detecting phase difference of digital signal Download PDF

Info

Publication number
JP4459276B2
JP4459276B2 JP2008055309A JP2008055309A JP4459276B2 JP 4459276 B2 JP4459276 B2 JP 4459276B2 JP 2008055309 A JP2008055309 A JP 2008055309A JP 2008055309 A JP2008055309 A JP 2008055309A JP 4459276 B2 JP4459276 B2 JP 4459276B2
Authority
JP
Japan
Prior art keywords
digital
value
digital signal
signal
phase difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008055309A
Other languages
Japanese (ja)
Other versions
JP2008226432A (en
Inventor
弘道 押久保
正治 小林
修 細川
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP2008055309A priority Critical patent/JP4459276B2/en
Publication of JP2008226432A publication Critical patent/JP2008226432A/en
Application granted granted Critical
Publication of JP4459276B2 publication Critical patent/JP4459276B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Recording Or Reproduction (AREA)
  • Manipulation Of Pulses (AREA)

Description

本発明は、ディジタル信号の位相差検出方法に係り、特に光ディスク装置におけるトラッキングサーボ技術に用いて好適な位相差検出方法に関する。   The present invention relates to a phase difference detection method for a digital signal, and more particularly to a phase difference detection method suitable for use in tracking servo technology in an optical disc apparatus.

図19に、DPD(Differential Phase Detection)方式による従来のトラッキングサーボ機構の一例を示す。このトラッキングサーボ機構はDVD(Digital Versatile Disc)によく用いられている。   FIG. 19 shows an example of a conventional tracking servo mechanism using a DPD (Differential Phase Detection) method. This tracking servo mechanism is often used for DVD (Digital Versatile Disc).

光ピックアップ100は、光ディスク102の信号記録面にレーザ光LBを集光照射し、信号記録面からの反射光ビームを検出して光電変換し、ピット列の凹凸パターンに対応した波形を有する高周波の電気信号つまりRF信号を生成する。ここで、光ピックアップ100の光電変換部104は、たとえばフォトダイオードからなる4つの受光領域A,B,C,Dからなり、図示省略するが、これらの受光領域A,B,C,Dを斜め四方から突き合わせるようにして分割配置している。そして、一方の対角線上に位置する受光領域A,Cよりそれぞれ得られるRF信号A,Cは互いにほぼ同相の関係にあり、他方の対角線上に位置する受光領域B,Dよりそれぞれ得られるRF信号B,Dは互いにほぼ同相の関係にあり、RF信号A,CとRF信号B,Dとはトラッキング誤差に応じて相互の位相差が変動する関係にある。なお、光電変換部104は実際には光ピックアップ100の内部にあるが、図19では説明の便宜のために光電変換部104の個々を光ピックアップ100から取り出して図示している。   The optical pickup 100 condenses and irradiates the signal recording surface of the optical disc 102 with the laser beam LB, detects the reflected light beam from the signal recording surface, performs photoelectric conversion, and generates a high-frequency wave having a waveform corresponding to the concavo-convex pattern of the pit row. An electric signal, that is, an RF signal is generated. Here, the photoelectric conversion unit 104 of the optical pickup 100 includes, for example, four light receiving areas A, B, C, and D made of photodiodes. Although not shown, these light receiving areas A, B, C, and D are slanted. They are divided and arranged so as to face each other. The RF signals A and C obtained from the light receiving areas A and C located on one diagonal line are substantially in phase with each other, and the RF signals obtained from the light receiving areas B and D located on the other diagonal line, respectively. B and D have a substantially in-phase relationship with each other, and the RF signals A and C and the RF signals B and D have a relationship in which the mutual phase difference varies according to the tracking error. Although the photoelectric conversion unit 104 is actually inside the optical pickup 100, FIG. 19 shows the photoelectric conversion unit 104 taken out from the optical pickup 100 for convenience of explanation.

トラッキングサーボ回路は、アナログ回路からなる前段のアナログ・フロントエンド部106と、ディジタル回路からなる後段のディジタル・フロントエンド部108とで構成される。両フロントエンド部106,108は別々の半導体チップ上に形成されることが多い。   The tracking servo circuit includes a front-stage analog front end unit 106 made of an analog circuit and a back-stage digital front end unit 108 made of a digital circuit. Both front end portions 106 and 108 are often formed on separate semiconductor chips.

アナログ・フロントエンド部106において、利得制御増幅器(GCA)110,112,114,116は、光ピックアップ100の光電変換部104からのRF信号A,B、C,Dの振幅をそれぞれ調整する。イコライザ(EQ)118,120,122,124は、それぞれRF信号A,B、C,Dに高域強調による波形成形とノイズカットを施す。オフセット・キャンセル回路126,128,130,132は、それぞれRF信号A,B、C,Dの中心レベル(零レベル)を揃えるようにオフセットを取り除く。ゼロクロス・ディテクタ(ZRC)134,136,138,140は、それぞれ演算増幅器からなるコンパレータで構成され、図20に示すように、RF信号A,B、C,Dの電圧レベルが電圧ゼロの基準レベルを横切るタイミングを検出し、各立ち上がりエッジおよび各立ち下がりエッジが各ゼロクロスのタイミングに対応する二値信号を出力する。   In the analog front end unit 106, gain control amplifiers (GCAs) 110, 112, 114, and 116 adjust the amplitudes of the RF signals A, B, C, and D from the photoelectric conversion unit 104 of the optical pickup 100, respectively. Equalizers (EQ) 118, 120, 122, and 124 perform waveform shaping and noise cut by high frequency emphasis on RF signals A, B, C, and D, respectively. The offset / cancellation circuits 126, 128, 130, and 132 remove the offset so as to align the center levels (zero levels) of the RF signals A, B, C, and D, respectively. The zero cross detectors (ZRC) 134, 136, 138, 140 are each composed of a comparator made up of operational amplifiers, and as shown in FIG. 20, the reference signal level where the voltage levels of the RF signals A, B, C, D are zero is shown. Is detected, and a binary signal corresponding to the timing of each zero cross is output for each rising edge and each falling edge.

一方の位相差検出器142は、RF信号Aに対応するゼロクロス・ディテクタ(ZRC)134からの二値信号(A)とRF信号Bに対応するゼロクロス・ディテクタ(ZRC)136からの二値信号(B)とを入力し、図21に示すように、両二値信号(A),(B)の位相差に相当する可変のパルス幅を有するパルス信号または第1の位相差信号φABを出力する。この第1の位相差信号φABは、二値信号(B)に対して二値信号(A)の位相が進んでいるときは正極性で出力され、二値信号(B)に対して二値信号(A)の位相が遅れているときは負極性で出力される。   One phase difference detector 142 includes a binary signal (A) from the zero-cross detector (ZRC) 134 corresponding to the RF signal A and a binary signal (ZRC) 136 corresponding to the RF signal B ( B) and a pulse signal having a variable pulse width corresponding to the phase difference between the binary signals (A) and (B) or the first phase difference signal φAB is output as shown in FIG. . The first phase difference signal φAB is output with a positive polarity when the phase of the binary signal (A) is advanced with respect to the binary signal (B), and is binary with respect to the binary signal (B). When the phase of the signal (A) is delayed, it is output with negative polarity.

他方の位相差検出器144は、RF信号Cに対応するゼロクロス・ディテクタ(ZRC)138からの二値信号(C)とRF信号Dに対応するゼロクロス・ディテクタ(ZRC)140からの二値信号(D)とを入力し、両二値信号(C),(D)の位相差に相当する可変のパルス幅を有するパルス信号または第2の位相差信号φCDを出力する。この第2の位相差信号φCDは、二値信号(D)に対して二値信号(C)の位相が進んでいるときは正極性で出力され、二値信号(D)に対して二値信号(C)の位相が遅れているときは負極性で出力される。   The other phase difference detector 144 includes a binary signal (C) from the zero cross detector (ZRC) 138 corresponding to the RF signal C and a binary signal (ZRC) 140 from the zero cross detector (ZRC) 140 corresponding to the RF signal D. D) is input, and a pulse signal having a variable pulse width corresponding to the phase difference between the binary signals (C) and (D) or the second phase difference signal φCD is output. The second phase difference signal φCD is output with a positive polarity when the phase of the binary signal (C) is advanced with respect to the binary signal (D), and is binary with respect to the binary signal (D). When the phase of the signal (C) is delayed, it is output with negative polarity.

上記のようにして両位相差検出器142,144よりそれぞれ出力される第1および第2の位相差信号φAB,φCDは、演算増幅器からなる加算器146で足し合わされる。基本的には、この加算器146より出力される和信号φAB/CDをDPD方式のトラッキングエラー信号とすることができる。もっとも、通常は、トラッキングサーボに必要なエラー成分を取り出すために、加算器146の出力信号φAB/CDをローパスフィルタ(LPF)148に通して平均化し(図21)、さらに利得制御増幅器(GCA)150に通してゲイン調整したものをトラッキングエラー信号としてディジタル・フロントエンド部108に与えるようにしている。   The first and second phase difference signals φAB and φCD output from the phase difference detectors 142 and 144 as described above are added together by an adder 146 formed of an operational amplifier. Basically, the sum signal φAB / CD output from the adder 146 can be used as a DPD tracking error signal. However, normally, in order to extract an error component necessary for the tracking servo, the output signal φAB / CD of the adder 146 is averaged through a low-pass filter (LPF) 148 (FIG. 21), and further a gain control amplifier (GCA) The gain adjusted through 150 is supplied to the digital front end unit 108 as a tracking error signal.

ディジタル・フロントエンド部108は、アナログ・フロントエンド部106からのアナログのトラッキングエラー信号をディジタルのトラッキングエラー信号に変換するアナログ−ディジタル(A/D)変換器152と、トラッキングエラー信号に応答して送り機構またはアクチエータ156に光ピックアップ100の位置を光ディスク102のラジアル方向で制御するための制御信号を与えるサーボプロセッサ(たとえばDSP:Digital Signal Processor)154とで構成されている。   The digital front end unit 108 is responsive to an analog-to-digital (A / D) converter 152 for converting an analog tracking error signal from the analog front end unit 106 into a digital tracking error signal, and in response to the tracking error signal. A servo processor (for example, DSP: Digital Signal Processor) 154 is provided that provides a control signal for controlling the position of the optical pickup 100 in the radial direction of the optical disk 102 to the feed mechanism or actuator 156.

光ディスク102の信号記録面上でレーザ光LBのビームスポットがトラックの中心からラジアル方向にずれると、そのトラッキングずれの大きさに応じてRF信号A,B間の位相差およびRF信号C,D間の位相差がそれぞれ変化し、両位相差検出器142,144の出力信号φAB,φCD、加算器146の出力信号φAB/CDひいてはローパスフィルタ(LPF)148の出力信号に含まれる位相差情報つまりトラッキング誤差情報がサーボDSP154にフィードバックされる。このフィードバックされたトラッキング誤差情報に応じてサーボDSP154が送り機構156を通じてラジアル方向における光ピックアップ100の位置を制御することで、レーザ光LBのビームスポットをトラックに追従させるためのトラッキングサーボがかけられる。なお、サーボDSP154と送り機構156との間にディジタル−アナログ(D/A)変換器(図示せず)が設けられることもある。   When the beam spot of the laser beam LB deviates from the center of the track in the radial direction on the signal recording surface of the optical disc 102, the phase difference between the RF signals A and B and the interval between the RF signals C and D according to the magnitude of the tracking deviation. Of the phase difference between the output signals φAB and φCD of the phase difference detectors 142 and 144, the output signal φAB / CD of the adder 146, and the phase difference information included in the output signal of the low pass filter (LPF) 148, that is, tracking. Error information is fed back to the servo DSP 154. The servo DSP 154 controls the position of the optical pickup 100 in the radial direction through the feeding mechanism 156 in accordance with the feedback tracking error information, so that tracking servo for causing the beam spot of the laser beam LB to follow the track is applied. A digital-analog (D / A) converter (not shown) may be provided between the servo DSP 154 and the feed mechanism 156.

上記のような従来のトラッキングサーボ回路は、2チップ(106,108)構成であることと、イコライザ(EQ)118〜124およびローパスフィルタ(LPF)148の面積が特に大きいためにアナログ・フロントエンド部106の回路規模が大きいことが問題になっている。それ故、アナログ・フロントエンド部106のディジタル化によって回路面積の縮小化やトラッキングサーボ回路全体の1チップ化を図ることが希求されている。   The conventional tracking servo circuit as described above has a two-chip (106, 108) configuration, and the areas of the equalizers (EQ) 118 to 124 and the low-pass filter (LPF) 148 are particularly large. The problem is that the circuit scale of 106 is large. Therefore, it is desired to reduce the circuit area and to make the entire tracking servo circuit into one chip by digitizing the analog front end unit 106.

しかしながら、コンパレータからなるゼロクロス・ディテクタ(ZRC)134〜140の出力より得られるゼロクロスの時刻が時間的に連続する値をとるため、ゼロクロス・ディテクタ(ZRC)134〜140や位相差検出器142,144をそのまま同期式のディジタル回路で構成しようとすれば、ゼロクロス時刻の測定精度はクロック周波数に依存するため、アナログ回路と同等の精度を得るには数万GHz以上のクロック周波数とそのようなクロック周波数で動作する超高速のディジタル回路が必要となり、現在のディジタル技術で実現するのは殆ど不可能である。このようにゼロクロス・ディテクタ(ZRC)134〜140や位相差検出器142,144をディジタル同期回路で実現できない以上、イコライザ(EQ)118〜124やローパスフィルタ(LPF)148のみをディジタル化しても前後の回路とディジタルで接続することが困難である。結局、前段フロントエンド部106内の機能をすべてアナログ回路で実装せざるを得ないのが従来技術の現状である。   However, since the zero-crossing time obtained from the outputs of the zero-crossing detectors (ZRC) 134 to 140 composed of comparators takes a time continuous value, the zero-crossing detectors (ZRC) 134 to 140 and the phase difference detectors 142 and 144 are used. If it is to be configured with a synchronous digital circuit as it is, the measurement accuracy of the zero crossing time depends on the clock frequency. Therefore, in order to obtain the same accuracy as an analog circuit, a clock frequency of tens of thousands of GHz and such a clock frequency Requires very high speed digital circuits that are almost impossible to achieve with current digital technology. Since the zero-cross detectors (ZRC) 134 to 140 and the phase difference detectors 142 and 144 cannot be realized by a digital synchronous circuit in this way, even if only the equalizer (EQ) 118 to 124 and the low-pass filter (LPF) 148 are digitized, it is It is difficult to connect digitally to this circuit. After all, the current state of the prior art is that all the functions in the front-end front end unit 106 must be implemented by analog circuits.

本発明は、上記のような従来技術の問題点に鑑みてなされたものであり、比較的低速かつ小規模のディジタル回路によって精度の高いディジタル信号の位相差検出を行える方法を提供することを目的とする。   The present invention has been made in view of the above-described problems of the prior art, and an object of the present invention is to provide a method capable of detecting a phase difference of a digital signal with high accuracy by a relatively low-speed and small-scale digital circuit. And

上記の目的を達成するために、本発明におけるディジタル信号の位相差検出方法は、同一周期の離散的なデータ・ストリームである第1のディジタル信号と第2のディジタル信号との位相差を検出する方法であって、第1のディジタル信号の第1のディジタル値の第1の基準値に対する極性及び値を保持するステップと、上記第1のディジタル信号の第2のディジタル値の上記第1の基準値に対する極性及び値を保持するステップと、第2のディジタル信号の第1のディジタル値の第2の基準値に対する極性及び値を保持するステップと、上記第2のディジタル信号の第2のディジタル値の上記第2の基準値に対する極性及び値を保持するステップと、上記第1のディジタル信号の上記第1のディジタル値の極性と上記第1のディジタル信号の上記第2のディジタル値の極性との関係と、上記第2のディジタル信号の上記第1のディジタル値の極性と上記第2のディジタル信号の上記第2のディジタル値の極性との関係と、上記第1のディジタル信号の上記第1のディジタル値の極性と上記第2のディジタル信号の上記第1のディジタル値の極性との関係又は上記第1のディジタル信号の上記第2のディジタル値の極性と上記第2のディジタル信号の上記第2のディジタル値の極性との関係とに基づいて区分けされるパターン又は当該パターンと直前の上記パターンとの関係に対応する、上記第1のディジタル信号の上記第1のディジタル値の値、上記第1のディジタル信号の上記第2のディジタル値の値、上記第2のディジタル信号の上記第1のディジタル値の値、上記第2のディジタル信号の上記第2のディジタル値の値、上記第1のディジタル信号の上記第1のディジタル値の値と上記第1のディジタル信号の上記第2のディジタル値の値との差、上記第2のディジタル信号の上記第1のディジタル値の値と上記第2のディジタル信号の上記第2のディジタル値の値との差に対する演算を行って当該演算結果を上記第1のディジタル値と上記第2のディジタル値との間における上記第1のディジタル信号と上記第2のディジタル信号との位相差として供給するステップとを有する。 To achieve the above object, a digital signal phase difference detection method according to the present invention detects a phase difference between a first digital signal and a second digital signal which are discrete data streams having the same period. A method of maintaining the polarity and value of a first digital value of a first digital signal relative to a first reference value; and the first reference of a second digital value of the first digital signal. Holding a polarity and a value for a value; holding a polarity and a value for a second reference value of a first digital value of the second digital signal; and a second digital value of the second digital signal Holding a polarity and a value with respect to the second reference value, and a polarity of the first digital value of the first digital signal and the first digital signal The relationship between the polarity of the second digital value, the relationship between the polarity of the first digital value of the second digital signal and the polarity of the second digital value of the second digital signal, and The relationship between the polarity of the first digital value of the first digital signal and the polarity of the first digital value of the second digital signal or the polarity of the second digital value of the first digital signal The pattern of the first digital signal corresponding to the pattern divided based on the relationship of the polarity of the second digital value of the second digital signal or the relationship of the pattern and the immediately preceding pattern . 1 digital value, the second digital value of the first digital signal, the first digital value of the second digital signal, the second digital value, The value of the second digital value of the digital signal, the difference between the value of the first digital value of the first digital signal and the value of the second digital value of the first digital signal, the second An operation is performed on the difference between the value of the first digital value of the digital signal and the value of the second digital value of the second digital signal, and the operation result is calculated as the first digital value and the second digital value. Providing as a phase difference between the first digital signal and the second digital signal between the first and second digital values .

この位相差検出方法において、好ましい一態様によれば、上記パターンに対応する演算が、上記第1のディジタル信号の上記第1のディジタル値の値と、上記第1のディジタル信号の上記第1のディジタル値の値と上記第1のディジタル信号の上記第2のディジタル値の値との差との除、上記第1のディジタル信号の上記第2のディジタル値の値と、上記第1のディジタル信号の上記第1のディジタル値の値と上記第1のディジタル信号の上記第2のディジタル値の値との差との除、上記第2のディジタル信号の上記第1のディジタル値の値と、上記第2のディジタル信号の上記第1のディジタル値の値と上記第2のディジタル信号の上記第2のディジタル値の値との差との除、上記第2のディジタル信号の上記第2のディジタル値の値と、上記第2のディジタル信号の上記第1のディジタル値の値と上記第2のディジタル信号の上記第2のディジタル値の値との差との除に基づいて行われる。   In this phase difference detection method, according to a preferred aspect, the calculation corresponding to the pattern includes the value of the first digital value of the first digital signal and the first digital signal of the first digital signal. The difference between the value of the digital value and the value of the second digital value of the first digital signal, the value of the second digital value of the first digital signal, and the first digital signal The difference between the first digital value of the first digital signal and the second digital value of the first digital signal; the first digital value of the second digital signal; The second digital value of the second digital signal is divided by the difference between the value of the first digital value of the second digital signal and the value of the second digital value of the second digital signal. And the value of Serial is performed based on dividing the difference between the value of the second digital value of the second digital signal of said first digital value value and the second digital signal.

本発明によれば、上記のような構成を有することにより、比較的低速かつ小規模のディジタル回路によって精度の高いディジタル信号の位相差検出を行うことができる。   According to the present invention, with the above-described configuration, it is possible to detect a phase difference of a digital signal with high accuracy by a relatively low-speed and small-scale digital circuit.

以下、図1〜図18を参照して本発明の好適な実施の形態を説明する。   Hereinafter, preferred embodiments of the present invention will be described with reference to FIGS.

図1に、本発明の一実施形態におけるディジタル信号の位相差検出方法の適用可能なDVD用トラッキングサーボ機構の構成を示す。図中、光ピックアップ100、光ディスク102、光電変換部104、サーボDSP154、送り機構156の構成および機能は図19の各対応するものと共通しているので、それらの詳細な説明は省略する。   FIG. 1 shows the configuration of a DVD tracking servo mechanism to which a digital signal phase difference detection method according to an embodiment of the present invention can be applied. In the drawing, the configurations and functions of the optical pickup 100, the optical disk 102, the photoelectric conversion unit 104, the servo DSP 154, and the feeding mechanism 156 are the same as the corresponding ones in FIG. 19, and thus detailed descriptions thereof are omitted.

この実施形態におけるトラッキングサーボ回路10は、アナログ回路とディジタル回路とを1つの半導体チップ上に混載したワンチップ回路として構成可能なものである。この内、アナログ回路は入力部のローパスフィルタ(LPF)12〜18および利得制御増幅器(GCA)20〜26だけであり、アナログ−ディジタル(A/D)変換器28〜34より後段の回路すなわちオフセット・キャンセル回路36〜42、イコライザ(EQ)44〜50、第1および第2位相差検出器52,54、加算器56、ローパスフィルタ(LPF)58、利得制御増幅器(GCA)60およびサーボDSP154はすべてディジタル回路で構成されている。   The tracking servo circuit 10 in this embodiment can be configured as a one-chip circuit in which an analog circuit and a digital circuit are mixedly mounted on one semiconductor chip. Among these, the analog circuits are only low-pass filters (LPF) 12 to 18 and gain control amplifiers (GCAs) 20 to 26 at the input section, and are circuits or offsets after the analog-digital (A / D) converters 28 to 34. Cancel circuit 36 to 42, equalizer (EQ) 44 to 50, first and second phase difference detectors 52 and 54, adder 56, low pass filter (LPF) 58, gain control amplifier (GCA) 60 and servo DSP 154 All are composed of digital circuits.

ローパスフィルタ(LPF)12,14,16,18は、アンチ・エイリアシング用のフィルタであり、光ピックアップ100の光電変換部104からの各RF信号A,B、C,Dに含まれる高周波成分の雑音をそれぞれ除去する。利得制御増幅器(GCA)20,22,24,26は、それぞれRF信号A,B、C,Dの振幅を調整する。アナログ−ディジタル(A/D)変換器28,30,32,34は、それぞれRF信号A,B、C,Dを所定のサンプリング周波数(たとえばチャネルクロック周波数が4.36MHzの場合は、その6倍の26.16MHz)でディジタル信号に変換する。オフセット・キャンセル回路36,38,40,42は、それぞれRF信号A,B、C,Dに含まれるオフセットをディジタル演算処理により取り除いて中心レベル(零レベル)を揃える。イコライザ(EQ)44,46,48,50は、それぞれRF信号A,B、C,Dにディジタル演算処理による高域強調を施して波形成形とノイズカットを行う。   Low-pass filters (LPF) 12, 14, 16, and 18 are anti-aliasing filters, and noises of high-frequency components included in the RF signals A, B, C, and D from the photoelectric conversion unit 104 of the optical pickup 100. Are removed respectively. Gain control amplifiers (GCAs) 20, 22, 24, and 26 adjust the amplitudes of the RF signals A, B, C, and D, respectively. The analog-to-digital (A / D) converters 28, 30, 32, and 34 respectively apply the RF signals A, B, C, and D to a predetermined sampling frequency (for example, when the channel clock frequency is 4.36 MHz, six times that). (26.16 MHz) is converted into a digital signal. The offset / cancellation circuits 36, 38, 40, and 42 remove the offsets included in the RF signals A, B, C, and D, respectively, to make the center level (zero level) uniform. Equalizers (EQ) 44, 46, 48 and 50 perform waveform shaping and noise cut by applying high frequency emphasis by digital arithmetic processing to the RF signals A, B, C and D, respectively.

一方の位相差検出器52は、RF信号Aに対応するイコライザ(EQ)44からのディジタル信号(A)とRF信号Bに対応するイコライザ(EQ)46からのディジタル信号(B)とを入力し、後述するディジタル演算処理により両RF信号A,Bのそれぞれのゼロクロス時点を検出し、両RF信号A,Bの間で対応するゼロクロス同士の時間差を表す第1の位相差信号ΦABを生成する。   One phase difference detector 52 receives the digital signal (A) from the equalizer (EQ) 44 corresponding to the RF signal A and the digital signal (B) from the equalizer (EQ) 46 corresponding to the RF signal B. The zero crossing time points of the RF signals A and B are detected by digital arithmetic processing described later, and a first phase difference signal ΦAB representing the time difference between the corresponding zero crosses between the RF signals A and B is generated.

他方の位相差検出器54は、RF信号Cに対応するイコライザ(EQ)48からのディジタル信号(C)とRF信号Dに対応するイコライザ(EQ)50からのディジタル信号(D)とを入力し、後述するディジタル演算処理により両RF信号C,D間のそれぞれのゼロクロス時点を検出し、両RF信号C,Dの間で対応するゼロクロス同士の時間差を表す第2の位相差信号ΦCDを生成する。   The other phase difference detector 54 inputs the digital signal (C) from the equalizer (EQ) 48 corresponding to the RF signal C and the digital signal (D) from the equalizer (EQ) 50 corresponding to the RF signal D. Then, the respective zero crossing time points between the RF signals C and D are detected by digital arithmetic processing described later, and the second phase difference signal ΦCD representing the time difference between the corresponding zero crosses between the RF signals C and D is generated. .

両位相差検出器52,54よりそれぞれ出力される第1および第2の位相差信号ΦAB,ΦCDは、加算器56で足し合わされる。基本的には、この加算器56より出力される和信号ΦAB/CD(ΦAB+ΦCD)をDPD方式のトラッキングエラー信号とすることができる。この実施形態では、トラッキングサーボの安定性および応答速度を高めるために、加算器56の出力信号ΦAB/CDをローパスフィルタ(LPF)58に通して平均化し、さらに利得制御増幅器(GCA)60に通してゲイン調整したものをトラッキングエラー信号としてサーボDSP154に与える。   The first and second phase difference signals ΦAB and ΦCD output from both phase difference detectors 52 and 54 are added by an adder 56. Basically, the sum signal ΦAB / CD (ΦAB + ΦCD) output from the adder 56 can be used as a DPD tracking error signal. In this embodiment, in order to increase the stability and response speed of the tracking servo, the output signal ΦAB / CD of the adder 56 is averaged through a low-pass filter (LPF) 58 and further passed through a gain control amplifier (GCA) 60. Then, the gain adjusted is given to the servo DSP 154 as a tracking error signal.

この実施形態においても、光ディスク102の信号記録面上でレーザ光LBのビームスポットがトラックの中心からラジアル方向にずれると、そのトラッキングずれの大きさに応じてRF信号A,B間の位相差およびRF信号C,D間の位相差がそれぞれ変化し、両位相差検出器52,54の出力信号ΦAB,ΦCDおよび加算器56の出力信号ΦAB/CDひいてはローパスフィルタ(LPF)58の出力信号に含まれる位相差情報つまりトラッキング誤差情報がサーボDSP154にフィードバックされる。このフィードバックされたトラッキング誤差情報に応じてサーボDSP154が送り機構156を通じてラジアル方向における光ピックアップ100の位置を制御することで、レーザ光LBのビームスポットをトラックに追従させるためのトラッキングサーボがかけられる。
この実施形態における特徴の一つは、両位相差検出器52,54において第1および第2の位相差信号ΦAB,ΦCDをディジタル演算処理により生成するアルゴリズムである。
Also in this embodiment, when the beam spot of the laser beam LB deviates in the radial direction from the center of the track on the signal recording surface of the optical disc 102, the phase difference between the RF signals A and B and the amount of tracking deviation The phase difference between the RF signals C and D changes, and is included in the output signals ΦAB and ΦCD of both the phase difference detectors 52 and 54 and the output signal ΦAB / CD of the adder 56 and thus the output signal of the low-pass filter (LPF) 58. Phase difference information, that is, tracking error information, is fed back to the servo DSP 154. The servo DSP 154 controls the position of the optical pickup 100 in the radial direction through the feeding mechanism 156 in accordance with the feedback tracking error information, so that tracking servo for causing the beam spot of the laser beam LB to follow the track is applied.
One of the features in this embodiment is an algorithm for generating the first and second phase difference signals ΦAB and ΦCD by the digital arithmetic processing in both phase difference detectors 52 and 54.

図2に、位相差検出器52の一構成例を示す。この位相差検出器52は、両RF信号A,Bのそれぞれのゼロクロス時点を検出するゼロクロス検出部62,64と、両RF信号A,Bの間で対応するゼロクロス同士の時間差を求める位相差演算部66とを有する。ゼロクロス検出部62は、RF信号Aに対応するイコライザ(EQ)44からのディジタル信号(A)について、サンプリング区間毎にディジタル値の符号を監視し、図3に示すように、符号が変わる前後の複数たとえば2つのディジタル値An-1,Anを基に所定の近似式たとえば下記の一次近似式(1)を演算して、RF信号AにおけるゼロクロスZAの時点tZAを補間して求める。
ZA=tn-1+|An-1|TS/|An-1−An| ‥‥‥(1)
FIG. 2 shows a configuration example of the phase difference detector 52. This phase difference detector 52 is a zero-cross detector 62, 64 for detecting the zero-crossing time points of both RF signals A, B, and a phase difference calculation for obtaining a time difference between the corresponding zero-crosses between the RF signals A, B. Part 66. The zero-cross detector 62 monitors the sign of the digital value for each sampling interval of the digital signal (A) from the equalizer (EQ) 44 corresponding to the RF signal A, and before and after the sign changes as shown in FIG. by calculating a predetermined approximate expression for example first-order approximation formula (1) into a plurality example based on two digital values a n-1, a n, determined by interpolating the time point t ZA zero crossing ZA in the RF signal a.
t ZA = t n-1 + | A n-1 | TS / | A n-1 −A n | (1)

ここで、tn-1は符号が変わる直前のサンプリング時点であり、TSはサンプリング周期である。サンプリング周期内の時間を正規化する場合は、TS=1としてよい。 Here, t n-1 is the sampling time immediately before the sign is changed, and TS is the sampling period. When normalizing the time within the sampling period, TS = 1 may be set.

同様に、ゼロクロス検出部64は、RF信号Bに対応するイコライザ(EQ)46からのディジタル信号(B)について、サンプリング区間毎にディジタル値の符号を監視し、符号が変わる前後の複数たとえば2つのディジタル値Bn-1,Bnを基に上記の式(1)と同じ近似式を演算し、RF信号BにおけるゼロクロスZBの時点tZBを補間して求める。 Similarly, for the digital signal (B) from the equalizer (EQ) 46 corresponding to the RF signal B, the zero cross detection unit 64 monitors the sign of the digital value for each sampling section, and a plurality of, for example, two before and after the sign changes. Based on the digital values B n−1 and B n , the same approximate expression as the above expression (1) is calculated, and the time t ZB of the zero cross ZB in the RF signal B is interpolated and obtained.

位相差演算部66は、両RF信号A,Bの間で対応する(時間的に隣接する)補間ゼロクロス同士の時間差(tZA−tZB)を求め、この時間差つまり位相差(tZA−tZB)を表すディジタル信号を第1の位相差信号ΦABとして出力する。 The phase difference calculation unit 66 obtains a time difference (t ZA −t ZB ) between the interpolated zero crosses corresponding (temporally adjacent) between the RF signals A and B, and this time difference, that is, a phase difference (t ZA −t ZB ) is output as a first phase difference signal ΦAB.

他方の位相差検出器54も上記位相差検出器52と同じ構成(図2)を有し、同様の作用(図3)を奏する。したがって、位相差検出器54からは、両RF信号C,Dの間で対応する(時間的に隣接する)補間ゼロクロス同士の時間差つまり位相差(tZC−tZD)を表すディジタル信号が第2の位相差信号ΦCDとして出力される。 The other phase difference detector 54 has the same configuration (FIG. 2) as the phase difference detector 52, and has the same function (FIG. 3). Therefore, from the phase difference detector 54, a digital signal representing the time difference between the interpolated zero crosses corresponding in time (adjacent in time) between the RF signals C and D, that is, the phase difference (t ZC −t ZD ) is second. Is output as a phase difference signal ΦCD.

図4に、実施形態における位相差検出器52の構成を示す。この位相差検出器52は、1サンプル遅延回路または遅延レジスタ(Z-1)70,72、ケース判別部74、位相差演算部76およびマルチプレクサ(MUX)78を有する。 FIG. 4 shows a configuration of the phase difference detector 52 in the embodiment. The phase difference detector 52 includes 1-sample delay circuits or delay registers (Z −1 ) 70 and 72, a case determination unit 74, a phase difference calculation unit 76, and a multiplexer (MUX) 78.

ケース判別部74は、両RF信号A,Bに対応するイコライザ(EQ)44,46からのディジタル信号と遅延レジスタ(Z-1)70,72からの1サンプル前のディジタル信号とを入力し、サンプリング区間毎に連続する2つのサンプリング点(tn-1,tn)で得られる一組のディジタル値(An-1,Bn-1,An,Bn)間の符号関係のパターンを判別する。図5〜図14に示すように、これら一組のディジタル値(An,Bn,An-1,Bn-1)間の符号関係パターンには9つのケース0(0−0,0−1)、1,2,3,4,5,6,7がある。 The case determination unit 74 inputs the digital signals from the equalizers (EQ) 44 and 46 corresponding to both RF signals A and B and the digital signal one sample before from the delay registers (Z −1 ) 70 and 72, A pattern of a sign relationship between a set of digital values (A n−1 , B n−1 , A n , B n ) obtained at two sampling points (t n−1 , t n ) that are continuous for each sampling interval Is determined. As shown in FIGS. 5 to 14, there are nine cases 0 (0-0, 0) in the sign relation pattern between these sets of digital values (A n , B n , A n−1 , B n−1 ). -1), 1, 2, 3, 4, 5, 6, 7.

ケース0は、図5に示すように、Anの符号とBnの符号が異なり(signAn≠signBn)、An-1の符号とAnの符号が異なり(signAn-1≠signAn)、Bn-1の符号とBnの符号が異なる(signBn-1≠signBn)場合である。このケース0は、さらに、両RF信号A,BにおけるゼロクロスZA,ZBの前後関係により、図6に示すようにゼロクロスZAがゼロクロスZBの後に来るケース0−0と、図7に示すようにゼロクロスZAがゼロクロスZBの前に来るケース0−1とに場合分けされる。 Case 0, as shown in FIG. 5, different code of the code and B n of A n (signA n ≠ signB n ), different codes of A n-1 symbols as A n (signA n-1 ≠ signA n ), when the code of B n-1 is different from the code of B n (signB n-1 ≠ signB n ). In this case 0, further, the zero cross ZA comes after the zero cross ZB as shown in FIG. 6 and the zero cross as shown in FIG. Cases 0 to 1 where ZA comes before the zero cross ZB.

ケース1は、図8に示すように、Anの符号とBnの符号が異なり(signAn≠signBn)、An-1の符号とAnの符号が異なり(signAn-1≠signAn)、Bn-1の符号とBnの符号が同じ(signBn-1=signBn)場合である。 Case 1, as shown in FIG. 8, different code of the code and B n of A n (signA n ≠ signB n ), different codes of A n-1 symbols as A n (signA n-1 ≠ signA n ), the code of B n-1 is the same as the code of B n (signB n-1 = signB n ).

ケース2は、図9に示すように、Anの符号とBnの符号が異なり(signAn≠signBn)、An-1の符号とAnの符号が同じ(signAn-1=signAn)、Bn-1の符号とBnの符号が異なる(signBn-1≠signBn)場合である。 Case 2, as shown in FIG. 9, different code of the code and B n of A n (signA n ≠ signB n ), A n-1 of the code of the code and A n are the same (signA n-1 = signA n ), when the code of B n-1 is different from the code of B n (signB n-1 ≠ signB n ).

ケース3は、図10に示すように、Anの符号とBnの符号が異なり(signAn≠signBn)、An-1の符号とAnの符号が同じ(signAn-1=signAn)、Bn-1の符号とBnの符号が同じ(signBn-1=signBn)場合である。 Case 3, as shown in FIG. 10, different codes of a code and B n of A n (signA n ≠ signB n ), A n-1 of the code of the code and A n are the same (signA n-1 = signA n ), the code of B n-1 is the same as the code of B n (signB n-1 = signB n ).

ケース4は、図11に示すように、Anの符号とBnの符号が同じ(signAn=signBn)、An-1の符号とAnの符号が異なり(signAn-1≠signAn)、Bn-1の符号とBnの符号が異なる(signBn-1≠signBn)場合である。 Case 4, as shown in FIG. 11, the sign of the sign and B n of A n are the same (signA n = signB n), different codes of A n-1 symbols as A n (signA n-1 ≠ signA n ), when the code of B n-1 is different from the code of B n (signB n-1 ≠ signB n ).

ケース5は、図12に示すように、Anの符号とBnの符号が同じ(signAn≠signBn)、An-1の符号とAnの符号が異なり(signAn-1≠signAn)、Bn-1の符号とBnの符号が同じ(signBn-1=signBn)場合である。 Case 5, as shown in FIG. 12, the sign of the sign and B n of A n are the same (signA n ≠ signB n), different codes of A n-1 symbols as A n (signA n-1 ≠ signA n ), the code of B n-1 is the same as the code of B n (signB n-1 = signB n ).

ケース6は、図13に示すように、Anの符号とBnの符号が同じ(signAn=signBn)、An-1の符号とAnの符号が同じ(signAn-1=signAn)、Bn-1の符号とBnの符号が異なる(signBn-1≠signBn)場合である。 Case 6, as shown in FIG. 13, A n reference symbols in B n is the same (signA n = signB n), A n-1 of the code of the code and A n are the same (signA n-1 = signA n ), when the code of B n-1 is different from the code of B n (signB n-1 ≠ signB n ).

ケース7は、図14に示すように、Anの符号とBnの符号が同じ(signAn=signBn)、An-1の符号とAnの符号が同じ(signAn-1=signAn)、Bn-1の符号とBnの符号が同じ(signBn-1=signBn)場合である。 Case 7, as shown in FIG. 14, A n reference symbols in B n is the same (signA n = signB n), A n-1 of the code of the code and A n are the same (signA n-1 = signA n ), the code of B n-1 is the same as the code of B n (signB n-1 = signB n ).

位相差演算部76も、両RF信号A,Bに対応するイコライザ(EQ)44,46からのディジタル信号と遅延レジスタ(Z-1)70,72からの1サンプル遅延したディジタル信号とを入力する。そして、同時に入力した一組つまり4個のディジタル値(An-1,Bn-1,An,Bn)について9通りの演算式を実行して9個の演算出力Q00n,Q01n,Q1n,Q2n,Q3n,Q4n,Q5n,Q6n,Q7nを生成する。 The phase difference calculation unit 76 also receives the digital signals from the equalizers (EQ) 44 and 46 corresponding to both RF signals A and B and the digital signal delayed by one sample from the delay registers (Z −1 ) 70 and 72. . Then, nine arithmetic expressions are executed for a set of four simultaneously inputted digital values (A n−1 , B n−1 , A n , B n ), and nine arithmetic outputs Q00n, Q01n, Q1n are executed. , Q2n, Q3n, Q4n, Q5n, Q6n, Q7n are generated.

第1の演算出力Q00nは、下記の演算式(2)の演算結果であり、図6に示すようにケース0−0に適合するものである。ここで、TA,TBは当該区間(tn-1〜tn)内の両RF信号A,Bの一次近似において両信号の符号が相違する期間である。
Q00n=TA+TB
=|An|/|An-1−An|+|Bn-1|/|Bn-1−Bn| ‥‥(2)
The first calculation output Q00n is the calculation result of the following calculation expression (2), and is suitable for case 0-0 as shown in FIG. Here, T A, T B is the two RF signals A, period the sign of the two signals are different in the primary approximation B of the inner section (t n-1 ~t n) .
Q00n = T A + T B
= | A n | / | A n-1 −A n | + | B n-1 | / | B n-1 −B n | (2)

第2の演算出力Q01nは、下記の演算式(3)の演算結果であり、図7に示すようにケース0−1に適合するものである。やはり、TA,TBは当該区間(tn-1〜tn)内の両RF信号A,Bの一次近似において両信号の符号が相違する期間である。
Q01n=−(TA+TB
=−|An-1|/|An-1−An|−|Bn|/|Bn-1−Bn| ‥‥(3)
The second calculation output Q01n is the calculation result of the following calculation formula (3), and is suitable for case 0-1 as shown in FIG. Again, T A, T B is the two RF signals A, period the sign of the two signals are different in the primary approximation B of the inner section (t n-1 ~t n) .
Q01n = - (T A + T B)
=-| A n-1 | / | A n-1 -A n |-| B n | / | B n-1 -B n | (3)

第3の演算出力Q1nは、下記の演算式(4)の演算結果であり、図8に示すようにケース1に適合するものである。ここで、TAは当該区間(tn-1〜tn)内の両RF信号A,Bの一次近似において両信号の符号が相違する期間である。
Q1n=TA
=|An|/|An-1−An| ‥‥(4)
The third calculation output Q1n is the calculation result of the following calculation formula (4), and is suitable for case 1 as shown in FIG. Here, T A is the two RF signals A, period the sign of the two signals are different in the primary approximation B of the inner section (t n-1 ~t n) .
Q1n = T A
= | A n | / | A n-1 −A n | (4)

第4の演算出力Q2nは、下記の演算式(5)の演算結果であり、図9に示すようにケース2に適合するものである。ここで、TBは当該区間(tn-1〜tn)内の両RF信号A,Bの一次近似において両信号の符号が相違する期間である。
Q01n=−TB
=−|Bn|/|Bn-1−Bn| ‥‥(5)
The fourth calculation output Q2n is the calculation result of the following calculation expression (5), and is suitable for case 2 as shown in FIG. Here, T B is the two RF signals A, period the sign of the two signals are different in the primary approximation B of the inner section (t n-1 ~t n) .
Q01n = -T B
=-| Bn | / | Bn-1 - Bn | (5)

第5の演算出力Q3nは、下記の演算式(6)の演算結果であり、図10に示すようにケース3に適合するものである。この場合は、直前の区間(tn-2〜tn-1)のケースに応じてQ3が3通りの中のいずれかの値をとる。
Q3n=TS=1(直前の区間がケース0−0又はケース1)
Q3n=−TS=−1(直前の区間がケース0−1又はケース2)
Q3n=Q3n-1(上記以外のケースの場合) ‥‥(6)
The fifth calculation output Q3n is the calculation result of the following calculation formula (6), and is suitable for case 3 as shown in FIG. In this case, Q3 takes one of three values depending on the case of the immediately preceding section (t n-2 to t n- 1 ).
Q3n = T S = 1 (the immediately preceding section is case 0-0 or case 1)
Q3n = -T S = -1 (just before the interval case 0-1 or Case 2)
Q3n = Q3n-1 (in cases other than the above) (6)

第6の演算出力Q4nは、下記の演算式(7)の演算結果であり、図11に示すようにケース4に適合するものである。ここで、(TA−TB)は当該区間(tn-1〜tn)内の一次近似においてRF信号A側の符号とRF信号B側の符号とが相違する期間である。
Q4n=TA−TB
=|An|/|An-1−An|−|Bn|/|Bn-1−Bn| ‥‥(7)
The sixth calculation output Q4n is the calculation result of the following calculation formula (7), and is suitable for case 4 as shown in FIG. Here, a (T A -T B) is a period having a different and the sign of the RF signal A-side of the sign and the RF signal B-side in a first approximation of the inner section (t n-1 ~t n) .
Q4n = T A -T B
= | A n | / | A n-1 −A n | − | B n | / | B n−1 −B n | (7)

第7の演算出力Q5nは、下記の演算式(8)の演算結果であり、図12に示すようにケース5に適合するものである。ここで、TAは単位区間(tn-1〜tn)内の両RF信号A,Bの一次近似において両信号の符号が相違する期間である。
Q5n=−TA
=−|An-1|/|An-1−An| ‥‥(8)
The seventh calculation output Q5n is the calculation result of the following calculation expression (8), and is suitable for case 5 as shown in FIG. Here, T A is the two RF signals A, period the sign of the two signals differ in first approximation of B in the unit interval (t n-1 ~t n) .
Q5n = -T A
=-| A n-1 | / | A n-1 -A n | (8)

第8の演算出力Q6nは、下記の演算式(9)の演算結果であり、図13に示すようにケース6に適合するものである。ここで、TBは当該区間(tn-1〜tn)内の両RF信号A,Bの一次近似において両信号の符号が相違する期間である。
Q6n=TB
=|Bn-1|/|Bn-1−Bn| ‥‥(9)
The eighth calculation output Q6n is the calculation result of the following calculation expression (9), and is suitable for case 6 as shown in FIG. Here, T B is the two RF signals A, period the sign of the two signals are different in the primary approximation B of the inner section (t n-1 ~t n) .
Q6n = T B
= | B n-1 | / | B n-1 −B n | (9)

第9の演算出力Q7nは、下記の演算式(10)の演算結果であり、図14に示すようにケース7に適合するものである。この場合、当該区間(tn-1〜tn)内の両RF信号A,Bの一次近似において両信号の符号が相違する期間はあり得ない。
Q7n=0 ‥‥(10)
The ninth calculation output Q7n is the calculation result of the following calculation expression (10), and is suitable for case 7 as shown in FIG. In this case, both the RF signal A, a period in which the sign of the two signals are different in the primary approximation B of the inner section (t n-1 ~t n) is impossible.
Q7n = 0 (10)

上記のようにして位相差演算部76で同時に得られる9個の演算出力Q00n〜Q7nは、一斉にマルチプレクサ(MUX)78に入力される。その中で、有意または有効な演算出力は、現時の入力ディジタル値(An-1,Bn-1,An,Bn)間の符号関係のパターンにマッチングするもの、つまりケース判別部74によって判別されたケースに対応する演算式の演算結果であり、ケース判別部74からの制御信号によりマルチプレクサ(MUX)78で選択される。したがって、任意のサンプリング区間において得られる一組または4個の入力ディジタル値(An-1,Bn-1,An,Bn)間の符号関係のパターンがたとえばケース5のときは、次のサンプリング区間においてマルチプレクサ(MUX)78より第7の演算出力Q5nが出力される。図15に、各ケース0−0,0−1、1,2,3,4,5,6,7と各演算出力Q00n,Q01n,Q1n,Q2n,Q3n,Q4n,Q5n,Q6n,Q7nの対応関係を一覧表で示す。 The nine calculation outputs Q00n to Q7n obtained simultaneously by the phase difference calculation unit 76 as described above are input to the multiplexer (MUX) 78 all at once. Among them, the significant or effective calculation output matches the pattern of the sign relationship between the current input digital values (A n−1 , B n−1 , A n , B n ), that is, the case determination unit 74. Is a calculation result of an arithmetic expression corresponding to the case determined by the above-described case, and is selected by a multiplexer (MUX) 78 by a control signal from the case determination unit 74. Accordingly, when the pattern of the sign relationship between one set or four input digital values (A n−1 , B n−1 , A n , B n ) obtained in an arbitrary sampling interval is, for example, Case 5, The seventh operation output Q5n is output from the multiplexer (MUX) 78 in the sampling period. FIG. 15 shows the correspondence between the cases 0-0, 0-1, 1, 2, 3, 4, 5, 6, 7 and the operation outputs Q00n, Q01n, Q1n, Q2n, Q3n, Q4n, Q5n, Q6n, Q7n. The relationship is shown in a list.

上記のように、各ケースに対応する演算出力Qは、当該区間(tn-1〜tn)内の両RF信号A,Bの一次近似において両信号の符号が相違する期間をディジタル値で表す。これは、従来のアナログ信号処理方式(図21)において両RF信号A,Bの符号が相違する期間を位相差検出器の出力が論理値「1」のパルス幅で表すのに対応している。図16および図17に、この対応関係の理解を助けるための模式的な波形を示す。 As described above, the calculation output Q corresponding to each case is a digital value in a period in which the signs of both the RF signals A and B in the section (t n-1 to t n ) are linearly approximated. To express. This corresponds to the period in which the signs of both RF signals A and B are different in the conventional analog signal processing method (FIG. 21) expressed by the pulse width of the logical value “1” in the output of the phase difference detector. . FIG. 16 and FIG. 17 show schematic waveforms for helping understanding of this correspondence.

図16は、RF信号Aの位相がRF信号Bの位相よりも進んでいる場合である。第1の区間(t0〜t1)はケース4のパターンであり、上記演算式(7)が当てはまり、その演算結果である演算出力Q4n(値=0.4)は次の区間(t1〜t2)にマルチプレクサ(MUX)78より出力される。 FIG. 16 shows a case where the phase of the RF signal A is ahead of the phase of the RF signal B. The first section (t 0 to t 1 ) is the pattern of case 4, and the above calculation formula (7) is applied, and the calculation output Q4n (value = 0.4) as the calculation result is the next section (t 1). To t 2 ) from the multiplexer (MUX) 78.

第2の区間(t1〜t2)はケース7のパターンであり、上記演算式(10)が当てはまり、その演算結果である演算出力Q7n(値=0.0)は次の区間(t2〜t3)にマルチプレクサ(MUX)78より出力される。 The second section (t 1 to t 2 ) is the pattern of case 7, and the above calculation formula (10) is applied, and the calculation output Q7n (value = 0.0) as the calculation result is the next section (t 2). To t 3 ) from the multiplexer (MUX) 78.

第3の区間(t2〜t3)はケース1のパターンであり、上記演算式(4)が当てはまり、その演算結果である演算出力Q1n(値=0.6)は次の区間(t3〜t4)にマルチプレクサ(MUX)78より出力される。 The third section (t 2 to t 3 ) is the pattern of case 1, and the above calculation formula (4) is applied, and the calculation output Q1n (value = 0.6) as the calculation result is the next section (t 3). To t 4 ) from the multiplexer (MUX) 78.

第4の区間(t3〜t4)はケース6のパターンであり、上記演算式(9)が当てはまり、その演算結果である演算出力Q6n(値=0.3)は次の区間(t4〜t5)にマルチプレクサ(MUX)78より出力される。 The fourth section (t 3 to t 4 ) is the pattern of case 6, and the above calculation formula (9) is applied, and the calculation output Q6n (value = 0.3) as the calculation result is the next section (t 4). To t 5 ) from the multiplexer (MUX) 78.

第5の区間(t4〜t5)はケース1のパターンであり、上記演算式(4)が当てはまり、その演算結果である演算出力Q1n(値=0.3)は次の区間(t5〜t6)にマルチプレクサ(MUX)78より出力される。 The fifth section (t 4 to t 5 ) is the pattern of case 1, and the above calculation formula (4) is applied, and the calculation output Q1n (value = 0.3) as the calculation result is the next section (t 5). To t 6 ) from the multiplexer (MUX) 78.

第6の区間(t5〜t6)はケース3のパターンであり、上記演算式(6)が当てはまる。ここで、直前の区間はケース1であるから、演算出力Q3nはQ3n=1で与えられ、次の区間(t6〜t7)にマルチプレクサ(MUX)78より出力される。 The sixth section (t 5 to t 6 ) is the pattern of case 3, and the above arithmetic expression (6) is applicable. Here, since the immediately preceding period is case 1, the operation output Q3n is given by Q3n = 1, output from the multiplexer (MUX) 78 in the next period (t 6 ~t 7).

第7の区間(t6〜t7)はケース6のパターンであり、上記演算式(9)が当てはまり、その演算結果である演算出力Q6n(値=0.4)は次の区間(t7〜t8)にマルチプレクサ(MUX)78より出力される。 The seventh section (t 6 to t 7 ) is the pattern of case 6, and the above calculation formula (9) is applied, and the calculation output Q6n (value = 0.4) as the calculation result is the next section (t 7). To t 8 ) from the multiplexer (MUX) 78.

図16には、比較例として従来のアナログ信号処理方式(図21)において得られる位相差検出器の出力も同一の時間軸上に示している。両RF信号A,B間の位相差を従来方式が時間的に連続したパルスのパルス幅で表すのに対して、本発明は各区間(サンプリング周期)毎の離散的なディジタル値で表す点と、位相差出力のタイミングが従来方式と比べて本発明は略1クロック遅れる点が異なるものの、位相差検出器の出力(位相差信号)を時間積分した値(面積)は実質的に同一または等価である。   In FIG. 16, the output of the phase difference detector obtained in the conventional analog signal processing method (FIG. 21) as a comparative example is also shown on the same time axis. Whereas the phase difference between the RF signals A and B is represented by the pulse width of the pulse that is continuous in time in the conventional method, the present invention represents the discrete digital value for each section (sampling period). Although the phase difference output timing is different from the conventional method in that the present invention is delayed by about one clock, the value (area) obtained by time-integrating the output (phase difference signal) of the phase difference detector is substantially the same or equivalent. It is.

図17は、RF信号Aの位相がRF信号Bの位相よりも遅れている場合である。位相差検出器の出力の符号が反転する点を除いて図16の場合と同様の作用が奏される。このことは図解から明らかなので、詳細な説明を省略する。   FIG. 17 shows a case where the phase of the RF signal A is delayed from the phase of the RF signal B. Except for the fact that the sign of the output of the phase difference detector is inverted, the same operation as in the case of FIG. 16 is achieved. Since this is clear from the illustration, a detailed description is omitted.

図1に戻り、この第2の実施例においても、他方の位相差検出器54は上記位相差検出器52と同じ構成(図4)を有し、両RF信号C,Dについて上記と同様のディジタル演算処理(図5〜図17)を行う。なお、原理的には、両RF信号A,B間の位相差情報ΦABもしくは両RF信号C,D間の位相差情報ΦCDのいずれか一方だけをトラッキング誤差情報とすることも可能である。   Returning to FIG. 1, also in the second embodiment, the other phase difference detector 54 has the same configuration as the phase difference detector 52 (FIG. 4), and both RF signals C and D are the same as described above. Digital arithmetic processing (FIGS. 5 to 17) is performed. In principle, only one of the phase difference information ΦAB between the RF signals A and B or the phase difference information ΦCD between the RF signals C and D can be used as tracking error information.

上記のように、本発明によれば、従来方式がアナログ回路で実装していたゼロクロス時刻検出部を容易に実現可能な速度(MHzオーダ)のディジタル回路に置き換え、しかもアナログ信号処理方式と同等の精度でトラッキングエラーの検出やトラッキングサーボを行うことが可能であり、ゼロクロス時刻検出部だけでなくシステム全体で多くの部分(特に、位相差検出部の前段および後段にそれぞれ設けられるイコライザおよびローパスフィルタ)をアナログ回路からディジタル回路に置き換えることができる。このことにより、システム全体の回路面積を従来の数分の一に縮小化することが可能となり、ワンチップ化も容易に実現できる。さらに、省面積化により消費電力の低減が図れるとともに、ディジタル化により半導体プロセスの変更に伴う回路設計の変更容易性や開発時間の短縮に繋がるという付随的な効果も得られる。   As described above, according to the present invention, the zero-crossing time detection unit mounted in the analog circuit in the conventional system is replaced with a digital circuit with a speed (MHz order) that can be easily realized, and is equivalent to the analog signal processing system. Tracking error detection and tracking servo can be performed with high accuracy, and not only the zero-crossing time detection unit but also many parts of the entire system (especially the equalizer and low-pass filter provided respectively before and after the phase difference detection unit) Can be replaced from an analog circuit to a digital circuit. As a result, the circuit area of the entire system can be reduced to a fraction of the conventional one, and a one-chip configuration can be easily realized. In addition, the power consumption can be reduced by reducing the area, and the accompanying effects that the digitalization leads to the ease of changing the circuit design accompanying the change of the semiconductor process and the shortening of the development time can be obtained.

本発明は上記した実施形態に限定されるものではなく、その技術的思想の範囲内で種々の変形・変更が可能である。たとえば、各RF信号におけるゼロクロスの時刻を補間で求めるために、上記実施形態では符号が変わる前後の2つのディジタル値(An-1,An)を基に一次近似式(1)を用いたが、たとえば符号が変わる前後の3つのディジタル値(An-2,An-1,An)または4つのディジタル値(An-2,An-1,An,An+1)を基に2次近似式または3次近似式を用いることも可能である。また、DPD方式のバリエーションに応じて上記実施形態を変形することができる。たとえば、図18に示すように、RF信号A,B、C,Dからアナログの加算器80,82で2つの和信号(A+C),(B+D)をつくり、両和信号(A+C),(B+D)について上記実施形態の1系統(たとえばA・B系統)と同様の信号処理回路(12〜54)を用いて位相差検出器52より合成トラッキングエラー信号ΦAB/CDを得ることもできる。また、入力部のアンチ・エイリアシング用のローパスフィルタ(LPF)12〜18、利得制御増幅器(GCA)20〜26、A/D変換器28〜34等の回路を他の信号処理(たとえばフォーカシングサーボ)と兼用させることも可能である。本発明は、DVDに限らず、CD(Compact Disc)などの他の光ディスク装置にも適用可能である。 The present invention is not limited to the above-described embodiment, and various modifications and changes can be made within the scope of the technical idea. For example, in order to obtain the time of zero crossing in each RF signal by interpolation, the first embodiment uses the linear approximation formula (1) based on two digital values (A n−1 , A n ) before and after the sign changes. Is, for example, three digital values (A n-2 , A n-1 , A n ) or four digital values (A n-2 , A n-1 , A n , A n + 1 ) before and after the sign changes. It is also possible to use a second-order approximation or a third-order approximation based on the above. Moreover, the said embodiment can be deform | transformed according to the variation of a DPD system. For example, as shown in FIG. 18, two sum signals (A + C) and (B + D) are generated from analog signals 80 and 82 from RF signals A, B, C and D, and both sum signals (A + C) and (B + D) are generated. The combined tracking error signal ΦAB / CD can be obtained from the phase difference detector 52 using the same signal processing circuit (12 to 54) as one system (for example, the A / B system) of the above embodiment. In addition, the anti-aliasing low-pass filter (LPF) 12 to 18, the gain control amplifier (GCA) 20 to 26, the A / D converters 28 to 34, and other circuits in the input unit are subjected to other signal processing (for example, focusing servo). It is also possible to use them together. The present invention is not limited to a DVD, and can be applied to other optical disc apparatuses such as a CD (Compact Disc).

本発明の一実施形態におけるディジタル信号の位相差検出方法の適用可能なDVD用トラッキングサーボ機構の構成を示すブロック図である。It is a block diagram which shows the structure of the tracking servo mechanism for DVD which can apply the phase difference detection method of the digital signal in one Embodiment of this invention. 位相差検出器の一構成例を示すブロック図である。It is a block diagram which shows the example of 1 structure of a phase difference detector. 実施例におけるゼロクロス補間のアルゴリズムを示す図である。It is a figure which shows the algorithm of the zero cross interpolation in an Example. 実施形態における位相差検出器の構成を示すブロック図である。It is a block diagram which shows the structure of the phase difference detector in embodiment. 一組のディジタル値間の符号関係パターンにおける一ケース(0)を示す図である。It is a figure which shows one case (0) in the code | cord | chord relationship pattern between a set of digital values. 一組のディジタル値間の符号関係パターンにおける一ケース(0−0)を示す図である。It is a figure which shows one case (0-0) in the code | cord | chord relationship pattern between a set of digital values. 一組のディジタル値間の符号関係パターンにおける一ケース(0−1)を示す図である。It is a figure which shows one case (0-1) in the code | cord | chord relationship pattern between a set of digital values. 一組のディジタル値間の符号関係パターンにおける一ケース(1)を示す図である。It is a figure which shows one case (1) in the code | cord | chord relationship pattern between a set of digital values. 一組のディジタル値間の符号関係パターンにおける一ケース(2)を示す図である。It is a figure which shows one case (2) in the code | cord | chord relationship pattern between a set of digital values. 一組のディジタル値間の符号関係パターンにおける一ケース(3)を示す図である。It is a figure which shows one case (3) in the code | cord | chord relationship pattern between a set of digital values. 一組のディジタル値間の符号関係パターンにおける一ケース(4)を示す図である。It is a figure which shows one case (4) in the code | cord | chord relationship pattern between a set of digital values. 一組のディジタル値間の符号関係パターンにおける一ケース(5)を示す図である。It is a figure which shows one case (5) in the code | cord | chord relationship pattern between a set of digital values. 一組のディジタル値間の符号関係パターンにおける一ケース(6)を示す図である。It is a figure which shows one case (6) in the code | cord | chord relationship pattern between a set of digital values. 一組のディジタル値間の符号関係パターンにおける一ケース(7)を示す図である。It is a figure which shows one case (7) in the code | cord | chord relationship pattern between a set of digital values. 各ケースと実施例の位相差検出器で得られる各演算出力との対応関係を一覧表で示す図である。It is a figure which shows the correspondence of each case and each calculation output obtained with the phase difference detector of an Example by a table | surface. 従来のアナログ信号処理方式と実施例のディジタル信号処理方式との対応関係を示す波形図である。It is a wave form diagram which shows the correspondence of the conventional analog signal processing system and the digital signal processing system of an Example. 従来のアナログ信号処理方式と実施例のディジタル信号処理方式との対応関係を示す波形図である。It is a wave form diagram which shows the correspondence of the conventional analog signal processing system and the digital signal processing system of an Example. 一変形例によるトラッキングサーボ機構の構成を示すブロック図である。It is a block diagram which shows the structure of the tracking servo mechanism by one modification. 従来のトラッキングサーボ機構の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional tracking servo mechanism. 従来技術におけるゼロクロス検出方法を示す波形図である。It is a wave form diagram which shows the zero cross detection method in a prior art. 従来技術におけるトラッキングエラー信号の生成する信号処理方法を示す波形図である。It is a wave form diagram which shows the signal processing method which the tracking error signal produces | generates in a prior art.

符号の説明Explanation of symbols

10 トラッキングサーボ回路
12,14,16,18 アンチ・エイリアシング用LPF
20,22,24,26 利得制御増幅器(GCA)
28,30,32,34 A/Dコンバータ
36,38,40,42 オフセット・キャンセル回路
44,46,48,50 イコライザ(EQ)
52,54 位相差検出器
56 加算器
58 平均化用LPF
60 利得制御増幅器(GCA)
62,64 ゼロクロス検出部
66 位相差演算部
70,72 遅延レジスタ
74 ケース判別部
76 位相差演算部
100 光ピックアップ
102 光ディスク
154 サーボDSP
156 送り機構
A,B,C,D 光電変換部
10 Tracking servo circuit 12, 14, 16, 18 LPF for anti-aliasing
20, 22, 24, 26 Gain control amplifier (GCA)
28, 30, 32, 34 A / D converter 36, 38, 40, 42 Offset cancel circuit 44, 46, 48, 50 Equalizer (EQ)
52, 54 Phase difference detector 56 Adder 58 LPF for averaging
60 Gain Control Amplifier (GCA)
62, 64 Zero cross detection unit 66 Phase difference calculation unit 70, 72 Delay register 74 Case discrimination unit 76 Phase difference calculation unit 100 Optical pickup 102 Optical disc 154 Servo DSP
156 Feed mechanism A, B, C, D Photoelectric converter

Claims (2)

同一周期の離散的なデータ・ストリームである第1のディジタル信号と第2のディジタル信号との位相差を検出する方法であって、
第1のディジタル信号の第1の時刻の第1のディジタル値の第1の基準値に対する極性及び値を保持するステップと、
上記第1のディジタル信号の第1の時刻よりも後の第2の時刻の第2のディジタル値の上記第1の基準値に対する極性及び値を保持するステップと、
第2のディジタル信号の第1の時刻の第1のディジタル値の第2の基準値に対する極性及び値を保持するステップと、
上記第2のディジタル信号の第1の時刻よりも後の第2の時刻の第2のディジタル値の上記第2の基準値に対する極性及び値を保持するステップと、
上記第1のディジタル信号の上記第1のディジタル値の極性と上記第1のディジタル信号の上記第2のディジタル値の極性との関係と、上記第2のディジタル信号の上記第1のディジタル値の極性と上記第2のディジタル信号の上記第2のディジタル値の極性との関係と、上記第1のディジタル信号の上記第1のディジタル値の極性と上記第2のディジタル信号の上記第1のディジタル値の極性との関係又は上記第1のディジタル信号の上記第2のディジタル値の極性と上記第2のディジタル信号の上記第2のディジタル値の極性との関係とに基づいて区分けされるパターン又は当該パターンと直前の上記パターンとの関係に対応する、上記第1のディジタル信号の上記第1のディジタル値の値、上記第1のディジタル信号の上記第2のディジタル値の値、上記第2のディジタル信号の上記第1のディジタル値の値、上記第2のディジタル信号の上記第2のディジタル値の値、上記第1のディジタル信号の上記第1のディジタル値の値と上記第1のディジタル信号の上記第2のディジタル値の値との差、上記第2のディジタル信号の上記第1のディジタル値の値と上記第2のディジタル信号の上記第2のディジタル値の値との差に対する演算を行って当該演算結果を上記第1のディジタル値と上記第2のディジタル値との間における上記第1のディジタル信号と上記第2のディジタル信号との位相差として供給するステップと
を有するディジタル信号の位相差検出方法。
A method for detecting a phase difference between a first digital signal and a second digital signal which are discrete data streams of the same period, comprising:
Maintaining the polarity and value of the first digital value at the first time of the first digital signal relative to the first reference value;
Holding a polarity and a value of the second digital value at a second time after the first time of the first digital signal with respect to the first reference value;
Maintaining the polarity and value of the first digital value at the first time of the second digital signal relative to the second reference value;
Holding a polarity and a value of the second digital value at a second time after the first time of the second digital signal with respect to the second reference value;
The relationship between the polarity of the first digital value of the first digital signal and the polarity of the second digital value of the first digital signal and the first digital value of the second digital signal The relationship between the polarity and the polarity of the second digital value of the second digital signal, the polarity of the first digital value of the first digital signal, and the first digital value of the second digital signal A pattern divided based on the relationship between the polarity of the values or the relationship between the polarity of the second digital value of the first digital signal and the polarity of the second digital value of the second digital signal, or The value of the first digital value of the first digital signal and the second value of the first digital signal corresponding to the relationship between the pattern and the immediately preceding pattern. The value of the first digital value of the second digital signal, the value of the second digital value of the second digital signal, the first digital value of the first digital signal And the second digital value of the first digital signal, the first digital value of the second digital signal and the second digital signal of the second digital signal An arithmetic operation is performed on a difference between the first and second digital values, and an operation result is calculated as a phase difference between the first digital signal and the second digital signal between the first digital value and the second digital value. Supplying step ;
A method for detecting a phase difference of a digital signal.
上記パターンに対応する演算が、
上記第1のディジタル信号の上記第1のディジタル値の値と、上記第1のディジタル信号の上記第1のディジタル値の値と上記第1のディジタル信号の上記第2のディジタル値の値との差との除、
上記第1のディジタル信号の上記第2のディジタル値の値と、上記第1のディジタル信号の上記第1のディジタル値の値と上記第1のディジタル信号の上記第2のディジタル値の値との差との除、
上記第2のディジタル信号の上記第1のディジタル値の値と、上記第2のディジタル信号の上記第1のディジタル値の値と上記第2のディジタル信号の上記第2のディジタル値の値との差との除、
上記第2のディジタル信号の上記第2のディジタル値の値と、上記第2のディジタル信号の上記第1のディジタル値の値と上記第2のディジタル信号の上記第2のディジタル値の値との差との除
に基づいて行われる請求項1に記載のディジタル信号の位相差検出方法。
The operation corresponding to the above pattern is
A value of the first digital value of the first digital signal, a value of the first digital value of the first digital signal, and a value of the second digital value of the first digital signal. Excluding difference,
A value of the second digital value of the first digital signal; a value of the first digital value of the first digital signal; and a value of the second digital value of the first digital signal. Excluding difference,
A value of the first digital value of the second digital signal; a value of the first digital value of the second digital signal; and a value of the second digital value of the second digital signal. Excluding difference,
A value of the second digital value of the second digital signal; a value of the first digital value of the second digital signal; and a value of the second digital value of the second digital signal. Excluding difference ,
The method for detecting a phase difference of a digital signal according to claim 1 , which is performed based on
JP2008055309A 2008-03-05 2008-03-05 Method for detecting phase difference of digital signal Expired - Fee Related JP4459276B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008055309A JP4459276B2 (en) 2008-03-05 2008-03-05 Method for detecting phase difference of digital signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008055309A JP4459276B2 (en) 2008-03-05 2008-03-05 Method for detecting phase difference of digital signal

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005074679A Division JP4126051B2 (en) 2005-03-16 2005-03-16 Tracking error detection method, tracking servo method, tracking error detection circuit, and tracking servo circuit

Publications (2)

Publication Number Publication Date
JP2008226432A JP2008226432A (en) 2008-09-25
JP4459276B2 true JP4459276B2 (en) 2010-04-28

Family

ID=39844838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008055309A Expired - Fee Related JP4459276B2 (en) 2008-03-05 2008-03-05 Method for detecting phase difference of digital signal

Country Status (1)

Country Link
JP (1) JP4459276B2 (en)

Also Published As

Publication number Publication date
JP2008226432A (en) 2008-09-25

Similar Documents

Publication Publication Date Title
JP4126051B2 (en) Tracking error detection method, tracking servo method, tracking error detection circuit, and tracking servo circuit
US8111596B2 (en) Phase error detection apparatus
KR20110011486A (en) Systems and methods for two tier sampling correction in a data processing circuit
WO2001016948A1 (en) Tracking error detection device
KR100260549B1 (en) Read channel circuit for optical disc reproduction device
US7239583B2 (en) Tracking error detection apparatus
US20100194618A1 (en) Analog-to-digital converter, optical disk reproduction device, and receiver device
US7289399B2 (en) Tracking error detection apparatus including reduction in false tracking error detection during phase error detection
CN101714366A (en) Tracking error signal detection apparatus and optical disc apparatus
JP4459276B2 (en) Method for detecting phase difference of digital signal
EP0397234A1 (en) Apparatus for reading an information pattern from a record carrier and signal-processing circuit for use in such apparatus
US7995448B2 (en) Optical disc device
US20100195464A1 (en) Integrated circuit, optical disc system and tracking error signal generation method
JP2004319072A (en) Tracking error detecting device
JP3681682B2 (en) Optical disc apparatus, semiconductor integrated circuit, and off-track detection method
JP4996612B2 (en) Optical disc recording / reproducing apparatus
JP4329032B2 (en) Amplitude difference adjustment circuit between signals and tracking error detector
JP4948450B2 (en) Signal processing device
JP4153117B2 (en) Tracking error signal detection circuit
JP2006286089A (en) Signal processor
JP4443993B2 (en) Off-track detection device
JP5490658B2 (en) Wobble signal extraction circuit, wobble signal extraction method, and optical disc apparatus
JP2009070490A (en) Peak level detector, peak level detection section, and binarization signal generation circuit
JP2010218679A (en) Signal processing apparatus
JP2004087046A (en) Circuit integrated photodetector, optical pickup, and optical disk device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees