JP4459171B2 - 電磁界回路連携解析プログラム、記録媒体、および解析装置 - Google Patents

Description

本発明は、時間領域有限差分法による電磁界解析法と過渡電気回路解析による回路解析法を結合した連携解析をコンピュータに実行させるための電磁界回路連携解析プログラム、電磁界回路連携解析プログラムを格納した記録媒体、連携解析の解析方法および解析装置に関する。

電磁界回路連携解析では、電磁界解析で定義される電界や磁界と回路解析で定義される電圧や電流を関連付けながら解析を行なう。電磁界解析と回路解析とを融合した数値シミュレーションは、回路素子の特性とその周囲の電磁界現象を統一的に解析できるといった特徴を持っており、回路中を伝搬する高周波信号の解析に非常に有用であることが一般に知られている。

上述したような電磁界解析の１つの手法である時間領域有限差分法（以下、ＦＤＴＤ（Finite Difference Time Domain）法と呼ぶ）は、解析領域を格子で分割し、格子点に未知電磁界を配置するものである。ＦＤＴＤ法では、未知電界を配置する格子と未知磁界を配置する格子とを、格子の半分の幅だけずらすＹｅｅ格子という構造により解析が行なわれる。ＦＤＴＤ法は、これらの未知電界および磁界と、隣接する未知磁界および電界との間に働く関係式をマクスウェルの電磁界方程式を差分化することによって導き、それを基に未知電界および磁界をあるタイムステップを単位に更新していくことで全体の電磁界挙動を求める解析手法である。この解析手法に従えば、あるタイムステップで電界を更新し、１／２タイムステップ後に磁界を更新し、１タイムステップ後に電界を更新するというようにして、電界および磁界を交互に求めることができる。

また、現在、過渡電気回路解析用のツールとして、カリフォルニア大学バークレイ校により開発された、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）シミュレータが知られている。そのツールは、非常に複雑な電子装置におけるプロセスをシミュレートする効率的な手法を提供する。

非特許文献１には、集積回路等の回路をシミュレーションする方法として、ＦＤＴＤ法とＳＰＩＣＥ等の回路シミュレータを組み合わせた方法が提案されている。この従来のＦＤＴＤ法と回路シミュレータ（この場合はＳＰＩＣＥ）とを結合する電磁界回路連携解析では、ＦＤＴＤのセル内に、回路素子が組み込まれ、セルの１辺に対応する端子間に電流源とキャパシタを配置することでＦＤＴＤ法と回路解析を結合する手法（電流源法）が用いられている。

この電流源法でＮ端子回路素子を扱う場合は、各端子間に電流源を挿入した等価回路を生成する必要がある。非特許文献２では、Ｎ端子回路素子を電磁界回路連携解析する際において、信号線につながる端子とグラウンド線につながる端子の間に電流源およびキャパシタを並列に設定し、これによりＦＤＴＤ法と回路解析を結合する方法が示されている。このような従来の電磁界回路連携解析法では、Ｎ端子回路素子を扱う場合は、電流源とキャパシタの挿入される端子のどちらか一方が、グラウンドに接続されている。
A. Thomas, et al.: The use of SPICE lumped circuits as sub-grid models for FDTD analysis, IEEE Microwave Guided Wave Letters, vol. 4, pp. 141-143 (1994)。 C. Kuo, B. Houshmand, and T. Itoh: Full-wave analysis of packaged microwave circuits with active and nonlinear devices: An FDTD approach, IEEE Transactions on Microwave Theory Techniques, vol. 45, pp. 819-826 (1997)。

図９は、相互インダクタの例を示す図である。図９に示されるように、相互インダクタは、たとえば、端子ａ，ｂを有するコイル５２と、端子ｃ，ｄを有するコイル５４とから構成される。なお、２つのコイルの相互インダクタンスをＭとする。

このような相互インダクタは、一般的に回路の構成要素として使用されているにも関わらず、上述のような従来の電磁界回路連携解析はおろか、一般的な回路解析でも、図９に示すような直流的に接続されていない状態、いわゆるフローティング状態のままでは、直流電位が確定しないため回路解析を実行できない。

図１０は、一般的な回路解析において、図９の相互インダクタを解析可能とするために、図９の回路に高抵抗３５を挿入した場合を示す図である。

一般的に、ＳＰＩＣＥなどの回路解析において、フローティング状態の回路素子の回路解析については、たとえば、図１０に示すように、ｂ−ｄ間に回路動作に支障をきたさない程度の高抵抗３５を仮想的に追加し、フローティング端子を無くして解析を行なう。この修正により、直流的に各端子の電位が定まるため、解析が可能となる
この相互インダクタをＦＤＴＤ法による解析と結合するためには、更に、ＦＤＴＤからの情報を受け取るために、回路素子を接続するＦＤＴＤのセルに対応して電流源とキャパシタを端子間に追加する必要がある。

図１２は、従来の電磁界回路連携解析法において、図１０の高抵抗を付加した相互インダクタをＦＤＴＤ法と結合するために、図９の回路の回路素子が配置された端子間に電流源とキャパシタを追加した場合を示す図である。

図１２を参照して、回路素子を接続するＦＤＴＤのセルに対応して電流源とキャパシタを端子間に追加について説明する。図９の回路の回路素子が配置された端子間に電流源とキャパシタを追加するには、ａ−ｂ間に電流源３２ａとキャパシタ３３ａを追加し、ｃ−ｄ間に電流源３２ｂとキャパシタ３３ｂを追加する。更に、上記で追加した高抵抗３５に対しても電流源３２ｃとキャパシタ３３ｃを追加する変更が必要となる。

図１２は、ネットリストを例示した表である。図１２（Ａ）は、図９に対応する表、図１２（Ｂ）は、図１０に対応する表、図１２（Ｃ）は、図１１に対応する表である。

図１２において、第１列は素子名、第２列は＋端子のノード番号、第３列は−端子のノード番号、第４列は素子値などの情報を示している。高抵抗３５を挿入した場合、図１２（Ｃ）のように、インダクタに対応する電流源３２ａ（Ｉ１）、電流源３２ｂ（Ｉ２）とキャパシタ３３ａ（Ｃ１）、キャパシタ３３ｂ（Ｃ２）の挿入以外に、高抵抗３５に対しても電流源３２ｃとキャパシタ３３ｃを記載することが必要になってくる。

これは、ＦＤＴＤ法では、セルの各辺上で電界および磁界が計算されるため、ＦＤＴＤ法と回路解析を連携して解析する場合には、たとえば、ＦＤＴＤのセルの辺の磁界を電流に置き換えて、回路解析において前記電流を表現する電流源とセルの１辺に相当するキャパシタ付加した回路網について集中定数モデルで回路解析を行ない、回路解析の結果から得られる電圧値を、今度はセルの電界に置き換えてＦＤＴＤ法のセルの電界に返すため、回路要素は、１つのセル内にあると仮定する必要があるからである。

上述したように、フローティング状態のＮ端子回路素子の電磁界回路連携解析は、本来存在しない高抵抗に対して、更に電流源とキャパシタを追加する必要が有るため、ネットリストの変更が必要となるほか、電流源が増加した分計算量も増加し、計算時間を要していた。

本発明は、上述のような問題を解決するためになされたものであって、その目的は、相互インダクタに対しても、その４端子がフローティングのまま回路解析を行なう電磁界回路連携解析プログラム、連携解析方法、および連携解析装置を提供することである。

本発明の１つの局面に従うと、演算処理部を有するコンピュータに電磁界回路連携解析を実行させるためのプログラムであって、演算処理部は、セル分割された解析対象となる領域において、領域の電界または磁界について第１の電磁界解析を行なうステップと、演算処理部は、セルが含む回路素子のネットリストによって表記された等価回路に対して、第１の電磁界解析を行なうステップにより与えられた電界または磁界の一方に基づき、電圧源または電流源の一方を設定し、回路解析を行なうステップとを備え、回路解析を行なうステップは、演算処理部が解析対象に含まれる誘導結合された相互インダクタの動作を解析する場合に、演算処理部が、相互インダクタの対応する２端子を接続されているものとして解析するインダクタ回路解析ステップを含み、演算処理部は、回路解析の結果に基づき、回路素子を含むセルの電界または磁界の他方を算出し、領域の電界または磁界についての第２の電磁界解析を行なうステップと、演算処理部は、第１の電磁界解析を行なうステップと、回路解析を行なうステップと、第２の電磁界解析を行なうステップを、所定の条件が満たされるまで繰りかえすステップとをさらに備え、第１および第２の電磁界解析を行なうステップは、演算処理部が解析対象に含まれる誘導結合された相互インダクタの動作を解析する場合に、演算処理部が接続されているものとした２端子間を開放して解析するインダクタ領域解析ステップを含む。

好ましくは、回路解析を行なうステップは、セルが相互インダクタを含むときに、演算処理部が、相互インダクタに対応する２端子を仮想的に接続させるようにネットリストを変更するステップを含む。

好ましくは、インダクタ回路解析ステップは、演算処理部が、仮想的に変更されたネットリストに基づいて、相互インダクタの端子間の電圧を解析するステップを含み、インダクタ領域解析ステップは、演算処理部が、接続されているものとした２端子間が開放されているものとして、電圧を解析するステップにおける解析結果に基づき、セルの電圧を電界に変換するステップを含む。

好ましくは、コンピュータは、さらに記憶部を有し、解析対象となる領域は回路基板を含み、回路基板に配置された回路素子の等価回路は、ＣＲ要素と、誘導結合のないコイル要素と、誘導結合されたコイル要素を含み、タイムステップΔｔが予め決められているときに、第１の電磁界解析を行なうステップは、演算処理部が、解析対象となる領域をセル分割し、電界と磁界を空間的に半セルずらして配置するステップと、演算処理部が、時刻ｔにおける領域の磁界を求めるステップと、演算処理部が、求めた磁界に基づき、回路素子を含むセルの電流を求めるステップを含み、回路解析を行なうステップは、セルに含まれる回路素子が誘導結合されたコイル要素の場合は、演算処理部は、誘導結合されたコイル要素の対応する２端子を仮想的に接続させるようにネットリストを変更するステップと、演算処理部が、電流を求めるステップで求められた電流に基づき、ネットリスト、または変更したネットリストに対して電流源を設定し、回路素子の２端子間の時刻ｔ＋１／２Δｔにおける電圧を求めるステップと、演算処理部が、時刻ｔをｔ＋１／２Δｔに更新するステップとを含み、第２の電磁界解析を行なうステップは、演算処理部が、回路解析を行なうステップに基づき、回路素子を含むセルの電界を算出し、時刻ｔ＋１／２Δｔにおける領域の電界を求めるステップと、演算処理部が、求めた電界と求めた磁界を記憶部に格納するステップと、演算処理部が、電磁界解析において時刻ｔをｔ＋１／２Δｔに更新するステップとを含む。

本発明の他の局面に従うと、上記電磁界回路連携解析プログラムを格納したコンピュータ読み取り可能な記録媒体を提供する。

本発明のさらに他の局面に従うと、電磁界回路連携解析装置であって、電磁界解析を行なう電磁界解析部を備え、電磁界解析部は、セル分割された解析対象となる領域において、領域の電界または磁界について第１の電磁界解析を行なう手段を含み、セルが含む回路素子のネットリストによって表記された等価回路に対して、第１の電磁界解析を行なう手段により与えられた電界または磁界の一方に基づき、電圧源または電流源の一方を設定し、回路解析を行なう回路解析部をさらに備え、回路解析部は、解析対象に含まれる誘導結合された相互インダクタの動作を解析する場合に、相互インダクタの対応する２端子を接続されているものとして解析するインダクタ回路解析手段を含み、電磁界解析部と回路解析部とを制御する解析制御部とを備え、電磁界解析部は、回路解析部の結果に基づき、等価回路の存在するセルの電界または磁界の他方を算出し、領域の電界または磁界についての第２の電磁界解析を行なう手段と、解析対象に含まれる誘導結合された相互インダクタの動作を解析する場合に、接続されているものとした２端子間を開放して、第１および第２の電磁界解析を実行させるインダクタ領域解析手段をさらに含んでおり、解析制御部は、第１の電磁界解析を行なう手段と、回路解析を行なう手段と、第２の電磁界解析を行なう手段とによる各解析を、所定の条件が満たされるまで繰りかえすように電磁界解析部と回路解析部とを制御する手段を含む。

本発明のさらに他の局面に従うと、電磁界回路連携解析方法であって、セル分割された解析対象となる領域において、領域の電界または磁界について第１の電磁界解析を行なうステップと、セルが含む回路素子のネットリストによって表記された等価回路に対して、電磁界解析を行なうステップにより与えられた電界または磁界の一方に基づき、電圧源または電流源の一方を設定し、回路解析を行なうステップとを備え、回路解析を行なうステップは、解析対象に含まれる誘導結合された相互インダクタの動作を解析する場合に、相互インダクタの対応する２端子を接続されているものとして解析するインダクタ回路解析ステップを含み、回路解析の結果に基づき、等価回路の存在するセルの電界または磁界の他方を算出し、領域の電界または磁界についての第２の電磁界解析を行なうステップと、第１の電磁界解析を行なうステップと、回路解析を行なうステップと、第２の電磁界解析を行なうステップを、所定の条件が満たされるまで繰りかえすステップとをさらに備え、第１および第２の電磁界解析を行なうステップは、解析対象に含まれる誘導結合された相互インダクタの動作を解析する場合に、接続されているものとした２端子間を開放して解析するインダクタ領域解析ステップを含む。

本発明によれば、相互インダクタの端子間がフローティング状態のまま、抵抗や電流源の増加の少ない回路解析で扱えるため、電磁界回路連携解析の計算量を低減できる。また、抵抗を付加する場合に比べて、さらに生じていた回路解析のネットリスト変更の作業量を軽減できるため、電磁界回路連携解析の準備に要する処理時間を低減することができる。

以下、図面を参照しつつ本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについては詳細な説明は繰り返さない。

以下の説明で明らかとなるように、本発明の電磁界回路連携解析プログラムや連携解析方法では、回路基板内の電界・磁界をＦＤＴＤ法などの電磁界解析で、電気回路素子をＳＰＩＣＥなどの回路シミュレータで回路解析する際に、回路基板に含まれる共通電極を有さないＮ端子回路素子の端子間をフローティングのまま回路解析で扱う。したがって、共通電極を有するＮ端子回路素子を扱う場合に比べてさらに生じていた、回路解析のネットリスト変更および回路素子の追加を行うことなく電磁界回路連携解析することが出来る。

（１．本発明のシステム構成）
図１は、本発明の連携解析プログラムを実行するコンピュータ１００の一例を示す概念図である。

図１において、連携解析するためのプログラムを実行させるためのコンピュータ１００は、ＣＤ−ＲＯＭ（Compact Disc Read-Only Memory）１１８等の光ディスク上の情報を読み込むための光ディスクドライブ１０８およびフレキシブルディスク（Flexible Disk、以下ＦＤ）１１６に情報を読み書きするためのＦＤドライブ１０６を備えたコンピュータ本体１０２と、コンピュータ本体１０２に接続された表示装置としてのディスプレイ１０４と、同じくコンピュータ本体１０２に接続された入力装置としてのキーボード１１０およびマウス１１２とを備える。

図２は、このコンピュータ１００の構成をブロック図形式で示す図である。
図２に示されるように、このコンピュータ１００を構成するコンピュータ本体１０２は、光ディスクドライブ１０８およびＦＤドライブ１０６に加えて、それぞれバス１０５に接続されたＣＰＵ（Central Processing Unit）１２０と、ＲＯＭ（Read Only Memory）およびＲＡＭ（Random Access Memory）を含むメモリ１２２と、直接アクセスメモリ装置、たとえば、ハードディスク１２４と、外部とデータの授受を行なうための通信インターフェイス１２８とを含んでいる。光ディスクドライブ１０８にはＣＤ−ＲＯＭ１１８などの光ディスクが装着される。ＦＤドライブ１０６にはＦＤ１１６が装着される。

ハードディスク１２４内には、解析対象となる回路基板について、基板の形状、基板の誘電率等の基板の物理的性質を表現するパラメータ等が格納された回路基板データ１３４と、時間領域の電磁界解析を行なう手法の一つであるＦＤＴＤを実行するプログラム１３５と、回路解析を実行するプログラム１３６などが格納される。ここで、たとえば、回路基板データについては、通信インターフェイス１２８を介して、外部のデータベースから供給されてもよい。また、各プログラムは、ＦＤ１１６、またはＣＤ−ＲＯＭ１１８等の記録媒体によって供給されてもよいし、他のコンピュータにより通信回線を経由して供給されてもよい。また、ＦＤＴＤや回路解析の実行は、通信インターフェイス１２８を介して、外部のコンピュータに実行させ、その結果をハードディスク１２４に格納させてもよい。

また、記憶装置、たとえば、ハードディスク１２４の記憶領域には、電磁界解析中の解析結果である電界値、磁界値を一時格納し、次のステップでそれらの値を更新するための電界値記憶領域１３７と、磁界値記憶領域１３８とが設けられる。

なお、ここでは、ＦＤＴＤを実行するプログラム１３５と回路解析を実行するプログラム１３６を総称して、電磁界回路連携解析プログラムとしている。

したがって、以下では、１つのコンピュータ装置内において、時間領域の電磁界解析と回路解析とが連携して実行されるものとして説明する。しかしながら、電磁界解析と回路解析とはそれぞれ別のコンピュータ装置で実行するものとして、この別々のコンピュータ装置間でデータを通信インターフェイス１２８を相互にやり取りして、連携解析を実行してもよい。

演算処理装置として機能するＣＰＵ１２０は、メモリ１２２をワーキングメモリとして、上述したＦＤＴＤを実行するプログラム１３５や回路解析を実行するプログラム１３６に対応した処理を実行する。

なお、ＣＤ−ＲＯＭ１１８は、コンピュータ本体に対してインストールされるプログラム等の情報を記録可能な媒体であれば、他の媒体、たとえば、ＤＶＤ−ＲＯＭ（Digital Versatile Disc）やメモリーカードなどでもよく、その場合は、コンピュータ本体１０２には、これらの媒体を読み取ることが可能なドライブ装置が設けられる。

ＦＤＴＤを実行するプログラム１３５や回路解析を実行するプログラム１３６は、上述の通り、ＣＰＵ１２０により実行されるソフトウェアである。一般的に、こうしたソフトウェアは、ＣＤ−ＲＯＭ１１８、ＦＤ１１６等の記録媒体に格納されて流通し、ＣＤ−ＲＯＭドライブ１０８またはＦＤドライブ１０６等により記録媒体から読み取られてハードディスク１２４に一旦格納される。または、コンピュータ１００がネットワークに接続されている場合には、ネットワーク上のサーバから一旦ハードディスク１２４にコピーされる。そうしてさらにハードディスク１２４からメモリ１２２中のＲＡＭに読み出されてＣＰＵ１２０により実行される。なお、ネットワーク接続されている場合には、ハードディスク１２４に格納することなくＲＡＭに直接ロードして実行するようにしてもよい。

図１および図２に示したコンピュータのハードウェア自体およびその動作原理は一般的なものである。したがって、本発明の機能を実現するに当り本質的な部分は、ＦＤ１１６、ＣＤ−ＲＯＭ１１８、ハードディスク１２４等の記録媒体に記憶されたソフトウェアである。

なお、一般的傾向として、コンピュータのオペレーティングシステムの一部として様々なプログラムモジュールを用意しておき、アプリケーションプログラムはこれらモジュールを所定の配列で必要なときに呼び出して処理を進める方式が一般的である。そうした場合、当該ソフトウェア自体にはそうしたモジュールは含まれず、当該コンピュータでオペレーティングシステムと協働してはじめて電磁界回路連携解析が可能になる。しかし、一般的なプラットフォームを使用する限り、そうしたモジュールを含ませたソフトウェアを流通させる必要はなく、それらモジュールを含まないソフトウェア自体およびそれらソフトウェアを記録した記録媒体（およびそれらソフトウェアがネットワーク上を流通する場合のデータ信号）が実施の形態を構成すると考えることができる。

（２． 電磁界回路連携解析方法）
以下、本発明に係る電磁界回路連携解析の方法について説明する。

（２．１ 電磁界解析と回路解析との連携解析方法）
まず、電磁界解析を行なう手法の一つであるＦＤＴＤ法について説明し、次いで連携解析するのに用いられる電流源法について説明する。

ＦＤＴＤ法は、マクスウェルの電磁界方程式を差分化することによって数値計算する方法である。まず、解析領域を格子で分割し、格子の各辺の中心に電界、各面の中心に磁界を配置する、いわゆるＹｅｅ格子という構造を取る。そして、マクスウェルの方程式を差分化すると、電界・磁界は、空間的に半セル、時間的に半タイムステップずらした位置に配置される。ここで、求めたい未知電界、未知磁界と隣接する１タイムステップ前の既知電界、既知磁界の間に働く関係式を電磁気学に基づくマクスウェル方程式から導くと次の式（１）および（２）のようになる。

なお、式中で太字は、当該変数がベクトルであることを示す。
式（１）はｎタイムステップの電界Ｅ（ベクトル）、式（２）は（ｎ＋１／２）タイムステップの磁界Ｈ（ベクトル）についての関係式である。ただし、Δt，μ，ε，σは、それぞれ、タイムステップ、透磁率、誘電率、導電率とする。

これらをもとに未知電界、未知磁界をあるタイムステップΔtを単位に更新していくことで、解析領域全体の電磁界挙動を時間領域で求めることができる。

このように、ＦＤＴＤ法では解析領域内の未知電界、未知磁界を陽解法により逐次的に計算することで解析対象の時間領域電磁界応答を解析できる。

次に、本発明の電磁界回路連携解析用いられる、ＦＤＴＤ法と回路解析を直接結合する手法である電流源法について説明する。

図３は、電流源法による連携解析の模式図である。図３（Ａ）は、回路解析の対象となる回路素子を含むＦＤＴＤセルを示す図であり、図３（Ｂ）は、図３（Ａ）のセルに対応する、電流源法の等価回路を示す図であり、図３（Ｃ）は、電流源法の概略的な処理の流れを示す図である。

図３を参照して、電流源法について説明する。図３（Ａ）では、電界は実線で示される格子セルの辺に沿って、磁界は点線で示される格子セルの面の中心に垂直に割り当てられている。Δｘ，Δｙ，ΔｚはＦＤＴＤセルの各辺の長さを示し、実線の格子セルと点線の格子セルは、１／２Δｘ，１／２Δｙ，１／２Δｚずつ、ずれて配置されている。なお、矢印は電界および磁界の向きを表わしている。ここでは、電界のある辺ａｂに、回路解析で動作解析する対象の回路素子が配置されているとする。

図３（Ｃ）を参照して、電流源法の処理の流れを説明する。まず、ＦＤＴＤ法にてセルの磁界を計算する（ステップＳ３００）。

そして、回路素子が含まれるセルにアンペアの法則を適用し、ｚ成分について展開すると、以下の式（３）が得られる。

ただし、Ｊ_Lは素子に流れる導電電流密度とする。
ここで、式（３）の左辺第１項のε（ΔｘΔｙ）／Δｚを等価的に平行平板コンデンサの容量Ｃ_０とし、右辺をセルに流れる全電流Ｉとすると、式（３）は、以下の式（４）のように書き直すことが出来る。

ただし、Ｖ_Lは回路素子両端の電圧、Ｉ_Lは回路素子に流れる全電流とする。
セルに流れる全電流Ｉは、アンペアの法則を用いて素子の周りの磁界を面３１に沿って周回積分して求められるが、磁界は一定であるため、Ｉは定電流源と考えることができる。図３（Ｂ）に示すように、式（４）は、電流源３２とコンデンサ３３と回路網３４を含む等価回路として考えられる。

再び図３（Ｃ）にもどって、ＦＤＴＤで求めた磁界Ｈから電流Ｉを計算し、電流源値Ｉとして回路解析に渡す（ステップＳ３０２）ことで、回路解析によりＶ_L、Ｉ_Lを求めることが出来る。そして、回路解析にてＶ_Lを求め、回路素子のセル辺の電界を計算するためＶ_LをＦＤＴＤ法に渡し（ステップＳ３０４）、ステップＳ３０６にて、電界Ｅが計算される。

以上のようにして、回路解析とＦＤＴＤ法が直接結合されることになる。これにより、電磁界との結合は回路の入出力端子だけを考えて解析することができる。

なお、ここではアンペアの法則に基づいて定式化した電流源法を連携解析方法として示したが、ファラデーの法則に基礎をおく方法である電圧源法を用いてもよい。

（２．２ 本発明の電磁界回路連携解析方法）
以下に、本発明の連携解析方法の概略を説明する。

図４は、ＲＣ網を含めた回路基板の２次元電磁界モデルの例を示す図である。
図４を参照して、まず、本発明の電磁界回路連携解析が対象とする相互インダクタを含む回路基板のモデルについて説明する。

ＦＤＴＤ法にて電磁界解析するためには、回路基板をセルに分割し、電磁界モデルを作成する。図４は、回路基板１をセルに分割した、２次元電磁界モデルである。電磁界モデルでは、各セルに含まれる物質として、たとえば、金属、誘電体などが設定されている。図４のそれぞれのセルは、導体２、誘電体４、回路素子として抵抗６ａやコンデンサ６ｂなどを含んでいる。また、ａ−ｂ間のセル１２にコイル５２（図示せず）、ｃ−ｄ間のセル１４にコイル５４（図示せず）が含まれており、端子ａと端子ｃ、および端子ｂと端子ｄは直接つながっていない。また、基板１は、接地電極を示すグランド８と、電源１０も含む。

図５は、誘導結合されたコイルの連携解析モデルの例を示す図である。図５（Ａ）はＦＤＴＤ法でメッシュ化した基板モデルを示す図であり、図５（Ｂ）は回路解析を行なう回路シミュレータでの等価回路を示す図であり、図５（Ｃ）は、図５（Ｂ）に対応するネットリストである。

図５を参照して、図４の回路基板の、特に、コイル５２，５４を連携解析する方法の概略を説明する。

回路解析で動作解析する対象の、誘導結合されたコイル５２，５４は、図５（Ａ）において、それぞれ、セル１２の電界の配置されている辺ａｂとセル１４の電界が配置されている辺ｃｄに配置されているとする。

電流源法による連携解析では、回路解析からＦＤＴＤ法に与えるのは、ａ−ｂ間とｃ−ｄ間の電位差であり、これをもとにＦＤＴＤ法ではセル辺ａｂと辺ｃｄの電界を計算する。しかしながら、ＦＤＴＤ法で電界を求めるには、ａ−ｂ間とｃ−ｄ間の電位差が与えられるだけで十分である。したがって、回路解析ではフローティング端子を仮想的につながっているものとした等価回路に対して回路解析し、ＦＤＴＤ法では上述の接続を開放して、電磁界解析を行なう。

具体的には、以下のような方法をとる。図５（Ａ）のように、ＦＤＴＤ法のモデルでは端子ｂと端子ｄは直接つながっていないが、回路解析するために、図５（Ｂ）のように、仮想的にｂ−ｄ間をつなぎ、接地したとする等価回路を作成する。また、これに対応するようにネットリストを、図５（Ｃ）のように変更する。この等価回路に基づき、回路解析を行ない、求めた電圧差をＦＤＴＤ法に与える。このとき、回路解析では端子ｂと端子ｄが接続されているため、端子ｂ―ｄ間の電位差は０であるが、ＦＤＴＤ法のモデルに反映するときには、端子ｂ−ｄ間を開放とし、回路解析で得られた電位差のうち、端子ａ−ｂ間の電位差と、端子ｃ−ｄ間の電位差のみを基板上の電圧として設定し、端子ｂ−ｄ間、端子ａ−ｃ間の電位差はＦＤＴＤで得られた値をそのまま用いて電磁界解析を行なう。

以上、説明したように、電磁界回路連携解析においてフローティング状態の相互インダクタンスを解析する場合において、フローティングであるべき端子間を接続し接地した等価回路を作成して解析し、解析結果の中から特定の端子間の電位差だけをＦＤＴＤ法へ受け渡す処理を行うことにより、相互インダクタを含めた回路基板の電磁界回路連携解析を行なうことが出来る。

なお、電流源法による電磁界解析と回路解析の連携処理の流れは（２．１）で説明した通りである。

（３．コンピュータ１００への実装）
以上の発明である連携解析方法は、以下の手続きによってコンピュータソフトウェアとして実装できる。

以下、その手続きについてまとめる。
図６は、図３（Ｃ）で示した連携解析の処理の流れを具体的に示したフローチャートである。

図６を参照して、連携解析の処理の流れを説明する。なお、ステップＳ７１００〜Ｓ７１２０は、ＦＤＴＤを実行するプログラム１３５に、ステップＳ７２００〜Ｓ７２１２は、回路解析を実行するプログラム１３６に従った処理である。

また、図３（Ｃ）のステップＳ３００はステップＳ７１００〜Ｓ７１０２に、ステップＳ３０２はステップＳ７１０４〜７１０６に、ステップＳ３０４はステップＳ７２００〜Ｓ７２１２に、ステップＳ３０６はステップＳ７１０８〜Ｓ７１２０に対応している。

ＦＤＴＤの処理の流れについて説明する。
まず、ＣＰＵ１２０は、ハードディスク１２４に格納されている回路基板データ１３４から解析条件を読み込む（ステップＳ７１００）。解析条件とは、格子セルの寸法、ＦＤＴＤ解析のタイムステップ、回路解析のタイムステップ、解析時間、解析領域内の電界、磁界の初期値、回路素子の電流、電圧の初期値、解析領域内に配置されている誘電体、導体の座標値、回路素子のネットリスト、最大解析時刻Ｔｍａｘである。

さらに、ＣＰＵ１２０は、解析時刻ｔをゼロにし、メモリ１２２に解析条件の解析領域サイズ、セルサイズ分の記憶領域を確保し、配置されている導体、誘電体情報をもとに解析領域セルの係数項計算を行なう（ステップＳ７１０１）。また、所定の電界、磁界初期値をもとに、電界、磁界値の設定を行なう。

続いて、ＣＰＵ１２０は、解析領域セルの全磁界Ｈを計算し、更新する（ステップＳ７１０２）。ステップＳ７１０２で更新した磁界をもとに、ＣＰＵ１２０は、回路素子を含むセル（以下、回路セルとする）の近傍の磁界Ｈを以下のアンペアの式（５）で電流値Ｉに変換する（ステップＳ７１０４）。

ここで、ＣＰＵ１２０は、この電流値Ｉを回路解析のネットリストに付加する電流源値とする。

ＣＰＵ１２０は、ステップＳ７１０４の電流源値を回路解析に与える（ステップＳ７１０６）。電流源値を受け取った回路解析の処理の流れは後述する。

ステップＳ７１０８では、ＣＰＵ１２０は、現在の解析時刻ｔをＦＤＴＤタイムステップの半分進め、解析領域の全電界Ｅを計算し、更新する（ステップＳ７１１０）。

次いで、ＣＰＵ１２０は、回路解析で計算された電圧を受け取る（ステップＳ７１１２）。ただし、回路解析の対象が誘導結合されたコイルであった場合は電圧差値を受け取る。なお、まだ計算されていなければ、計算されるまで処理を中断する。

ステップＳ７１１４では、ＣＰＵ１２０は、回路解析から受け取った電圧値を以下の式（６）により、回路セルの電界値に変換する。

ΔｙはＦＤＴＤセルのＹ方向の長さである。なお、ここでは回路素子がＹ方向に配置されているとしたが、任意方向に配置することができる。

そして、ＣＰＵ１２０は、ステップＳ７１１４で求めた電圧値を電磁界解析領域の回路素子を挿入した場所の電界値とする（ステップＳ７１１６）。

ステップＳ７１１８で、ＣＰＵ１２０は、現在の解析時刻ｔをＦＤＴＤのタイムステップの半分進める。また、解析時刻ｔのときの解析領域の電界をハードディスク１２４内の電界値記憶領域１３７に、磁界情報をハードディスク１２４内の磁界値記憶領域１３８に格納する。

ステップＳ７１２０では、ＣＰＵ１２０は、現在の解析時刻ｔと最大解析時刻Ｔｍａｘの比較を行なう。解析時刻ｔのほうが最大解析時刻Ｔｍａｘより小さければ（ステップＳ１２０にて、Ｎｏ）、ステップＳ７１０２に戻る。そうでなければ（ステップＳ７１２０にて、Ｙｅｓ）、解析に使用したメモリ１２２の記憶領域の開放を行ない、計算を終了する。

次に、回路解析の処理の流れについて説明する。
まず、ＣＰＵ１２０は、所定のネットリストをもとに、メモリ１２２に記憶領域を確保し、素子の結線情報をもとに電流源法による電流源とキャパシタを追加した回路行列を生成する（ステップＳ７２００）。この際、素子が相互インダクタンスであれば、上述したように対応する２端子をつないだ回路行列を生成する。また、解析時刻をゼロに設定する。

ステップＳ７２０２では、ＣＰＵ１２０は、電磁界解析から電流源値を受け取る。なお、電流源値を受け取るまでは処理を中断する。

次いで、ＣＰＵ１２０は、電流源値を、ステップＳ７２０２で受け取った電流源値に更新し（ステップＳ７２０４）、解析時刻がΔｔ(ｎ−１／２)からΔｔ(ｎ＋１／２)までの回路解析を行ない、電圧を求める（ステップＳ７２０６）。

さらに、ＣＰＵ１２０は、時刻Δｔ(ｎ＋１／２)での電圧値を電磁界解析に与える（ステップＳ７２０８）。ただし、回路解析の対象が相互インダクタンスであった場合は電圧差値を与える。また、ＣＰＵ１２０は、ハードディスク１２４に、時刻Δｔ(ｎ＋１／２)での電流、電圧値を格納する。

ステップＳ７２１０では、ＣＰＵ１２０は、現在の解析時刻ｔを回路解析タイムステップ分進め、ハードディスク１２４に、解析時刻ｔと回路素子端子間の電圧または電圧差を格納する。

そして、ＣＰＵ１２０は、現在の解析時刻ｔと最大解析時刻Ｔｍａｘの比較を行なう（ステップＳ７２１２）。解析時刻ｔのほうが最大解析時刻Ｔｍａｘより小さければ（ステップＳ７２１２にて、Ｎｏ）、ステップＳ７２０２に戻る。そうでなければ（ステップＳ７２１２にて、Ｙｅｓ）、解析に使用したメモリ１２２の記憶領域の開放を行ない、計算を終了する。

以上のようにして、本発明では相互インダクタンスの回路を含めた電磁界回路連携解析を行なう。

なお、以上の説明では、解析処理が最大解析時刻を越えることを条件として終了するものとして説明したが、解析処理の終了条件としては、他の条件、たとえば、電界および磁界が定常状態となってから所定時間経過した後との条件が満たされるか等を用いることもできる。

なお、電磁界解析や回路解析は、上述のように、ＣＰＵ１２０がＦＤＴＤを実行するプログラム１３５や回路解析を実行するプログラム１３６に従って行なうが、通信インターフェイス１２８経由で接続される複数個のＣＰＵに実行させ、その結果をコンピュータ１００を解してやりとりさせるようにしてもよい。また、電磁界解析や回路解析は、単一のＣＰＵを用いて解析してもよいが、解析領域を複数の領域に分割して複数個のＣＰＵを用いて解析してもよい。

（４．解析結果の例）
以下、本発明の手法を用いて誘導結合された２つのコイルを解析した結果の例を示す。

図７は、図４の端子ａおよびｃのポート入力波形を示す図である。
図８は、図４の端子ｂおよびｄのポート出力波形を示す図である。

図７および図８は、端子ａ，ｃに位相のずれた差動入力信号を入れ、端子ｂ，ｄで補正されていることを示している。ここでは、点線のグラフは、本発明の電磁界回路連携解析プログラムによって求められた電圧値であり、実線のグラフは、ＳＰＩＣＥ単体で同じ設定で解析を行なった結果である。これにより、本発明の連携解析プログラムにおいて、誘導結合されたコイルの場合に入出力端子の電圧差によって解析を行なっても、コイルの解析が精度よく電磁界解析に組み込まれていることが分かる。

以上の説明により、本発明によれば、相互インダクタの端子間がフローティング状態のまま、抵抗や電流源の増加の少ない回路解析で扱えるため、電磁界回路連携解析の計算量を低減できる。また、抵抗を付加する場合に比べて、さらに生じていた回路解析のネットリスト変更の作業量を軽減できるため、電磁界回路連携解析の準備に要する処理時間を低減することができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

本発明の連携解析プログラムを実行するコンピュータ１００の一例を示す概念図である。 このコンピュータ１００の構成をブロック図形式で示す図である。 電流源法による連携解析の模式図である。 ＲＣ網を含めた回路基板の２次元電磁界モデルの例を示す図である。 誘導結合されたコイルの連携解析モデルの例を示す図である。 図３（Ｃ）で示した連携解析の処理の流れを具体的に示したフローチャートである。 図４の端子ａおよびｃのポート入力波形を示す図である。 図４の端子ｂおよびｄのポート出力波形を示す図である。 相互インダクタの例を示す図である。 一般的な回路解析法において、図９の相互インダクタを解析可能とするために、図９の回路に高抵抗３５を挿入した場合を示す図である。 従来の電磁界回路連携解析法において、図１０の高抵抗を付加した相互インダクタをＦＤＴＤ法と結合するために、図９の回路の回路素子が配置された端子間に電流源とキャパシタを追加した場合を示す図である。 ネットリストを例示した表である。

符号の説明

１ 回路基板、２ 導体、４ 誘電体、６ａ 抵抗、８ グランド、１０ 電源、１２，１４ セル、３１ 磁界、３２a，３２ｂ，３２ｃ 電流源、６ｂ，３３ａ，３３ｂ，３３ｃ コンデンサ、３４ 回路網、３５ 高抵抗、５２，５４ コイル、１００ コンピュータ、１０２ コンピュータ本体、１０４ ディスプレイ、１０６ ＦＤドライブ、１０８ 光ディスクドライブ、１１０ キーボード、１１２ マウス、１１６ ＦＤ、１１８ ＣＤ−ＲＯＭ、１２０ ＣＰＵ、１２２ メモリ、１２４ ハードディスク、１２８ 通信インターフェイス、１３４ 回路基板データ、１３５ ＦＤＴＤを実行するプログラム、１３６ 回路解析を実行するプログラム、１３７ 電界値記憶領域、１３８ 磁界値記憶領域。

Claims (6)

1. 演算処理部を有するコンピュータに電磁界回路連携解析を実行させるためのプログラムであって、
   前記演算処理部は、セル分割された解析対象となる領域において、前記領域の電界または磁界について第１の電磁界解析を行なうステップと、
   前記演算処理部は、前記セルが含む回路素子のネットリストによって表記された等価回路に対して、前記第１の電磁界解析を行なうステップにより与えられた電界または磁界の一方に基づき、電圧源または電流源の一方を設定し、回路解析を行なうステップとを備え、
   前記回路解析を行なうステップは、前記演算処理部が前記解析対象に含まれる誘導結合された相互インダクタの動作を解析する場合に、前記演算処理部が、前記相互インダクタの対応する２端子を接続されているものとして解析するインダクタ回路解析ステップを含み、
   前記演算処理部は、前記回路解析の結果に基づき、前記回路素子を含む前記セルの電界または磁界の他方を算出し、前記領域の電界または磁界についての第２の電磁界解析を行なうステップと、
   前記演算処理部は、前記第１の電磁界解析を行なうステップと、前記回路解析を行なうステップと、前記第２の電磁界解析を行なうステップを、所定の条件が満たされるまで繰りかえすステップとをさらに備え、
   前記第１および第２の電磁界解析を行なうステップは、前記演算処理部が前記解析対象に含まれる誘導結合された相互インダクタの動作を解析する場合に、前記演算処理部が前記接続されているものとした２端子間を開放して解析するインダクタ領域解析ステップを含む、解析処理をコンピュータに実行させるための電磁界回路連携解析プログラム。
2. 前記回路解析を行なうステップは、
   前記セルが前記相互インダクタを含むときに、前記演算処理部が、前記相互インダクタに対応する２端子を仮想的に接続させるように前記ネットリストを変更するステップを含む、請求項１記載の電磁界回路連携解析プログラム。
3. 前記インダクタ回路解析ステップは、前記演算処理部が、仮想的に変更された前記ネットリストに基づいて、前記相互インダクタの端子間の電圧を解析するステップを含み、
   前記インダクタ領域解析ステップは、前記演算処理部が、前記接続されているものとした２端子間が開放されているものとして、前記電圧を解析するステップにおける解析結果に基づき、前記セルの電圧を電界に変換するステップを含む、請求項２記載の電磁界回路連携解析プログラム。
4. 前記コンピュータは、さらに記憶部を有し、
   前記解析対象となる領域は回路基板を含み、
   前記回路基板に配置された回路素子の等価回路は、ＣＲ要素と、誘導結合のないコイル要素と、誘導結合されたコイル要素を含み、
   タイムステップΔｔが予め決められているときに、
   前記第１の電磁界解析を行なうステップは、
   前記演算処理部が、前記解析対象となる領域をセル分割し、電界と磁界を空間的に半セルずらして配置するステップと、
   前記演算処理部が、時刻ｔにおける前記領域の磁界を求めるステップと、
   前記演算処理部が、前記求めた磁界に基づき、前記回路素子を含む前記セルの電流を求めるステップを含み、
   前記回路解析を行なうステップは、
   前記セルに含まれる前記回路素子が前記誘導結合されたコイル要素の場合は、前記演算処理部は、前記誘導結合されたコイル要素の対応する２端子を仮想的に接続させるように前記ネットリストを変更するステップと、
   前記演算処理部が、前記電流を求めるステップで求められた電流に基づき、前記ネットリスト、または前記変更したネットリストに対して電流源を設定し、前記回路素子の２端子間の前記時刻ｔ＋１／２Δｔにおける電圧を求めるステップと、
   前記演算処理部が、前記時刻ｔをｔ＋１／２Δｔに更新するステップとを含み、
   前記第２の電磁界解析を行なうステップは、
   前記演算処理部が、前記回路解析を行なうステップに基づき、前記回路素子を含むセルの電界を算出し、前記時刻ｔ＋１／２Δｔにおける前記領域の電界を求めるステップと、
   前記演算処理部が、前記求めた電界と前記求めた磁界を前記記憶部に格納するステップと、
   前記演算処理部が、電磁界解析において前記時刻ｔをｔ＋１／２Δｔに更新するステップとを含む、請求項１記載の電磁界回路連携解析プログラム。
5. 請求項１記載の電磁界回路連携解析プログラムを格納したコンピュータ読み取り可能な記録媒体。
6. 電磁界回路連携解析装置であって、
   電磁界解析を行なう電磁界解析部を備え、
   前記電磁界解析部は、
   セル分割された解析対象となる領域において、前記領域の電界または磁界について第１の電磁界解析を行なう手段を含み、
   前記セルが含む回路素子のネットリストによって表記された等価回路に対して、前記第１の電磁界解析を行なう手段により与えられた電界または磁界の一方に基づき、電圧源または電流源の一方を設定し、回路解析を行なう回路解析部をさらに備え、
   前記回路解析部は、
   前記解析対象に含まれる誘導結合された相互インダクタの動作を解析する場合に、前記相互インダクタの対応する２端子を接続されているものとして解析するインダクタ回路解析手段を含み、
   前記電磁界解析部と前記回路解析部とを制御する解析制御部とを備え、
   前記電磁界解析部は、
   前記回路解析部の結果に基づき、前記等価回路の存在する前記セルの電界または磁界の他方を算出し、前記領域の電界または磁界についての第２の電磁界解析を行なう手段と、
   前記解析対象に含まれる誘導結合された相互インダクタの動作を解析する場合に、前記接続されているものとした２端子間を開放して、前記第１および第２の電磁界解析を実行させるインダクタ領域解析手段をさらに含んでおり、
   前記解析制御部は、
   前記第１の電磁界解析を行なう手段と、前記回路解析を行なう手段と、前記第２の電磁界解析を行なう手段とによる各解析を、所定の条件が満たされるまで繰りかえすように前記電磁界解析部と前記回路解析部とを制御する手段を含む、電磁界回路連携解析装置。

Images