JP4455566B2 - DMA transfer method - Google Patents
DMA transfer method Download PDFInfo
- Publication number
- JP4455566B2 JP4455566B2 JP2006290716A JP2006290716A JP4455566B2 JP 4455566 B2 JP4455566 B2 JP 4455566B2 JP 2006290716 A JP2006290716 A JP 2006290716A JP 2006290716 A JP2006290716 A JP 2006290716A JP 4455566 B2 JP4455566 B2 JP 4455566B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- internal information
- dmac
- image
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Description
本発明は、DMA転送方式に係わり、特に、デジタル複写機、スキャナ、プリンタ、FAX等の画像処理装置における複数チャネルからなるDMA要求を適正に管理することを可能にしたDMA転送方式に関する。 The present invention relates to a DMA transfer system, and more particularly to a DMA transfer system that can appropriately manage a DMA request composed of a plurality of channels in an image processing apparatus such as a digital copying machine, a scanner, a printer, and a FAX.
近年、デジタル複写機の普及と共に、複写機上で画像メモリを応用した加工、編集が盛んに行われるようになってきている。デジタル複写機における加工、編集機能には、例えば、画像メモリからの読み出し時のアドレス操作による画像回転、画像メモリ上に同一パターンのデータを複数形成することによるイメージリピート、画像メモリへの書き込み時のアドレス操作による複数枚の原稿を1枚の転写紙への集約コピー等がある。このような機能を実現するために、デジタル複写機は、通常、最低原稿1枚分の画像データを展開することが可能な画像メモリを備えている。 In recent years, with the widespread use of digital copying machines, processing and editing that apply image memory on copying machines have become increasingly popular. Processing and editing functions in a digital copying machine include, for example, image rotation by address operation when reading from an image memory, image repeat by forming a plurality of data of the same pattern on the image memory, and writing to the image memory For example, a plurality of originals by address operation can be collectively copied onto a single transfer sheet. In order to realize such a function, a digital copying machine normally includes an image memory capable of developing image data for at least one original.
ところで、特開平8−149241(特許文献1)に記載されているような複合型画像形成装置では、スキャナ、プリンタ、画像を記憶させる画像メモリを持つコントローラ等の各機能機器を汎用バスで接続することにより、インターフェースを共通化して別々の機器の接続のための無駄な回路や制御ソフトの増加を抑制し、また拡張性の高いシステムとすることを目的としたシステムが提案されている。
しかし、一般に、汎用バス、バスブリッジ経由等で接続された外部メモリをリードアクセスする場合には、そのレスポンス時間が、直に接続されているRAM等へのメモリアクセスの場合に比べて大きくなる。例えば、メモリアクセスする要求源がDMAC(ダイレクトメモリアクセスコントローラ)であり、レスポンスデータを受け取る前に、要求していたDMAが何らかの理由で強制終了された場合は、それに対するレスポンスデータは無効データとなってしまう。この場合は問題とならないが、レスポンス時間が十分に大きく、無効なデータが到着する前に、次のDMAを起動した場合には、前に起動した時のDMAデータを誤って受け取ってしまうという事態が発生してしまう。 However, in general, in the case of read access to an external memory connected via a general-purpose bus or a bus bridge, the response time becomes longer than that in the case of memory access to a directly connected RAM or the like. For example, if the request source for memory access is DMAC (direct memory access controller) and the requested DMA is forcibly terminated for some reason before receiving the response data, the response data for that is invalid data. End up. In this case, there is no problem, but if the next DMA is activated before the invalid data arrives, the response time is sufficiently long, and the DMA data from the previous activation is erroneously received. Will occur.
本発明は、上記の従来技術の問題点に鑑み、以下の事項を解決することを目的とする。第1の目的は、メモリ要求時のDMACの内部状態を一時保存させ、レスポンスデータ受信時に現在のDMACの内部状態と比較照合することにより、前のDMA起動時の無効なデータを誤って転送しないようにした信頼性の高いDMA転送方式を提供することにある。
第2の目的は、複数のDMACが持つデータ加工のための回路を、1箇所で行うようにして、簡単な構成により低コスト化を図ったDMA転送方式を提供することにある。
第3の目的は、第1の目的および第2の目的を共に達成することのできるDMA転送方式を提供することにある。
The present invention has been made in view of the above-mentioned problems of the prior art, and aims to solve the following matters. The first purpose is to temporarily store the internal state of the DMAC at the time of the memory request, and compare and collate with the current internal state of the DMAC at the time of response data reception, thereby preventing erroneous transfer of invalid data at the previous DMA activation. It is an object of the present invention to provide a highly reliable DMA transfer system.
A second object is to provide a DMA transfer system that achieves cost reduction with a simple configuration by performing a data processing circuit of a plurality of DMACs at a single location.
A third object is to provide a DMA transfer system that can achieve both the first object and the second object.
請求項1の発明は、複数のデータ要求源であるDMACと、前記DMACのデータ要求を調停するアービタと、前記調停結果から外部メモリ等のデータ供給源に対しデータアクセス要求を行い、かつ、転送データのやりとりをDMACとデータ供給源との間で管理するバス制御部とで構成されるDMA転送方式において、前記DMACは、アクセス要求の際、要求信号と共に、前記DMACがページ単位で一連のデータ転送の起動毎にカウントされるnビットの起動順情報で構成される内部情報を出力する内部情報出力手段を有し、前記バス制御部は、前記調停によって許可されたDMACのアクセス要求と対の内部情報を一時保存する内部情報一時記憶手段を有し、アクセス要求に対するレスポンスデータの受信時、前記保存された内部情報に基づいて前記レスポンスデータに対して所定の処理を施すと共に、前記レスポンスデータ受信時、前記内部情報一時記憶手段に保存されている内部情報と、前記内部情報出力手段から出力される現在の内部情報とを照合し、一致しない場合は、前記レスポンスデータを無効とするデータ照合手段を有することを特徴とするDMA転送方式である。
The invention of claim 1 performs a DMAC is a plurality of data requests source, and an arbiter for arbitrating data request of the DMAC, the data access request to the data source, such as an external memory from the arbitration result, and transfers In a DMA transfer system comprising a bus control unit that manages data exchange between a DMAC and a data supply source, the DMAC includes a request signal and a series of data in page units together with a request signal when an access request is made. Internal information output means for outputting internal information composed of n-bit start order information counted every time transfer is started , wherein the bus control unit is paired with a DMAC access request permitted by the arbitration. Internal information temporary storage means for temporarily storing internal information, and when the response data to the access request is received, the stored internal information Wherein with performing predetermined processing with respect to the response data, the time response data reception, and the internal information stored in the internal information temporary storage means, current internal information outputted from the internal information output means based on In the DMA transfer system, data matching means for invalidating the response data is provided when the two are not matched .
請求項1に記載の発明により、アクセス要求時のDMACの内部状態を一時保存し、レスポンスデータ受信時に、先に保存された内部情報に基づいてレスポンスデータに対して所定の処理を施すようにしたので、アクセス要求に対して適正な転送処理を施すことができる。
また、メモリ要求時のDMACの内部状態を一時保存し、レスポンスデータ受信時に現在のDMACの内部状態と比較照合することにより、前のDMA起動時のDMA要求に対する無効なデータを誤って転送することを回避し、信頼性の高いDMA転送方式を提供することができる。
According to the first aspect of the present invention, the internal state of the DMAC at the time of the access request is temporarily stored, and when the response data is received, the response data is subjected to predetermined processing based on the previously stored internal information. because, Ru can be subjected to a proper transfer processing for the access request.
In addition, the internal state of the DMAC at the time of the memory request is temporarily stored, and invalid data corresponding to the DMA request at the previous DMA activation is erroneously transferred by comparing with the current internal state of the DMAC when the response data is received. to avoid, it is possible to provide a highly reliable DMA transfer method.
以下に、本発明の一実施形態を図面を参照して説明する。
図1は、各種の画像処理機器からなる複合画像形成装置の電気的構成の概要を示す図である。
同図において、10は画像形成装置全体を制御するシステムコントローラであり、このシステムコントローラ10には、オペレータに対する表示およびオペレータからの機能設定入力制御、コピー指示を行う操作/表示ボードOPBが接続される。
An embodiment of the present invention will be described below with reference to the drawings.
FIG. 1 is a diagram illustrating an outline of an electrical configuration of a composite image forming apparatus including various image processing devices.
In the figure,
また、システムコントローラ10には、通常のコピー処理に係る制御の他に、パソコン等の外部からの画像およびプリントを指示するコマンドを解析し、画像データとして、印刷できる状態にビットマップ展開し、プリンタ400を駆動して画像データをプリントアウトする印刷制御も行う。さらに、システムコントローラ10は、画像およびコマンドをLANやパラレルI/Fを通じて受信し動作するためのLANコントロールやパラレルI/Fを備える。
Further, in addition to control related to normal copy processing, the
ファクシミリボードFXBは、フアクシミリ送信指示がある時には、コントローラ10を介してスキャナ200を駆動して原稿の画像を読んで、画像データを、通信コントロールおよびファクシミリボードFXBを介して、ファクシミリ通信回線に送出する。通信回線からファクシミリの呼びを受け画像データを受信した時は、システムコントローラ10を介して、プリンタ400を駆動し画像データをプリンタ400にてプリントアウトする。
When there is a facsimile transmission instruction, the facsimile board FXB drives the
スキャナ200とプリンタ400とは、汎用バスであるPCI(Peripheral Component Interconnect)バス12を介して相互に通信を行うことが可能である。スキャナ200によって読み取られた画像デ−タは、その内部の画像処理(IPU)によって、読み取られた画像デ−タの光学系およびディジタル信号への量子化に伴う信号劣化(スキャナ系の信号劣化、スキャナ特性による読取り画像デ−タの歪)を補正し、補正された画像デ−タを、プリンタ400に送出したり、またはシステムコントローラ10に接続された画像メモリ11に書込むことが可能である。
The
スキャナ200には、読取り画像デ−タを画像メモリ11に蓄積して再利用するジョブと、画像メモリ11に蓄積しないで、プリンタ400に出力するジョブとがある。メモリ11に蓄積する例としては、1枚の原稿を複数枚複写する場合に、スキャナ200を1回だけ動作させ、読取り画像デ−タをメモリ11に蓄積し、蓄積データを複数回読み出す使い方がある。また、画像メモリ11を使わない例としては、1枚の原稿を1枚だけ複写する場合で、読取り画像デ−タをそのままプリンタ400に出力すれば良く、画像メモリ11への書込みを行う必要がない。なお、読取り画像デ−タを比較的長期間保存する場合は、既設または増設された、図示しない画像メモリ,フロッピデイスク,コンパクトディスク,ハードディスクまたはDVDに書込む。またホストコンピュータPCaから与えられる印刷データ(テキストデータである文章データ、またはイメージデータであるピクセルデータ)も同様に取り扱われる。
The
さらに、画像メモリ11を使わない場合について説明すると、スキャナ200は、その内部のIPUで、CCDによる輝度データを面積階調に変換するための画質処理を行う。画質処理され面積階調に変化された信号はプリンタ400に送出され、プリンタ400内においてその内部の画像メモリを介して書込み制御に与えられる。プリンタ400内の書込み制御は、ドット配置に関する後処理およびドットを再現するためのパルス制御をプリンタ400内の作像ユニットに対して行い、転写紙上に再生画像を形成する。
Further, a case in which the
また、画像メモリ11を使う場合については、画像メモリ11に蓄積され、それから読み出されて、付加的な処理、例えば、画像方向の回転や画像の合成等を行う場合は、システムコントローラ10内で、画像データと画像メモリ11のアクセス制御、ホストコンピュータPCaのプリント用データの展開(文字コ−ド/キャラクタビット変換)、メモリ有効活用のための画像データの圧縮/伸張を行う。画像メモリ11へ送られたデータは、画像メモリ11内でデータ圧縮後メモリへ蓄積し、蓄積データは必要に応じて読み出される。読み出されたデータは画像メモリ11内で伸長し、本来の画像データに戻し、PCIバス12を介してプリンタ400に出力する。
When the
画像データの流れにおいて、コントローラ10にあるバス制御によるPCIバス12上のデータ転送により、デジタル複写機の複合機能を実現する。複合機能の1つであるFAX送信機能は、スキャナ200の読取り画像データをPCIバス12を経由してファクシミリボードFXBへ転送する。
In the flow of image data, a composite function of the digital copying machine is realized by data transfer on the
各ジョブ、例えば、コピー機能、ファクシミリ送受信機能、およびプリンタ出力機能において、スキャナ200、プリンタ400、画像メモリ11およびファクシミリボードFXBへの汎用バス、即ち、PCIバス12の使用権の割り振りを、システムコントローラ10が、そのバス制御機能を介して制御している。
In each job, for example, a copy function, a facsimile transmission / reception function, and a printer output function, the system controller allocates the right to use the general-purpose bus, that is, the
図2は、図1に示すシステムコントローラ10の内部構成を示す図である。
なお、下記の説明で内部ローカルバス107上のバスマスタの画像メモリ11へのアクセスは全てバス制御部108、汎用高速バス109、バスブリッジ111経由で行われる。
FIG. 2 is a diagram showing an internal configuration of the
In the following description, all accesses to the
次に、システムコントローラ10の各部の構成について説明する。
PCI I/F部103は、PCIバス12と内部ローカルバス107とのI/F部であり、スキャナ200やプリンタ400等のPCIバスマスタから指定されたアドレス、データを受けて、画像メモリ11への入出力を行う。
Next, the configuration of each part of the
The PCI I /
画像転送用DMAC(ダイレクトメモリアクセスコントローラ)105は、CPU110により起動され、圧縮時にはあらかじめ指定された領域の画像メモリ11から画像データを読み出して圧縮/伸長部101にデータ出力し、また、伸長時には圧縮/伸長部101から受けた画像データをあらかじめ指定された領域の画像メモリ11への書き込みを行う。
An image transfer DMAC (direct memory access controller) 105 is activated by the CPU 110, reads image data from the
符号転送用DMAC(ダイレクトメモリアクセスコントローラ)104は、CPU110により起動され、圧縮時には圧縮/伸長部101より出力される圧縮処理された符号データを受け、あらかじめ指定された領域の画像メモリ11への書き込みを行う。また、伸長時にはあらかじめ指定された領域の画像メモリ11から符号データを読み出して、圧縮/伸長部101に出力する。圧縮時には、圧縮/伸長部101から受ける符号データのデータ量をカウントしており、圧縮終了時には、CPU110は内部レジスタ経由でそのカウント値を知ることができる。
A code transfer DMAC (direct memory access controller) 104 is activated by the CPU 110, receives the compressed code data output from the compression /
圧縮/伸長部101は、圧縮時において、画像転送用DMAC105から受けた画像データを圧縮して符号転送用DMAC104に符号データとして出力し、伸長時には、符号転送用DMAC104から受けた符号データを伸長して画像転送用DMAC105に画像データとして出力する。なお、圧縮時には、圧縮終了信号も出力し、符号転送用DMACに通知する。本実施形態ではMH符号化方式としている。
The compression /
HDD転送用DMAC(ダイレクトメモリアクセスコントローラ)106は、HDD転送用のDMACであり、画像メモリ11とHDD102との間でデータ転送を行う。
An HDD transfer DMAC (direct memory access controller) 106 is an HDD transfer DMAC, and transfers data between the
CPU110は、システム関係の全ての設定、DMACの起動、ホストコンピュータからプリンタデータ受信時には、プリンタ言語に基づいて画像メモリ11に描画を行う。描画時は、通常、1ページの画像が複数バンドに分割されて描画される。
The CPU 110 performs drawing in the
バスブリッジ111は、CPU110がマスタとなり画像メモリ11、内部PCIバス112、汎用高速バス109をアクセスし、また、内部ローカルバス107側がマスタとなり、汎用高速バス109経由で画像メモリ11をアクセスするパスのブリッジ的な役目を果たす。内部にはアドレスデコーダやメモリ制御回路等を備える。
In the bus bridge 111, the CPU 110 serves as a master to access the
通信系I/F部114は、図1に示すPC PCa、操作ボードOPB、ファクシミリボードFXBとのI/F部であり、送受信されたデータは、内部レジスタ経由で内部PCIバス112を介して、CPU110と交信される。
ROM113は、主にCPU110のプログラムが格納されている不揮発性のメモリである。
バス制御部108は、内部ローカルバス107と、汎用高速バス109のインターフェース回路であり、詳細な内部構成については以下に説明する。
The communication system I /
The
The
図3は、図2に示すバス制御部108の内部構成を示す図である。
バス制御部108は、クロック同期のロジック回路で構成され、大きくは汎用高速バスのマスタ制御に関する回路と、ターゲット制御に関する回路に分けられるが、本発明の趣旨であるマスタ制御に関する回路に関しては詳細に説明し、ターゲット制御に関する回路に関しては簡略して説明する。
FIG. 3 is a diagram showing an internal configuration of the
The
内部情報一時記憶部1083は、内部情報セレクタ(1)1081によって選択出力される内部情報1089を、アービタ1084からのアクセス要求発生のタイミングで記憶保存する記憶部である。汎用高速バス109が、要求コマンド転送とデータ転送が1対1ではなく独立して行われる場合は、複数の内部情報を順番に記憶できるキュー構造として調停情報も対で記憶するように構成されている。
The internal information
内部情報セレクタ(1)1081は、要求源からの内部情報をアービタ1084からの調停情報1091に従って選択するセレクタであり、本実施形態では、内部情報セレクタ(2)1082も、内部情報セレクタ(1)1081と同様に構成されるが、内部情報一時記憶部1083がキュー構造の場合は、内部情報一時記憶部1083に記憶した調停情報にて選択する。
The internal information selector (1) 1081 is a selector that selects internal information from the request source according to the
アービタ1084は、図2に示した内部ローカルバス107の左側に図示されたバスにつながる4つのブロック103〜106がマスタになり、要求信号1090がアービタ1084に対して出力されると、アービタ1084はマスタ制御部1085の状態に応じて要求信号1090の1つを許可し、アクセス要求信号1095をマスタ制御部1085に出力する。このとき図示しないが、許可された要求源に許可信号が出力される。許可された要求源を示すための調停情報1091が出力される。
In the
マスタ制御部1085は、アービタ1084からのアクセス要求1095により汎用高速バス109にバスマスタ動作を行い、また、図示しないが、マスタ制御部1085には調停情報1091に従って選択されたコマンド情報、要求アドレス、ライトならばライトデータが入力され、その内容が汎用高速バス109に反映される。汎用高速バス109に対しリードアクセスした場合はリードデータが用意できると、リードデータの存在を示す有効元信号1096と共にリードデータ1097を出力する。
The
ターゲット制御部1088は、汎用高速バス109のバスマスタがCPU110となった場合のターゲット動作を行い、ターゲット動作でアクセスされるアドレス情報からデコードし、DMAC等の内部レジスタをアクセスするための内部レジスタアクセスバス1094に接続される。
The
データ照合部1086は、マスタ制御部1085からの要求源信号を元に、調停情報から4つの有効信号に分割して出力する機能を有し、通常は、内部情報一時記憶部1083に記憶保存したアクセス要求発生時の要求源の内部情報と、現在の内部情報とを比較し、一致すれば出力する有効信号1092の1つをアクティブとする。内部情報には3ビットのDMA起動情報が含まれており、DMAC側でページ単位でDMA起動がなされる毎にカウントされた内容である。データ照合において一致しない場合、有効信号がどれもアクティブとされず、これによって、前のDMA起動時の無効なリードデータを誤って転送することを回避することができる。
The
データ加工部1087は、マスタ制御部1085からのリードデータ1097を内部情報1089のDMA起動情報と共に含まれるデータ加工情報にしたがって加工し、内部ローカルバス107側のリードデータバス1093に出力する。具体的な加工内容は、画像データの白黒反転、ビット並びの配列変換等である。これによって、複数のDMACが持つデータ加工のための回路を1箇所で行うことが可能となる。
The
10・・・システムコントローラ、101・・・圧縮/伸長部、102・・・HDD、103・・・PCI I/F部、104・・・符号転送用DMAC、105・・・画像転送用DMAC、106・・・HDD転送用DMAC、107・・・内部ローカルバス、108・・・バス制御部、1081・・・内部情報セレクタ(1)、1082・・・内部情報セレクタ(2)、1083・・・内部情報一時記憶部、1084・・・アービタ、1085・・・マスタ制御部、1086・・・データ照合部、1087・・・データ加工部、1088・・・ターゲット制御部、1089・・・内部情報、1090・・・要求信号、1091・・・調停情報、1092・・・有効信号、1093・・・リードデータバス、1094・・・内部レジスタアクセスバス、1095・・・アクセス要求、1096・・・有効元信号、1097・・・リードデータ、109 汎用高速バス、110・・・CPU、111・・・バスブリッジ、112・・・内部PCIバス、113・・・ROM、114・・・通信系I/F部、11・・・画像メモリ、12・・・PCIバス、200・・・スキャナ、400・・・プリンタ、PCa・・・ホストコンピュータ、FXB・・・ファクシミリボード、OPB・・・操作ボード。
DESCRIPTION OF
Claims (1)
前記DMACは、アクセス要求の際、要求信号と共に、前記DMACがページ単位で一連のデータ転送の起動毎にカウントされるnビットの起動順情報で構成される内部情報を出力する内部情報出力手段を有し、前記バス制御部は、前記調停によって許可されたDMACのアクセス要求と対の内部情報を一時保存する内部情報一時記憶手段を有し、アクセス要求に対するレスポンスデータの受信時、前記保存された内部情報に基づいて前記レスポンスデータに対して所定の処理を施すと共に、前記レスポンスデータ受信時、前記内部情報一時記憶手段に保存されている内部情報と、前記内部情報出力手段から出力される現在の内部情報とを照合し、一致しない場合は、前記レスポンスデータを無効とするデータ照合手段を有することを特徴とするDMA転送方式。
And DMAC is a plurality of data requests source, and an arbiter for arbitrating data request of the DMAC, perform data access request to the data source, such as an external memory from the arbitration result, and the exchanges of the transfer data DMAC and data In a DMA transfer system configured with a bus control unit managed with a supply source,
The DMAC includes an internal information output means for outputting internal information composed of n-bit activation order information that is counted for each activation of a series of data transfers in units of pages together with a request signal when an access request is made. The bus control unit includes internal information temporary storage means for temporarily storing internal information paired with the DMAC access request permitted by the arbitration, and when the response data for the access request is received, A predetermined process is performed on the response data based on internal information, and when the response data is received, the internal information stored in the internal information temporary storage means and the current information output from the internal information output means collating the internal information, if they do not match, and further comprising a data matching unit for disabling the response data DMA transfer method that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006290716A JP4455566B2 (en) | 2006-10-26 | 2006-10-26 | DMA transfer method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006290716A JP4455566B2 (en) | 2006-10-26 | 2006-10-26 | DMA transfer method |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001290425A Division JP4136347B2 (en) | 2001-09-25 | 2001-09-25 | System controller, image forming apparatus having system controller, and DMA transfer method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007066324A JP2007066324A (en) | 2007-03-15 |
JP4455566B2 true JP4455566B2 (en) | 2010-04-21 |
Family
ID=37928364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006290716A Expired - Fee Related JP4455566B2 (en) | 2006-10-26 | 2006-10-26 | DMA transfer method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4455566B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5565204B2 (en) | 2010-08-23 | 2014-08-06 | 株式会社リコー | Data transfer apparatus, data transfer method and program, and image forming apparatus |
-
2006
- 2006-10-26 JP JP2006290716A patent/JP4455566B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007066324A (en) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3660182B2 (en) | Image processing device | |
JP2008017441A (en) | Data processing apparatus, data processing method, and program | |
JP4136347B2 (en) | System controller, image forming apparatus having system controller, and DMA transfer method | |
JP4455566B2 (en) | DMA transfer method | |
US10560600B2 (en) | Encoding apparatus, encoding method, and recording medium | |
JP3714840B2 (en) | Data transfer method and data transfer control device | |
JP2007334555A (en) | Data transfer device and electronic apparatus | |
JP4034323B2 (en) | Image data processing method, image data processing apparatus, and image forming apparatus | |
JP4405871B2 (en) | Image forming apparatus having removable external memory and control method thereof | |
US20180213103A1 (en) | Image processing apparatus, method of controlling the same, and storage medium | |
JP6833491B2 (en) | Information processing device | |
JP2007037017A (en) | Image processing apparatus, image processing method, image processing program, and recording medium with image processing program recorded thereon | |
JP5084688B2 (en) | Image forming apparatus | |
JP2002254729A (en) | Dma controller for image data | |
JP2002108801A (en) | Information processor, image reader, image forming apparatus, method for storing image data and method for dma transfer | |
JP4136573B2 (en) | Image processing method, image processing apparatus, program, and recording medium | |
JP4983251B2 (en) | Printing device | |
JP3912372B2 (en) | Color image processing device | |
JP4010310B2 (en) | Image forming apparatus | |
US7492479B2 (en) | Image forming apparatus and image forming method | |
JP4132564B2 (en) | Image input / output device | |
JP2010141488A (en) | Image processing controller, and printing device | |
JP2009064342A (en) | Data transfer system | |
JP4158575B2 (en) | Data processing system | |
JP2018086751A (en) | Information processing device, control method and program of information processing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4455566 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |