JP4455011B2 - プリモールドパッケージ及びこれを用いた半導体装置 - Google Patents

プリモールドパッケージ及びこれを用いた半導体装置 Download PDF

Info

Publication number
JP4455011B2
JP4455011B2 JP2003373066A JP2003373066A JP4455011B2 JP 4455011 B2 JP4455011 B2 JP 4455011B2 JP 2003373066 A JP2003373066 A JP 2003373066A JP 2003373066 A JP2003373066 A JP 2003373066A JP 4455011 B2 JP4455011 B2 JP 4455011B2
Authority
JP
Japan
Prior art keywords
inner leads
lead
stages
semiconductor device
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003373066A
Other languages
English (en)
Other versions
JP2005136340A (ja
Inventor
道明 北
圭一 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP2003373066A priority Critical patent/JP4455011B2/ja
Publication of JP2005136340A publication Critical patent/JP2005136340A/ja
Application granted granted Critical
Publication of JP4455011B2 publication Critical patent/JP4455011B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、金型によって成形され、内部に、例えば半導体素子を搭載するプリモールドパッケージ及びこれを用いた半導体装置に関する。
従来、特許文献1に記載のように、例えば、プリモールドパッケージ50は、図4に示すように、パッケージ本体51とこれに被さる例えば、透明ガラス又は樹脂性の密閉蓋52とを有している。パッケージ本体51は、成型後に半導体素子搭載のための中空部分53aを確保するように加工されたモールド成型金型(図示せず)の間に、予め所定のパターンをエッチング又はプレス等の手法により形成されたアロイ42や銅などの金属からなるリードフレーム53を挟み、熱硬化性エポキシ樹脂からなるモールド樹脂を金型中へ注入することにより成型され、その後、インナーリード54に金めっき等が施され、さらにアウターリード55が所定の形状に曲げられて製造されている。
そして、これを用いた半導体装置56は、パッケージ本体51の中空部分53aの底部に直接銀ペースト等の接着剤57を塗布した後、半導体素子58を設置してダイボンディングされ、この後、半導体素子58上の電極とインナーリード54とをボンディングワイヤ(金細線)59にてワイヤボンディングすることにより、相互の電気的導通を確保したうえで、パッケージ本体51の開口部を塞ぐようにして、ガラス等の平板透光性材料からなる密閉蓋(リッド)52を接着剤を介して取付けることにより得られる。
特開2001−196488号公報(図1〜図8)
しかしながら、図4に記載のプリモールドパッケージ及びこれを用いた半導体装置においては、リード間隔を幅狭にすると半導体素子58とインナーリード54とを接続するボンディングワイヤ59が少しでも左右方向に振れた場合に隣接するボンディングワイヤ59同士が接触して電気的短絡の原因となっていた。そのためリード間隔が幅狭のリードフレームを使用する場合にはボンディングワイヤの張りや、ループ形状に厳密な管理が要求されていた。
また、多ピン型の半導体装置においては、隣り合うインナーリードの間隔が狭くなって、短絡事故を生じやすいという問題もあった。
本発明はかかる事情に鑑みてなされたもので、隣り合うインナーリードの間隔を広くしてリード間ショートの発生を減らし、更には、例えば、リード間隔が幅狭の多ピンタイプのリードフレームを採用するものに関し、特にワイヤボンディングにおける不具合の発生を防止することが可能なプリモールドパッケージ及びこれを用いた半導体装置を提供することを目的とする。
前記目的に沿う請求項1記載のプリモールドパッケージは、内側の中空部分には電子部品を載せる搭載部を備え、該搭載部を除く前記中空部分に複数のインナーリードを備えると共に、外部には該それぞれのインナーリードに連結するアウターリードが突出するパッケージ本体と、該パッケージ本体の密封蓋とを有するプリモールドパッケージであって、
前記インナーリードは折り曲げ加工によって複数段に設けられるとともに、複数段の前記インナーリードが表面を露出状態で配置され、しかも、下段に配置された前記インナーリードの先部は、上段に配置された前記インナーリードの先部より中央側に配置され、更に、複数段の前記インナーリードが加工されたリードフレームは一枚の金属素材から製造されている。
これによって、一枚の金属素材からプレス加工又はエッチング加工によって所定のリード形状を形成した後、プレス加工を行って特定のインナーリードの折り曲げ加工を行えば良い。
また、請求項2記載のプリモールドパッケージは、請求項1記載のプリモールドパッケージにおいて、上下段に配置された前記インナーリードは、交互に段を変えて配置されている。
これによって、同一平面上に配置されるインナーリードの間隔が広くなるので、搭載する半導体素子との電気的接続が容易となる。特に、ワイヤボンディングによって半導体素子の電極端子部とインナーリードとを連結する場合には、インナーリードの連結されるワイヤの位置を変えることができる。
請求項記載の半導体装置は、内側の中空部分の中央には半導体素子を載せる搭載部を備え、その周囲には露出する複数のインナーリードを備えると共に、外部には該それぞれのインナーリードに連結するアウターリードが突出するパッケージ本体と、前記搭載部に設置される半導体素子と、該半導体素子の電極端子部と前記インナーリードとを連結する導通手段と、前記パッケージ本体の密閉蓋とを有する半導体装置において、
前記インナーリードは折り曲げ加工により複数段に設けられるとともに、複数段の前記インナーリードが表面を露出状態で配置され、しかも、下段に配置された前記インナーリードの先部は、上段に配置された前記インナーリードの先部より中央側に配置され、更に、複数段の前記インナーリードが加工されたリードフレームは一枚の金属素材から製造されている
請求項記載の半導体装置は、請求項記載の半導体装置において、前記インナーリードのうち、隣り合うインナーリードは異なる段に配置されている。
請求項1及び2記載のプリモールドパッケージにおいては、インナーリードは複数段に設けられ、しかも、下段に配置されたインナーリードの先部は、上段に配置されたインナーリードの先部より中央側に配置されているので、パッケージサイズの大型化を図ることなく、高機能の半導体素子の搭載が可能となる。
更には、ワイヤボンディングによって半導体素子とインナーリードとの電気的導通を図る場合には、ボンディングワイヤをより簡潔に整理して配置することができる。
また、一枚の金属材料から形成することができ、比較的安価に製造できる。
特に、請求項2記載のプリモールドパッケージにおいては、上下段に配置されたインナーリードは、交互に段を変えて配置されているので、平面上に並ぶインナーリード先端部の間隔が広くなって、電気的短絡が無くなると共に、ワイヤボンディングによって半導体素子とインナーリードとの電気的導通を図る場合には、隣り合うボンディングワイヤ同士の接触による電気的短絡がなくなり、さらにはワイヤボンディング工程における管理も容易となる。
請求項及び記載の半導体装置においては、インナーリードは複数段に設けられ、しかも、下段に配置されたインナーリードの先部は、上段に配置されたインナーリードの先部より中央側に配置されているので、パッケージサイズの大型化を図ることなく、多ピンの半導体素子の搭載が可能となって、より複雑で高機能の半導体装置を提供できる。
特に、請求項記載の半導体装置においては、インナーリードのうち、隣り合うインナーリードは異なる段に配置されているので、同一平面上で隣り合うインナーリードの間隔が広くなり、配線時の短絡等を防止することができ、より複雑で多ピンの半導体素子の搭載が可能となる。
続いて、添付した図面を参照しつつ、本発明を具体化した実施の形態につき説明し、本発明の理解に供する。
ここで、図1は本発明の第1の実施の形態に係る半導体装置の断面図、図2は同半導体装置の一部省略斜視図、図3は本発明の第2の実施の形態に係る半導体装置の断面図である。
図1、図2に示すように、本発明の第1の実施の形態に係る半導体装置10は、プリモールドパッケージ11とその中空部分(内部)15に収納されている電子部品の一例である半導体素子(例えば、撮像素子)12とを有している。プリモールドパッケージ11は、四角箱状に形成されたエポキシ樹脂製のパッケージ本体13と、光透過性の合成樹脂又はガラスからなる板状の密閉蓋14とを有し、パッケージ本体13の内側の中空部分15の下部には半導体素子12を載せる搭載部16を備えている。そして、パッケージ本体13の内側周囲(搭載部16を除く中空部分15)には、複数の段(この実施の形態では上段17と下段18)が設けられ、上段17及び下段18には、それぞれ複数のインナーリード19、20が表面を露出状態でかつ隙間を有して配置されている。上段17及び下段18は階段状になって、下段18のインナーリード20の方が、上段17のインナーリード19より中央側に突出している。
このインナーリード19、20は、パッケージ本体13を貫通して、それぞれ外側では独立したアウターリード21が接続されている。それぞれのインナーリード20は隣り合うインナーリード19に対して下方に折り曲げられている。外側のアウターリード21は外側端部の連結片(図示せず)を切り落とした後、直角に折り曲げ加工されている。
搭載部(パッド部)16は、インナーリード20の位置より一段下がって形成され、搭載される半導体素子12の各電極端子部22とインナーリード20との配線が短くかつ容易にできる構造となっている。
このパッケージ本体13の製造にあっては、予め、所定形状のリードフレームを製造しておき、金型内に配置し、これを樹脂封止することによって製造される。この場合のリードフレームは、パッケージ本体13内に配置されるインナーリード19、20の形状加工を行っておくが、これらに連結される外側のアウターリード21の外側端部は平面状となって連結片によって連結されている。
インナーリード19、20の先端部の貴金属めっき処理は、パッケージ本体13にインナーリードを組み込んで行ってもよいし、予めめっき処理をしてパッケージ内に組み込んでもよい。
半導体素子12は、搭載部16に例えば銀ペースト等の接着剤を介して接合される。そして、半導体素子12の電極端子部22とインナーリード19、20との接合が行われるが、隣り合うインナーリード19、20が交互に上段17及び下段18に配置されているので、図1に示すように、導通手段の一例であるボンディングワイヤ23に長短があって、より簡潔かつ簡単に配線が行える。更には、半導体素子12が撮像素子等の場合には、ボンディングワイヤ23等に邪魔されず、広い視野を確保できる。
このワイヤボンディング処理が終えた後、パッケージ本体13内に適当な不活性ガス(例えば、アルゴン)を充填した後、密閉蓋14を完全シール状態で被せる。
続いて、図3に示す本発明の第2の実施の形態に係る半導体装置25について説明するが、第1の実施の形態に係る半導体装置10と相違する点は、各インナーリード26、27の配置にあり、その他の部分は半導体装置10と同一であるので、同一の符号を付してその詳しい説明を省略する。
この実施の形態に係る半導体装置25においては、アウターリード21から直線状に連結されるインナーリード27は下段18にあって、上段17に配置されるインナーリード26は、隣り合うインナーリード27の中間に配置されているインナーリード26を上方に折り曲げ加工することによって形成されている。
これによって、隣り合うインナーリード26、27を上下に配置できるので、各インナーリード26及びインナーリード27の隙間が広がり、しかも、これらが上段17、下段18に分けて配置されるので、ボンディングワイヤ23の配置が容易となり、隣り合うボンディングワイヤ23の短絡等が無くなる。
前記実施の形態では、半導体素子12を載せる搭載部16に金属製のパッド部はなく直接樹脂底の上に半導体素子12を搭載しているが、この部分に金属製のパッド部を配置し、このパッド部の上に半導体素子12を搭載することもできる。この場合、金属製のパッド部は、通常の樹脂封止型のリードフレームと同様にサポートリードによって支持されると共に、デプレス加工が行われ、下段18に配置されるインナーリード20、27より下方に位置するのがよい。
また、図1、図2に示す半導体素子10、25においては、半導体素子12を中央にして、左右2方にインナーリードが設けられているように記載されているが、当然のことながら、半導体素子12を中央にして、前後左右4方にそれぞれ複数のインナーリードが配置され、しかも隣り合うインナーリードが複数段に形成される場合も、当然本発明の技術的範囲に属する。
更には、多数のインナーリードがある場合、これに連結されるアウターリードも隣り合うピッチが小さくなるので、図3に符号21aで示すように、アウターリードの折り曲げ位置を隣り合うアウターリード毎に変えて、21、21aとすることによって、基板への配線がより容易となる。
本発明は実施の形態の形状に限定されず、例えば、密閉蓋は不透明の板状物であってもよく、更には、樹脂の種類も熱硬化性エポキシ樹脂には限定されない。
本発明の第1の実施の形態に係る半導体装置の断面図である。 同半導体装置の一部省略斜視図である。 本発明の第2の実施の形態に係る半導体装置の断面図である。 従来例に係る半導体装置の断面図である。
10:半導体装置、11:プリモールドパッケージ、12:半導体素子、13:パッケージ本体、14:密閉蓋、15:中空部分、16:搭載部、17:上段、18:下段、19、20:インナーリード、21、21a:アウターリード、22:電極端子部、23:ボンディングワイヤ、25:半導体装置、26、27:インナーリード

Claims (4)

  1. 内側の中空部分には電子部品を載せる搭載部を備え、該搭載部を除く前記中空部分に複数のインナーリードを備えると共に、外部には該それぞれのインナーリードに連結するアウターリードが突出するパッケージ本体と、該パッケージ本体の密封蓋とを有するプリモールドパッケージであって、
    前記インナーリードは折り曲げ加工によって複数段に設けられるとともに、複数段の前記インナーリードが表面を露出状態で配置され、しかも、下段に配置された前記インナーリードの先部は、上段に配置された前記インナーリードの先部より中央側に配置され、更に、複数段の前記インナーリードが加工されたリードフレームは一枚の金属素材から製造されていることを特徴とするプリモールドパッケージ。
  2. 請求項1記載のプリモールドパッケージにおいて、上下段に配置された前記インナーリードは、交互に段を変えて配置されていることを特徴とするプリモールドパッケージ。
  3. 内側の中空部分の中央には半導体素子を載せる搭載部を備え、その周囲には露出する複数のインナーリードを備えると共に、外部には該それぞれのインナーリードに連結するアウターリードが突出するパッケージ本体と、前記搭載部に設置される半導体素子と、該半導体素子の電極端子部と前記インナーリードとを連結する導通手段と、前記パッケージ本体の密閉蓋とを有する半導体装置において、
    前記インナーリードは折り曲げ加工により複数段に設けられるとともに、複数段の前記インナーリードが表面を露出状態で配置され、しかも、下段に配置された前記インナーリードの先部は、上段に配置された前記インナーリードの先部より中央側に配置され、更に、複数段の前記インナーリードが加工されたリードフレームは一枚の金属素材から製造されていることを特徴とする半導体装置。
  4. 請求項記載の半導体装置において、前記インナーリードのうち、隣り合うインナーリードは異なる段に配置されていることを特徴とする半導体装置。
JP2003373066A 2003-10-31 2003-10-31 プリモールドパッケージ及びこれを用いた半導体装置 Expired - Fee Related JP4455011B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003373066A JP4455011B2 (ja) 2003-10-31 2003-10-31 プリモールドパッケージ及びこれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003373066A JP4455011B2 (ja) 2003-10-31 2003-10-31 プリモールドパッケージ及びこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2005136340A JP2005136340A (ja) 2005-05-26
JP4455011B2 true JP4455011B2 (ja) 2010-04-21

Family

ID=34649270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003373066A Expired - Fee Related JP4455011B2 (ja) 2003-10-31 2003-10-31 プリモールドパッケージ及びこれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP4455011B2 (ja)

Also Published As

Publication number Publication date
JP2005136340A (ja) 2005-05-26

Similar Documents

Publication Publication Date Title
JP3780122B2 (ja) 半導体装置の製造方法
JP5707902B2 (ja) 半導体装置及びその製造方法
JP5001872B2 (ja) 半導体装置
JP4091050B2 (ja) 半導体装置の製造方法
JPH05297094A (ja) 磁場センサと磁束集束部材を有する装置及びその装置の組み込み方法
CN1639864A (zh) 多行引线框架
JPH11195742A (ja) 半導体装置及びその製造方法とそれに用いるリードフレーム
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2005317998A (ja) 半導体装置
US20130249071A1 (en) Semiconductor device and method of assembling same
JP3999780B2 (ja) リードフレームの製造方法
JP5178541B2 (ja) 半導体装置
CN102779761B (zh) 用于封装半导体管芯的引线框架和方法
JP2008227410A (ja) 半導体装置およびその製造方法
JP2018006464A (ja) 半導体装置およびその製造方法
JP4455011B2 (ja) プリモールドパッケージ及びこれを用いた半導体装置
JP2007199049A (ja) 半導体装置
JP2008282927A (ja) 光半導体用パッケージ、光半導体装置、及びその製造方法
JP2001135767A (ja) 半導体装置およびその製造方法
JP4994883B2 (ja) 樹脂封止型半導体装置
JP2018166083A (ja) 電子部品モジュール、及び電子部品モジュールの製造方法
JP4651218B2 (ja) 半導体装置の製造方法
KR20120043867A (ko) 반도체 패키지 및 이의 제조 방법
JP2002110879A (ja) 樹脂封止型半導体装置
JP2005129703A (ja) プリモールドパッケージ及びこれを用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees