JP4455011B2 - プリモールドパッケージ及びこれを用いた半導体装置 - Google Patents
プリモールドパッケージ及びこれを用いた半導体装置 Download PDFInfo
- Publication number
- JP4455011B2 JP4455011B2 JP2003373066A JP2003373066A JP4455011B2 JP 4455011 B2 JP4455011 B2 JP 4455011B2 JP 2003373066 A JP2003373066 A JP 2003373066A JP 2003373066 A JP2003373066 A JP 2003373066A JP 4455011 B2 JP4455011 B2 JP 4455011B2
- Authority
- JP
- Japan
- Prior art keywords
- inner leads
- lead
- stages
- semiconductor device
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
また、多ピン型の半導体装置においては、隣り合うインナーリードの間隔が狭くなって、短絡事故を生じやすいという問題もあった。
前記インナーリードは折り曲げ加工によって複数段に設けられるとともに、複数段の前記インナーリードが表面を露出状態で配置され、しかも、下段に配置された前記インナーリードの先部は、上段に配置された前記インナーリードの先部より中央側に配置され、更に、複数段の前記インナーリードが加工されたリードフレームは一枚の金属素材から製造されている。
これによって、一枚の金属素材からプレス加工又はエッチング加工によって所定のリード形状を形成した後、プレス加工を行って特定のインナーリードの折り曲げ加工を行えば良い。
これによって、同一平面上に配置されるインナーリードの間隔が広くなるので、搭載する半導体素子との電気的接続が容易となる。特に、ワイヤボンディングによって半導体素子の電極端子部とインナーリードとを連結する場合には、インナーリードの連結されるワイヤの位置を変えることができる。
前記インナーリードは折り曲げ加工により複数段に設けられるとともに、複数段の前記インナーリードが表面を露出状態で配置され、しかも、下段に配置された前記インナーリードの先部は、上段に配置された前記インナーリードの先部より中央側に配置され、更に、複数段の前記インナーリードが加工されたリードフレームは一枚の金属素材から製造されている
更には、ワイヤボンディングによって半導体素子とインナーリードとの電気的導通を図る場合には、ボンディングワイヤをより簡潔に整理して配置することができる。
また、一枚の金属材料から形成することができ、比較的安価に製造できる。
ここで、図1は本発明の第1の実施の形態に係る半導体装置の断面図、図2は同半導体装置の一部省略斜視図、図3は本発明の第2の実施の形態に係る半導体装置の断面図である。
搭載部(パッド部)16は、インナーリード20の位置より一段下がって形成され、搭載される半導体素子12の各電極端子部22とインナーリード20との配線が短くかつ容易にできる構造となっている。
インナーリード19、20の先端部の貴金属めっき処理は、パッケージ本体13にインナーリードを組み込んで行ってもよいし、予めめっき処理をしてパッケージ内に組み込んでもよい。
このワイヤボンディング処理が終えた後、パッケージ本体13内に適当な不活性ガス(例えば、アルゴン)を充填した後、密閉蓋14を完全シール状態で被せる。
この実施の形態に係る半導体装置25においては、アウターリード21から直線状に連結されるインナーリード27は下段18にあって、上段17に配置されるインナーリード26は、隣り合うインナーリード27の中間に配置されているインナーリード26を上方に折り曲げ加工することによって形成されている。
これによって、隣り合うインナーリード26、27を上下に配置できるので、各インナーリード26及びインナーリード27の隙間が広がり、しかも、これらが上段17、下段18に分けて配置されるので、ボンディングワイヤ23の配置が容易となり、隣り合うボンディングワイヤ23の短絡等が無くなる。
更には、多数のインナーリードがある場合、これに連結されるアウターリードも隣り合うピッチが小さくなるので、図3に符号21aで示すように、アウターリードの折り曲げ位置を隣り合うアウターリード毎に変えて、21、21aとすることによって、基板への配線がより容易となる。
本発明は実施の形態の形状に限定されず、例えば、密閉蓋は不透明の板状物であってもよく、更には、樹脂の種類も熱硬化性エポキシ樹脂には限定されない。
Claims (4)
- 内側の中空部分には電子部品を載せる搭載部を備え、該搭載部を除く前記中空部分に複数のインナーリードを備えると共に、外部には該それぞれのインナーリードに連結するアウターリードが突出するパッケージ本体と、該パッケージ本体の密封蓋とを有するプリモールドパッケージであって、
前記インナーリードは折り曲げ加工によって複数段に設けられるとともに、複数段の前記インナーリードが表面を露出状態で配置され、しかも、下段に配置された前記インナーリードの先部は、上段に配置された前記インナーリードの先部より中央側に配置され、更に、複数段の前記インナーリードが加工されたリードフレームは一枚の金属素材から製造されていることを特徴とするプリモールドパッケージ。 - 請求項1記載のプリモールドパッケージにおいて、上下段に配置された前記インナーリードは、交互に段を変えて配置されていることを特徴とするプリモールドパッケージ。
- 内側の中空部分の中央には半導体素子を載せる搭載部を備え、その周囲には露出する複数のインナーリードを備えると共に、外部には該それぞれのインナーリードに連結するアウターリードが突出するパッケージ本体と、前記搭載部に設置される半導体素子と、該半導体素子の電極端子部と前記インナーリードとを連結する導通手段と、前記パッケージ本体の密閉蓋とを有する半導体装置において、
前記インナーリードは折り曲げ加工により複数段に設けられるとともに、複数段の前記インナーリードが表面を露出状態で配置され、しかも、下段に配置された前記インナーリードの先部は、上段に配置された前記インナーリードの先部より中央側に配置され、更に、複数段の前記インナーリードが加工されたリードフレームは一枚の金属素材から製造されていることを特徴とする半導体装置。 - 請求項3記載の半導体装置において、前記インナーリードのうち、隣り合うインナーリードは異なる段に配置されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003373066A JP4455011B2 (ja) | 2003-10-31 | 2003-10-31 | プリモールドパッケージ及びこれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003373066A JP4455011B2 (ja) | 2003-10-31 | 2003-10-31 | プリモールドパッケージ及びこれを用いた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005136340A JP2005136340A (ja) | 2005-05-26 |
JP4455011B2 true JP4455011B2 (ja) | 2010-04-21 |
Family
ID=34649270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003373066A Expired - Fee Related JP4455011B2 (ja) | 2003-10-31 | 2003-10-31 | プリモールドパッケージ及びこれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4455011B2 (ja) |
-
2003
- 2003-10-31 JP JP2003373066A patent/JP4455011B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005136340A (ja) | 2005-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3780122B2 (ja) | 半導体装置の製造方法 | |
JP5707902B2 (ja) | 半導体装置及びその製造方法 | |
JP5001872B2 (ja) | 半導体装置 | |
JP4091050B2 (ja) | 半導体装置の製造方法 | |
JPH05297094A (ja) | 磁場センサと磁束集束部材を有する装置及びその装置の組み込み方法 | |
CN1639864A (zh) | 多行引线框架 | |
JPH11195742A (ja) | 半導体装置及びその製造方法とそれに用いるリードフレーム | |
JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JP2005317998A (ja) | 半導体装置 | |
US20130249071A1 (en) | Semiconductor device and method of assembling same | |
JP3999780B2 (ja) | リードフレームの製造方法 | |
JP5178541B2 (ja) | 半導体装置 | |
CN102779761B (zh) | 用于封装半导体管芯的引线框架和方法 | |
JP2008227410A (ja) | 半導体装置およびその製造方法 | |
JP2018006464A (ja) | 半導体装置およびその製造方法 | |
JP4455011B2 (ja) | プリモールドパッケージ及びこれを用いた半導体装置 | |
JP2007199049A (ja) | 半導体装置 | |
JP2008282927A (ja) | 光半導体用パッケージ、光半導体装置、及びその製造方法 | |
JP2001135767A (ja) | 半導体装置およびその製造方法 | |
JP4994883B2 (ja) | 樹脂封止型半導体装置 | |
JP2018166083A (ja) | 電子部品モジュール、及び電子部品モジュールの製造方法 | |
JP4651218B2 (ja) | 半導体装置の製造方法 | |
KR20120043867A (ko) | 반도체 패키지 및 이의 제조 방법 | |
JP2002110879A (ja) | 樹脂封止型半導体装置 | |
JP2005129703A (ja) | プリモールドパッケージ及びこれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |