JP4454890B2 - Decoding circuit and communication device - Google Patents
Decoding circuit and communication device Download PDFInfo
- Publication number
- JP4454890B2 JP4454890B2 JP2001203652A JP2001203652A JP4454890B2 JP 4454890 B2 JP4454890 B2 JP 4454890B2 JP 2001203652 A JP2001203652 A JP 2001203652A JP 2001203652 A JP2001203652 A JP 2001203652A JP 4454890 B2 JP4454890 B2 JP 4454890B2
- Authority
- JP
- Japan
- Prior art keywords
- bit string
- bit
- decoding
- patterns
- encoded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、多数決論理判定法および最尤系列推定法のいずれでも復号可能な所定の符号化方式で符号化された符号化ビット列から前記元ビット列の復号を行う復号回路および通信装置に関する。
【0002】
【従来の技術】
Reed-Muller符号(Reed-Muller符号)は、多数決論理判定法および最尤系列推定法のいずれでも復号が可能な符号である。多数決論理判定法は、簡易な回路構成で実現出来るため、広く採用されている。しかしながら多数決論理判定法は、最尤系列推定法と比較すると性能的に劣る。
【0003】
最尤系列推定法は、送信される可能性のある全てのパターンを符号化したレプリカを生成し、受信信号とレプリカとの相関をとり、比較することで実現される。しかしながら、元ビット列のビット数が多くなると、比較すべきデータ系列の数(レプリカの数)が飛躍的に多くなり、相関・比較の回数が増大する。例えば、符号化するビット数が3ビットであれば、たかだか23=8回の比較を行えば良いが、30ビットともなれば、230=約10億回の比較が必要となってしまう。
【0004】
このため、最尤系列推定法による復号回路は、元ビット列のビット数が多いときには、回路規模が大きくなってしまうとともに、非常に高速のクロックを用いて回路を動作させなければならないことから消費電力増加を招く。
【0005】
さらに最尤系列推定法では、尤度の最大のものを選択するという方式であるから、レプリカの数が多くなるほど判定を誤る確率も高くなるため、元ビット列のビット数が多くなるほど、一般的には多数決論理判定法との性能差が小さくなる。
【0006】
このような事情から、元ビット列のビット数が多いのであれば、多数決論理判定法が一般的に使用される。
【0007】
ところで、IMT-2000規格である3GPP規格TS25.212で規定されるTFCI(Transport Format Combination Indicator)は、Reed-Muller符号を用いて符号化されて伝送される。このTFCIは、10ビットのビット列であって、TFCIの復調には前述のような一般論に従って多数決論理判定法が使用されることになる。
【0008】
さて、TFCIは10ビットであるから最大で1024パターンを有するのであるが、IMT-2000のシステムではTFCIの1024パターンのうちのいくつを実際に使用するかが、基地局毎で任意に設定可能となっている。すなわち、実際には10ビットのビット列が伝送されていても、使用されるパターンは1024パターンよりも少ない数に制限される場合があるのである。そしてTFCIの使用パターン数が少くなれば最尤系列推定法では性能が飛躍的に向上するが、多数決論理判定法ではReed-Muller符号の性質を利用しているため、たとえ使用パターン数が減少しても処理内容は変わらず、性能改善効果は得られない。例えば使用パターン数を8パターン程度とした場合、最尤系列推定法では多数決論理判定法と比較し特定の条件下では2桁以上の性能改善が可能である。つまり、TFCIの使用パターン数が少ないほど、最尤系列推定法に対する性能低下が顕著となってしまう。
【0009】
とはいえ、このようなTFCIの使用パターン数が少ない場合に備えて最尤系列推定法を採用したのでは、使用パターン数が多いときにも対応できるように複雑かつ大消費電力の回路が必要となってしまう。
【0010】
【発明が解決しようとする課題】
以上のように元ビット列の使用パターン数が可変である場合には、多数決論理判定法および最尤系列推定法のいずれを採用した場合であっても、常に効率的な復号を行うことが困難であった。
【0011】
本発明はこのような事情を考慮してなされたものであり、その目的とするところは、元ビット列の使用パターン数の大小に拘わらずに常に効率的な復号を行うことを簡易な構成で実現可能とすることにある。
【0012】
【課題を解決するための手段】
以上の目的を達成するために第1の本発明は、iビットにより取り得る2iパターンのうちので使用されるパターン数が変化する元ビット列を多数決論理判定法および最尤系列推定法のいずれでも復号可能な所定の符号化方式で符号化してなる符号化ビット列から前記元ビット列の復号を行うために、前記多数決論理判定法により復号を行う第1復号手段と、前記最尤系列推定法により復号を行う第2復号手段と、例えば通信装置では通信網からの通知に基づいて判定した使用されるパターン数が所定のしきい値以上であるときには前記第1復号手段に、また前記使用されるパターン数が前記しきい値よりも小さいときには前記第2復号手段にそれぞれ復号を行わせる制御手段とを備えた。
【0013】
このような手段を講じたことにより、元ビット列として使用されるパターン数が所定のしきい値以上であるときには第1復号手段により多数決論理判定法により、また前記使用されるパターン数が前記しきい値よりも小さいときには第2復号手段により最尤系列推定法によりそれぞれ符号化ビット列から前記元ビット列の復号がなされる。従って、元ビット列において比較的多数のパターンが使用され得る状況下においては、多数決論理判定法による簡易な処理により十分な性能での復号が実現され、また比較的少ないパターンしか使用されない状況下においては、最尤系列推定法により良好な性能が達成される。そして第2復号手段は少ないパターン数の元ビット列にのみ対応すれば良い。
【0014】
また前記目的を達成するために第2の本発明は、iビット(ただし、i=j+k)により取り得る2iパターンのうちで使用されるパターンの数が変化する元ビット列を、この元ビット列のうちの所定のjビット分の第1部分に対応するビット列は多数決論理判定法および最尤系列推定法のいずれでも復号可能な第1符号をなし、残りのkビット分の第2部分に対応するビット列は前記第1符号とは異なる所定の第2符号であってその第2符号が前記第2部分のパターンに応じた所定のパターンをなす生成行列を掛け合わせて線形符号化してなるmビットの符号化ビット列から前記元ビット列を復号するために、前記符号化ビット列を記憶する記憶手段と、kビットのビット列を、2kパターンのそれぞれで出力する第1ビット列出力手段と、この第1ビット列出力手段により出力される各パターンのビット列のそれぞれについて、そのビット列に対応した前記第2符号に応じた所定のパターンのmビットのビット列を出力する第2ビット列出力手段と、この第2符号除去ビット列出力手段が出力する各ビット列のそれぞれに基づいて、前記記憶手段に記憶されている符号化ビット列からの除去試行手段と、この除去試行手段により前記第2符号の影響の除去が試みられた後の各符号化ビット列についてそれぞれ多数決論理判定法で前記第1部分の復号を行う多数決判定手段と、前記元ビット列として使用され得る全てのパターンのビット列をそれぞれ出力する第3ビット列出力手段と、複数のパターンのiビットのビット列のそれぞれに対して前記線形符号化を行う符号化手段と、この符号化手段により得られる複数の符号化ビット列のそれぞれと前記記憶手段に記憶されている符号化ビット列との相関を検出する相関検出手段と、この相関検出手段により検出される相関が最も大きくなる前記符号化ビット列が前記符号化手段により得られる入力ビット列のパターンを判定する判定手段と、前記多数決判定手段により復号されたビット列を前記第1部分とするとともに前記第1ビット列出力手段により出力されるビット列を前記第2部分とするiビットのビット列および前記第3ビット列出力手段が出力するiビットのビット列を選択的に前記符号化手段へと与える選択手段と、例えば通信装置では通信網からの通知に基づいて判定した使用されるパターン数が所定のしきい値以上であるときには前記多数決判定手段により復号されたビット列を前記第1部分とするとともに前記第1ビット列出力手段により出力されるビット列を前記第2部分とするiビットのビット列を、また前記使用されるパターン数が前記しきい値よりも小さいときには前記第3ビット列出力手段が出力するiビットのビット列をそれぞれ前記選択手段に選択させる制御手段とを備えた。
【0015】
このような手段を講じたことにより、元ビット列として使用されるパターン数が所定のしきい値以上であるときには、多数決論理判定法による復号を基本とし、第2符号に関する復号についてのみ最尤系列推定法により行われて符号化ビット列から元ビット列の復号が行われる。また元ビット列として使用されるパターン数が所定のしきい値よりも少ない時には、最尤系列推定法のみにより符号化ビット列から元ビット列の復号が行われる。そして最尤系列推定法に基づく処理は、同一の符号化手段、相関検出手段および判定手段を共用してなされる。従って、元ビット列において比較的多数のパターンが使用され得る状況下においては、一部の少ないパターンのみ取り得る部分についての復号にのみ最尤系列推定法を用いることで基本的には多数決論理判定法による簡易な処理により十分な性能での復号が実現され、また比較的少ないパターンしか使用されない状況下においては、最尤系列推定法により良好な性能が達成される。そして両状況下での最尤系列推定法での処理は、共通の処理系により行われる。
【0016】
また第3の本発明は、前記第2の発明において、iビットのビット列をそのパターンを変化させつつ順次出力するカウンタを備え、かつ前記制御手段が、前記使用されるパターン数が所定のしきい値以上であるときにはiビットのビット列のうちの所定のkビットのパターンが2kパターンのそれぞれとなるように前記カウンタを動作させることで前記カウンタを前記第1ビット列出力手段として機能させ、また前記使用されるパターン数が前記しきい値よりも小さいときにはiビットのビット列が前記元ビット列として使用され得る全てのパターンのそれぞれとなるように前記カウンタを動作させることで前記カウンタを前記第3ビット列出力手段として機能させるようにした。
【0017】
このような手段を講じたことにより、1つのカウンタが、制御手段の制御の下に第1ビット列出力手段および第3ビット列出力手段のそれぞれとして機能する。従って、第1ビット列出力手段および第3ビット列出力手段も、1つのカウンタを共用して実現される。
【0018】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態につき説明する。
【0019】
図1は、本発明を適用して構成されたCDMA移動通信端末の構成を示す機能ブロック図である。
【0020】
この図に示すように本実施形態のCDMA移動通信端末は、アンテナ1、無線部2、CDMA信号処理部3、圧縮伸長処理部4、PCM符号処理部5、通話部6、ユーザインタフェース部7、記憶部8、タイミング回路9および制御部10を有している。無線部2はさらに、アンテナ共用器(DUP)21、受信回路(RX)22、周波数シンセサイザ(SYN)23および送信回路(TX)24を有する。CDMA信号処理部3はさらに、受信処理部31、TFCI復号回路32および送信処理部33を有する。通話部6はさらに、受話増幅器61、スピーカ62、マイクロホン63および送話増幅器64を有する。ユーザインタフェース部7はさらに、入力部71および表示部72を有する。
【0021】
図示しない基地局から送信された無線信号は、アンテナ1で受信されたのち無線部2に入力される。無線部2では、上記無線信号をアンテナ共用器21を介して受信回路22に入力し、この受信回路22において周波数シンセサイザ23から出力された受信局部発振信号とミキシングして中間周波信号に周波数変換する。なお、上記周波数シンセサイザ23から発生される受信局部発振信号の周波数は、制御部10から出力される制御信号によって設定される。
【0022】
上記受信中間周波信号はCDMA信号処理部3の受信処理部31に入力される。受信処理部31では、上記受信中間周波信号を先ず受信チャネルに割り当てられた拡散符号により逆拡散処理し、続いて例えばQPSK(Quadrature Phase Shift Keying)変調方式に対応する直交復調を行い、これによりデータレートに応じた所定のフォーマットの復調データに変換する。そしてこの変換された復調データを圧縮伸長処理部4に入力するとともに、TFCI復号回路32へも入力する。TFCI復号回路32では、上記復調データに含まれる符号化された状態のTFCI(以下、符号化TFCIと称する)を抽出して、元のTFCI(以下、元TFCIと称する)を復号する。そしてTFCI復号回路32は、復号した元TFCIを制御部10に通知する。
【0023】
圧縮伸長処理部4は、上記CDMA信号処理部3から出力された復調データに対し、制御部10から通知される受信データレートに応じた伸長処理を施したのち、ビタビ復号などを用いた復号処理および誤り訂正復号処理を行って、ベースバンドの受信音声データまたは受信パケットデータを再生する。そして、受信音声データはPCM符号処理部5へ、また電子メールなどの受信パケットデータは制御部10へそれぞれ出力する。
【0024】
PCM符号処理部5は、圧縮伸長処理部4から出力された受信音声ディジタルデータをPCM復号してアナログ受話信号を出力する。このアナログ受話信号は、通話部6の受話増幅器61で増幅されたのちスピーカ62より拡声出力される。
【0025】
一方、通話部6のマイクロホン63に入力された話者の入力音声信号は、送話増幅器64により適正レベルまで増幅されたのち、PCM符号処理部5へと与えられる。そして入力音声信号は、PCM符号処理部5にてPCM符号化処理が施され、送信音声データとして圧縮伸長処理部4に入力される。また、制御部10において作成された電子メールなどのパケットデータは、制御部10から圧縮伸長処理部4に入力される。
【0026】
圧縮伸長処理部4は、PCM符号処理部5から出力された送信音声データより入力音声成分をその重要度に応じてCLASS A,CLASS B,CLASS Cの3つの送信音声データに分離する。そして圧縮伸長処理部4は、各送信音声データのエネルギー量を検出し、この検出結果に基づいておのおののデータレートを決定する。そして、上記各送信音声データを上記データレートに応じたフォーマットの信号にAMR(Adaptive Multi Rate)により圧縮し、さらに例えば畳み込み符号化による誤り訂正符号化処理を施したのちCDMA信号処理部3へ出力する。これに対し、パケットデータ送信時には、制御部10から出力された送信パケットデータに対し例えばTurbo符号化により誤り訂正符号化処理を施してCDMA信号処理部3へ出力する。
【0027】
CDMA信号処理部3の送信処理部33は、上記圧縮伸長処理部4から個々に与えられる各種伝送チャネルの送信データを多重化する。また送信処理部33は、これら各種伝送チャネルの多重形態に応じたTFCIを選定して、これを送信データに付加する。さらに送信処理部33は、この多重化後の送信データにより搬送波信号を例えばQPSK変調し、この変調された搬送波信号に対して、送信チャネルごとに割り当てられたPN符号を用いてスペクトラム拡散処理を施す。そして、これにより拡散符号化された送信信号を無線部2の送信回路24へ出力する。
【0028】
送信回路24は、上記拡散符号化された送信信号を、周波数シンセサイザ23から発生される送信局部発振信号と合成して無線周波信号に周波数変換する。そして、送信回路24は、制御部10により通知される送信データレートに基づいて、上記無線周波信号の有効部分だけを高周波増幅し、送信無線周波信号として出力する。この送信回路24から出力された送信無線周波信号は、アンテナ共用器21を介してアンテナ1に供給され、このアンテナ1から接続中の基地局へ向けて送信される。
【0029】
ユーザインタフェース部7の入力部71には、ダイヤルキーや発信キー、電源キー、終了キー、音量調節キー、モード指定キーなどのキー群が設けられている。そしてこの入力部71は、これらのキーの押下によるユーザ指示を入力する。また表示部72には、LCD表示器やLEDランプが設けられている。LCD表示器には、通信相手の端末の電話番号や自端末の動作状態をはじめ、送受信メールなどが表示される。またLEDランプは、図示しないバッテリのDischarge状態を表示するために使用される。
【0030】
記憶部8は、例えばフラッシュメモリなどを用いてなり、各種の設定情報や受信したメールデータや画像データ、あるいは本装置で作成されたメールデータが画像データなど、さまざまなデータを記憶保持する。
【0031】
タイミング回路9は、所定速度の基準クロックを発生し、この基準クロックを制御部10をはじめ動作クロックを必要とする端末内の各回路部に供給する。
【0032】
制御部10は、例えばプロセッサを主体としてなり、ソフトウェア処理により各部の制御処理を行うことで、CDMA移動通信端末としての動作を実現する。また制御部10は、電子メールの送受信機能や、インターネットアクセスのためのブラウザ機能を実現するためのデータ処理も行う。さらに制御部10は、判定手段をソフトウェア処理により実現する。この判定手段は、基地局からの通知に基づいてTFCIの使用パターン数を判定し、TFCI復号回路32に通知する。
【0033】
(第1の実施形態)
ところでCDMA信号処理部3のTFCI復号回路32は、第1実施形態においては図2に示すような構成をなしている。なお図2において、図1と同一部分には同一符号を付し、その詳細な説明は省略する。
【0034】
この図に示すように本実施形態におけるTFCI復号回路32は、抽出部321、多数決判定回路322、最尤系列推定回路323、セレクタ324,325および復号制御回路326を有している。
【0035】
抽出部321は、受信処理部31から与えられる復調データに含まれる符号化符号化TFCIを抽出する。
【0036】
多数決判定回路322は、周知の多数決論理判定法により抽出部321から与えられる符号化TFCIの復号を行う。そして多数決判定回路322は、復号の結果得られる元TFCIを制御部10に通知するべく出力する。すなわちこの多数決判定回路322は、第1復号手段として機能する。
【0037】
最尤系列推定回路323は、周知の最尤系列推定法により抽出部321から与えられる符号化TFCIの復号を行う。そして最尤系列推定回路323は、復号の結果得られる元TFCIを制御部10に通知するべく出力する。すなわちこの最尤系列推定回路323は、第2復号手段として機能する。
【0038】
セレクタ324,325は、連動して動作し、多数決判定回路322および最尤系列推定回路323のいずれか一方を選択する。そしてセレクタ324は、抽出部321から出力される符号化TFCIを多数決判定回路322および最尤系列推定回路323のいずれかに選択的に与える。またセレクタ325は、多数決判定回路322および最尤系列推定回路323の出力を選択的に制御部10へと出力する。
【0039】
復号制御回路326は、例えばプロセッサを有して構成されていて、ファームウェア処理により多数決判定回路322、最尤系列推定回路323、セレクタ324,325および復号制御回路326を制御する制御手段として機能する。すなわち復号制御回路326は、制御部10から通知される使用パターン数に基づいて多数決判定回路322および最尤系列推定回路323の一方を選択し、その選択した回路を動作させるとともにその回路側をセレクタ324,325に選択させる。
【0040】
次に以上のように構成されたCDMA移動通信端末の動作につき説明する。なお、音声通話や、電子メール送受信、インターネットアクセス通信などのような通信動作などのようなCDMA移動通信端末における周知の動作は既存のCDMA移動通信端末と同様に行われるのでその詳細な説明は省略し、ここではTFCIの受信に拘わる動作について詳しく説明することする。
【0041】
送信側では、所定のTFCIがReed-Muller符号を用いて線形符号化される。TFCIは10ビットのビット列とする。これを(32,10)の2次Reed-Muller符号により符号化されているとする。従って、符号化TFCIは、32ビットのビット列をなす。
【0042】
さて、10ビットのTFCIで取り得る1024パターンのうち、いくつのパターンを有効とするかは通信を行うサービス種別毎に決められていて、予め制御チャネル等で基地局から端末に通知されている。そこで制御部10は、この基地局からの通知に基づいて使用パターン数を判定する。そして制御部10は、現在の使用パターン数をTFCI復号回路32へと通知する。
【0043】
さてTFCI復号回路32にて復号制御回路326は、所定の時間間隔毎などの所定タイミング毎に図3に示す制御処理を実行する。
【0044】
すなわちこの制御処理において復号制御回路326はまず、制御部10から通知されるTFCIの使用パターン数を取得する(ステップST1)。そして復号制御回路326は、その取得した使用パターン数が予め定められたしきい値以上であるか否かを確認する(ステップST2)。
【0045】
ここで使用パターン数がしきい値以上であることを確認したならば復号制御回路326は続いて、最尤系列推定回路323が現在起動中であるか否かを確認し(ステップST3)、最尤系列推定回路323が起動中である場合にはセレクタ324,325を多数決判定回路322を選択するように切り換えさせるとともに、多数決判定回路322を起動する(ステップST4)。なお、最尤系列推定回路323は、そのまま動作状態を維持させても良いが、動作を停止させて消費電力の低減を図るようにしても良い。
【0046】
そしてこのような切り換えが済んだ場合、あるいは最尤系列推定回路323が起動中ではないこと、すなわち多数決判定回路322が既に起動中であることをステップST3で確認したならば、復号制御回路326はこれをもって今回の制御処理を終了する。
【0047】
これに対して、使用パターン数がしきい値よりも小さいことをステップST2で確認したならば復号制御回路326は続いて、多数決判定回路322が現在起動中であるか否かを確認し(ステップST5)、多数決判定回路322が起動中である場合にはセレクタ324,325を最尤系列推定回路323を選択するように切り換えさせるとともに、最尤系列推定回路323を起動する(ステップST6)。なお、多数決判定回路322は、そのまま動作状態を維持させても良いが、動作を停止させて消費電力の低減を図るようにしても良い。
【0048】
そしてこのような切り換えが済んだ場合、あるいは多数決判定回路322が起動中ではないこと、すなわち最尤系列推定回路323が既に起動中であることをステップST3で確認したならば、復号制御回路326はこれをもって今回の制御処理を終了する。
【0049】
以上のように本実施形態によれば、TFCIの使用パターン数が比較的多い場合には、多数決判定回路322により多数決論理判定法による復号がなされる。またTFCIの使用パターン数が比較的少ない場合には、最尤系列推定回路323により最尤系列推定法により復号がなされる。従って、多数のパターンが使用され得る状況下においては、多数決論理判定法による簡易な処理により、十分な性能での復号が実現される。少ないパターンしか使用されない状況下においては、最尤系列推定法により良好な性能が達成される。そして最尤系列推定回路323は、少ない数のパターンにのみ対応するように構成すればよいから、その回路規模および消費電力を小さくすることが可能である。
【0050】
なおしきい値は、多数決論理判定法と最尤系列推定法とでの性能差の使用パターン数に応じた変化具合や、使用パターン数に応じた最尤系列推定回路323の回路規模をそれぞれ考慮して適切に設定することが望ましい。
【0051】
(第2の実施形態)
ところで、3GPP規格TS25.211に規定されるTFCI符号化法は、基本的には上述のような2時のReed-Muller符号を用いてなる生成行列による線形符号化であるが、より具体的に言うならば、Reed-Muller符号は、生成行列を構成する10ビットづつの各ビット列のうちの上位6ビットのみとなっている。そして残りの4ビットには、MASK符号が用いられる。このMASK符号は、TFCIの下位4ビットのパターンに応じた固定的なパターンのビット列が用意されていて、符号化するべきTFCIの下位4ビットのパターンに対応するビット列が選択的に使用される。従ってこのMASK符号は、多数決論理判定法による復号が行えないのである。
【0052】
そこで3GPP規格TS25.211に準拠した符号化TFCIの復号のためには、前述の第1実施形態における多数決判定回路322は、実際には図4に示すような構成がとられる。
【0053】
すなわち、メモリ327に記憶しておいた符号化TFCIに対し、カウンタ328によりそのパターンを順次変化させつつ仮想的に出力される下位4ビットのそれぞれに応じたパターンのビット列としてMASK信号発生器329により発生されるMASK信号を、乗算器330により乗算することで、元TFCIの下位4ビットの全てのパターンについて、MASK符号の影響の除去を試みる。そして乗算器330の出力に関して、元TFCIの上位6ビットについての復号を、周知の多数決論理判定法によって多数決判定回路331により行う。そうすると、符号化TFCIの生成時に使用されたMASK符号に応じた適切なMASK信号がMASK信号発生器329から出力されているタイミングでのみ、多数決判定回路331で正しい復号が行え、真の元TFCIの上位6ビットが多数決判定回路331の出力として得られる。またその時のカウンタ328の出力が、真の元TFCIの下位4ビットに相当する。
【0054】
多数決判定回路331の出力を上位6ビット、カウンタ328の出力を下位4ビットとした10ビットのビット列をTFCIと見なしてその符号化を3GPP規格TS25.211に準拠してTFCI符号化器332で行い、それにより得られる符号化ビット列とメモリ327に記憶されている符号化TFCIとの相関を相関器333で取れば、上述のように真のTFCIが多数決判定回路331およびカウンタ328の出力に現れているときに相関器333の出力が最大となる。
【0055】
そこで、最大値判定器334で、カウンタ328の出力が取り得る全パターンのそれぞれに対する相関器333の出力を比較し、それが最大になるときにおける多数決判定回路331およびカウンタ328の出力を選定することで、正しく復号された元TFCIが得られるのである。
【0056】
このように前述の第1実施形態における多数決判定回路322は、多数決論理判定法と最尤系列推定法とを組み合わせて使用する構成をなしているのであり、この構成を最大限に生かすことで、より簡易な構成によりTFCI復号回路32を構成することが可能となる。
【0057】
以下に、このような思想の下にTFCI復号回路32を構成してなる第2実施形態につき説明する。
【0058】
図4は本実施形態に係るTFCI復号回路32の構成を示す機能ブロック図である。なお、図1、図2および図4と同一部分には同一符号を付する。
【0059】
この図に示すように本実施形態におけるTFCI復号回路32は、抽出部321、メモリ327、MASK信号発生器329、乗算器330、多数決判定回路331、TFCI符号化器332、相関器333、最大値判定器334、カウンタ335、セレクタ336および復号制御回路337を有している。
【0060】
抽出部321により抽出された符号化TFCIはメモリ327に記憶される。このメモリ327に記憶された符号化TFCIは、乗算器330および相関器333に与えられる。すなわちメモリ327は、記憶手段として機能する。
【0061】
カウンタ335は、元TFCIと同ビット数、すなわちここでは10ビットのビット列を、そのパターンを変化させつつ順次出力する。このカウンタ335が出力する10ビットのビット列のうちの下位4ビットは、MASK信号の指定値としてMASK信号発生器329へと与えられるとともに、10ビットのビット列のうちの下位4ビットとしてTFCI符号化器332および最大値判定器333へとそれぞれ与えられ、上位6ビットはセレクタ336へ与えられる。なお、このカウンタ335は、復号制御回路337からの制御の下に出力するビット列のパターンの変化範囲を変更することができる。すなわちカウンタ335は、下位4ビットで24パターンのビット列を出力する第1ビット列出力手段としても、元TFCIで使用される全パターンの10ビットのビット列を出力する第3ビット列出力手段としても機能する。
【0062】
MASK信号発生器329は、カウンタ328の出力ビット列のうちの下位4ビットのパターンに応じたパターンを持つ32ビットのビット列からなるMASK信号を発生する。そしてMASK信号発生器329は、この発生したMASK信号を乗算器330へと与える。すなわちこのMASK信号発生器329は、第2ビット列出力手段として機能する。
【0063】
乗算器330は、メモリ327に記憶されている符号化TFCIにMASK信号発生器329から与えられるMASK信号を乗算することで、MASK符号の影響の除去を試みる。そしてその乗算結果を、多数決判定回路331に与える。従ってこの乗算器330は、除去試行手段として機能する。
【0064】
多数決判定回路331は、乗算器330から与えられるビット列に関して、周知の多数決論理判定法に基づく復号処理を施す。そして多数決判定回路331は、復号結果の6ビットのビット列をセレクタ336へと与える。すなわちこの多数決判定回路331は、多数決判定手段として機能する。
【0065】
セレクタ336は、復号制御回路337の制御の下に、カウンタ335および多数決判定回路331のいずれかを選択し、その選択側が出力しているビット列を10ビットのビット列のうちの上位6ビットとしてTFCI符号化器332および最大値判定器334へと与える。すなわちこのセレクタ336は、選択手段として機能する。
【0066】
TFCI符号化器332は、多数決判定回路331およびカウンタ335から与えられる10ビットのビット列に対する符号化を3GPP規格TS25.211のTFCIの符号化法に準拠して行う。そしてTFCI符号化器332は、この符号化の結果得られる符号化ビット列を相関器333へと与える。すなわちこのTFCI符号化器332は、符号化手段として機能する。
【0067】
相関器333は、TFCI符号化器332から与えられる符号化ビット列とメモリ327に記憶されている符号化TFCIとの相関を取り、相関値を最大値判定器334へと与える。すなわちこの相関器333は、相関検出手段として機能する。
【0068】
最大値判定器334は、カウンタ328の出力が取り得る全パターンのそれぞれに対する相関器333の出力値を比較し、それが最大になるときにおける多数決判定回路331およびカウンタ328の出力を元TFCIとして選定する。すなわちこの最大値判定器334は、判定手段として機能する。
【0069】
復号制御回路337は、例えばプロセッサを有して構成されていて、ファームウェア処理によりカウンタ335およびセレクタ336を制御する制御手段として機能する。すなわち復号制御回路337は、制御部10から通知される使用パターン数に基づいて、多数決論理判定法および最尤系列推定法のいずれかで復号処理が行われるようにカウンタ335およびセレクタ336の状態を切換制御する。
【0070】
次に以上のように構成されたTFCI復号回路32の動作につき説明する。
【0071】
さてTFCI復号回路32にて復号制御回路337は、所定の時間間隔毎などの所定タイミング毎に図6に示す制御処理を実行する。
【0072】
すなわちこの制御処理において復号制御回路337はまず、制御部10から通知されるTFCIの使用パターン数を取得する(ステップST11)。そして復号制御回路337は、その取得した使用パターン数が予め定められたしきい値以上であるか否かを確認する(ステップST12)。
【0073】
ここで使用パターン数がしきい値以上であることを確認したならば復号制御回路337はさらに、後述する最尤系列推定による復号を実行中であるか否かを確認する(ステップST13)。そして、最尤系列推定による復号を実行中であることを確認した場合に復号制御回路337は、セレクタ336を多数決判定回路331を選択するように切り換えさせる(ステップST14)。またこれに続いて復号制御回路337は、カウンタ335に対して、その出力範囲として「0000000000」から「0000001111」までの多数決用範囲を設定する(ステップST15)。これにより、TFCI復号回路32は多数決判定による復号を実行する状態に切り換わる。
【0074】
そしてこのような実行状態の切り換えが済んだ場合、あるいは最尤系列推定による復号を実行中ではないこと、すなわち多数決判定による復号を既に実行中であることをステップST13で確認したならば、復号制御回路337はこれをもって今回の制御処理を終了する。
【0075】
さて、このような多数決判定による復号を実行する状態においては、カウンタ335は「0000000000」から「0000001111」までを順次出力する。従ってカウンタ335の出力のうちの上位6ビットは常に「000000」であって、かつそのデータはセレクタ336により選択されていないので、無効なビット列となっている。すなわちこのときにカウンタ335は、4ビットのビット列を、そのビット列で取り得る24パターンのそれぞれで順次出力することとなる。そしてこの4ビットは、元TFCIの仮想的な下位4ビットとして、MASK信号発生器329、TFCI符号化器332および最大値判定器334へと与えられることになる。つまりこのときのカウンタ335は、図4に示す多数決判定回路322におけるカウンタ328と全く同様に動作することとなる。
【0076】
そして、多数決判定回路331の出力がセレクタ336により選択されて、10ビットのビット列のうちの上位6ビットとしてTFCI符号化器332および最大値判定器334へと与えられるのであるから、TFCI復号回路32は図4に示す多数決判定回路322と全く同様に動作することになり、上述のようにして元TFCIの復号が行われる。
【0077】
これに対して、使用パターン数がしきい値よりも小さいことをステップST12で確認したならば復号制御回路337はさらに、多数決論理判定による復号を実行中であるか否かを確認する(ステップST16)。そして多数決論理判定による復号が実行中であることを確認した場合に復号制御回路337は、セレクタ336をカウンタ335を選択するように切り換えさせる(ステップST17)。またこれに続いて復号制御回路337は、カウンタ335に対して、その出力範囲としてTFCIの使用パターン数に応じた範囲を設定する(ステップST18)。TFCIの使用パターン数に応じた出力範囲とは具体的には、使用パターン数をnと表わすならば、「0000000000」からn−1に相当する2進数までの範囲であり、例えば使用パターン数が「64」ならば設定する出力範囲は「0000000000」から「0000111111」までであり、また使用パターン数が「512」ならば設定する出力範囲は「0000000000」から「0111111111」までとなる。そしてこれにより、TFCI復号回路32は最尤系列推定による復号を実行する状態に切り換わる。
【0078】
そしてこのような実行状態の切り換えが済んだ場合、あるいは多数決論理判定による復号を実行中ではないこと、すなわち最尤系列推定による復号を既に実行中であることをステップST16で確認したならば、復号制御回路337はこれをもって今回の制御処理を終了する。
【0079】
さて、このような最尤系列推定による復号を実行する状態においては、多数決判定回路331がセレクタ336により選択されていないから、MASK信号生成器328、乗算器330および多数決判定回路331は無いものと見なすことができる。そして、カウンタ335が出力する10ビットのビット列をTFCI符号化器332で符号化して得られる符号化ビット列と符号化TFCIとの相関が相関器333で取られ、この相関が最も大きくなるときにカウンタ335が出力する10ビットのビット列が最大値判定器334により元TFCIとして選定されて復号が完了する。カウンタ335は、元TFCIとして使用され得る全てのパターンを順次出力するから、このカウンタ335およびTFCI符号化器332により、送信される可能性のある符号化TFCIの全てのレプリカが生成されて、そのレプリカと符号化TFCIとの比較により最も確からしい元TFCIが選定されるのであって、最尤系列推定法による復号がなされるのである。
【0080】
以上のように本実施形態によれば、TFCIの使用パターン数が比較的多い場合には、多数決論理判定法による復号がなされる。またTFCIの使用パターン数が比較的少ない場合には、最尤系列推定法により復号がなされる。従って、多数のパターンが使用され得る状況下においては、多数決論理判定法による簡易な処理により、十分な性能での復号が実現される。少ないパターンしか使用されない状況下においては、最尤系列推定法により良好な性能が達成される。そして最尤系列推定のための構成をなす、TFCI符号化器332、相関器333および最大値判定器334は、少ない数のパターンにのみ対応するように構成すればよいから、その回路規模および消費電力を小さくすることが可能である。
【0081】
なおしきい値は、多数決論理判定法と最尤系列推定法とでの性能差の使用パターン数に応じた変化具合や、使用パターン数に応じたTFCI符号化器332、相関器333および最大値判定器334の回路規模をそれぞれ考慮して適切に設定することが望ましい。
【0082】
また本実施形態によれば、TFCI符号化器332、相関器333および最大値判定器334を、多数決論理判定法使用時におけるMASK符号に関する最尤系列復号の際および最尤系列推定法使用時のいずれにも共用するようにしているので、図2に示す第1実施形態のTFCI復号回路32における最尤系列推定回路323に相当する回路部分を省略した構成により実現することが可能で、前述の第1実施形態よりもさらに回路規模の縮小を図ることが可能である。
【0083】
さらに本実施形態によれば、カウンタ335を、多数決論理判定法使用時における元TFCIの下位4ビットの出力を行う第1ビット列出力手段および最尤系列推定法使用時に元TFCIのパターンを出力する第3ビット列出力手段の双方として共用するようにしているので、これら第1ビット列出力手段および第3ビット列出力手段に相当する回路を個別に設ける場合に比べてさらなる回路規模の縮小を図ることが可能である。
【0084】
なお、本発明は前記各実施形態に限定されるものではない。例えば前記各実施形態では、本発明を3GPPに準拠したCDMA移動通信端末に適用する例を示しているが、別の規格に準拠した移動通信端末に適用することも可能であるし、あるいは有線通信端末に適用することも可能である。
【0085】
また前記各実施形態では、元ビット列をTFCIとした例を示しているが、TFCI以外のデータの復号のために本発明を適用することも可能である。
【0086】
また前記各実施形態では、Reed-Muller符号を使用した符号化方式で符号化された符号化ビット列に関する復号を行う例を示しているが、多数決論理判定法および最尤系列推定法のいずれでも復号可能な符号化方式であれば、他の符号化方式で符号化された符号化ビット列に関する復号にも本発明の適用が可能である。
【0087】
また前記第2実施形態では、最尤系列推定による復号は時分割処理により実現しているが、各レプリカの生成・比較を並列的な処理で行うようにしても良いし、あるいは時分割処理と並列処理とを組み合わせて行っても良い。
【0088】
また前記第2実施形態では、除去試行手段として乗算器330を備え、乗算によりMASK符号の影響の除去を試みるようにしているが、除去試行手段は、MASK信号発生器329が発生するMASK信号の生成式との組み合わせで定まる処理を行えばよい。
【0089】
また前記第2実施形態では、カウンタ335が単独で10ビットの全てを出力できるようにする必要はなく、一部のビットを別の手段により発生する構成としても良い。すなわち、最尤系列推定による復号を行うときにはTFCIの使用パターン数はしきい値よりも小さく限られるのであるから、上位の数ビットは常に「0」となる場合があるのであり、このような場合には常時「0」となるビット数分だけカウンタ335の出力ビット数を減らして、セレクタ336へと与える該当ビットのレベルを「0」に固定すればよいのである。そしてこのようにすれば、カウンタ335の回路規模を縮小することが可能となる。
【0090】
このほか、本発明の要旨を逸脱しない範囲で種々の変形実施が可能である。
【0091】
【発明の効果】
第1の本発明によれば、元ビット列として使用されるパターン数が所定のしきい値以上であるときには第1復号手段により多数決論理判定法により、また前記使用されるパターン数が前記しきい値よりも小さいときには第2復号手段により最尤系列推定法によりそれぞれ符号化ビット列から前記元ビット列の復号を行うようにしたので、元ビット列において比較的多数のパターンが使用され得る状況下においては、多数決論理判定法による簡易な処理により十分な性能での復号が実現され、また比較的少ないパターンしか使用されない状況下においては、最尤系列推定法により良好な性能が達成され、さらに第2復号手段は少ないパターン数の元ビット列にのみ対応すれば良いので、この結果、元ビット列の使用パターン数の大小に拘わらずに常に効率的な復号を簡易な構成により実現可能となる。
【0092】
また第2の本発明によれば、元ビット列として使用されるパターン数が所定のしきい値以上であるときには、多数決論理判定法による復号を基本とし、第2符号に関する復号についてのみ最尤系列推定法により行われて符号化ビット列から元ビット列の復号が行い、また元ビット列として使用されるパターン数が所定のしきい値よりも少ない時には、最尤系列推定法のみにより符号化ビット列から元ビット列の復号が行うようにし、そして最尤系列推定法に基づく処理は、同一の符号化手段、相関検出手段および判定手段を共用して実行するようにしているので、元ビット列において比較的多数のパターンが使用され得る状況下においては、一部の少ないパターンのみ取り得る部分についての復号にのみ最尤系列推定法を用いることで基本的には多数決論理判定法による簡易な処理により十分な性能での復号が実現され、また比較的少ないパターンしか使用されない状況下においては、最尤系列推定法により良好な性能が達成され、さらに両状況下での最尤系列推定法での処理は共通の処理系により行われることとなり、この結果、元ビット列の使用パターン数の大小に拘わらずに常に効率的な復号を簡易な構成により実現可能となる。
【0093】
また第3の本発明によれば、1つのカウンタを、制御手段の制御の下に第1ビット列出力手段および第3ビット列出力手段のそれぞれとして機能させるようにしたので、第1ビット列出力手段および第3ビット列出力手段を個別に設ける必要が無く、さらに構成を簡易とすることが可能となる。
【図面の簡単な説明】
【図1】本発明を適用して構成されたCDMA移動通信端末の構成を示す機能ブロック図。
【図2】図1中のTFCI復号回路32の第1実施形態における具体的構成を示す機能ブロック図。
【図3】図2中の復号制御回路326による制御処理の際の処理手順を示すフローチャート。
【図4】図2中の多数決判定回路322の3GPP規格TS25.211に準拠した符号化TFCIの復号のための構成例を示す機能ブロック図。
【図5】図1中のTFCI復号回路32の第2実施形態における具体的構成を示す機能ブロック図。
【図6】図5中の復号制御回路337による制御処理の際の処理手順を示すフローチャート。
【符号の説明】
1…アンテナ
2…無線部
3…信号処理部
4…圧縮伸長処理部
5…符号処理部
6…通話部
7…ユーザインタフェース部
8…記憶部
9…タイミング回路
10…制御部
31…受信処理部
32…TFCI復号回路
33…送信処理部
321…抽出部
322…多数決判定回路
323…最尤系列推定回路
324,325…セレクタ
326…復号制御回路
327…メモリ
328…カウンタ
329…MASK信号生成器
330…乗算器
331…多数決判定回路
332…TFCI符号化器
333…相関器
334…最大値判定器
335…カウンタ
336…セレクタ
337…復号制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a decoding circuit and a communication apparatus for decoding the original bit sequence from an encoded bit sequence encoded by a predetermined encoding method that can be decoded by either the majority logic determination method or the maximum likelihood sequence estimation method.
[0002]
[Prior art]
The Reed-Muller code (Reed-Muller code) is a code that can be decoded by either the majority logic determination method or the maximum likelihood sequence estimation method. The majority logic determination method is widely adopted because it can be realized with a simple circuit configuration. However, the majority logic determination method is inferior in performance compared with the maximum likelihood sequence estimation method.
[0003]
The maximum likelihood sequence estimation method is realized by generating a replica in which all patterns that can be transmitted are encoded, and comparing and comparing the received signal and the replica. However, when the number of bits of the original bit string increases, the number of data series to be compared (number of replicas) increases dramatically, and the number of correlations and comparisons increases. For example, if the number of bits to be encoded is 3 bits, at most 2 Three = 8 comparisons should be done, but with 30 bits, 2 30 = About 1 billion comparisons are required.
[0004]
For this reason, the decoding circuit based on the maximum likelihood sequence estimation method consumes power because the circuit scale becomes large and the circuit must be operated using a very high-speed clock when the number of bits of the original bit string is large. Incurs an increase.
[0005]
Furthermore, since the maximum likelihood sequence estimation method is a method of selecting the one with the maximum likelihood, the probability of erroneous determination increases as the number of replicas increases. Therefore, as the number of bits of the original bit string increases, Reduces the performance difference from the majority logic decision method.
[0006]
For this reason, if the number of bits of the original bit string is large, a majority logic determination method is generally used.
[0007]
By the way, TFCI (Transport Format Combination Indicator) defined by 3GPP standard TS25.212, which is IMT-2000 standard, is encoded using a Reed-Muller code and transmitted. This TFCI is a 10-bit bit string, and the majority logic judgment method is used for demodulating TFCI according to the general theory as described above.
[0008]
Now, since TFCI is 10 bits, it has a maximum of 1024 patterns, but in the IMT-2000 system, how many of TFCI's 1024 patterns are actually used can be arbitrarily set for each base station. It has become. That is, even if a 10-bit bit string is actually transmitted, the number of patterns used may be limited to a smaller number than 1024 patterns. And if the number of TFCI usage patterns decreases, the maximum likelihood sequence estimation method improves the performance dramatically, but the majority logic decision method uses the properties of the Reed-Muller code, so the number of usage patterns decreases. However, the processing content does not change and the performance improvement effect cannot be obtained. For example, when the number of used patterns is about 8, the maximum likelihood sequence estimation method can improve performance by two digits or more under specific conditions as compared with the majority logic determination method. That is, the smaller the number of TFCI usage patterns, the more significant the performance degradation with respect to the maximum likelihood sequence estimation method.
[0009]
Nonetheless, if the maximum likelihood sequence estimation method is adopted in preparation for the case where the number of such TFCI usage patterns is small, a complex and high power consumption circuit is required so as to cope with the case where the number of usage patterns is large. End up.
[0010]
[Problems to be solved by the invention]
As described above, when the number of used patterns of the original bit sequence is variable, it is difficult to always perform efficient decoding regardless of whether the majority logic determination method or the maximum likelihood sequence estimation method is adopted. there were.
[0011]
The present invention has been made in consideration of such circumstances, and the object of the present invention is to realize efficient decoding always with a simple configuration regardless of the number of used patterns of the original bit string. It is to make it possible.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, the first aspect of the present invention can be realized by i bits. i Decoding of the original bit string from an encoded bit string obtained by encoding an original bit string in which the number of patterns used among the patterns is changed by a predetermined encoding method that can be decoded by either the majority logic determination method or the maximum likelihood sequence estimation method In order to perform the determination, a first decoding unit that performs decoding by the majority logic determination method, a second decoding unit that performs decoding by the maximum likelihood sequence estimation method, and, for example, a communication apparatus makes a determination based on a notification from a communication network Control that causes the first decoding unit to perform decoding when the number of patterns used is equal to or greater than a predetermined threshold, and causes the second decoding unit to perform decoding when the number of patterns used is smaller than the threshold. Means.
[0013]
By taking such means, when the number of patterns used as the original bit string is equal to or greater than a predetermined threshold, the first decoding means uses the majority logic judgment method and the number of patterns used is the threshold. When the value is smaller than the value, the original bit string is decoded from the encoded bit string by the second decoding means by the maximum likelihood sequence estimation method. Therefore, in a situation where a relatively large number of patterns can be used in the original bit string, decoding with sufficient performance is realized by a simple process using the majority logic judgment method, and in a situation where only a relatively small number of patterns are used. Good performance is achieved by the maximum likelihood sequence estimation method. The second decoding means only needs to deal with the original bit string having a small number of patterns.
[0014]
In order to achieve the above object, the second present invention can take 2 bits with i bits (where i = j + k). i The original bit string in which the number of patterns to be used among the patterns is changed, and the bit string corresponding to the first portion corresponding to a predetermined j bits of the original bit string is either the majority logic determination method or the maximum likelihood sequence estimation method. A bit string corresponding to the remaining k bits of the second part is a predetermined second code different from the first code, and the second code is a pattern of the second part. In order to decode the original bit sequence from an m-bit encoded bit sequence obtained by multiplying a generator matrix having a predetermined pattern and performing linear encoding, storage means for storing the encoded bit sequence, and a k-bit bit sequence are provided. 2 k First bit string output means for outputting each of the patterns, and each bit string of each pattern output by the first bit string output means, each of m bits of a predetermined pattern corresponding to the second code corresponding to the bit string A second bit string output means for outputting a bit string, a removal trial means from the encoded bit string stored in the storage means based on each of the bit strings output by the second code removal bit string output means, and this removal Majority decision means for decoding the first part with the majority logic decision method for each encoded bit string after the trial means has attempted to remove the influence of the second code, and all of the bits that can be used as the original bit string Third bit string output means for outputting each bit string of the pattern, and i-bit bit strings of a plurality of patterns Coding means for performing linear coding on each of them, and correlation detecting means for detecting the correlation between each of a plurality of coded bit strings obtained by the coding means and the coded bit strings stored in the storage means Determining means for determining a pattern of an input bit string obtained by the encoding means for the encoded bit string having the largest correlation detected by the correlation detecting means, and the bit string decoded by the majority determining means as the first bit string. The i-bit bit string output from the first bit string output means and the bit string output from the first bit string output means as the second portion and the i-bit bit string output from the third bit string output means are selectively supplied to the encoding means. For example, in the communication device, the number of patterns used is determined based on the notification from the communication network. An i-bit bit string having the bit string decoded by the majority decision judging means as the first part and the bit string output by the first bit string output means as the second part when the threshold value is equal to or greater than a certain threshold value, And a control means for causing the selection means to select an i-bit bit string output from the third bit string output means when the number of patterns used is smaller than the threshold value.
[0015]
As a result of such measures, when the number of patterns used as the original bit string is equal to or greater than a predetermined threshold value, the maximum likelihood sequence estimation is performed only for decoding related to the second code, based on decoding by the majority logic decision method. The original bit string is decoded from the encoded bit string. When the number of patterns used as the original bit string is smaller than a predetermined threshold value, the original bit string is decoded from the encoded bit string only by the maximum likelihood sequence estimation method. The processing based on the maximum likelihood sequence estimation method is performed by sharing the same encoding means, correlation detection means, and determination means. Therefore, in a situation where a relatively large number of patterns can be used in the original bit string, a majority decision logic judgment method is basically used by using the maximum likelihood sequence estimation method only for decoding a portion that can be obtained with only a small part of the pattern. Decoding with sufficient performance is realized by simple processing according to, and good performance is achieved by the maximum likelihood sequence estimation method in a situation where relatively few patterns are used. And the process by the maximum likelihood sequence estimation method in both situations is performed by a common processing system.
[0016]
According to a third aspect of the present invention, there is provided the counter according to the second aspect, further comprising a counter for sequentially outputting an i-bit bit string while changing the pattern, and the control means has a predetermined threshold number of patterns to be used. If the value is greater than or equal to the value, the predetermined k-bit pattern in the i-bit bit string is 2 k The counter is operated so as to be each of the patterns, thereby causing the counter to function as the first bit string output means. When the number of patterns used is smaller than the threshold value, an i-bit bit string is converted to the original bit string. The counter is caused to function as the third bit string output means by operating the counter so as to be all the patterns that can be used as the bit string.
[0017]
By taking such a means, one counter functions as each of the first bit string output means and the third bit string output means under the control of the control means. Therefore, the first bit string output means and the third bit string output means are also realized by sharing one counter.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0019]
FIG. 1 is a functional block diagram showing a configuration of a CDMA mobile communication terminal configured by applying the present invention.
[0020]
As shown in this figure, the CDMA mobile communication terminal of this embodiment includes an antenna 1, a radio unit 2, a CDMA
[0021]
A radio signal transmitted from a base station (not shown) is received by the antenna 1 and then input to the radio unit 2. In the radio unit 2, the radio signal is input to the receiving
[0022]
The reception intermediate frequency signal is input to the
[0023]
The compression /
[0024]
The PCM
[0025]
On the other hand, the input voice signal of the speaker input to the microphone 63 of the
[0026]
The compression /
[0027]
The transmission processing unit 33 of the CDMA
[0028]
The
[0029]
The
[0030]
The storage unit 8 uses, for example, a flash memory, and stores and holds various data such as various setting information, received mail data and image data, or mail data created by the apparatus as image data.
[0031]
The timing circuit 9 generates a reference clock having a predetermined speed, and supplies this reference clock to each circuit unit in the terminal that requires an operation clock including the
[0032]
The
[0033]
(First embodiment)
By the way, the
[0034]
As shown in this figure, the
[0035]
The
[0036]
The
[0037]
The maximum likelihood
[0038]
The
[0039]
The
[0040]
Next, the operation of the CDMA mobile communication terminal configured as described above will be described. Since known operations in CDMA mobile communication terminals such as voice calls, communication operations such as e-mail transmission / reception, Internet access communication, etc. are performed in the same manner as existing CDMA mobile communication terminals, detailed description thereof is omitted. Here, an operation related to reception of TFCI will be described in detail.
[0041]
On the transmission side, a predetermined TFCI is linearly encoded using a Reed-Muller code. The TFCI is a 10-bit bit string. It is assumed that this is encoded by a (32, 10) secondary Reed-Muller code. Therefore, the encoded TFCI forms a 32-bit bit string.
[0042]
Of the 1024 patterns that can be taken by 10-bit TFCI, how many patterns are valid is determined for each service type to be communicated, and is previously notified from the base station to the terminal through a control channel or the like. Therefore, the
[0043]
In the
[0044]
That is, in this control process, the
[0045]
If it is confirmed here that the number of used patterns is equal to or greater than the threshold value, the
[0046]
When such switching is completed, or when it is confirmed in step ST3 that the maximum likelihood
[0047]
On the other hand, if it is confirmed in step ST2 that the number of used patterns is smaller than the threshold value, the
[0048]
When such switching is completed, or when it is confirmed in step ST3 that the
[0049]
As described above, according to the present embodiment, when the number of TFCI usage patterns is relatively large, the
[0050]
Note that the threshold value considers the degree of change in performance difference between the majority logic judgment method and the maximum likelihood sequence estimation method according to the number of used patterns, and the circuit scale of the maximum likelihood
[0051]
(Second Embodiment)
By the way, the TFCI encoding method stipulated in the 3GPP standard TS25.211 is basically linear encoding by a generator matrix using the 2 o'clock Reed-Muller code as described above. In other words, the Reed-Muller code is only the upper 6 bits of each 10-bit bit string constituting the generator matrix. A MASK code is used for the remaining 4 bits. In the MASK code, a fixed pattern bit string corresponding to the pattern of the lower 4 bits of TFCI is prepared, and a bit string corresponding to the pattern of the lower 4 bits of TFCI to be encoded is selectively used. Therefore, this MASK code cannot be decoded by the majority logic decision method.
[0052]
Therefore, in order to decode the encoded TFCI compliant with the 3GPP standard TS25.211, the majority
[0053]
That is, the coded TFCI stored in the
[0054]
A 10-bit bit string in which the output of the
[0055]
Therefore, the
[0056]
Thus, the
[0057]
Hereinafter, a second embodiment in which the
[0058]
FIG. 4 is a functional block diagram showing the configuration of the
[0059]
As shown in this figure, the
[0060]
The encoded TFCI extracted by the
[0061]
The
[0062]
The
[0063]
The
[0064]
The
[0065]
The
[0066]
The
[0067]
The
[0068]
The
[0069]
The
[0070]
Next, the operation of the
[0071]
Now, in the
[0072]
That is, in this control process, the
[0073]
If it is confirmed here that the number of used patterns is greater than or equal to the threshold value, the
[0074]
When the execution state is switched, or when it is confirmed in step ST13 that decoding by maximum likelihood sequence estimation is not being executed, that is, decoding by majority decision is already being executed, decoding control is performed. The
[0075]
Now, in such a state where decoding by majority decision is executed, the
[0076]
Then, the output of the
[0077]
On the other hand, if it is confirmed in step ST12 that the number of used patterns is smaller than the threshold value, the
[0078]
When such execution state switching has been completed, or if it is confirmed in step ST16 that decoding by majority logic determination is not being executed, that is, decoding by maximum likelihood sequence estimation is already being executed, decoding is performed. With this, the
[0079]
Now, in such a state in which decoding by maximum likelihood sequence estimation is performed, since the
[0080]
As described above, according to the present embodiment, when the number of TFCI usage patterns is relatively large, decoding by the majority logic determination method is performed. When the number of TFCI usage patterns is relatively small, decoding is performed by the maximum likelihood sequence estimation method. Therefore, in a situation where a large number of patterns can be used, decoding with sufficient performance is realized by a simple process using the majority logic determination method. In situations where only a few patterns are used, good performance is achieved by the maximum likelihood sequence estimation method. Since the
[0081]
Note that the threshold value varies according to the number of used patterns of the performance difference between the majority logic determination method and the maximum likelihood sequence estimation method, and the
[0082]
Further, according to the present embodiment, the
[0083]
Further, according to the present embodiment, the
[0084]
The present invention is not limited to the above embodiments. For example, in each of the above embodiments, the present invention is applied to a CDMA mobile communication terminal compliant with 3GPP. However, it can be applied to a mobile communication terminal compliant with another standard, or wired communication. It can also be applied to a terminal.
[0085]
In each of the above embodiments, an example in which the original bit string is TFCI is shown, but the present invention can also be applied to decode data other than TFCI.
[0086]
Further, in each of the above embodiments, an example is shown in which decoding is performed on an encoded bit string encoded by an encoding method using a Reed-Muller code. However, decoding is performed by either the majority logic determination method or the maximum likelihood sequence estimation method. The present invention can also be applied to decoding related to an encoded bit string encoded by another encoding method as long as it is possible.
[0087]
In the second embodiment, decoding by maximum likelihood sequence estimation is realized by time division processing. However, generation and comparison of each replica may be performed by parallel processing, or time division processing and You may carry out in combination with parallel processing.
[0088]
Further, in the second embodiment, the
[0089]
In the second embodiment, it is not necessary for the
[0090]
In addition, various modifications can be made without departing from the scope of the present invention.
[0091]
【The invention's effect】
According to the first aspect of the present invention, when the number of patterns used as the original bit string is equal to or greater than a predetermined threshold value, the first decoding means performs the majority logic determination method, and the number of patterns used is the threshold value. When the value is smaller than the above, the second decoding means decodes the original bit string from the encoded bit string by the maximum likelihood sequence estimation method. Therefore, in a situation where a relatively large number of patterns can be used in the original bit string, a majority decision is made. Decoding with sufficient performance is realized by simple processing by the logic judgment method, and in a situation where only a relatively small number of patterns are used, good performance is achieved by the maximum likelihood sequence estimation method. Since it is only necessary to support the original bit string of a small number of patterns, this results in regardless of the number of used patterns of the original bit string. Always it is possible to realize efficient decoding by a simple construction.
[0092]
According to the second aspect of the present invention, when the number of patterns used as the original bit string is equal to or greater than a predetermined threshold value, the maximum likelihood sequence estimation is performed only for the decoding relating to the second code, based on decoding by the majority logic decision method. When the original bit string is decoded from the encoded bit string and the number of patterns used as the original bit string is less than a predetermined threshold value, the original bit string is converted from the encoded bit string only by the maximum likelihood sequence estimation method. Since the decoding is performed and the processing based on the maximum likelihood sequence estimation method is performed by sharing the same encoding means, correlation detection means, and determination means, there are relatively many patterns in the original bit string. In situations where it can be used, it is fundamental to use the maximum likelihood sequence estimation method only for the decoding of the part that can take only a small part of the pattern. Can achieve decoding with sufficient performance by simple processing using the majority logic decision method, and in situations where relatively few patterns are used, the maximum likelihood sequence estimation method achieves good performance. The maximum likelihood sequence estimation method in FIG. 4 is performed by a common processing system, and as a result, efficient decoding can always be realized with a simple configuration regardless of the number of used patterns of the original bit string. .
[0093]
According to the third aspect of the present invention, since one counter functions as the first bit string output means and the third bit string output means under the control of the control means, the first bit string output means and the first bit string output means There is no need to separately provide a 3-bit string output means, and the configuration can be further simplified.
[Brief description of the drawings]
FIG. 1 is a functional block diagram showing a configuration of a CDMA mobile communication terminal configured by applying the present invention.
FIG. 2 is a functional block diagram showing a specific configuration of the
3 is a flowchart showing a processing procedure for control processing by a
4 is a functional block diagram showing a configuration example for decoding coded TFCI based on 3GPP standard TS25.211 of the
FIG. 5 is a functional block diagram showing a specific configuration of the
6 is a flowchart showing a processing procedure during control processing by the
[Explanation of symbols]
1 ... Antenna
2 ... Radio part
3 ... Signal processor
4 ... Compression / decompression processor
5: Code processing section
6 ... Calling part
7. User interface part
8 ... Memory part
9 ... Timing circuit
10. Control unit
31. Reception processing unit
32 ... TFCI decoding circuit
33 ... transmission processing section
321 ... Extraction unit
322 ... Majority decision circuit
323 ... Maximum likelihood sequence estimation circuit
324, 325 ... selector
326: Decoding control circuit
327 memory
328 ... Counter
329 ... MASK signal generator
330 ... multiplier
331 ... Majority decision circuit
332 ... TFCI encoder
333: Correlator
334 ... Maximum value discriminator
335 ... Counter
336 ... selector
337 ... Decoding control circuit
Claims (8)
前記多数決論理判定法により復号を行う第1復号手段と、
前記最尤系列推定法により復号を行う第2復号手段と、
前記使用されるパターン数が所定のしきい値以上であるときには前記第1復号手段に、また前記使用されるパターン数が前記しきい値よりも小さいときには前記第2復号手段にそれぞれ復号を行わせる制御手段とを具備したことを特徴とする復号回路。Encoding obtained by encoding an original bit string in which the number of patterns used in 2 i patterns that can be taken by i bits is changed by a predetermined encoding method that can be decoded by either the majority logic determination method or the maximum likelihood sequence estimation method In a decoding circuit for decoding the original bit string from a bit string,
First decoding means for decoding by the majority logic determination method;
Second decoding means for decoding by the maximum likelihood sequence estimation method;
When the number of patterns used is equal to or greater than a predetermined threshold, the first decoding unit performs decoding, and when the number of patterns used is smaller than the threshold, the second decoding unit performs decoding. And a control circuit.
前記符号化ビット列を記憶する記憶手段と、
kビットのビット列を、2kパターンのそれぞれで出力する第1ビット列出力手段と、
この第1ビット列出力手段により出力される各パターンのビット列のそれぞれについて、そのビット列に対応した前記第2符号に応じた所定のパターンのmビットのビット列を出力する第2ビット列出力手段と、
この第2符号除去ビット列出力手段が出力する各ビット列のそれぞれに基づいて、前記記憶手段に記憶されている符号化ビット列からの除去試行手段と、
この除去試行手段により前記第2符号の影響の除去が試みられた後の各符号化ビット列についてそれぞれ多数決論理判定法で前記第1部分の復号を行う多数決判定手段と、
前記元ビット列として使用され得る全てのパターンのビット列をそれぞれ出力する第3ビット列出力手段と、
複数のパターンのiビットのビット列のそれぞれに対して前記線形符号化を行う符号化手段と、
この符号化手段により得られる複数の符号化ビット列のそれぞれと前記記憶手段に記憶されている符号化ビット列との相関を検出する相関検出手段と、
この相関検出手段により検出される相関が最も大きくなる前記符号化ビット列が前記符号化手段により得られる入力ビット列のパターンを判定する判定手段と、
前記多数決判定手段により復号されたビット列を前記第1部分とするとともに前記第1ビット列出力手段により出力されるビット列を前記第2部分とするiビットのビット列および前記第3ビット列出力手段が出力するiビットのビット列を選択的に前記符号化手段へと与える選択手段と、
前記使用されるパターン数が所定のしきい値以上であるときには前記多数決判定手段により復号されたビット列を前記第1部分とするとともに前記第1ビット列出力手段により出力されるビット列を前記第2部分とするiビットのビット列を、また前記使用されるパターン数が前記しきい値よりも小さいときには前記第3ビット列出力手段が出力するiビットのビット列をそれぞれ前記選択手段に選択させる制御手段とを具備したことを特徴とする復号回路。An original bit string in which the number of patterns used among 2 i patterns that can be taken by i bits (however, i = j + k) is changed to a bit string corresponding to a first portion of a predetermined j bits of the original bit string Is a first code that can be decoded by both the majority logic judgment method and the maximum likelihood sequence estimation method, and the bit string corresponding to the second part for the remaining k bits is a predetermined second code different from the first code. In the decoding circuit for decoding the original bit string from an m-bit encoded bit string obtained by linearly encoding the second matrix by multiplying a generator matrix having a predetermined pattern corresponding to the pattern of the second part,
Storage means for storing the encoded bit string;
first bit string output means for outputting a k-bit bit string in each of 2 k patterns;
Second bit string output means for outputting an m-bit bit string of a predetermined pattern corresponding to the second code corresponding to the bit string for each bit string output by the first bit string output means;
Based on each bit string output by the second code removal bit string output means, removal trial means from the encoded bit string stored in the storage means,
Majority determination means for decoding the first part by the majority logic determination method for each encoded bit string after the removal trial means has attempted to remove the influence of the second code;
Third bit string output means for outputting each bit string of all patterns that can be used as the original bit string;
Encoding means for performing the linear encoding for each of i-bit bit strings of a plurality of patterns;
Correlation detecting means for detecting a correlation between each of the plurality of encoded bit strings obtained by the encoding means and the encoded bit string stored in the storage means;
Determining means for determining a pattern of an input bit string obtained by the encoding means for the encoded bit string having the largest correlation detected by the correlation detecting means;
The bit string decoded by the majority decision means is the first part and the bit string output by the first bit string output means is the second part. The i-bit bit string and the third bit string output means output i Selection means for selectively giving a bit string of bits to the encoding means;
When the number of patterns used is equal to or greater than a predetermined threshold value, the bit string decoded by the majority decision judging means is set as the first part, and the bit string output by the first bit string output means is set as the second part. And a control means for causing the selection means to select the i-bit bit string output from the third bit string output means when the number of patterns used is smaller than the threshold value. A decoding circuit characterized by the above.
かつ前記制御手段が、前記使用されるパターン数が所定のしきい値以上であるときにはiビットのビット列のうちの所定のkビットのパターンが2kパターンのそれぞれとなるように前記カウンタを動作させることで前記カウンタを前記第1ビット列出力手段として機能させ、また前記使用されるパターン数が前記しきい値よりも小さいときにはiビットのビット列が前記元ビット列として使用され得る全てのパターンのそれぞれとなるように前記カウンタを動作させることで前記カウンタを前記第3ビット列出力手段として機能させることを特徴とする請求項2に記載の復号回路。a counter that sequentially outputs an i-bit bit string while changing its pattern;
And when the number of patterns used is equal to or greater than a predetermined threshold, the control means operates the counter so that a predetermined k-bit pattern in an i-bit bit string is a 2 k pattern. Thus, the counter functions as the first bit string output means, and when the number of patterns used is smaller than the threshold value, an i-bit bit string becomes each of all patterns that can be used as the original bit string. 3. The decoding circuit according to claim 2, wherein the counter functions as the third bit string output means by operating the counter as described above.
前記多数決論理判定法により復号を行う第1復号手段と、
前記最尤系列推定法により復号を行う第2復号手段と、
前記通信網からの通知に基づいて前記使用されるパターン数を判定する判定手段と、
この判定手段により判定されたパターン数が所定のしきい値以上であるときには前記第1復号手段に、また前記パターン数が前記しきい値よりも小さいときには前記第2復号手段にそれぞれ復号を行わせる制御手段とを具備したことを特徴とする復号回路。Notification data composed of an i-bit bit string, indicating predetermined information by the pattern, and changing the number of patterns used among the 2 i patterns that can be taken, are determined by the majority logic judgment method and the maximum likelihood sequence estimation method. In a communication device used by being applied to a communication network that is encoded and transmitted by a predetermined encoding method that can be decoded in either case,
First decoding means for decoding by the majority logic determination method;
Second decoding means for decoding by the maximum likelihood sequence estimation method;
Determining means for determining the number of patterns used based on notification from the communication network;
When the number of patterns determined by the determination means is greater than or equal to a predetermined threshold value, the first decoding means performs decoding, and when the number of patterns is smaller than the threshold value, the second decoding means performs decoding. And a control circuit.
前記符号化ビット列を記憶する記憶手段と、
kビットのビット列を、2kパターンのそれぞれで出力する第1ビット列出力手段と、
この第1ビット列出力手段により出力される各パターンのビット列のそれぞれについて、そのビット列に対応した前記第2符号に応じた所定のパターンのmビットのビット列を出力する第2ビット列出力手段と、
この第2符号除去ビット列出力手段が出力する各ビット列のそれぞれに基づいて、前記記憶手段に記憶されている符号化ビット列からの除去試行手段と、
この除去試行手段により前記第2符号の影響の除去が試みられた後の各符号化ビット列についてそれぞれ多数決論理判定法で前記第1部分の復号を行う多数決判定手段と、
前記元ビット列として使用され得る全てのパターンのビット列をそれぞれ出力する第3ビット列出力手段と、
複数のパターンのiビットのビット列のそれぞれに対して前記線形符号化を行う符号化手段と、
この符号化手段により得られる複数の符号化ビット列のそれぞれと前記記憶手段に記憶されている符号化ビット列との相関を検出する相関検出手段と、
この相関検出手段により検出される相関が最も大きくなる前記符号化ビット列が前記符号化手段により得られる入力ビット列のパターンを判定する判定手段と、
前記多数決判定手段により復号されたビット列を前記第1部分とするとともに前記第1ビット列出力手段により出力されるビット列を前記第2部分とするiビットのビット列および前記第3ビット列出力手段が出力するiビットのビット列を選択的に前記符号化手段へと与える選択手段と、
前記通信網からの通知に基づいて前記使用されるパターン数を判定する判定手段と、
この判定手段により判定されたパターン数が所定のしきい値以上であるときには前記多数決判定手段により復号されたビット列を前記第1部分とするとともに前記第1ビット列出力手段により出力されるビット列を前記第2部分とするiビットのビット列を、また前記パターン数が前記しきい値よりも小さいときには前記第3ビット列出力手段が出力するiビットのビット列をそれぞれ前記選択手段に選択させる制御手段とを具備したことを特徴とする通信装置。Notification data composed of a bit string of i bits (where i = j + k) indicates predetermined information by the pattern, and the number of patterns used among the 2 i patterns that can be taken is changed to the notification data. A bit string corresponding to a first portion corresponding to a predetermined j bits forms a first code that can be decoded by both the majority logic determination method and the maximum likelihood sequence estimation method, and corresponds to a second portion corresponding to the remaining k bits. The bit string is a predetermined second code different from the first code, and the second code is linearly encoded by multiplying a generator matrix having a predetermined pattern corresponding to the pattern of the second part. In a communication device used by being applied to a communication network that transmits an encoded bit string,
Storage means for storing the encoded bit string;
first bit string output means for outputting a k-bit bit string in each of 2 k patterns;
Second bit string output means for outputting an m-bit bit string of a predetermined pattern corresponding to the second code corresponding to the bit string for each bit string output by the first bit string output means;
Based on each bit string output by the second code removal bit string output means, removal trial means from the encoded bit string stored in the storage means,
Majority determination means for decoding the first part by the majority logic determination method for each encoded bit string after the removal trial means has attempted to remove the influence of the second code;
Third bit string output means for outputting each bit string of all patterns that can be used as the original bit string;
Encoding means for performing the linear encoding for each of i-bit bit strings of a plurality of patterns;
Correlation detecting means for detecting a correlation between each of the plurality of encoded bit strings obtained by the encoding means and the encoded bit string stored in the storage means;
Determining means for determining a pattern of an input bit string obtained by the encoding means for the encoded bit string having the largest correlation detected by the correlation detecting means;
The bit string decoded by the majority decision means is the first part and the bit string output by the first bit string output means is the second part. The i-bit bit string and the third bit string output means output i Selection means for selectively giving a bit string of bits to the encoding means;
Determining means for determining the number of patterns used based on notification from the communication network;
When the number of patterns determined by the determination means is greater than or equal to a predetermined threshold value, the bit string decoded by the majority decision determination means is used as the first part, and the bit string output by the first bit string output means is the first bit string. A control means for causing the selection means to select an i-bit bit string that is two parts, and an i-bit bit string output by the third bit string output means when the number of patterns is smaller than the threshold value. A communication device.
かつ前記制御手段が、前記使用されるパターン数が所定のしきい値以上であるときにはiビットのビット列のうちの所定のkビットのパターンが2kパターンのそれぞれとなるように前記カウンタを動作させることで前記カウンタを前記第1ビット列出力手段として機能させ、また前記使用されるパターン数が前記しきい値よりも小さいときにはiビットのビット列が前記元ビット列として使用され得る全てのパターンのそれぞれとなるように前記カウンタを動作させることで前記カウンタを前記第3ビット列出力手段として機能させることを特徴とする請求項6に記載の通信装置。a counter that sequentially outputs an i-bit bit string while changing its pattern;
And when the number of patterns used is equal to or greater than a predetermined threshold, the control means operates the counter so that a predetermined k-bit pattern in an i-bit bit string is a 2 k pattern. Thus, the counter functions as the first bit string output means, and when the number of patterns used is smaller than the threshold value, an i-bit bit string becomes each of all patterns that can be used as the original bit string. The communication apparatus according to claim 6, wherein the counter functions as the third bit string output unit by operating the counter as described above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001203652A JP4454890B2 (en) | 2001-07-04 | 2001-07-04 | Decoding circuit and communication device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001203652A JP4454890B2 (en) | 2001-07-04 | 2001-07-04 | Decoding circuit and communication device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003018021A JP2003018021A (en) | 2003-01-17 |
JP4454890B2 true JP4454890B2 (en) | 2010-04-21 |
Family
ID=19040250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001203652A Expired - Fee Related JP4454890B2 (en) | 2001-07-04 | 2001-07-04 | Decoding circuit and communication device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4454890B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4318412B2 (en) * | 2001-08-08 | 2009-08-26 | 富士通株式会社 | Transmission / reception apparatus and transmission / reception method in communication system |
-
2001
- 2001-07-04 JP JP2001203652A patent/JP4454890B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003018021A (en) | 2003-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4369518B2 (en) | Subscriber unit and method for use in a wireless communication system | |
JP5123301B2 (en) | Encoding and decoding method and apparatus for use in a wireless communication system | |
CN101300769B (en) | Dedicated control channel detection for enhanced dedicated channel | |
EP3457586B1 (en) | Method and apparatus for conveying antenna configuration information via masking | |
WO2001039423A9 (en) | Variable rate coding for forward link | |
CA2302372A1 (en) | Time diversity in a tdma system | |
KR20080048459A (en) | Method for base band chip and mobile terminal based on the base band chip implement the multi-mode handover | |
US6125136A (en) | Method and apparatus for demodulating trellis coded direct sequence spread spectrum communication signals | |
JP3914877B2 (en) | Error correction decoding method | |
US6272187B1 (en) | Device and method for efficient decoding with time reversed data | |
JP2003234720A (en) | Information multiplexing method for mobile communication, method and device for decoding transmission format combination identifier, mobile station device, base station device and mobile communication system | |
US20050190827A1 (en) | Modulation/demodulation apparatus for the encoding and decoding of data and method for encoding and decoding data | |
JP4454890B2 (en) | Decoding circuit and communication device | |
US7142581B2 (en) | Methods and systems for selective frequency hopping in multiple mode communication systems | |
WO2010141516A1 (en) | System and process for transmit diversity in satellite phones | |
JP3918922B2 (en) | TFCI decoding circuit and decoding method | |
CN1965494B (en) | Method for decoding channelisation code set information in a spread spectrum receiver | |
JP2003218781A (en) | Communication terminal and network controller | |
JP2003046410A (en) | Digital matched filter and mobile radio terminal employing the same | |
CN111464260A (en) | Signal sending and receiving method and equipment | |
JPWO2002091656A1 (en) | Data decryption method | |
WO2001020799A1 (en) | Method and apparatus for decoding trellis coded direct sequence spread spectrum communication signals | |
WO2001020834A1 (en) | Method and apparatus for encoding of trellis coded direct sequence spread spectrum communication signals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |