JP4454382B2 - Switching power supply - Google Patents
Switching power supply Download PDFInfo
- Publication number
- JP4454382B2 JP4454382B2 JP2004136987A JP2004136987A JP4454382B2 JP 4454382 B2 JP4454382 B2 JP 4454382B2 JP 2004136987 A JP2004136987 A JP 2004136987A JP 2004136987 A JP2004136987 A JP 2004136987A JP 4454382 B2 JP4454382 B2 JP 4454382B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output voltage
- voltage
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004804 winding Methods 0.000 claims description 50
- 238000001514 detection method Methods 0.000 claims description 47
- 239000004065 semiconductor Substances 0.000 claims description 27
- 230000010355 oscillation Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、フライバック型スイッチング電源装置に関し、特に出力電圧検出信号を制御回路へ帰還するフィードバック回路の電力損失を抑制するスイッチング電源装置に関するものである。 The present invention relates to a flyback type switching power supply, and more particularly to a switching power supply that suppresses power loss of a feedback circuit that feeds back an output voltage detection signal to a control circuit.
従来のスイッチングコンバータにおいては、電源の出力電圧検出回路が、出力電圧が規定値以上となるとフォトカプラが光り、一次側から送るエネルギーを制限する制御を行っていた。 In the conventional switching converter, the output voltage detection circuit of the power supply performs control to limit the energy transmitted from the primary side when the photocoupler emits light when the output voltage exceeds a specified value.
しかし、この制御手段では、バーストモードを使用した電源のスタンバイ時は、フォトダイオードが光りっぱなしとなり、フィードバック回路の電力損失が無駄となるという課題が生じた。 However, with this control means, when the power supply using the burst mode is in a standby state, the photodiode remains on and the power loss of the feedback circuit is wasted.
また、この課題を解決するために、出力電圧が規定値以下の時にフォトダイオードが光るように制御する手段が考案された(例えば、非特許文献1参照)。
具体的構成について図3に示す。このスイッチング電源装置は、一次巻線及び二次巻線を有するトランス1を備え、このトランス1の一次巻線と直列に半導体スイッチ2を接続し、半導体スイッチ2のソース・ゲート間に制御回路3を接続してある。このスイッチング電源装置の二次側には二次巻線整流回路5を備えている。
A specific configuration is shown in FIG. This switching power supply device includes a
二次巻線整流回路5の出力電圧を検出する出力電圧検出回路20を備え、この出力電圧検出回路20にフォトダイオード21を備えてある。制御回路3はフォトトランジスタ31を備え、このフォトトランジスタ31のコレクタ・エミッタ間にフィードバック回路30を接続してある。以上より、出力電圧検出回路20の検出信号をフォトカプラ21,31並びにフィードバック回路30を介して、制御回路3へ伝達し、出力電圧が規定値以上となると、フォトダイオード21が光り、フォトトランジスタ31がこれを受信して一次側から送るエネルギーを制限する制御を行っている。
An output
また、スタンバイ制御回路50にスタンバイ切換え信号が入力され、二次巻線整流回路5の出力電圧がスタンバイ制御回路50で設定された出力電圧以上になった場合に、半導体スイッチ2の発振を禁止するスタンバイ信号が出力されるスタンバイ制御回路50を備え、このスタンバイ制御回路50はスタンバイ信号が出力された際に消灯するフォトダイオード51を備えてある。制御回路3は前記と別のフォトトランジスタ61を備え、このフォトトランジスタ61のコレクタ・エミッタ間にフィードバック回路60を接続してある。以上より、スタンバイ切換え信号がスタンバイ制御回路50に入力され、出力電圧が、スタンバイ制御回路50で設定された出力電圧以上となる時に、フォトダイオード51が消灯し、フォトトランジスタ61がオフする事により半導体スイッチ2の発振を禁止する制御を行う。又、出力電圧が、スタンバイ制御回路50で設定された出力電圧以下となる時に、フォトダイオード51が光り、フォトトランジスタ61がオンする事により半導体スイッチ2の発振の禁止が解除される。以上より、バースト時は、殆どフォトダイオード21、51は光らないことになり、フォトダイオード21、51に流れる電流による電力損失を低減することができる。
Further, when the standby switching signal is input to the standby control circuit 50 and the output voltage of the secondary winding rectifier circuit 5 becomes equal to or higher than the output voltage set by the standby control circuit 50, the oscillation of the semiconductor switch 2 is prohibited. A standby control circuit 50 that outputs a standby signal is provided. The standby control circuit 50 includes a photodiode 51 that is turned off when the standby signal is output. The
但し、スタンバイ制御回路50の設定電圧は、出力電圧検出回路20の設定電圧より低い電圧に設定する必要がある。又、電源起動時出力電圧が0Vであると、フォトダイオード51に電流を流す為の電源がないため半導体スイッチ2の発振は禁止され、起動する事ができないので、起動補償回路70のように、入力電圧が投入されてから、若しくは、制御回路電源電圧が確立されてから、一定時間は半導体スイッチ2の発振を禁止する機能を強制解除する回路が必要になる。但し、この起動補償回路70では、設定時間内にフォトダイオード51の電源が確立されなければならず、起動、出力短絡等の全ての状況に対応できるように設定することは難しい。
However, the setting voltage of the standby control circuit 50 needs to be set to a voltage lower than the setting voltage of the output
この制御手段では、前述起動補償の確実性の問題点及び、出力電圧検出用とは別にフォトカプラ21,51が必要となり、部品点数が増えるという課題に加え、コスト並びにサイズが大きいと言う課題も生じた。
This control means requires the problem of certainty of the start-up compensation and the
本発明は、上記問題に鑑みてなされたものであり、スタンバイモードにおいて、電力損失を低減するスイッチング電源装置を提供する。 The present invention has been made in view of the above problems, and provides a switching power supply device that reduces power loss in a standby mode.
上記課題を解決するために、本発明に係るスイッチング電源装置は、一次巻線、二次巻線並びに補助巻線を有するトランスと、前記一次巻線に直列接続された半導体スイッチと、前記半導体スイッチを周期的にオン、オフさせる制御回路と、前記二次巻線に接続された二次巻線整流回路と、前記補助巻線に接続された補助巻線整流回路と、前記二次巻線整流回路の出力電圧を検出する出力電圧検出回路と、前記出力電圧検出回路の検出信号を前記制御回路へ伝達するフィードバック回路を備えたスイッチング電源装置において、前記補助巻線整流回路の出力電圧が設定電圧以下である時は、前記検出信号が無くても周期的にオン・オフ動作を行う起動補償回路を設けてある事を特徴とする。 In order to solve the above problems, a switching power supply according to the present invention includes a transformer having a primary winding, a secondary winding, and an auxiliary winding, a semiconductor switch connected in series to the primary winding, and the semiconductor switch. A control circuit for periodically turning on and off, a secondary winding rectification circuit connected to the secondary winding, an auxiliary winding rectification circuit connected to the auxiliary winding, and the secondary winding rectification An output voltage detection circuit for detecting an output voltage of a circuit, and a switching power supply device including a feedback circuit for transmitting a detection signal of the output voltage detection circuit to the control circuit, wherein the output voltage of the auxiliary winding rectifier circuit is a set voltage In the following cases, a start-up compensation circuit that periodically performs on / off operation without the detection signal is provided.
前記出力電圧検出回路は、出力電圧が設定値以下である事を検出して検出信号を発生し、前記検出信号は前記フィードバック回路を介して前記制御回路に伝えられて、電力が増加する方向に制御するように構成してある事を特徴とする。 The output voltage detection circuit detects that the output voltage is equal to or lower than a set value and generates a detection signal. The detection signal is transmitted to the control circuit via the feedback circuit so that the power increases. It is characterized by being configured to control.
本発明によれば、出力電圧が設定値以下である事を検出してフィードバック信号を発生する制御回路において、電源起動時出力電圧が0Vであっても、発振を行って起動補償を行うことにより、バースト時において、フィードバック回路の電力損失を低減することができる効果がある。 According to the present invention, in the control circuit that detects that the output voltage is lower than the set value and generates a feedback signal, even if the output voltage at power-on is 0 V, it oscillates and performs start-up compensation. The power loss of the feedback circuit can be reduced during the burst.
発明を実施するための最良の形態の回路図を図1に示す。図1図示のスイッチング電源装置は、一次巻線及び二次巻線を有するトランス1を備え、このトランス1の一次巻線と直列に半導体スイッチ2を接続し、半導体スイッチ2のゲート端子に制御回路3を接続してある。また、トランス1の一次巻線には入力整流回路6を接続してあり、電圧共振する際にエネルギーの帰還分が蓄えられるように構成してある。
A circuit diagram of the best mode for carrying out the invention is shown in FIG. 1 includes a
二次側にはトランス1の二次巻線と整流回路5が接続してある。また、二次側の出力には出力電圧検出回路20を接続し、この出力電圧検出回路20は誤差アンプ22とフォトダイオード21を備えてある。誤差アンプ22は二次側に設けた負荷8に加わる出力直流電圧と予め設定しておいた基準電圧の比較結果で誤差電圧信号をフォトダイオード21に出力するものである。また、フォトダイオード21は誤差アンプ22より出力された誤差電圧信号より出力電圧が設定値以下であることを検出して制御回路3に検出信号を出力するように構成してある。
The secondary winding of the
制御回路3にはフォトダイオード21から出力された検出信号を制御回路3内に伝達するフィードバック回路30を備えてある。フィードバック回路30はフォトダイオード21から出力された検出信号を受信するフォトトランジスタ31を有し、このフォトトランジスタ31のコレクタ端子に定電流源32を接続し、フォトトランジスタ31のコレクタ・エミッタ間に、半導体スイッチ33のソース・ドレイン端子を接続してある。また、半導体スイッチ33のゲート端子に電源起動時、出力電圧検出回路20の検出信号が無くても周期的にオン・オフ動作を行う起動補償回路40を接続し、半導体スイッチ33のドレイン端子には比較器14の反転入力端子に接続し、この比較器14は半導体スイッチ2のドレイン電流検出抵抗4の電圧とフィードバック回路30の抵抗34の電圧とを比較するように構成してある。
The
トランス1に補助巻線を設け、補助巻線整流回路25が接続してあるとともにオントリガ回路13が接続してある。また、補助巻線整流回路25はコンデンサ26とダイオード27と抵抗28とを備え、補助巻線の出力電圧を積分して整流するように構成してある。この補助巻線整流回路25の出力側には前記起動補償回路40を接続してある。
An auxiliary winding is provided in the
起動補償回路40は比較器41を有し、この比較器41は補助巻線整流回路25の出力電圧が設定電圧以下にあるか否かを検出するものであり、この比較器41の出力端はインバータ42の入力端子に接続してある。このインバータ42の出力端子はフィードバック回路30に設けた半導体スイッチ33のゲート端子に接続してあり、補助巻線整流回路25の出力電圧が設定電圧以下になった際に、半導体スイッチ33がオンして、フィードバック回路30に設けた定電流源32から電流を流して、比較器14に信号が送信されるように構成してある。
The start-up compensation circuit 40 has a
比較器14の出力端子はフリップフロップ回路11のリセット端子に接続し、このフリップフロップ回路11のセット端子にオントリガ回路13を接続してある。オントリガ回路13の入力端子はトランス1の補助巻線に接続してあり、補助巻線の出力に応じてオントリガ信号を出力するように構成してある。フリップフロップ回路11の反転出力端子をインバータ12に接続し、このインバータ12の出力を半導体スイッチ2のゲート端子に接続してある。
The output terminal of the comparator 14 is connected to the reset terminal of the flip-
以上のように構成してあるスイッチング電源装置は以下のように作用する。先ず、起動時においては、図2に示すように、入力電圧(Vc)が立ち上がる一方、出力電圧(Vo)は直ちには上がらない。そのため、出力電圧検出回路20に設けたフォトダイオード21の電源が確立しないため、フォトダイオード21は点灯しない。これにより、フォトトランジスタ31にも信号が出力されない。以上より、フォトトランジスタ31に接続してある半導体スイッチ33のドレイン電圧も0になる。
The switching power supply device configured as described above operates as follows. First, at startup, as shown in FIG. 2, the input voltage (Vc) rises while the output voltage (Vo) does not rise immediately. Therefore, since the power supply of the
トランス1の補助巻線には二次巻線と比例した電圧(VNC)が発生する。但し、起動時は出力電圧が略0Vからなので、補助巻線整流回路25で積分した電圧(Va)は比較器41で設定した電圧以下になる。そのため、起動補償回路40に設けた比較器41でHi信号が出力され、インバータ42でLo信号(Vb)に変換されて、半導体スイッチ33はオンする。半導体スイッチ33がオンすると、定電流源32から電流が流れる。定電流源32は電流が流れることで抵抗34の電圧(VF/B)が上がる。これにより、比較器14の反転入力端子の電圧は、この電源設定での最大電圧まで上昇する。比較器14は、オフタイミングを決めるコンパレータであるが、これにより、この電源設定での最大ドレイン電流(最大オン幅)で発振するように制御され、出力電圧は上昇する。
A voltage (VNC) proportional to the secondary winding is generated in the auxiliary winding of the
出力電圧が上昇すると、フォトカプラ21,31の電源が確立する。フォトカプラ21,31の電源が確立すると、出力電圧検出回路20で設定した電圧に達するまで、基準電圧の比較結果である誤差電圧信号がフォトダイオード21に出力されて点灯する。フォトダイオード21から出力された検出信号は、フォトトランジスタ31に入力される。これにより、フォトトランジスタ31がオンする。
When the output voltage increases, the power supply of the
更に出力電圧が上昇すると、トランス1の補助巻線には二次巻線と比例した電圧(VNC)が発生しているので、補助巻線整流回路25で積分した電圧(Va)は比較器41で設定した電圧以上になる。そのため、起動補償回路40に設けた比較器41ではLo信号を出力し、インバータ42でHi信号(Vb)に変換されるため、半導体スイッチ33はオフする。これにより、出力電圧検出回路20からの検出信号でオン・オフするフォトトランジスタ31のみで抵抗34の電圧は制御される事になる。
When the output voltage further increases, a voltage (VNC) proportional to the secondary winding is generated in the auxiliary winding of the
ここで、制御回路3でのオン、オフ制御について説明する。オンタイミングは、補助巻線電圧(VNC)の電圧をオントリガ回路13で検出し、トランス1の2次巻線に流れる電流が0Aになる点を検出してフリップフロップ回路11のセット端子にHi信号を入力する。フリップフロップ11の反転出力端子からは、Lo信号が出力され、インバータ12を介する事により半導体スイッチ2にHi信号が入力され、オンする。
Here, the on / off control in the
また、オフタイミングは、比較器14でドレイン電流検出抵抗4の電圧と、抵抗34の電圧(VF/B)を比較しドレイン電流検出抵抗4の電圧の方が高くなった時に、フリップフロップ11のリセット端子にHi信号を出力する。フリップフロップ回路11の反転出力端子からは、Hi信号が出力され、インバータ12を介する事により半導体スイッチ2にLo信号が入力され、オフする。これにより抵抗34の電圧(VF/B)の増減によりドレイン電流値を制御し、出力電圧の制御を行う。
The off-timing is performed when the comparator 14 compares the voltage of the drain current detection resistor 4 with the voltage of the resistor 34 (VF / B) and the voltage of the drain current detection resistor 4 becomes higher. A Hi signal is output to the reset terminal. A Hi signal is output from the inverting output terminal of the flip-
しばらく時間が経過すると、負荷8に出力直流電圧(Vo)が出力電圧検出回路20で設定した電圧以上になる。これを出力電圧検出回路20で出力電圧を検出し、負荷8に加わる出力直流電圧(Vo)と予め設定しておいた基準電圧の比較結果である誤差電圧信号がフォトダイオード21に出力されて消灯する。フォトダイオード21は消灯することにより、フォトトランジスタ31はオフする。これにより、抵抗34の電圧(VF/B)は、小さくなりドレイン電流は絞り込まれ、出力電圧が一定値となるように制御される。
After a while, the output DC voltage (Vo) at the
通常動作においては、出力電圧検出回路20の出力電圧検出誤差信号がフォトダイオード21を介してフォトトランジスタ31に伝えられ、フォトトランジスタ31がオン、オフ動作を行う事により抵抗34の電圧(VF/B)が出力電圧検出誤差信号を反映した電圧となる。ドレイン電流を、抵抗34の電圧(VF/B)に比例したドレイン電流にパルス−バイ−パルスで制御する事により出力電圧の制御を行っている。
In normal operation, the output voltage detection error signal of the output
一方、バーストモード動作を行う時は、出力電力が小さい程、発振を停止している期間の割合が増加し、殆どの期間で半導体スイッチ2をオフ状態に維持する為、抵抗34の電圧(VF/B)は、0Vに制御される。この状態は、フォトトランジスタ31がオフの状態つまり、出力電圧検出回路20内のフォトトランジスタ21の電流が流れていない状態であり、バーストモード動作時は、出力電力が小さく発振停止している期間の割合が大きい程、フォトダイオード21に電流が流れている期間の割合は小さくなる。
On the other hand, when the burst mode operation is performed, the proportion of the period during which the oscillation is stopped increases as the output power decreases, and the voltage of the resistor 34 (VF) is maintained in order to maintain the semiconductor switch 2 in the off state for most of the period. / B) is controlled to 0V. This state is a state in which the
以上より、バーストモード時は、殆どの期間でフォトダイオード21は光らないため、フィードバック回路30の電力損失を低減することができる。
As described above, in the burst mode, the
なお、本実施例では制御回路3を詳細な回路で説明したが、制御回路3のうちフォトトランジスタ31を除く部分については集積回路でまとめることが可能である。
In the present embodiment, the
本発明によれば、出力電圧が設定値以下である事を検出してフィードバック信号を発生する制御回路において、電源起動時出力電圧が0Vであっても、発振を行って起動補償を行うことにより、バースト時において、フィードバック回路の電力損失を低減することができる。 According to the present invention, in the control circuit that detects that the output voltage is lower than the set value and generates a feedback signal, even if the output voltage at power-on is 0 V, it oscillates and performs start-up compensation. In the burst, the power loss of the feedback circuit can be reduced.
1 トランス
2 半導体スイッチ
3 制御回路
4 ドレイン電流検出抵抗
5 整流回路
6 入力整流回路
8 負荷
11 フリップフロップ回路
12 インバータ
13 オントリガ回路
14 比較器
20 出力電圧検出回路
21 フォトダイオード
22 誤差アンプ
25 補助巻線整流回路
26 コンデンサ
27 ダイオード
28 抵抗
30 フィードバック回路
31 フォトトランジスタ
32 定電流源
33 半導体スイッチ
34 抵抗
40 起動補償回路
41 比較器
42 インバータ
50 スタンバイ制御回路
51 フォトダイオード
60 フィードバック回路
61 フォトトランジスタ
70 起動補償回路
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004136987A JP4454382B2 (en) | 2004-05-06 | 2004-05-06 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004136987A JP4454382B2 (en) | 2004-05-06 | 2004-05-06 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005323412A JP2005323412A (en) | 2005-11-17 |
JP4454382B2 true JP4454382B2 (en) | 2010-04-21 |
Family
ID=35470269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004136987A Expired - Lifetime JP4454382B2 (en) | 2004-05-06 | 2004-05-06 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4454382B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104980049A (en) * | 2014-04-01 | 2015-10-14 | 群光电能科技股份有限公司 | Power feedback device and power feedback method |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100446388C (en) * | 2005-12-05 | 2008-12-24 | 台达电子工业股份有限公司 | Power-supply supplying device with low idling consumption |
JP5212016B2 (en) * | 2008-10-28 | 2013-06-19 | 富士電機株式会社 | Switching power supply control circuit |
US11329543B2 (en) | 2019-03-28 | 2022-05-10 | Brother Kogyo Kabushiki Kaisha | Device having switching power source operable in burst switching control mode |
-
2004
- 2004-05-06 JP JP2004136987A patent/JP4454382B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104980049A (en) * | 2014-04-01 | 2015-10-14 | 群光电能科技股份有限公司 | Power feedback device and power feedback method |
CN104980049B (en) * | 2014-04-01 | 2017-08-25 | 群光电能科技股份有限公司 | Electric power feedback device and electric power feedback method |
Also Published As
Publication number | Publication date |
---|---|
JP2005323412A (en) | 2005-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4774904B2 (en) | DC-DC converter | |
JP3948448B2 (en) | Switching power supply | |
JP5212016B2 (en) | Switching power supply control circuit | |
KR100732353B1 (en) | Control module circuit in switching power supply with automatic burst mode operation | |
JP5489502B2 (en) | Power supply | |
JP2006034045A (en) | Switching power supply and semiconductor device therefor | |
JP2008306927A (en) | Power supply system | |
US6862193B2 (en) | Power supply apparatus | |
JP2014082831A (en) | Switching power supply unit | |
WO2010125751A1 (en) | Switching power supply device | |
JP2784136B2 (en) | Switching power supply overload and short circuit protection circuit | |
JP4862362B2 (en) | Switching power supply | |
US20110149612A1 (en) | Control Method and Controller with constant output current control | |
JP4454382B2 (en) | Switching power supply | |
JP4993510B2 (en) | Power-saving power supply | |
JP2006280179A (en) | Dc-stabilizing power supply | |
JP2001045759A (en) | Self-excited switching power supply | |
JP2023058933A (en) | Power supply circuit | |
JP2005341709A (en) | Power supply unit | |
JP2006314162A (en) | Synchronous rectifier type converter | |
JP2002315319A (en) | Switching power supply unit | |
JP2005304269A (en) | Switching power supply | |
JP2002125371A (en) | Power supply having many outputs and electronic apparatus provided with the same | |
JP2008206284A (en) | Switching power unit | |
JP2011010422A (en) | Switching power supply device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4454382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |