JP4453651B2 - アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 - Google Patents
アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 Download PDFInfo
- Publication number
- JP4453651B2 JP4453651B2 JP2005348952A JP2005348952A JP4453651B2 JP 4453651 B2 JP4453651 B2 JP 4453651B2 JP 2005348952 A JP2005348952 A JP 2005348952A JP 2005348952 A JP2005348952 A JP 2005348952A JP 4453651 B2 JP4453651 B2 JP 4453651B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- liquid
- bank
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
しかしながら、このような微細な配線パターンを前記の液滴吐出方式による方法によって形成しようとした場合、特にその配線幅の精度を十分にだすのが難しい。そこで、特許文献3及び特許文献4には、基板上に仕切部材であるバンクを設けるとともに、バンクの上部を撥液性にし、それ以外の部分が親液性となるように表面処理を施す技術が記載されている。
この技術を用いることにより、細線であっても配線パターンの幅をバンク間の幅で規定することができるとともに、吐出した液滴の一部がバンクにのったとしても、撥液性のバンクではじかれてバンク間の溝の親液部に流れ落ちるようにすることができる。
撥液部と親液部との間で、液滴に対する濡れ性(親和性)の差が小さい場合、バンク上にのった液滴がはじかれても溝内に塗れ拡がらない可能性がある。
また、液滴径が溝幅よりも大きい場合、溝の上に着弾したままで残ってしまうことも考えられる。
一方、撥液部と親液部とがパターニングされた基板を用いる場合においても、撥液部と親液部との間で、液滴に対する濡れ性(親和性)の差が小さい場合、撥液部にのった液滴がはじかれても親液部内で十分に塗れ拡がらない可能性がある。
本発明のアクティブマトリクス基板の製造方法は、アクティブマトリクス基板の製造方法において、基板上にゲート配線を形成する第1の工程と、前記ゲート配線上にゲート絶縁膜を形成する第2の工程と、前記ゲート絶縁膜を介して半導体層を積層する第3の工程と、前記ゲート絶縁膜上の前記半導体層の上にソース電極及びドレイン電極を形成する第4の工程と、前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第5の工程と、 前記絶縁材料を配置した上に画素電極を形成する第6の工程と、を有し、前記第1の工程及び前記第4の工程の少なくとも一つの工程では、機能液が塗布される被塗布領域と、該被塗布領域を囲んで形成されたバンクとを有し、前記被塗布領域に対する前記機能液の接触角と、前記バンクに対する前記機能液の接触角との差が40°以上であり、前記バンク間の溝幅が、吐出された前記機能液の液滴の直径よりも小さい基板に対して機能液を吐出し、前記第1の工程では、前記ゲート配線を形成する際の前記被塗布領域を囲むバンクの表面と前記ゲート配線の表面とを面一に形成し、前記第5の工程では、前記ソース電極及びドレイン電極を形成する際の前記被塗布領域を囲むバンクの表面と前記絶縁材料の表面とを面一に形成することを特徴とするものである。
また、本発明によれば、ゲート配線、ソース電極及びドレイン電極、画素電極に断線等の品質低下が生じず、細線のパターンが形成された薄型のアクティブマトリクス基板を得ることが可能になる。
また、本発明の電子機器は、上記の電気光学装置を備えることを特徴としている。
これにより、断線等の不良がなく、また細線パターンを有する小型・薄型の電気光学装置及び電子機器を得ることができる。
(第1実施形態)
本実施の形態では、液滴吐出法によって液体吐出ヘッドのノズルから導電性微粒子を含む配線パターン(パターン)用インク(機能液)を液滴状に吐出し、基板上に導電性膜で形成された配線パターンを形成する場合の例を用いて説明する。
本実施の形態では、導電性微粒子として、例えば、金、銀、銅、パラジウム、及びニッケルのうちのいずれかを含有する金属微粒子の他、これらの酸化物、並びに有機銀化合物や導電性ポリマーや超電導体の微粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。
導電性微粒子の粒径は1nm以上0.1μm以下であることが好ましい。0.1μmより大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、1nmより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
このデバイス製造装置としては、液滴吐出ヘッドから基板に対して液滴を吐出することによりデバイスを製造する液滴吐出装置(インクジェット装置)が用いられる。
液滴吐出装置IJは、液滴吐出ヘッド1と、X軸方向駆動軸4と、Y軸方向ガイド軸5と、制御装置CONTと、ステージ7と、クリーニング機構8と、基台9と、ヒータ15とを備えている。
ステージ7は、この液滴吐出装置IJによりインク(液体材料)を設けられる基板Pを支持するものであって、基板Pを基準位置に固定する不図示の固定機構を備えている。
Y軸方向ガイド軸5は、基台9に対して動かないように固定されている。ステージ7は、Y軸方向駆動モータ3を備えている。Y軸方向駆動モータ3はステッピングモータ等であり、制御装置CONTからY軸方向の駆動信号が供給されると、ステージ7をY軸方向に移動する。
クリーニング機構8は、液滴吐出ヘッド1をクリーニングするものである。クリーニング機構8には、図示しないY軸方向の駆動モータが備えられている。このY軸方向の駆動モータの駆動により、クリーニング機構は、Y軸方向ガイド軸5に沿って移動する。クリーニング機構8の移動も制御装置CONTにより制御される。
ヒータ15は、ここではランプアニールにより基板Pを熱処理する手段であり、基板P上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ15の電源の投入及び遮断も制御装置CONTにより制御される。
図2において、液体材料(配線パターン用インク、機能液)を収容する液体室21に隣接してピエゾ素子22が設置されている。液体室21には、液体材料を収容する材料タンクを含む液体材料供給系23を介して液体材料が供給される。ピエゾ素子22は駆動回路24に接続されており、この駆動回路24を介してピエゾ素子22に電圧を印加し、ピエゾ素子22を変形させることにより、液体室21が変形し、ノズル25から液体材料が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子22の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子22の歪み速度が制御される。ピエゾ方式による液滴吐出は材料に熱を加えないため、材料の組成に影響を与えにくいという利点を有する。
以下、各工程毎に詳細に説明する。
バンクは、仕切部材として機能する部材であり、バンクの形成はリソグラフィ法や印刷法等、任意の方法で行うことができる。例えば、リソグラフィ法を使用する場合は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート等所定の方法で、基板P上にバンクの高さに合わせて有機系感光性材料を塗布し、その上にレジスト層を塗布する。そして、バンク形状(配線パターン)に合わせてマスクを施しレジストを露光・現像することによりバンク形状に合わせたレジストを残す。最後にエッチングしてマスク以外の部分のバンク材料を除去する。また、下層が無機物または有機物で機能液に対し親液性を示す材料で、上層が有機物で撥液性を示す材料で構成された2層以上でバンク(凸部)を形成してもよい。
これにより、図3(a)に示されるように、配線パターンを形成すべき領域である溝部(被塗布領域)31を囲むように、例えば10μm幅でバンクB、Bが形成される。
なお、基板Pに対しては、有機材料塗布前に表面改質処理として、HMDS処理((CH3)3SiNHSi(CH3)3を蒸気状にして塗布する方法)が施されているが、図3ではその図示を省略している。
次に、バンク間におけるバンク形成時のレジスト(有機物)残渣を除去するために、基板Pに対して残渣処理を施す。
残渣処理としては、紫外線を照射することにより残渣処理を行う紫外線(UV)照射処理や大気雰囲気中で酸素を処理ガスとするO2プラズマ処理等を選択できるが、ここではO2プラズマ処理を実施する。
なお、基板Pがガラス基板の場合、その表面は配線パターン形成材料に対して親液性を有しているが、本実施の形態のように残渣処理のためにO2プラズマ処理や紫外線照射処理を施すことで、溝部31の親液性を高めることができる。本実施の形態では、配線パターン形成材料として用いる有機銀化合物(後述)に対する溝部31の接触角が15°以下となるようにプラズマ処理条件を調整した(例えば基板Pの搬送速度を遅くしてプラズマ処理時間を長くする)。
続いて、バンクBに対し撥液化処理を行い、その表面に撥液性を付与する。撥液化処理としては、例えば大気雰囲気中でテトラフルオロメタンを処理ガスとするプラズマ処理法(CF4プラズマ処理法)を採用することができる。CF4プラズマ処理の条件は、例えばプラズマパワーが100〜800W、4フッ化メタンガス流量が50〜100ml/min、プラズマ放電電極に対する基体搬送速度が0.5〜1020mm/sec、基体温度が70〜90℃とされる。
なお、処理ガスとしては、テトラフルオロメタン(四フッ化炭素)に限らず、他のフルオロカーボン系のガスを用いることもできる。本実施の形態では、配線パターン形成材料として用いる有機銀化合物のバンクBに対する接触角が、溝部31に対する接触角よりも40°以上となるようにプラズマ処理条件を調整した(例えば基板Pの搬送速度を遅くしてプラズマ処理時間を長くする)。
なお、バンクB、Bに対する撥液化処理により、先に親液化処理した基板P表面に対し多少は影響があるものの、特に基板Pがガラス等からなる場合には、撥液化処理によるフッ素基の導入が起こらないため、基板Pはその親液性、すなわち濡れ性が実質上損なわれることはない。
また、バンクB、Bについては、撥液性を有する材料(例えばフッ素基を有する樹脂材料)によって形成することにより、その撥液処理を省略するようにしてもよい。
これらバンク形成工程、残渣処理工程及び撥液化処理工程により、薄膜パターニング用基板が形成される。
次に、液滴吐出装置IJによる液滴吐出法を用いて、配線パターン形成材料を基板P上の溝部31に塗布する。なお、ここでは、導電性材料として有機銀化合物を用い、溶媒(分散媒)としてジエチレングリコールジエチルエーテルを用いたインク(機能液)を吐出する。
基板Pに液滴を吐出した後、分散媒の除去のため、必要に応じて乾燥処理(中間乾燥)をする。乾燥処理は、例えば基板Pを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。本実施形態では、例えば180℃加熱を60分間程度行う。この加熱はN2雰囲気下など、必ずしも大気中で行う必要はない。
また、この乾燥処理は、ランプアニールによって行なうこともできる。
ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを光源として使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態では100W以上1000W以下の範囲で十分である。
この中間乾燥工程と上記材料配置工程とを繰り返し行うことにより、所望の膜厚に形成することができる。
吐出工程後の導電性材料は例えば、有機銀化合物の場合、導電性を得るために、熱処理を行ない、有機銀化合物の有機分を除去し銀粒子を残留させる必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
たとえば、有機銀化合物の有機分を除去するためには、約200℃で焼成することが必要である。また、プラスチックなどの基板を使用する場合には、室温以上100℃以下で行なうことが好ましい。
以上の工程により吐出工程後の導電性材料(有機銀化合物)は銀粒子の残留により、導電性膜に変換されることで、図3(d)に示すように、連続した膜としての導電性パターン、すなわち配線パターン(薄膜パターン)33を得る。
バンクが形成されたガラス基板を、プラズマパワーが550W、4フッ化メタンガス流量が100ml/min、Heガス流量が10L/min、プラズマ放電電極に対する基体搬送速度が2mm/secの条件で実施した所、有機銀化合物(ジエチレングリコールジメチルエーテル溶媒)の接触角は、撥液化処理前のバンクBに対しては10°以下であったのに対し、撥液化処理後のバンクBに対しては66.2°になった。また、純水の接触角は撥液化処理前のバンクBに対しては69.3°であったのに対し、撥液化処理後のバンクBに対しては104.1°になった。なお、いずれの場合もガラス基板の溝部31に対する接触角は15°以下であり、溝部31とバンクBとに対する接触角の差は40°以上となった。
次に、本発明の配線パターン形成方法(パターン形成方法)の第2実施形態として、基板上に導電膜配線を形成する方法について図4を参照して説明する。本実施形態に係る配線パターン形成方法は、上述した配線パターン用のインクを基板P上に配置し、その基板P上に配線用の導電膜パターン(導電性膜)を形成するものであり、表面処理工程、材料配置工程及び熱処理/光処理工程から概略構成される。
以下、各工程毎に詳細に説明する。
表面処理工程は、基板表面を撥液化する撥液化処理工程と、撥液化された基板表面を親液化する親液化処理工程とに大別される。
撥液化処理工程では、導電膜配線を形成する基板の表面を、液体材料に対して撥液性に加工する。具体的には、導電性微粒子を含有した液体材料の接触角が、後述する被塗布領域に対する接触角との差が40°以上、好ましくは50°以上となるように基板に対して表面処理を施す。
表面の撥液性(濡れ性)を制御する方法としては、例えば、基板の表面に自己組織化膜を形成する方法を採用できる。
基板表面を処理するための有機分子膜は、基板に結合可能な官能基と、その反対側に親液基あるいは撥液基といった基板の表面性を改質する(表面エネルギーを制御する)官能基と、これらの官能基を結ぶ炭素の直鎖あるいは一部分岐した炭素鎖とを備えており、基板に結合して自己組織化して分子膜、例えば単分子膜を形成する。
自己組織化膜を形成する化合物としては、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリメトキシシラン、ヘプタデカフルオロ−1,1,2,2テトラヒドロデシルトリクロロシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリエトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリメトキシシラン、トリデカフルオロ−1,1,2,2テトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシラン(以下「FAS」という)を例示できる。これらの化合物は、単独で使用してもよく、2種以上を組み合わせて使用してもよい。なお、FASを用いることにより、基板との密着性と良好な撥液性とを得ることができる。
なお、自己組織化膜を形成する前に、基板表面に紫外光を照射したり、溶媒により洗浄したりして、基板表面の前処理を施すことが望ましい。
このように、自己組織膜形成法を実施することにより、図4(a)に示されるように、基板Pの表面に撥液性膜Fが形成される。
以下、親液化処理について説明する。
親液化処理としては、波長170〜400nmの紫外光を照射する方法が挙げられる。このとき、配線パターンに応じたマスクを用いて紫外光を照射することで、一旦形成した撥液性膜Fの中、配線部分のみ部分的に変質させて撥液性を緩和して親液化することができる。つまり、上記撥液化処理及び親液化処理を施すことにより、図4(b)に示されるように、基板Pには、配線パターンが形成されるべき位置に親液性を付与された被塗布領域H1と、被塗布領域H1を囲む撥液性膜Fで構成される撥液領域H2とが形成される。
なお、撥液性の緩和の程度は紫外光の照射時間で調整できるが、紫外光の強度、波長、熱処理(加熱)との組み合わせ等によって調整することもできる。本実施の形態では、導電性微粒子を含有した液体材料の被塗布領域H1に対する接触角と撥液領域H2に対する接触角との差が40°以上となるように、被塗布領域H1に対する接触角が15°以下となる条件で紫外光を照射する。
次に、液滴吐出装置IJによる液滴吐出法を用いて、配線パターン形成材料を基板P上の被塗布領域H1に塗布する。なお、ここでは、機能液(配線パターン用インク)として、導電性微粒子を溶媒(分散媒)に分散させた分散液を吐出する。ここで用いられる導電性微粒子は、金、銀、銅、パラジウム、ニッケルの何れかを含有する金属微粒子の他、導電性ポリマーや超電導体の微粒子などが用いられる。
このとき、撥液領域H2は撥液性が付与されているため、吐出された液滴の一部が撥液領域H2にのっても撥液領域H2からはじかれ、図4(d)に示されるように、撥液領域H2間の被塗布領域H1に溜まるようになる。さらに、被塗布領域H1は親液性を付与されているため、吐出された液状体が被塗布領域H1にてより拡がり易くなり、これによって液状体が、分断されることなく所定位置内でより均一に被塗布領域H1を埋め込むようにすることができる。
吐出工程後の導電性材料は、微粒子間の電気的接触をよくするために、分散媒を完全に除去する必要がある。また、導電性微粒子の表面に分散性を向上させるために有機物などのコーティング材がコーティングされている場合には、このコーティング材も除去する必要がある。そのため、吐出工程後の基板には熱処理及び/又は光処理が施される。
熱処理及び/又は光処理は、例えばホットプレート、電気炉などの加熱手段を用いた一般的な加熱処理の他に、ランプアニールを用いて行ってもよい。ランプアニールに使用する光の光源としては、特に限定されないが、赤外線ランプ、キセノンランプ、YAGレーザー、アルゴンレーザー、炭酸ガスレーザー、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArClなどのエキシマレーザーなどを使用することができる。これらの光源は一般には、出力10W以上5000W以下の範囲のものが用いられるが、本実施形態例では100W以上1000W以下の範囲で十分である。
上記熱処理及び/又は光処理により、微粒子間の電気的接触が確保され、導電膜に変換される。
以上説明した一連の工程により、基板上に線状の導電膜パターン(導電膜配線)が形成される。
第3実施形態として、本発明の電気光学装置の一例である液晶表示装置について説明する。図5は、本発明に係る液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図であり、図6は図5のH−H’線に沿う断面図である。図7は、液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、図8は、液晶表示装置の部分拡大断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
また、液晶表示装置100をカラー表示用として構成する場合には、対向基板20において、TFTアレイ基板10の後述する各画素電極に対向する領域に、例えば、赤(R)、緑(G)、青(B)のカラーフィルタをその保護膜とともに形成する。
上記構成のTFTでは、上述した液滴吐出装置IJを用いて、例えば銀化合物の液滴を吐出することでゲート線、ソース線、ドレイン線等を形成することができるため、細線化による小型・薄型化が実現され、断線等の不良が生じない高品質の液晶表示装置を得ることができる。
上記実施の形態では、TFT30を液晶表示装置100の駆動のためのスイッチング素子として用いる構成としたが、液晶表示装置以外にも例えば有機EL(エレクトロルミネッセンス)表示デバイスに応用が可能である。有機EL表示デバイスは、蛍光性の無機および有機化合物を含む薄膜を、陰極と陽極とで挟んだ構成を有し、前記薄膜に電子および正孔(ホール)を注入して励起させることにより励起子(エキシトン)を生成させ、このエキシトンが再結合する際の光の放出(蛍光・燐光)を利用して発光させる素子である。そして、上記のTFT30を有する基板上に、有機EL表示素子に用いられる蛍光性材料のうち、赤、緑および青色の各発光色を呈する材料すなわち発光層形成材料及び正孔注入/電子輸送層を形成する材料をインクとし、各々をパターニングすることで、自発光フルカラーELデバイスを製造することができる。
本発明におけるデバイス(電気光学装置)の範囲にはこのような有機ELデバイスをも含むものであり、小型・薄型化が実現され、断線等の不良が生じない高品質の有機ELデバイスを得ることができる。
図9において、有機EL装置301は、基板311、回路素子部321、画素電極331、バンク部341、発光素子351、陰極361(対向電極)、および封止基板371から構成された有機EL素子302に、フレキシブル基板(図示略)の配線および駆動IC(図示略)を接続したものである。回路素子部321は、アクティブ素子であるTFT30が基板311上に形成され、複数の画素電極331が回路素子部321上に整列して構成されたものである。そして、TFT30を構成するゲート配線61が、上述した実施形態の配線パターンの形成方法により形成されている。
この発光素子形成工程において、正孔注入層形成工程における第1吐出工程と、発光層形成工程における第2吐出工程とで前記の液滴吐出装置IJを用いることができる。
上述した実施形態においては、本発明に係るパターン形成方法を使って、TFT(薄膜トランジスタ)のゲート配線を形成しているが、ソース電極、ドレイン電極、画素電極などの他の構成要素を製造することも可能である。以下、TFTを製造する方法について図10〜図13を参照しながら説明する。
図14は、液晶表示装置の別の実施形態を示す図である。
図14に示す液晶表示装置(電気光学装置)901は、大別するとカラーの液晶パネル(電気光学パネル)902と、液晶パネル902に接続される回路基板903とを備えている。また、必要に応じて、バックライト等の照明装置、その他の付帯機器が液晶パネル902に付設されている。
本実施形態の液晶表示装置によれば、小型化、薄型化が実現され、断線等の不良が生じない高品質の液晶表示装置を得ることができる。
次に、第7実施形態として、本発明の電気光学装置の一例であるプラズマ型表示装置について説明する。
図15は、本実施形態のプラズマ型表示装置500の分解斜視図を示している。
プラズマ型表示装置500は、互いに対向して配置された基板501、502、及びこれらの間に形成される放電表示部510を含んで構成される。
放電表示部510は、複数の放電室516が集合されたものである。複数の放電室516のうち、赤色放電室516(R)、緑色放電室516(G)、青色放電室516(B)の3つの放電室516が対になって1画素を構成するように配置されている。
また、隔壁515によって区画される長方形状の領域の内側には蛍光体517が配置されている。蛍光体517は、赤、緑、青の何れかの蛍光を発光するもので、赤色放電室516(R)の底部には赤色蛍光体517(R)が、緑色放電室516(G)の底部には緑色蛍光体517(G)が、青色放電室516(B)の底部には青色蛍光体517(B)が各々配置されている。
基板501と基板502とは、前記アドレス電極511…と表示電極512…を互いに直交させるように対向させて相互に貼り合わされている。
上記アドレス電極511と表示電極512は図示略の交流電源に接続されている。各電極に通電することにより、放電表示部510において蛍光体517が励起発光し、カラー表示が可能となる。
続いて、第8実施形態として、非接触型カード媒体の実施形態について説明する。図16に示すように、本実施形態に係る非接触型カード媒体(電子機器)400は、カード基体402とカードカバー418から成る筐体内に、半導体集積回路チップ408とアンテナ回路412を内蔵し、図示されない外部の送受信機と電磁波または静電容量結合の少なくとも一方により電力供給あるいはデータ授受の少なくとも一方を行うようになっている。
本実施形態の非接触型カード媒体によれば、小型・薄型化が実現され、断線等の不良が生じない高品質の非接触型カード媒体を得ることができる。
なお、本発明に係るデバイス(電気光学装置)としては、上記の他に、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
第9実施形態として、本発明の電子機器の具体例について説明する。
図17(a)は、携帯電話の一例を示した斜視図である。図17(a)において、600は携帯電話本体を示し、601は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図17(b)は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図17(b)において、700は情報処理装置、701はキーボードなどの入力部、703は情報処理本体、702は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図17(c)は、腕時計型電子機器の一例を示した斜視図である。図17(c)において、800は時計本体を示し、801は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図17(a)〜(c)に示す電子機器は、上記実施形態の液晶表示装置を備えたものであるので、小型化、薄型化及び高品質化が可能となる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
さらに、上記実施の形態では、溝部の幅よりも大径の液滴を吐出する構成としたが、これに限定されるものではなく、溝部の幅の方が大きい構成であってもよい。
Claims (6)
- アクティブマトリクス基板の製造方法において、
基板上にゲート配線を形成する第1の工程と、
前記ゲート配線上にゲート絶縁膜を形成する第2の工程と、
前記ゲート絶縁膜を介して半導体層を積層する第3の工程と、
前記ゲート絶縁膜上の前記半導体層の上にソース電極及びドレイン電極を形成する第4の工程と、
前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第5の工程と、
前記絶縁材料を配置した上に画素電極を形成する第6の工程と、を有し、
前記第1の工程及び前記第4の工程の少なくとも一つの工程では、機能液が塗布される被塗布領域と、該被塗布領域を囲んで形成されたバンクとを有し、前記被塗布領域に対する前記機能液の接触角と、前記バンクに対する前記機能液の接触角との差が40°以上であり、前記バンク間の溝幅が、吐出された前記機能液の液滴の直径よりも小さい基板に対して機能液を吐出し、
前記第1の工程では、前記ゲート配線を形成する際の前記被塗布領域を囲むバンクの表面と前記ゲート配線の表面とを面一に形成し、
前記第5の工程では、前記ソース電極及びドレイン電極を形成する際の前記被塗布領域を囲むバンクの表面と前記絶縁材料の表面とを面一に形成することを特徴とするアクティブマトリクス基板の製造方法。
- 請求項1記載のアクティブマトリクス基板の製造方法において、
前記被塗布領域に対する前記機能液の接触角が15°以下であることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1または2記載のアクティブマトリクス基板の製造方法において、
前記バンクは、プラズマ処理により表面改質が施されていることを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1または2記載のアクティブマトリクス基板の製造方法において、
前記バンクは、フッ素またはフッ素化合物を含有することを特徴とするアクティブマトリクス基板の製造方法。 - 請求項1から4のいずれかに記載の製造方法で製造されたアクティブマトリクス基板を備えることを特徴とする電気光学装置。
- 請求項5記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005348952A JP4453651B2 (ja) | 2003-05-09 | 2005-12-02 | アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003131601 | 2003-05-09 | ||
JP2003131600 | 2003-05-09 | ||
JP2005348952A JP4453651B2 (ja) | 2003-05-09 | 2005-12-02 | アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004115371A Division JP2004363560A (ja) | 2003-05-09 | 2004-04-09 | 基板、デバイス、デバイス製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006100855A JP2006100855A (ja) | 2006-04-13 |
JP4453651B2 true JP4453651B2 (ja) | 2010-04-21 |
Family
ID=36240302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005348952A Expired - Fee Related JP4453651B2 (ja) | 2003-05-09 | 2005-12-02 | アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4453651B2 (ja) |
-
2005
- 2005-12-02 JP JP2005348952A patent/JP4453651B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006100855A (ja) | 2006-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3823981B2 (ja) | パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法 | |
JP4344270B2 (ja) | 液晶表示装置の製造方法 | |
KR100654197B1 (ko) | 디바이스 및 디바이스 제조 방법 | |
JP3788467B2 (ja) | パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法 | |
KR100620880B1 (ko) | 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법 | |
JP4123172B2 (ja) | 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 | |
JP2005019955A (ja) | 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 | |
KR100634110B1 (ko) | 박막 패턴 형성 방법, 디바이스와 그 제조 방법 및 전기광학 장치 및 전자 기기, 액티브 매트릭스 기판의 제조 방법 | |
JP2005013986A (ja) | デバイスとその製造方法、アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 | |
JP4400290B2 (ja) | 膜パターンの形成方法及びデバイスの製造方法、アクティブマトリクス基板の製造方法 | |
JP2004335962A (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP2005013985A (ja) | 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板 | |
JP2004351305A (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP4572868B2 (ja) | 配線パターン形成方法、非接触型カード媒体の製造方法、電気光学装置の製造方法及びアクティブマトリクス基板の製造方法 | |
JP4517583B2 (ja) | 線パターン形成方法およびデバイスの製造方法 | |
JP4539032B2 (ja) | 膜パターン形成方法及びデバイスの製造方法 | |
JP4075929B2 (ja) | パターン形成方法 | |
JP4042625B2 (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP4192674B2 (ja) | 薄膜パターン形成方法及びデバイスの製造方法 | |
JP4453651B2 (ja) | アクティブマトリクス基板の製造方法及び電気光学装置並びに電子機器 | |
JP4517584B2 (ja) | 線パターン形成方法およびデバイスの製造方法 | |
JP4075694B2 (ja) | デバイスの製造方法 | |
JP2004330164A (ja) | 薄膜パターン形成方法、デバイスとその製造方法及び電気光学装置並びに電子機器 | |
JP2006269884A (ja) | 膜パターンの形成方法、デバイスの製造方法、電気光学装置、並びに電子機器 | |
JP2004311530A (ja) | パターン形成方法、デバイスとその製造方法、液晶表示装置の製造方法、プラズマディスプレイパネルの製造方法、有機elデバイスの製造方法、フィールドエミッションディスプレイの製造方法及び電気光学装置並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |