JP4453284B2 - Digital amplifier - Google Patents
Digital amplifier Download PDFInfo
- Publication number
- JP4453284B2 JP4453284B2 JP2003193996A JP2003193996A JP4453284B2 JP 4453284 B2 JP4453284 B2 JP 4453284B2 JP 2003193996 A JP2003193996 A JP 2003193996A JP 2003193996 A JP2003193996 A JP 2003193996A JP 4453284 B2 JP4453284 B2 JP 4453284B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- potential
- speaker
- chassis
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、無信号時のスピーカ端子の電位をシャーシの電位と同電位または近い電位にすることで、スピーカ端子とシャーシとの間に不用意に流れる短絡電流によるスピーカの破損を防止できるディジタルアンプに関する。
【0002】
【従来の技術】
従来のD級増幅器(スイッチング増幅器)においては、正負2電源方式もしくは正極側のみの単一電源方式のいずかを用いている(例えば、特許文献1参照)。しかしながら、正負2電源方式では使用するPchMOSFETのスイッチングスピードが遅いため、スピードの速いNchMOSFETのみを使用した単一電源方式を採用している場合が多い。
また、音量調整を、データで絞る方式ではなく、電源電圧を可変することにより行うことで音質劣化を防止するものがある(例えば、特許文献2参照)。
【0003】
【特許文献1】
特開2002−208824号公報
【特許文献2】
特願2000−8414号公報
【0004】
【発明が解決しようとする課題】
しかしながら前記特許文献1に開示された従来技術、特に単一電源方式を採用した場合においては、無信号時にスピーカ端子には電源電圧の1/2の値の直流電圧が印加されている状態になるため、電源電圧が高い場合には、スピーカ端子がむき出しの状態ではそのスピーカ端子とシャーシとの間が不用意に電気的に接続されることにより、前記スピーカ端子と前記シャーシとの間に短絡電流が流れ、その短絡電流の大きさによってはスピーカの破損を招くという課題があった。
【0005】
また、前記特許文献2に開示された従来技術においては、一般的な実使用状態では音量は絞られているため電源電圧は低く、スピーカ端子とシャーシとの間が不用意に電気的に接続されても前記スピーカ端子と前記シャーシとの間に流れる短絡電流は小さく、これによりスピーカが破損する危険性は小さいが、音量調整により音量を絞らない場合には電源電圧は高くなるため、前記短絡電流によりスピーカが破損する危険性が大きくなり、専用のスピーカ端子が必要となる課題があった。
【0006】
そこで、本発明は、無信号時のスピーカ端子の電位をシャーシの電位と同電位または近い電位にし、再生する音質の劣化を招くことなく、スピーカ端子がシャーシと電気的に不用意に接続したときの短絡電流によるスピーカの破損を回避できるディジタルアンプを提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明に係るディジタルアンプは、正極単一電源方式のパワースイッチング部において、入力されたパルス幅変調ディジタル信号をもとに、直流電源をスイッチング素子により断続し、スピーカに供給する出力信号を生成する、ディジタルアンプにおいて、音量調整信号をもとに出力が可変するDC/DC変換器により前記パワースイッチング部の前記直流電源の電圧値を制御する電源電圧制御回路と、前記音量調整信号をもとに制御された前記直流電源の電圧値と前記電源電圧制御回路のグランド電位である基準電位との中点電位に対応した、シャーシへ印加されるシャーシ電圧を生成するシャーシ電位調整回路とを備えたことを特徴とする。
【0008】
本発明のディジタルアンプは、電源電圧制御回路によりパワースイッチング部の直流電源の電圧値を音量調整信号をもとに制御し、前記音量調整信号をもとに制御された前記直流電源の電圧値と前記電源電圧制御回路のグランド電位である基準電位との中点電位に対応した、シャーシへ印加されるシャーシ電圧をシャーシ電位調整回路により生成することにより、無信号時のスピーカ端子に印加される無信号時スピーカ端子電圧である前記パワースイッチング部の直流電源の電圧値の中点電位と前記シャーシの電位との差を無くすことで、前記シャーシと前記無信号時のスピーカ端子とが電気的に不用意に接続されたときの短絡電流によるスピーカの破損の危険性を回避する。
【0009】
【発明の実施の形態】
以下、本発明の実施の一形態について説明する。
図1は、この実施の形態のディジタルアンプの構成を示すブロック図である。この実施の形態では、主に2チャネルのスピーカ駆動の場合を例に説明する。
このディジタルアンプは、ディジタルオーディオインタフェースレシーバ(以下、DIRという)1、ディジタルシグナルプロセッサ(以下、DSPという)2、PCM/PWM変換部3、パワースイッチング部4、ローパスフィルタ(以下、LPFという)5、スピーカ6、電源電圧制御回路7および中点電位発生回路(シャーシ電位調整回路)8を備えている。なお、符号9は、DIR1、DSP2、PCM/PWM変換部3、パワースイッチング部4、LPF5、電源電圧制御回路7および中点電位発生回路8などを内装するシャーシである。
【0010】
DIR1は、ディジタル入力信号を受信し、このディジタルアンプにより処理しやすい形式の例えばL−PCMなどの信号へ変換するためのものである。DSP2は、DIR1が受信したディジタル入力信号を復調し、PCM信号として出力する。PCM/PWM変換部3は、PCM信号をPWM信号へ変換するものである。パワースイッチング部4は、PWM信号をもとにMOSFETをスイッチング動作させ直流電源をスイッチングすることで、負荷に電流を供給するものである。LPF5は、所定の低域通過周波数特性によりパルス信号からアナログ音声信号を生成し出力する。スピーカ6は、電気信号を音声に変換するものである。電源電圧制御回路7は音量調整信号をもとに出力が可変するDC/DC変換器を有し、音量調整信号をもとにパワースイッチング部4の電源電圧Vccを可変する機能を実現するものである。中点電位発生回路8は、電源電圧Vccの中点電位であるVcc/2の電位を発生させ、シャーシ9へシャーシ電圧として印加する。この中点電位は無信号時にスピーカ端子に現れる無信号時スピーカ端子電圧である。シャーシ9は外部から見たGND電位となっており、このディジタルアンプでは中点電位発生回路8の出力、すなわち電源電圧Vccの中点電位であるシャーシ電圧がシャーシ9に印加され、シャーシ9はVcc/2の電位となっている。
【0011】
次に動作について説明する。
入力されたディジタル信号は、DIR1によりディジタルアンプ内で処理しやすい信号形式に変換されDSP2へ出力される。DSP2では、DIR1から入力された信号に対しデコード処理や、必要に応じた加工処理を行いPCM/PWM変換部3へ出力する。PCM/PWM変換部3では、DSP2から入力された信号を、その振幅瞬時値に対応した幅のパルスに変換するPWM処理を行い、このPWM処理の結果得られたパルス信号をパワースイッチング部4へ出力する。パワースイッチング部4では、PCM/PWM変換部3から入力されたパルス信号により直流電源(電源電圧Vcc)をスイッチングし、その出力をLPF5へ供給する。LPF5では、パワースイッチング部4から供給されたパルス信号をアナログ信号へ変換しスピーカ6に供給する。
【0012】
このとき電源電圧制御回路7は、DC/DC変換器により音量調節のボリュームと連動して電源電圧Vccを可変しパワースイッチング部4へ供給しており、このDC/DC変換器のグランド電位である基準電位と前記電源電圧Vccを中点電位発生回路8へ供給する。中点電位発生回路8では、前記基準電位と前記電源電圧Vccとの中間の電位、Vcc/2をシャーシ9へ印加されるシャーシ電位として発生させており、シャーシの電位である外部から見たときのグランド電位がVcc/2になるようにしている。
この結果、無信号時のスピーカ端子の電位とシャーシ9の電位とは同電位となり、シャーシ9とスピーカ端子とが電気的に不用意に接続されたときの短絡電流によるスピーカの破損が回避される。
【0013】
以上のように、この実施の形態によれば、無信号時にスピーカ端子とシャーシとの間が電気的に不用意に接触しても、前記スピーカ端子と前記シャーシとの間に短絡電流が流れることはなく、スピーカの破損を回避できるディジタルアンプを提供できる効果がある。
【0014】
次に、本発明の他の実施の形態について説明する。
図2は、この実施の形態のディジタルアンプの構成を示すブロック図である。前記実施の形態では2チャネルのスピーカ駆動の場合を例に説明したが、この実施の形態では、フロントスピーカとリアスピーカとを同時に駆動するマルチチャネルの場合を例に説明する。
このようなフロントスピーカとリアスピーカとを同時に駆動する場合、一般的にはリアスピーカはフロントスピーカより小型で能率が低いなど、フロントスピーカとリアスピーカは能率が異なっていることが多く、1つの電源でフロントスピーカとリアスピーカの音量調整を行う場合には、能率の高い方のスピーカへ供給する信号をディジタル処理で調節することになるため音質の劣化を招くことになる。これを回避するためにフロント用のパワースイッチング部14とリア用のパワースイッチング部24にそれぞれ電源電圧を用意し、同じ音圧が発生するように前記各電源電圧を調整することで、マルチチャネルでも高音質を保つことが可能になる。
【0015】
このディジタルアンプは、ディジタルオーディオインタフェースレシーバ(以下、DIRという)11およびディジタルシグナルプロセッサ(以下、DSPという)12と、フロント用のPCM/PWM変換部13、パワースイッチング部14、ローパスフィルタ(以下、LPFという)15、フロントスピーカ16およびフロント用の電源電圧制御回路31と、リア用のPCM/PWM変換部23、パワースイッチング部24、LPF25、リアスピーカ26およびリア用の電源電圧制御回路32と、中点電位発生回路(シャーシ電位調整回路)33とを備えている。なお、符号41は、DIR11、DSP12、フロント用のPCM/PWM変換部13、リア用のPCM/PWM変換部23、パワースイッチング部14,24、LPF15,25、フロント用の電源電圧制御回路31、リア用の電源電圧制御回路32、および中点電位発生回路33などを内装するシャーシである。
【0016】
DIR11は、ディジタル入力信号を受信し、このディジタルアンプにより処理しやすい信号へ変換するためのものである。DSP12は、DIR11が受信したディジタル入力信号を復調し、PCM信号として出力する。フロント用のPCM/PWM変換部13は、フロント用のPCM信号をPWM信号へ変換するものである。パワースイッチング部14は、フロント用のPWM信号をもとにMOSFETをスイッチング動作させ直流電源をスイッチングすることで負荷(フロントスピーカ16)に電流を供給するものである。LPF15は、所定の低域通過周波数特性によりパルス信号からアナログ音声信号を生成し出力する。フロントスピーカ16は、フロント用のアナログ音声信号を音声に変換してフロント用の音源を発生するものである。フロント用の電源電圧制御回路31はフロント用の音量調整信号をもとに出力が可変するDC/DC変換器を有し、フロント用の音量調整信号をもとにパワースイッチング部14のフロント用電源電圧Vcc1を可変する機能を実現するものである。
【0017】
リア用のPCM/PWM変換部23は、リア用のPCM信号をPWM信号へ変換するものである。パワースイッチング部24は、リア用のPWM信号をもとにMOSFETをスイッチング動作させ直流電源をスイッチングすることで負荷(リアスピーカ26)に電流を供給するものである。LPF25は、所定の低域通過周波数特性によりパルス信号からアナログ音声信号を生成し出力する。リアスピーカ26は、リア用のアナログ音声信号を音声に変換してリア用の音源を発生するものである。リア用の電源電圧制御回路32は、リア用の音量調整信号をもとに出力が可変するDC/DC変換器を有し、リア用の音量調整信号をもとにパワースイッチング部24のリア用電源電圧Vcc2を可変する機能を実現するものである。
【0018】
中点電位発生回路33は、フロント用電源電圧Vcc1の中点電位(Vcc1/2)と、リア用電源電圧Vcc2の中点電位(Vcc2/2)とに対応した、シャーシ41に印加されるシャーシ電圧を発生させる機能を備えており、フロント用電源電圧Vcc1の中点電位(Vcc1/2)と、リア用電源電圧Vcc2の中点電位(Vcc2/2)の平均値となる電位(Vcc1+Vcc2)/4を、シャーシ41へ印加するシャーシ電圧として発生する。すなわち、フロント用電源電圧Vcc1、リア用電源電圧Vcc2、さらにそれらフロント用電源電圧Vcc1およびリア用電源電圧Vcc2を発生させる前記各DC/DC変換器のグランド電位から、フロント用電源電圧Vcc1と前記グランド電位との中間のフロント中点電位(Vcc1/2)を求めるとともに、リア用電源電圧Vcc2と前記グランド電位との中間のリア中点電位(Vcc2/2)を求め、さらに前記フロント中点電位と前記リア中点電位との中間の電位(Vcc1+Vcc2)/4をシャーシ電圧として発生させる機能を備えている。シャーシ41は外部からみたGND電位となっており、このディジタルアンプでは中点電位発生回路33により発生させた前記シャーシ電圧がシャーシ41へ印加されるように構成されている。
【0019】
次に動作について説明する。
このディジタルアンプにおいても、入力されたディジタル信号は、DIR11によりディジタルアンプ内で処理しやすい信号形式に変換されDSP12へ出力される。DSP12では、DIR11から入力された信号に対しデコード処理や、必要に応じた加工処理を行い、フロント用およびリア用のPCM信号を生成し、それぞれフロント用のPCM/PWM変換部13、リア用のPCM/PWM変換部23へ出力する。
【0020】
フロント用のPCM/PWM変換部13では、DSP12から入力されたフロント用のPCM信号を、その振幅瞬時値に対応した幅のパルスに変換するPWM処理を行い、このPWM処理の結果得られたパルス信号をパワースイッチング部14へ出力する。パワースイッチング部14では、フロント用のPCM/PWM変換部13から入力されたパルス信号により直流電源(フロント用電源電圧Vcc1)をスイッチングし、その出力をLPF15へ供給する。LPF15では、パワースイッチング部14から供給されたパルス信号をアナログ信号へ変換しフロントスピーカ16に供給する。
【0021】
一方また、リア用のPCM/PWM変換部23では、DSP12から入力されたリア用のPCM信号を、その振幅瞬時値に対応した幅のパルスに変換するPWM処理を行い、このPWM処理の結果得られたパルス信号をパワースイッチング部24へ出力する。パワースイッチング部24では、リア用のPCM/PWM変換部23から入力されたパルス信号により直流電源(リア用電源電圧Vcc2)をスイッチングし、その出力をLPF25へ供給する。LPF25では、パワースイッチング部24から供給されたパルス信号をアナログ信号へ変換しリアスピーカ26に供給する。
【0022】
このときフロント用の電源電圧制御回路31は、DC/DC変換器によりフロント用の音量調節のボリュームと連動してフロント用電源電圧Vcc1を可変しパワースイッチング部14へ供給しており、このDC/DC変換器のグランド電位である基準電位と前記フロント用電源電圧Vcc1を中点電位発生回路33へ供給する。
一方、リア用の電源電圧制御回路32は、DC/DC変換器によりリア用の音量調節のボリュームと連動してリア用電源電圧Vcc2を可変しパワースイッチング部24へ供給しており、このDC/DC変換器のグランド電位である基準電位と前記リア用電源電圧Vcc2を中点電位発生回路33へ供給する。
【0023】
中点電位発生回路33では、前記基準電位と前記フロント用電源電圧Vcc1と前記リア用電源電圧Vcc2とをもとに、フロント中点電位(Vcc1/2)とリア中点電位(Vcc2/2)を求め、さらに前記フロント中点電位と前記リア中点電位との中間の電位、つまりフロント中点電位(Vcc1/2)とリア中点電位(Vcc2/2)の平均値であるシャーシ41へ印加するシャーシ電圧(Vcc1+Vcc2)/4を発生させ、外部から見たときのグランド電位、すなわちシャーシ41の電位が(Vcc1+Vcc2)/4になるようにして、フロント用スピーカ端子とシャーシ41間の電位差、リア用スピーカ端子とシャーシ41間の電位差が極力小さくなるようにする。
【0024】
このようにフロントスピーカとリアスピーカを同時に駆動するようなディジタルアンプでは、フロント用のパワースイッチング部14とリア用のパワースイッチング部24とで電源電圧が異なるため、無信号時においてはフロント用スピーカ端子とシャーシ41との間、リア用スピーカ端子とシャーシ41との間で電位差が生じることになる。しかしながら、フロントスピーカとリアスピーカの能率の差は6dB程度であることから、音量を最大にしたときの前記フロント用電源電圧Vcc1が40V、前記リア用電源電圧Vcc2が80Vであった場合、無信号時においてはフロント用スピーカ端子の電位は20V、リア用スピーカ端子の電位は40Vであり、このときシャーシ41の電位は30Vであることから、シャーシ41とフロント用スピーカ端子、リア用スピーカ端子との電位差はそれぞれ10Vとなり、スピーカ端子とシャーシとの間が電気的に不用意に接続されるようなことが生じても、前記スピーカ端子と前記シャーシとの間に流れる短絡電流によりスピーカが破損するという危険性は低くなる。
【0025】
以上のように、この実施の形態によれば、マルチチャネルシステムにおいても無信号時のシャーシ41とフロント用スピーカ端子、リア用スピーカ端子との電位差を小さく抑えることが出来、また、フロント用スピーカとリア用スピーカとの間の音量調整をデータを絞ることなく実現でき、さらに無信号時にスピーカ端子とシャーシとの間が電気的に不用意に接続されても、スピーカが破損する危険性のないディジタルアンプを提供できる効果がある。
【0026】
【発明の効果】
以上のように、本発明によれば、無信号時のスピーカ端子に現れる無信号時スピーカ端子電圧であるパワースイッチング部の直流電源電圧値の中点電位とシャーシ電位との差を無くし、あるいは小さくすることが可能であることから、前記無信号時のスピーカ端子と前記シャーシとの間が不用意に接触し電気的に接続されてもスピーカの破損を回避できる効果がある。
【図面の簡単な説明】
【図1】 本発明の実施の形態のディジタルアンプの構成を示すブロック図である。
【図2】 本発明の他の実施の形態のディジタルアンプの構成を示すブロック図である。
【符号の説明】
4,14,24……パワースイッチング部、6……スピーカ、7……電源電圧制御回路、8,33……中点電位発生回路(シャーシ電位調整回路)、9,41……シャーシ、16……フロントスピーカ、26……リアスピーカ、31……フロント用の電源電圧制御回路、32……リア用の電源電圧制御回路。[0001]
BACKGROUND OF THE INVENTION
The present invention provides a digital amplifier capable of preventing the speaker from being damaged by a short-circuit current that flows between the speaker terminal and the chassis by setting the potential of the speaker terminal at the time of no signal to the same potential as or close to the potential of the chassis. About.
[0002]
[Prior art]
In a conventional class D amplifier (switching amplifier), either a positive / negative two power source system or a single power source system only on the positive side is used (for example, see Patent Document 1). However, since the switching speed of the PchMOSFET to be used is slow in the positive / negative two power supply system, the single power supply system using only the fast NchMOSFET is often adopted.
In addition, there is a technique that prevents deterioration in sound quality by adjusting the volume by changing the power supply voltage instead of using a method of narrowing down by data (see, for example, Patent Document 2).
[0003]
[Patent Document 1]
Japanese Patent Laid-Open No. 2002-208824 [Patent Document 2]
Japanese Patent Application No. 2000-8414 [0004]
[Problems to be solved by the invention]
However, in the case of employing the conventional technique disclosed in Patent Document 1, particularly the single power supply system, a DC voltage having a value half that of the power supply voltage is applied to the speaker terminal when there is no signal. Therefore, when the power supply voltage is high, when the speaker terminal is exposed, the speaker terminal and the chassis are inadvertently electrically connected, thereby causing a short-circuit current between the speaker terminal and the chassis. There is a problem that the speaker is damaged depending on the magnitude of the short-circuit current.
[0005]
In the prior art disclosed in
[0006]
Therefore, the present invention sets the potential of the speaker terminal at the time of no signal to the same potential as or close to the potential of the chassis, and when the speaker terminal is electrically inadvertently connected to the chassis without causing deterioration of sound quality to be reproduced. An object of the present invention is to provide a digital amplifier capable of avoiding damage to a speaker due to a short-circuit current.
[0007]
[Means for Solving the Problems]
A digital amplifier according to the present invention generates an output signal to be supplied to a speaker by intermittently connecting a DC power source with a switching element based on an input pulse width modulation digital signal in a power switching unit of a positive single power source system. In the digital amplifier, a power supply voltage control circuit for controlling a voltage value of the DC power source of the power switching unit by a DC / DC converter whose output is variable based on a volume adjustment signal, and on the basis of the volume adjustment signal A chassis potential adjustment circuit that generates a chassis voltage applied to the chassis corresponding to a midpoint potential of the controlled voltage value of the DC power supply and a reference potential that is a ground potential of the power supply voltage control circuit. It is characterized by.
[0008]
The digital amplifier of the present invention controls the voltage value of the DC power supply of the power switching unit based on the volume adjustment signal by the power supply voltage control circuit, and the voltage value of the DC power supply controlled based on the volume adjustment signal The chassis voltage applied to the chassis corresponding to the midpoint potential with respect to the reference potential, which is the ground potential of the power supply voltage control circuit, is generated by the chassis potential adjustment circuit, so that no signal is applied to the speaker terminal when there is no signal. By eliminating the difference between the midpoint potential of the voltage value of the DC power supply of the power switching unit, which is the speaker terminal voltage at the time of signal, and the potential of the chassis, the chassis and the speaker terminal at the time of no signal are not electrically connected. Avoid the risk of speaker damage due to short-circuit currents when properly connected.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described.
FIG. 1 is a block diagram showing the configuration of the digital amplifier of this embodiment. In this embodiment, a case of driving a 2-channel speaker will be mainly described as an example.
The digital amplifier includes a digital audio interface receiver (hereinafter referred to as DIR) 1, a digital signal processor (hereinafter referred to as DSP) 2, a PCM /
[0010]
DIR1 is for receiving a digital input signal and converting it into a signal such as L-PCM in a format that can be easily processed by the digital amplifier. The DSP 2 demodulates the digital input signal received by the DIR 1 and outputs it as a PCM signal. The PCM /
[0011]
Next, the operation will be described.
The input digital signal is converted into a signal format that can be easily processed in the digital amplifier by DIR1 and output to DSP2. In the
[0012]
At this time, the power supply
As a result, the potential of the speaker terminal at the time of no signal and the potential of the chassis 9 become the same potential, and the breakage of the speaker due to the short-circuit current when the chassis 9 and the speaker terminal are electrically inadvertently connected is avoided. .
[0013]
As described above, according to this embodiment, a short-circuit current flows between the speaker terminal and the chassis even when the speaker terminal and the chassis are inadvertently contacted when there is no signal. However, there is an effect that it is possible to provide a digital amplifier that can avoid breakage of the speaker.
[0014]
Next, another embodiment of the present invention will be described.
FIG. 2 is a block diagram showing the configuration of the digital amplifier according to this embodiment. In the above-described embodiment, the case of driving a 2-channel speaker has been described as an example. However, in this embodiment, the case of a multi-channel in which a front speaker and a rear speaker are driven simultaneously will be described as an example.
When driving the front speaker and the rear speaker at the same time, the front speaker and the rear speaker are often different in efficiency, such as the rear speaker is generally smaller and less efficient than the front speaker. In the case of adjusting the volume of the front speaker and the rear speaker, the signal supplied to the speaker having the higher efficiency is adjusted by digital processing, so that the sound quality is deteriorated. In order to avoid this, a power supply voltage is prepared for each of the front
[0015]
The digital amplifier includes a digital audio interface receiver (hereinafter referred to as DIR) 11 and a digital signal processor (hereinafter referred to as DSP) 12, a front PCM /
[0016]
The DIR 11 receives a digital input signal and converts it into a signal that can be easily processed by the digital amplifier. The
[0017]
The rear PCM /
[0018]
The midpoint
[0019]
Next, the operation will be described.
Also in this digital amplifier, the input digital signal is converted into a signal format that can be easily processed in the digital amplifier by the DIR 11 and output to the
[0020]
The front PCM /
[0021]
On the other hand, the rear PCM /
[0022]
At this time, the front power supply voltage control circuit 31 varies the front power supply voltage Vcc1 in conjunction with the front volume control volume by a DC / DC converter and supplies the front power supply voltage Vcc1 to the
On the other hand, the rear power supply
[0023]
In the midpoint
[0024]
In such a digital amplifier that drives the front speaker and the rear speaker at the same time, since the power supply voltage differs between the front
[0025]
As described above, according to this embodiment, even in a multi-channel system, the potential difference between the
[0026]
【The invention's effect】
As described above, according to the present invention, the difference between the midpoint potential of the DC power supply voltage value of the power switching unit, which is the no-signal speaker terminal voltage appearing at the no-signal speaker terminal, is eliminated or reduced. Therefore, the speaker can be prevented from being damaged even if the speaker terminal at the time of no signal and the chassis are inadvertently contacted and electrically connected.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a digital amplifier according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of a digital amplifier according to another embodiment of the present invention.
[Explanation of symbols]
4, 14, 24 ... power switching unit, 6 ... speaker, 7 ... power supply voltage control circuit, 8, 33 ... midpoint potential generation circuit (chassis potential adjustment circuit), 9, 41 ... chassis, 16 ... ... Front speaker, 26... Rear speaker, 31... Power supply voltage control circuit for front, 32... Power supply voltage control circuit for rear.
Claims (3)
音量調整信号をもとに出力が可変するDC/DC変換器により前記パワースイッチング部の前記直流電源の電圧値を制御する電源電圧制御回路と、
前記音量調整信号をもとに制御された前記直流電源の電圧値と前記電源電圧制御回路のグランド電位である基準電位との中点電位に対応した、シャーシへ印加されるシャーシ電圧を生成するシャーシ電位調整回路と、
を備えたことを特徴とするディジタルアンプ。In the power switching unit of the positive single power supply system, based on the input pulse width modulation digital signal, the DC power supply is intermittently switched by the switching element, and the digital amplifier generates an output signal to be supplied to the speaker.
A power supply voltage control circuit for controlling a voltage value of the DC power supply of the power switching unit by a DC / DC converter whose output is variable based on a volume adjustment signal;
A chassis that generates a chassis voltage to be applied to the chassis, corresponding to a midpoint potential between a voltage value of the DC power source controlled based on the volume adjustment signal and a reference potential that is a ground potential of the power source voltage control circuit A potential adjustment circuit;
A digital amplifier comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003193996A JP4453284B2 (en) | 2003-07-09 | 2003-07-09 | Digital amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003193996A JP4453284B2 (en) | 2003-07-09 | 2003-07-09 | Digital amplifier |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005033344A JP2005033344A (en) | 2005-02-03 |
JP2005033344A5 JP2005033344A5 (en) | 2006-08-17 |
JP4453284B2 true JP4453284B2 (en) | 2010-04-21 |
Family
ID=34205277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003193996A Expired - Fee Related JP4453284B2 (en) | 2003-07-09 | 2003-07-09 | Digital amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4453284B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100770747B1 (en) * | 2006-08-23 | 2007-10-29 | 삼성전자주식회사 | Digital amplifier and method of reproducing sound |
-
2003
- 2003-07-09 JP JP2003193996A patent/JP4453284B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005033344A (en) | 2005-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0525777B1 (en) | Speaker driving circuit | |
US7782141B2 (en) | Adaptive signal-feed-forward circuit and method for reducing amplifier power without signal distortion | |
US7907010B2 (en) | Digital amplifier | |
TWI279074B (en) | Pulse-width modulation circuit and power amplifier circuit | |
JP4124797B2 (en) | Hearing aid output stage and output stage driving method | |
US6552607B1 (en) | Time division multiplexed PWM amplifier | |
TWI513178B (en) | Audioverstaerker mit lastanpassung sowie verfahren zur lastanpassung des audioverstaerkers | |
WO2008092111A2 (en) | Drivers and methods for driving a load | |
US8362832B2 (en) | Half-bridge three-level PWM amplifier and audio processing apparatus including the same | |
JP5042031B2 (en) | Power multiplier apparatus and method | |
EP2710731B1 (en) | Amplifier for electrostatic transducers | |
CN101247672A (en) | Speaker apparatus, speaker driving apparatus and control method thereof | |
US6028944A (en) | Signal processing apparatus with selective power amplification | |
US8111845B2 (en) | System having a pulse width modulation device | |
US7161421B2 (en) | Volume control in class D amplifier using variable supply voltage | |
JP4453284B2 (en) | Digital amplifier | |
WO2004047286A1 (en) | Pulse modulated power converter | |
US7795969B2 (en) | Digital amplifier | |
JP4461631B2 (en) | Switching amplifier device | |
TW202118221A (en) | Amplifier and method for controlling the amplifier | |
JP2004088245A (en) | Digital power amplifier for audio | |
JP3130581U (en) | Speaker system using pulse width modulated signal to save power consumption during idle time | |
JP4027276B2 (en) | Digital amplifier and audio reproducing apparatus using the same | |
KR20050020353A (en) | Circuit and method for reducing total harmonic distortion of class D amp circuit | |
JP2000049542A (en) | Amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060703 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090617 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090819 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090824 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090928 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100125 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |