JP4450194B2 - Optical head control device and image forming apparatus - Google Patents
Optical head control device and image forming apparatus Download PDFInfo
- Publication number
- JP4450194B2 JP4450194B2 JP2004226717A JP2004226717A JP4450194B2 JP 4450194 B2 JP4450194 B2 JP 4450194B2 JP 2004226717 A JP2004226717 A JP 2004226717A JP 2004226717 A JP2004226717 A JP 2004226717A JP 4450194 B2 JP4450194 B2 JP 4450194B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- light emitting
- organic
- pixel data
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
本発明は、電子写真方式のプリンタや複写機などにおける感光体に、潜像を形成する光学ヘッドに関する。 The present invention relates to an optical head for forming a latent image on a photoconductor in an electrophotographic printer or copying machine.
プリンタや複写機などの画像形成装置においては、予め帯電させた感光体上に静電潜像を形成するために所定パターンの露光光を高速に照射する光学ヘッドが用いられている。 In an image forming apparatus such as a printer or a copying machine, an optical head that irradiates a predetermined pattern of exposure light at high speed is used to form an electrostatic latent image on a previously charged photoconductor.
特開昭61−182966号公報は、発光素子を副走査方向に複数並べ、感光体の同一位置に複数回記録することで、発光出力の低い発光素子を用いても1回の発光時間を長期化することなく印字の高速化を実現する画像形成装置を開示している。 Japanese Patent Application Laid-Open No. 61-182966 discloses that a plurality of light emitting elements are arranged in the sub-scanning direction and recorded at the same position of the photosensitive member a plurality of times, so that even if a light emitting element having a low light emission output is used, one light emission time is extended. An image forming apparatus is disclosed that realizes high-speed printing without being changed.
この画像形成装置は、m×n個の画像データを記憶する記憶手段を有し、(A)m個の画像データ1列分を記憶手段へ入力、(B)記憶手段に記憶されている画像データにより記録アレイヘッドを点灯し、感光ドラムに静電潜像を記録、(C)記憶手段内の1列分の画像データを次の列にシフト、というステップをn回繰り返すことにより、n回の多重露光を実現している。 This image forming apparatus has storage means for storing m × n image data, (A) one column of m image data is input to the storage means, and (B) an image stored in the storage means. By repeating the steps of turning on the recording array head according to the data, recording the electrostatic latent image on the photosensitive drum, and shifting the image data for one column in the storage means to the next column n times, Multiple exposure is realized.
しかし、上記特開昭61−182966号公報の画像形成装置では、主走査方向及び副走査方向に並べられた発光素子間で発光量にばらつきがあるため、画質のよい画像を形成できないという問題が生じていた。 However, in the image forming apparatus disclosed in Japanese Patent Laid-Open No. 61-182966, there is a problem in that an image with high image quality cannot be formed because the light emission amount varies between light emitting elements arranged in the main scanning direction and the sub scanning direction. It was happening.
そこで、本発明は上述の問題点を解決し、感光体に潜像を高速に形成する光学ヘッドを提供することを課題とする。 Accordingly, it is an object of the present invention to provide an optical head that solves the above-described problems and forms a latent image on a photoconductor at high speed.
上記課題を解決するため、本発明の一形態によれば、副走査方向に配列した発光素子群を主走査方向に更に複数配列してなる発光素子マトリクスの各発光素子を副走査方向に順次発光させ、主走査方向に配置される複数の画素をそれぞれ多重露光する光学ヘッドの制御装置であって、調整データレジスタ及び複数の画素に対応して設けられた複数の画素データレジスタを有し、発光素子マトリクスに供給する電力を補正するための調整データ及び複数の画素をそれぞれ露光するための複数の画素データを受信し、当該調整データ及び当該複数の画素データを順次シフトしてそれぞれ調整データレジスタ及び複数の画素データレジスタにストアするストア手段と、画素データレジスタにストアされた画素データに基づき、当該画素データに対応する発光素子を発光させる素子駆動回路と、調整データに基づき、発光マトリクスの各発光素子に供給する電力を調整する電力調整回路とを備えた光学ヘッドの制御装置を提供する。 In order to solve the above problems, according to one aspect of the present invention, each light emitting element of a light emitting element matrix formed by further arranging a plurality of light emitting element groups arranged in the sub scanning direction in the main scanning direction is sequentially emitted in the sub scanning direction. And a plurality of pixels arranged in the main scanning direction, each having an adjustment data register and a plurality of pixel data registers provided corresponding to the plurality of pixels, and emitting light. Receiving adjustment data for correcting power supplied to the element matrix and a plurality of pixel data for exposing each of the plurality of pixels, the adjustment data and the plurality of pixel data are sequentially shifted, and an adjustment data register and Store means to store in multiple pixel data registers, and corresponding to the pixel data based on the pixel data stored in the pixel data register An element driving circuit for the light emitting element emits light that, on the basis of the adjustment data, to provide a control apparatus of an optical head and a power adjusting circuit for adjusting the power supplied to each light emitting element of the light emitting matrix.
かかる構成では、電力調整回路は、調整データレジスタに保持された調整データに基づいて、複数の発光素子の発光量を一括して調整することとなる。したがって、光学ヘッドが複数のチップを有する場合であって、各チップ間において発光量にばらつきがあったとしてもこれを抑えることができる。 In such a configuration, the power adjustment circuit collectively adjusts the light emission amounts of the plurality of light emitting elements based on the adjustment data held in the adjustment data register. Therefore, even when the optical head has a plurality of chips, even if there is a variation in the amount of light emission between the chips, this can be suppressed.
また、かかる構成では、調整データにより発光量を調整する。したがって、チップの製造後や光学ヘッドの製造後、さらにはプリンタの組立後であっても、調整データレジスタに保持させる調整データを適宜変更して、発光量のばらつきを抑えることができる。また、光学ヘッドの発光量が経時変化等により変動した場合においても、調整データを適宜変更して発光量を所望量に調整することができる。 In such a configuration, the light emission amount is adjusted by the adjustment data. Therefore, even after the manufacture of the chip, the manufacture of the optical head, and even after the assembly of the printer, the adjustment data held in the adjustment data register can be changed as appropriate to suppress variations in the amount of light emission. Further, even when the light emission amount of the optical head fluctuates due to a change with time or the like, the light emission amount can be adjusted to a desired amount by appropriately changing the adjustment data.
光学ヘッドの発光量及び/又は形成画像にばらつきが生じる要因としては、例えば、(1)光学ヘッドをプリンタ・メカに装着するときの感光体とラインヘッドとのギャップの不均一性、(2)感光体の固体ばらつきからなる表面電位の不均一性、(3)帯電装置と感光体との関係から生じる表面電位の不均一性、(4)現像ローラと感光体とのギャップの不均一性、(5)転写ベルトの固体ばらつきからなる表面電位の不均一性、(6)感光体と転写ベルトとのギャップの不均一性、(7)転写ベルトと紙とのギャップの不均一性、(8)製造プロセス上の複合的要因による印刷トナー濃度の不均一性等がある。上記構成によれば、少なくともこれらのいずれかの要因による発光量及び/又は形成画像のばらつきを抑制することができる。 Factors that cause variations in the light emission amount and / or the formed image of the optical head include, for example, (1) non-uniformity in the gap between the photoconductor and the line head when the optical head is mounted on the printer mechanism, and (2). Non-uniformity in surface potential due to variations in the solid of the photoconductor, (3) non-uniformity in surface potential resulting from the relationship between the charging device and the photoconductor, and (4) non-uniformity in the gap between the developing roller and the photoconductor. (5) non-uniformity of surface potential due to solid variation of transfer belt, (6) non-uniformity of gap between photoconductor and transfer belt, (7) non-uniformity of gap between transfer belt and paper, (8 ) Print toner density non-uniformity due to complex factors in the manufacturing process. According to the above configuration, it is possible to suppress variations in the light emission amount and / or formed image due to at least one of these factors.
上記制御装置は、調整データをアナログ変化するアナログ変換回路を更に備え、電力調整回路は、アナログ変換された調整データに基づき、電極を調整することが好ましい。かかる構成によれば、調整データに基づいて、各発光素子に供給される電力を容易に調整することができる。 Preferably, the control device further includes an analog conversion circuit that changes the adjustment data in an analog manner, and the power adjustment circuit adjusts the electrodes based on the analog-converted adjustment data. According to this configuration, the power supplied to each light emitting element can be easily adjusted based on the adjustment data.
上記制御装置は、主走査方向に配置される複数の画素にそれぞれ対応して設けられ、対応する画像データレジスタから受信した画像データを順次シフトする複数の転送レジスタを有する複数のシフトレジスタをさらに備えてもよい。 The control device further includes a plurality of shift registers provided corresponding to the plurality of pixels arranged in the main scanning direction, each having a plurality of transfer registers that sequentially shift the image data received from the corresponding image data register. May be.
本発明に係る光学ヘッドの制御装置は、(a)マトリックス状に配された複数の発光素子を有する光学ヘッドと、(b)前記マトリックス状に配された複数の発光素子に供給する電力を補正する調整データを保持する調整データレジスタと、(c)前記発光素子により形成される複数の画素に対応した複数の画素データレジスタと、(d)前記調整データ及び前記複数の画素を露光する複数の画素データを受信し、前記調整データ及び前記複数の画素データを順次シフトして前記調整データレジスタ及び前記複数の画素データレジスタにストアするストア手段と、(e)前記画素データレジスタにストアされた前記画素データに基づき、前記画素データに対応する発光素子を発光させる素子駆動回路と、(f)前記調整データに基づき、前記マトリックス状に配された複数の発光素子に供給する電力を調整する電力調整回路と、を備えた光学ヘッドの制御装置である。 The control apparatus for an optical head according to the present invention corrects power supplied to (a) an optical head having a plurality of light emitting elements arranged in a matrix, and (b) a plurality of light emitting elements arranged in the matrix. An adjustment data register for holding adjustment data to be performed; (c) a plurality of pixel data registers corresponding to a plurality of pixels formed by the light emitting elements; and (d) a plurality of pixels for exposing the adjustment data and the plurality of pixels. Store means for receiving pixel data, sequentially shifting the adjustment data and the plurality of pixel data and storing them in the adjustment data register and the plurality of pixel data registers; and (e) the storage stored in the pixel data register. An element driving circuit for causing a light emitting element corresponding to the pixel data to emit light based on the pixel data; and (f) based on the adjustment data, A power adjusting circuit for adjusting the power supplied to the plurality of light emitting elements arranged in trix form, the control apparatus for an optical head with a.
好ましくは、前記光学ヘッドの制御装置は、前記調整データをアナログ化するアナログ変換回路を備え、前記電力調整回路は、アナログ変換された前記調整データに基づき、前記電力を調整する。 Preferably, the control device of the optical head includes an analog conversion circuit that converts the adjustment data into analog, and the power adjustment circuit adjusts the power based on the analog-converted adjustment data.
好ましくは、前記光学ヘッドは、前記発光素子を前記副走査方向に順次発光させ、前記主走査方向に配置される複数の画素を多重露光させる。 Preferably, the optical head sequentially emits the light emitting elements in the sub-scanning direction, and multiple exposure is performed on a plurality of pixels arranged in the main scanning direction.
好ましくは、前記画素データレジスタから受信した画像データを順次シフトする複数の転送レジスタを有する。 Preferably, a plurality of transfer registers for sequentially shifting the image data received from the pixel data register.
本発明に係る画像形成装置は、(a)マトリックス状に配された複数の発光素子を有する光学ヘッドと、(b)前記マトリックス状に配された複数の発光素子に供給する電力を補正する調整データを保持する調整データレジスタと、(c)前記発光素子により形成される複数の画素に対応した複数の画素データレジスタと、(d)前記調整データ及び前記複数の画素を露光する複数の画素データを受信し、前記調整データ及び前記複数の画素データを順次シフトして前記調整データレジスタ及び前記複数の画素データレジスタにストアするストア手段と、(e)前記画素データレジスタにストアされた前記画素データに基づき、前記画素データに対応する発光素子を発光させる素子駆動回路と、(f)前記調整データに基づき、前記発光マトリクスに供給する電力を調整する電力調整回路と、を備えた画像形成装置である。 An image forming apparatus according to the present invention includes (a) an optical head having a plurality of light emitting elements arranged in a matrix, and (b) an adjustment for correcting power supplied to the plurality of light emitting elements arranged in the matrix. An adjustment data register for holding data; (c) a plurality of pixel data registers corresponding to a plurality of pixels formed by the light emitting elements; and (d) a plurality of pixel data for exposing the adjustment data and the plurality of pixels. Storing means for sequentially shifting the adjustment data and the plurality of pixel data and storing them in the adjustment data register and the plurality of pixel data registers; and (e) the pixel data stored in the pixel data register. And (f) the light emitting matrix based on the adjustment data, and an element driving circuit for causing the light emitting element corresponding to the pixel data to emit light. A power adjusting circuit for adjusting the power supplied hex, an image forming apparatus having a.
以下、図面を参照しつつ発明の実施の形態について説明する。なお、以下においては、まず本発明に係る有機ELアレイ露光ヘッド、及び有機ELアレイ露光ヘッドチップの構造を説明し、その後に、本発明に係る有機ELアレイ露光ヘッドを用いて露光時間制御と多重露光制御を行う場合の動作について説明する。 Hereinafter, embodiments of the invention will be described with reference to the drawings. In the following, the structure of the organic EL array exposure head and the organic EL array exposure head chip according to the present invention will be described first, and then exposure time control and multiplexing are performed using the organic EL array exposure head according to the present invention. The operation when performing exposure control will be described.
<1.有機ELアレイ露光ヘッドの全体構成> <1. Overall Configuration of Organic EL Array Exposure Head>
図1は本発明に係る有機ELアレイ露光ヘッドを上から見た平面図であり、図中、記号1は有機ELアレイ露光ヘッドチップ(以下、単にヘッドチップと記す)、記号2は有機ELアレイ露光ヘッド(以下、単に露光ヘッドと記す)、記号3はプリンタコントローラ(図示せず)からのデータを受信するためのコネクタ、記号34はコネクタ3及びヘッドチップ1を実装する基板であり、例えば、ガラス布基材エポキシ樹脂積層板を用いることができる。
FIG. 1 is a plan view of an organic EL array exposure head according to the present invention as viewed from above. In the figure,
基板34は主走査方向を長軸とする矩形の形状をしており、その主走査方向の一方の端部にはプリンタコントローラからのデータを受信するためのコネクタ3が実装され、その他の部分には、複数個のヘッドチップ1が主走査方向に実装されている。なお、図1には示していないが、各ヘッドチップ1はコネクタ3と電気的に接続されている。
The
図1では、複数個のヘッドチップ1は2列千鳥状に配置されている。即ち、ヘッドチップ1は副走査方向に2列に配置され、第1の列には、複数個のヘッドチップ1が、ヘッドチップ1の主走査方向長さより若干狭い間隔をおいて配置され、第2の列では、複数個のヘッドチップ1が、第1の列のヘッドチップ1が配置されていない個所に、第1の列と同じ間隔で配置されている。なお、この間隔については後述する。また、以下、列方向とは副走査方向を意味するものとする。
In FIG. 1, the plurality of
基板34の上に何個のヘッドチップ1を実装するかは、ヘッドチップ1に形成される主走査方向の有機EL発光部(以下、単に発光部と記す)の個数、主走査方向の最大画像形成長さ等に基づいて決定すればよい。例えば、1個のヘッドチップ1には主走査方向に192個の発光部を形成するものとすると、A4サイズの用紙に600dpiの解像度での画像形成を可能とする場合、40個のヘッドチップ1を、基板34に2列千鳥状に配置すればよい。
The number of
図2は、基板34に実装された状態におけるヘッドチップ1の一つを示す図であり、図2(a)はその平面図であり、図2(b)はその長軸方向での断面図であり、図2において、5はヘッドチップ1側のボンディングパッド、6は基板34側のボンディングパッド、7はボンディングワイヤ、8はヘッドチップ1側の位置決め用パッド、9は基板34側の位置決め用パッド、19は集光レンズアセンブリ28の光導穴、26は有機ELアレイアセンブリ(以下、単にアレイアセンブリと記す)27に形成されている発光部の発光を制御するためのドライバIC、27はアレイアセンブリ、28は集光レンズアセンブリ、30は集光レンズアセンブリ28側の位置決め用パッド、32はダイスボンド材、33は紫外線(UV)硬化樹脂接着剤、35は異方導電性接着剤を示し、図1と同じものについては同一の符号を付している。なお、図2(a)、(b)では中央部については詳細を省略している。
2 is a view showing one of the
ヘッドチップ1は、一番下にドライバIC26があり、その直上にアレイアセンブリ27が設けられ、更にその直上に集光レンズアセンブリ28が設けられた構成であり、このヘッドチップ1は基板34にダイスボンド材32で固定されている。このようなヘッドチップ1を基板34に固定する際のヘッドチップ1と基板34の位置決めは、ヘッドチップ1側の位置決め用パッド8と、基板34側の位置決め用パッド9により行う。即ち、図2(a)に示すように、基板34のヘッドチップ1を固定する位置には、2つの位置決め用パッド9が略ヘッドチップ1の主走査方向長さの間隔で形成されており、また、ヘッドチップ1、具体的にはドライバIC26の主走査方向の両端には、基板34側の位置決め用パッド9に対向するように位置決め用パッド8が形成されており、基板34側の位置決め用パッド9に、ヘッドチップ1側の位置決め用パッド8を対向させるようにして固定するのである。
The
ヘッドチップ1は、ドライバIC26の直上にアレイアセンブリ27が異方導電性接着剤35により接着され、更にアレイアセンブリ27の直上に集光レンズアセンブリ28がUV硬化樹脂接着剤33により接着された構造となっている。図2(b)に示すように、アレイアセンブリ27の主走査方向長さ及び副走査方向幅と、集光レンズアセンブリ28の主走査方向長さ及び副走査方向幅はそれぞれ略同じであり、ドライバIC26の主走査方向長さはアレイアセンブリ27及び集光レンズアセンブリ28の主走査方向長さより長くなっている。ドライバIC26の副走査方向幅はアレイアセンブリ27及び集光レンズアセンブリ28の副走査方向幅と略同じである。
The
ドライバIC26、アレイアセンブリ27、そして集光レンズアセンブリ28の接着の順序は後述する通り、先ずドライバIC26に対してアレイアセンブリ27の取付位置決めを行って接着し、次に、そのアレイアセンブリ27の上に、集光レンズアセンブリ28をドライバIC26に対して取付位置決めを行って接着する。
As will be described later, the
ドライバIC26の両端であって、アレイアセンブリ27が接着される部分以外の部分には、所定個数のワイヤボンディングパッド5が形成され、また、基板34にはワイヤボンディングパッド5と同数のワイヤボンディングパッド6が形成されており、ドライバIC26のワイヤボンディングパッド5は、それぞれ、対応する基板34側のワイヤボンディングパッド6とボンディングワイヤ7により電気的に接続される。
A predetermined number of
この基板34側のワイヤボンディングパッド6は、図1に示すコネクタ3からドライバIC26に対する種々の信号の供給、あるいは電源回路(図示せず)からドライバIC26への電源電圧や接地電位の供給等をおこなうために設けられているものである。ワイヤボンディングパッド6と、コネクタ3や電源回路との接続は、例えば、予め基板34にそのための配線パターン(図示せず)を形成しておけばよい。
The
なお、図2では、ワイヤボンディングパッド5、6は20対設けられているが、何対のワイヤボンディングパッドを設けるかは、ドライバIC26に供給する信号の数等に基づいて適宜決定すればよい。
In FIG. 2, 20 pairs of
さて、集光レンズアセンブリ28には、光導穴19が複数列に形成されている。即ち、光導穴19は主走査方向に所定個数形成され、それが副走査方向に複数列形成されている。ここで、光導穴19は、アレイアセンブリ27に形成される発光部と一対一に対応して形成されている。即ち、図2(a)では、各光導穴19の直下に発光部が形成されているものとする。
The condensing
光導穴19を主走査方向に何個形成するか、即ちアレイアセンブリ27に主走査方向に何個の発光部を形成するかは要求される解像度によって定めればよい。本例では、上述の通り主走査方向に192個の光導穴及び発光部が形成されている。この192個のうち奇数番目の光導穴及び発光部は副走査方向の1列目に配置され、192個のうち偶数番目の光導穴及び発光部は副走査方向の2列目に配置されており、以下同様に192×4個の光導穴及び発光部が、計8列千鳥状に1個のヘッドチップ1に形成されている。なお、光導穴及び発光部を副走査方向に何列配置するかは発光部の発光光量等に基づいて定めれば良く、また、千鳥状ではなく、整列格子状に配置しても良い。
How many
更に、図2(a)に示すように発光部及び光導穴19を千鳥状に形成した場合、要求される解像度によっては、形成する画像の1ラインの露光を1列の光導穴19の列だけで行うようにすることもできる。しかし、解像度の観点からは、1列目と2列目の発光部及び光導穴19によって画像の一つのラインの露光を行い、3列目と4列目の発光部及び光導穴19によって隣のラインの露光を行うというように、2列千鳥状に配置された発光部及び光導穴19によって、画像の1ラインの露光を行うようにするのが望ましいものである。図2(a)に示す場合、前者によれば画像の8ラインの露光を行うことができ、後者によれば画像の4ラインの露光を行うことができる。 Further, when the light emitting portions and the light holes 19 are formed in a staggered manner as shown in FIG. 2A, depending on the required resolution, one line exposure of the image to be formed can be performed only for one line of the light holes 19. You can also do this with However, from the viewpoint of resolution, one line of the image is exposed by the light emitting portions and the light holes 19 in the first and second rows, and the light emitting portions and the light holes 19 in the third and fourth rows are adjacent to each other. It is desirable to expose one line of the image by the light emitting portions and the light holes 19 arranged in a zigzag pattern in two rows, such as performing line exposure. In the case shown in FIG. 2A, according to the former, eight lines of the image can be exposed, and according to the latter, four lines of the image can be exposed.
ところで、図1に示すようにヘッドチップ1を2列千鳥状に配置する場合における各列毎のヘッドチップ1の間隔について、図3を参照して説明すると次のようである。図3において、4aは図1の第1の列の一つのヘッドチップ1の1列目の発光部を示し、4bは当該ヘッドチップ1の最右端の発光部を示し、当該ヘッドチップ1と千鳥的に配置される第2の列のヘッドチップ1の1列目の発光部を示すものとすると、発光部4bと発光部4cとは、主走査方向に、各列における発光部の間隔と同じ間隔だけ離して配置する。このような配置により、ヘッドチップ1を千鳥的に配置した個所においても、主走査方向の画素の間隔は一定なものとなる。
By the way, the interval between the
また、図3に示すように、発光部4aと発光部4cとは、副走査方向には、発光部の列の16列分だけ離して配置する。この16列分のズレは、例えば、印刷画像データをプリンタコントローラで生成し、当該露光ヘッド2に出力する適当な過程において、画像データの出力順序の処理を行うことにより解決することができる。
Further, as shown in FIG. 3, the
ヘッドチップ1は、以上のような配置となるように、2列千鳥状に基板34に固定していくのである。
The head chips 1 are fixed to the
以上が露光ヘッド2の全体的な構造の説明であるが、以下、各部について説明する。まず、基板34については、上述した通り、絶縁性の材料、例えばガラス布基材エポキシ樹脂積層板で構成することができ、所定の箇所に、ヘッドチップ1を固定する際の位置決めを行うための位置決め用パッド9、ワイヤボンディングパッド6が形成されており、その端部にはコネクタ3が設けられている。
The above is the description of the overall structure of the
図4(a)は、集光レンズアレイアセンブリ4における有機EL素子の配列に関し、図2の一部を拡大した平面図である。記号19は、光導穴であり、記号13は、集光レンズである。集光レンズの直下には、有機ELの発光部がある。
FIG. 4A is an enlarged plan view of a part of FIG. 2 regarding the arrangement of the organic EL elements in the condenser
この有機ELプリントヘッドの主軸方向の解像度を600dpiであるとすると、発光部のピッチAは1/600(inch)であり、主軸方向の同じライン上の発光部ピッチは2Aとなり、1/300(inch)である。また、副軸方向の発光部発光シフト速度が紙送り速度と一致する場合、発光部ピッチBはB=Aとなる。有機ELアレイはこのような構成で副軸方向に千鳥状に複数列配置される。 Assuming that the resolution in the principal axis direction of the organic EL print head is 600 dpi, the pitch A of the light emitting parts is 1/600 (inch), the pitch of the light emitting parts on the same line in the principal axis direction is 2 A, and 1/300 ( inch). When the light emitting portion light emission shift speed in the sub-axis direction matches the paper feed speed, the light emitting portion pitch B is B = A. The organic EL array is arranged in a staggered manner in the sub-axis direction with such a configuration.
図4(b)は、図4(a)の構成の有機ELプリントヘッドで感光体に照射したときの結果を示す平面図であり、主軸および副軸方向に600dpiのピッチ(A=B)で露光した状態を示す。 FIG. 4B is a plan view showing the result of irradiating the photosensitive member with the organic EL print head having the configuration shown in FIG. 4A at a pitch (A = B) of 600 dpi in the main axis and sub-axis directions. The exposed state is shown.
図5は、図4(a)に対する変形例に係る有機EL素子の配列を示す平面図である。この例は、印刷結果としては主軸方向、副軸方向共に600dpiとなるが、有機ELヘッドの発光部ピッチとしては、主軸方向と副軸方向でピッチが異なる一例(A≠C)を示す。つまり、紙送り速度が、副軸方向の発光部発光シフト速度よりも早い場合の有機EL素子の配列を示すものであるが、感光体に照射したときの露光結果は、図4(b)と同様に主軸および副軸方向に600dpiのピッチ(A=B)で露光される場合の有機ELプリントヘッドの発光部の位置関係を示す。 FIG. 5 is a plan view showing the arrangement of organic EL elements according to a modification to FIG. In this example, the print result is 600 dpi in both the main axis direction and the sub axis direction, but the light emitting portion pitch of the organic EL head is an example (A ≠ C) in which the pitch is different between the main axis direction and the sub axis direction. That is, it shows the arrangement of the organic EL elements when the paper feed speed is faster than the light emission portion light emission shift speed in the sub-axis direction. The exposure result when the photosensitive member is irradiated is as shown in FIG. Similarly, the positional relationship of the light emitting portions of the organic EL print head when exposed at a pitch of 600 dpi (A = B) in the main axis and sub-axis directions is shown.
<2.露光制御回路> <2. Exposure control circuit>
図6は、タンデムプリンタ内部における画像データの経路を中心とした、タンデム方式プリンタの露光制御回路の構成例を示す。本図において、画像データの流れを追いながら各部の機能を説明する。 FIG. 6 shows a configuration example of an exposure control circuit of a tandem printer, centering on the image data path in the tandem printer. In this figure, the function of each unit will be described while following the flow of image data.
まず、プリンタコントローラ64で画像処理されたCMYKそれぞれの画像データは、画像データ送信部65でパラレル→シリアル変換され、CMYKのLVDS SERDES信号66としてプリンタエンジン側のヘッド制御部68にあるCMYKそれぞれの有機ELプリントヘッド2へ送られる。露光ヘッド2には、所定個数のドライバIC26がデイジーチェーン状に接続されていて、主走査方向の1ライン分の画像データを各ドライバICが分割受信し、シリアル→パラレル変換され、ドライバIC内部のシフトレジスタに順次保持される。その後は、プリンタメカの印刷動作に同期して、有機EL素子を画像データの階調値に合わせてON/OFF制御する。
First, CMYK image data subjected to image processing by the
記号2aは、シアン(C)用のプリントヘッドであり、同様に、記号2bはマゼンタ(M)、記号2cはイエロー(Y)、記号2dはブラック(K)用のプリントヘッドである。
図7は、有機ELアレイ露光ヘッド2の制御回路構成を示す。有機ELアレイ露光ヘッド2には、図7に示すように主走査方向に所定個数のドライバIC26が基板上に実装していて、個々のドライバIC26が、主走査方向、および副走査方向の画素のある1ブロックを制御/駆動する構成となっている。
FIG. 7 shows a control circuit configuration of the organic EL
データ制御用ライン57は、主走査方向に所定個数のドライバIC26を同じ信号ラインで結び、プリンタコントローラから送られてくる1ライン毎の印刷データを割り付けられたドライバICに送り込むための信号ラインである。
The data control
電源用ライン58は、主走査方向に所定個数配置されたドライバIC26に電力を供給する電力供給ラインである。
The
データ制御用ライン57と電源用ライン58は、図7に示すように、いずれもドライバICに並列接続される。
The data control
図8は、有機ELアレイドライバIC(ドライバIC26)の回路構成を示す。露光ヘッド1には主走査方向の印刷幅をカバーする所定個数のドライバICが実装される。本図では、ドライバIC1個で192個の有機EL素子を制御し、ドライバICの数は40個の構成としているが、これは任意である。記号27は、有機ELアレイであり、ドライバICが受け持つ有機ELアレイの構成をわかり易くするために記したものである。本図の場合、副走査方向に4個並んだ有機EL素子を制御するドライバICの回路構成となっているがこの数も必要に応じて任意である。以下、信号の流れに沿って各部の構成と機能を説明する。なお、動作タイミングに関しては、図15から図18で説明する。
FIG. 8 shows a circuit configuration of the organic EL array driver IC (driver IC 26). A predetermined number of driver ICs that cover the print width in the main scanning direction are mounted on the
記号47は、データ入力ラインであり、図6に示すように5組の差動信号配線66により、プリンタコントローラ側の画像データ送信部65に繋がっている。また、露光ヘッド2内部では、有機ELアレイ露光ヘッドチップ1に接続されている。
A
記号48は、電源ライン用パッドであり、複数の端子のうち半分がVDDであり、半分がGNDである。なお、電源ライン用パッドは、複数の電源電圧が供給されてもよい。
アドレス設定用パッド63は、個々のドライバICのアドレスを設定するもので、図6、図7に示すところでは、40個のドライバICを搭載した場合であるので、40個の組み合わせを作ることになる。この組み合わせは、配線基板上でこのアドレス設定用パッド63をデジタル的に1または0に設定することにより決めることができる。タイミングコントローラは制御ラインのSP(P/N)信パルスの数をカウントして、この設定されたアドレスと比較し、合致したときにデータを取り込む。
The
記号69は、タイミングコントローラを示す。データ入力ライン47から入力した発光時間データ(階調データ)は、タイミングコントローラ入力部にあるデシリアライザ(図示しない)でシリアルデータから6ビットのパラレルデータに変換して、図8では、192個のレジスタが図示右方向に延びるところのシフトレジスタ70(o,e)にクロック同期で順次送られる。このシフトレジスタ70(o,e)が本発明のストア手段に相当する。本例におけるシフトレジスタ70(o,e)の192個のレジスタには、1画素あたり6ビットの発光時間データが192画素分(主走査方向の1ライン分)ストアされる。
シフトレジスタ71(o,e)は、ストア手段であるシフトレジスタ70(o,e)の192個のレジスタに対応して、計192個設けられている。各々のシフトレジスタ71(o,e)は、副走査方向に連なる有機ELアレイ8に対応した4個のレジスタを持っている。
A total of 192 shift registers 71 (o, e) are provided corresponding to the 192 registers of the shift register 70 (o, e) which is a store means. Each shift register 71 (o, e) has four registers corresponding to the
シフトレジスタ70(o,e)の192個のレジスタからは、シフトレジスタ71(o,e)に対し、それぞれ6ビットの発光時間データが出力される。また、タイミングコントローラ69は、シフトレジスタ71(o,e)のシフト・タイミングを制御するSHIFT CLK信号とSRn(o,e)信号の提供と、有機EL素子駆動回路74(o,e)のタイミングを制御するOELn(o,e)信号を提供し、カウンタ72に対しては、発光時間を制御するカウント用のクロックCCLK信号を提供する。
From the 192 registers of the shift register 70 (o, e), 6-bit light emission time data is output to the shift register 71 (o, e), respectively. The
シフトレジスタ71は、シフトレジスタ70から送られてくる発光時間データを順次シフトして行く。また、タイミングコントローラ69からのSRn(o,e)信号により、コンパレータ73(o,e)に対し、選択されたレジスタに保持された発光時間データを出力する。
The
カウンタ72は、発光時間を制御するカウンタであり、カウンタのビット数(ここでは6ビット)は、シフトレジスタ71に入る発光時間データのビット長と同じである。また、このカウンタの入力周波数は、副走査方向の画素ピッチを時間換算して、その周期をカウント数で除算した結果の逆数(周波数)である。カウンタ72は、コンパレータ73(o,e)に対し、ここでは6ビットのカウント値を出力する。
The
コンパレータ73(o,e)には、シフトレジスタ71(o,e)へのタイミング入力信号SRn(o,e)に同期してシフトレジスタ71(o,e)から送られた6ビットの発光時間データと、カウンタ72からの6ビットのカウント値とを比較する。比較の結果、カウント値が発光時間データより小さい場合は、容量線52に対してON信号を出力する。カウント値が上昇し発光時間データと同一又は発光時間データより大きくなった場合は、容量線52に対してOFF信号を出力する。容量線52は有機EL素子駆動回路74(o,e)へ繋がっているので、発光時間データにより指定された期間内であれば有機EL素子駆動回路74(o,e)にON信号が出力され、発光時間が経過すればOFF信号が出力されることになる。発光時間データは上述の通り6ビットなので、各画素に対する発光時間の長短によって26=64階調が表現されることになる。なお、タイミングコントローラ69からシフトレジスタ71(o,e)へのタイミング入力信号SRn(o,e)は、カウンタ72のクロック周期を、主走査方向のライン数で除算した時間間隔で行われる。 有機EL素子駆動回路74(o,e)は、コンパレータ73(o,e)からの出力信号(容量線)とタイミングコントローラ69からのタイミング信号OEL1/O〜4/E(走査線)により、有機EL素子接続端子75と有機EL素子接続端子76で選択された有機EL素子79をアクティブ・マトリクス駆動する。なお、この回路の詳細説明は図11で行う。
The comparator 73 (o, e) has a 6-bit light emission time sent from the shift register 71 (o, e) in synchronization with the timing input signal SRn (o, e) to the shift register 71 (o, e). The data is compared with the 6-bit count value from the
光量調整用レジスタ86は、有機EL素子79の光量を、ドライバIC26ごとに調整するための光量調整データを保持する。光量調整用レジスタ86は、調整データレジスタの一例であって、192個のシフトレジスタ70に対して直列に設けられている。光量調整データは、タイミングコントローラ69から出力され、192個のシフトレジスタ70により順次シフトされて光量調整用レジスタ86に保持される。
The light
D/Aコンバータ87は、光量調整用レジスタ86から6ビットの光量調整データを受け取り、アナログデータ(電圧)に変換する。また、D/Aコンバータ87は、当該アナログデータを電力調整回路77に供給する。
The D /
図9は、有機EL素子79の光量補正回路の構成の一例を示す図である。シフトレジスタ70には、入力A及びB並びに出力Yを有する加算回路84が設けられている。加算回路84において、入力Aには有機EL素子79の発光量を補正する補正データが入力され、入力Bには有機EL素子79の発光量を示す発光データが入力される。また、加算回路84は、補正データをストアする補正データメモリとしての機能及び発光データをストアする発光データメモリとしての機能を有する。
FIG. 9 is a diagram illustrating an example of the configuration of the light amount correction circuit of the
タイミングコントローラ69から出力される6ビットデータは、発光データ又は補正データを示す5ビットデータ、及び選択データを示す1ビットデータからなる。入力A及びBにおいて、端子D0〜D4には5ビットデータが供給され、端子D5には選択データが供給される。
The 6-bit data output from the
本例では、選択データが“0”を示す場合に入力Aがイネーブルとなり、選択データが“1”を示す場合に入力Bがイネーブルとなる。すなわち、選択データが“0”を示す場合には、加算回路84は、タイミングコントローラ69から出力された5ビットデータを入力Aにおいて補正データとして受け取る。そして、加算回路84は、受け取った補正データをラッチする。また、選択データが“1”を示す場合には、加算回路84は、当該5ビットデータを入力Bにおいて発光データとして受け取る。そして、加算回路84は、発光データに補正データを加算し、加算結果を6ビットデータに変換して出力Yからシフトレジスタ71に供給する。これにより、光量補正回路は、主走査方向における有機EL素子79の光量を補正する。
In this example, the input A is enabled when the selection data indicates “0”, and the input B is enabled when the selection data indicates “1”. That is, when the selection data indicates “0”, the adding
図10は、有機EL素子79の光量調整回路の構成の一例を示す図である。光量調整回路は、電力調整回路77と、基準電圧回路80とを有し、発光素子モジュールの一例であるドライバIC26ごとに、有機EL素子の発光量を調整する。具体的には、電力調整回路77は、電力供給線を通して有機EL素子駆動回路群74(o,e)への供給電力を調整する機能を持つ。
FIG. 10 is a diagram illustrating an example of the configuration of the light amount adjustment circuit of the
基準電圧回路80は、有機ELアレイ露光ヘッドチップ1の光量を調整するための光量調整データを保持する光量調整用レジスタ86と、当該光量調整データをアナログデータ(出力電圧)に変換するD/Aコンバータ87とを有し、D/Aコンバータの出力電圧を基準電圧Vrefとして電力調整回路77に供給する。本実施形態において、光量調整用レジスタ86に保持される光量調整データは、タイミングコントローラ69(図8参照)から出力される192個の補正データ列又は発光データ列の先頭に付加される。
The
本実施形態において光量調整用レジスタ86は、192個のシフトレジスタ70のうちの最終段に接続されている(図8参照)。すなわち、光量調整用レジスタ86は、193段目のシフトレジスタとして設けられているが、1段目から最終段のいずれの位置に設けられてもよい。この場合、光量調整データは、光量調整用レジスタ86の位置に応じて、192個の補正データ列又は発光データ列の所定の位置に付加される。
In the present embodiment, the light
基準電圧回路80に設けられた光量調整用レジスタ86に保持される光量調整データの値を調整することにより、電力供給線51に供給される、有機EL素子79に供給される電力が調整される。すなわち、有機EL素子79の発光量が調整される。すなわち、光量調整回路は、ドライバIC26ごとに発光量を調整する。
By adjusting the value of the light amount adjustment data held in the light
光量調整データの値は、有機ELアレイ露光ヘッド2を構成する複数のドライバIC26間で、有機EL素子79の発光量が略均一となるように調整されるのが望ましい。例えば、複数のドライバIC26において、有機EL素子79の発光量を測定し、当該発光量に基づいて、各ドライバIC26における光量調整データの値を調整する。
The value of the light amount adjustment data is desirably adjusted so that the light emission amount of the
電力調整回路77は、誤差増幅回路81と、制御回路82と、分圧回路83とを有する。分圧回路83は、電力供給線51とGNDとの間において直列に接続された複数の抵抗体を有する。また、分圧回路83は、当該複数の抵抗体の接続点の電圧、すなわち、電力供給線51に加わる電圧を分圧した電圧を誤差増幅回路81に供給する。誤差増幅回路81は、分圧回路83により分圧された電圧と基準電圧Vrefと比較し、当該比較結果に基づく所定の電圧を制御回路82に供給する。
The
制御回路82は、ソース又はドレインの一方にVDDが供給され、他方が分圧回路83の一端及び電力供給線51に接続されたMOSトランジスタである。また、当該MOSトランジスタのゲートには、誤差増幅回路81から所定の電圧が供給されている。すなわち、制御回路82は、誤差増幅回路81の比較結果に基づいて、電力供給線51に供給される電力を制御する。
The
図11は、有機ELアレイ露光ヘッド駆動部の回路を示す。この回路は、4列の有機EL素子79に対応して4つの有機EL素子駆動回路78が接続されてなり、有機EL素子駆動回路群74(o,e)を構成している。有機EL素子駆動回路群74(o,e)は、図8で示すように、ドライバIC26内部に奇数ライン、偶数ラインに分かれて存在する。
FIG. 11 shows a circuit of the organic EL array exposure head driving unit. In this circuit, four organic EL
有機EL素子駆動回路群74(o,e)の入力は、容量線52、走査線53、電力供給線51である。容量線52は、図8のようにコンパレータ73(o,e)の出力に接続されていて、4つの有機EL素子駆動回路78に共通の信号線であり、有機EL素子79のON/OFFを制御する。走査線53は、タイミングコントローラ69の走査線出力であるタイミング信号OEL1/O〜4/Eにより、各ラインの有機EL素子駆動回路78を選択駆動する。電力供給線51は、電力調整回路77の出力に接続されていて、有機EL素子79のドライブ電力供給ラインである。
The inputs of the organic EL element driving circuit group 74 (o, e) are the
一方、有機EL素子駆動回路群74(o,e)の出力は、4つの有機EL素子79を駆動する。接続端子75は、有機EL素子79のカソードにそれぞれ接続され、接続端子76は、有機EL素子79のアノード側に接続されコモン側(電力供給線)に接続されている。
On the other hand, the output of the organic EL element driving circuit group 74 (o, e) drives the four
図12は、発光部とこれをアクティブ・マトリクス駆動させるための個々の有機EL素子駆動回路78を示す回路図である。図12において、発光部として有機EL(OEL)素子79を使用しており、Kはそのカソード端子、Aはそのアノード端子である。アノード端子Aは電力供給線51に接続されている。53は走査線であり、スイッチング用トランジスタ(Tr1)のゲートGaに接続される。また、52は容量線であり、スイッチング用トランジスタTr1のソースSaに接続される。51は電力供給線、Caはストレージキャパシタである。
FIG. 12 is a circuit diagram showing the light emitting section and individual organic EL
有機ELのドライビング用トランジスタ(Tr2)のソースSbはGND54され、ドレインDbは有機ELのカソード端子Kに接続される。さらに、ドライビング用トランジスタTr2のゲートGbは、スイッチング用のトランジスタTr1のドレインDaに接続されている。
The source Sb of the organic EL driving transistor (Tr2) is
次に、図12の回路図の動作について説明する。スイッチング用トランジスタTr1のソースに対してコンパレータ73(o,e)から容量線52に出力されたON信号が印加されている状態で、タイミングコントローラ69からのタイミング信号OEL1/O〜4/Eが走査線53に通電すると、スイッチング用トランジスタTr1がオンになる。このためドライビング用トランジスタTr2のゲート電圧が上がり、ドレインDbとソースSb間が導通状態になり、この結果、有機EL素子が動作して所定の光量で発光する。また、ストレージキャパシタCaは容量線52の電圧で充電される。
Next, the operation of the circuit diagram of FIG. 12 will be described. The timing signals OEL1 / O to 4 / E from the
スイッチング用トランジスタTr1をオフにした場合にも、ストレージキャパシタCaに充電された電荷に基づいてドライビング用トランジスタTr2は依然として導通状態となっているので、有機EL素子79は発光状態を維持する。したがって、アクティブ・マトリクスをアレイアセンブリ27に形成される各発光部の駆動回路に適用した場合には、スイッチング用トランジスタTr1をオフにしたときでも、有機EL素子の動作が継続して発光を維持し、高輝度で画素の露光を行うことができる。また、このようなスイッチング用トランジスタTr1をオフにした場合のストレージキャパシタCaの電荷による発光維持は、スイッチング用トランジスタTr1がオフである限り容量線52の信号の如何に関わらず継続される。このため、4つの有機EL素子駆動回路78で共通の容量線52を用いて、後述のように有機EL素子の発光開始及び終了を時分割制御することができる。
Even when the switching transistor Tr1 is turned off, the driving transistor Tr2 is still in the conductive state based on the electric charge charged in the storage capacitor Ca, so that the
コンパレータ73(o,e)から容量線52に出力される信号がOFFとなり、かつ、タイミングコントローラ69から走査線53に出力されるタイミング信号OEL1/O〜4/Eによりスイッチング用トランジスタTr1がオンになった場合には、ストレージキャパシタCaに充電されていた電荷はスイッチング用トランジスタTr1を通じて容量線52に吸収される。従って、ドライビング用トランジスタTr2のゲート電圧が下がり、有機EL素子79の発光が終了する。
The signal output from the comparator 73 (o, e) to the
図13及び図14に、図11及び図12に対する変形例に係る有機EL素子駆動回路78を示す。上記図11及び図12の有機EL素子駆動回路78では、発光部のアノード端子Aを共通化し電力供給線51に接続したが、本図13及び図14では、カソード端子Kを共通化してGNDに接続している。この場合、アノード端子Aを個々の有機EL素子駆動回路78のドライビング用トランジスタTr2のドレインDbに接続し、ドライビング用トランジスタTr2のソースSbにはそれぞれ電力供給線51を接続する。このような構成によっても、容量線52より供給されるON/OFF信号に従い、有機EL素子を駆動することができる。
FIGS. 13 and 14 show an organic EL
なお、以上のようなドライバIC26は周知の半導体製造技術を用いて構成できるので、製造方法の詳細な説明は省略する。
Note that the
<3.制御タイミング> <3. Control timing>
図15(a)は、図8のタイミングコントローラ69の入力信号タイミングを示すもので、ドライバICの入力信号のタイミングを示す。ドライバICの制御ラインは、5組の差動ラインからなり、図15(a)では、そのうち、発光時間データの取り込みに関するタイミングについて説明する。
FIG. 15A shows the input signal timing of the
SP(P/N)は、スタート信号で、発光時間データ受信前にパルスが発生し、以降、192画素×6ビット=1152個の発光時間データ受信前毎に発生する。タイミングコントローラ69は、このSP(P/N)パルスの数をカウントして、このドライバICに設定されたアドレス値と比較し、合致したときにそれ以降の192×6個のデータを取り込む。
SP (P / N) is a start signal that generates a pulse before receiving light emission time data, and thereafter occurs every time before reception of 192 pixels × 6 bits = 1152 light emission time data. The
SDCLK(P/N)は、シリアルデータ同期クロックでそのクロックの立ち上がりと立ち下がりの両方でシリアルデータをリードする。SDCLK周期は、各素子の最大発光時間を主軸方向の発光素子数で除して、さらに発光時間データ幅で除し、その値にSDCLK周期におけるリード回数を乗じた値となる。本図では、A4,600dpi,50ppmのタンデム・カラープリンタとした場合、以下のようになる。
最大発光時間=170(μsec)
主軸方向の発光素子数=7680(個)
発光時間データ幅=6(ビット)
SDCLK周期におけるリード回数=2(回)
SDCLK周期=170(μsec)÷7680÷6×2≒7.4(nsec)
従って、SDCLKの周波数は、約135.5MHzとなる。
SDCLK (P / N) is a serial data synchronization clock, and reads serial data at both rising and falling edges of the clock. The SDCLK period is a value obtained by dividing the maximum light emission time of each element by the number of light emitting elements in the main axis direction, further dividing by the light emission time data width, and multiplying that value by the number of reads in the SDCLK period. In this figure, when the A4, 600 dpi, 50 ppm tandem color printer is used, the result is as follows.
Maximum light emission time = 170 (μsec)
Number of light emitting elements in main axis direction = 7680 (pieces)
Light emission time data width = 6 (bits)
Number of reads in SDCLK cycle = 2 (times)
SDCLK cycle = 170 (μsec) ÷ 7680 ÷ 6 × 2≈7.4 (nsec)
Therefore, the frequency of SDCLK is about 135.5 MHz.
SD(P/N)は、6ビット1組のシリアルデータ(発光時間データ)で、図15(a)のごとく、SDCLKに同期して読み込まれる。 SD (P / N) is a set of 6-bit serial data (light emission time data) and is read in synchronism with SDCLK as shown in FIG.
図15(b)は、図8のタイミングコントローラ69の入力信号タイミングを示すもので、ドライバICの5組の差動入力信号のうち、図15(a)で示す入力信号以外の2組の入力信号のタイミングを示す。
FIG. 15B shows the input signal timing of the
RCLR(P/N)は、シフトレジスタ70(o,e)のデータクリア信号で、このパルスにより、シフトレジスタ71(o,e)へ出力される発光時間データがクリアされる。なお、RCLR(P/N)は、光量調整用レジスタのデータクリア信号も兼ねている。 RCLR (P / N) is a data clear signal of the shift register 70 (o, e), and the light emission time data output to the shift register 71 (o, e) is cleared by this pulse. Note that RCLR (P / N) also serves as a data clear signal for the light amount adjustment register.
TCCLK(P/N)は、図8のタイミングコントローラ69が制御する有機EL素子の発光時間制御に関わる基準クロックであり、これをもとに、SHIFT CLK、CCLK、OELn(o,e)、SRn(o,e)のタイミングが決められている。
TCCLK (P / N) is a reference clock related to the light emission time control of the organic EL element controlled by the
図16は、タイミングコントローラ69からシフトレジスタ(o,e)70へ送るパラレル画像データ(発光時間データ)の転送タイミングを示すものである。DTSP(P/N)は、画像データの転送スタート信号であり、DCLK(P/N)は、データ転送時の同期クロックである。PADnはパラレルの画像データであり、本説明は6ビットデータの場合を表す。PADnは、DCLKの立ち上がりと立ち下がりに同期してシフトレジスタ70(o,e)に順次書き込まれる。
FIG. 16 shows the transfer timing of parallel image data (light emission time data) sent from the
図17は、図8のタイミングコントローラ69のセレクタ部出力信号タイミングの詳細を示す。
FIG. 17 shows details of the selector section output signal timing of the
TCCLKは、有機EL素子の発光時間を制御するための基準クロックであり、各素子の最大発光時間を、発光時間制御分割数で除して、さらに副走査方向のライン数で除した周期とする。本図では、A4,600dpi,50ppmのタンデム・カラープリンタとした場合、以下のようになる。
最大発光時間=170(μsec)
発光時間制御分割数=26=64(分割)
副走査方向のライン数=8(ライン)
TCCLK周期=170(μsec)÷64÷8≒332(nsec)
従って、TCCLKの周波数は、約3MHzとなる。
TCCLK is a reference clock for controlling the light emission time of the organic EL element, and a period obtained by dividing the maximum light emission time of each element by the light emission time control division number and further dividing by the number of lines in the sub-scanning direction. . In this figure, when the A4, 600 dpi, 50 ppm tandem color printer is used, the result is as follows.
Maximum light emission time = 170 (μsec)
Light emission time control division number = 2 6 = 64 (division)
Number of lines in the sub-scanning direction = 8 (lines)
TCCLK cycle = 170 (μsec) ÷ 64 ÷ 8≈332 (nsec)
Therefore, the frequency of TCCLK is about 3 MHz.
SHIFT CLKは、シフトレジスタ71(o,e)のレジスタ保持値を順次シフトして行くためのクロックであり、各素子の最大発光時間を、発光時間制御分割数で除したものである。 SHIFT CLK is a clock for sequentially shifting the register holding value of the shift register 71 (o, e), and is obtained by dividing the maximum light emission time of each element by the light emission time control division number.
CCLKは、図8のカウンタ72のカウント入力信号であり、SHIFT CLKと同じ周波数である。
CCLK is a count input signal of the
走査線信号OEL1/Oとレジスタ選択信号SR1/Oは、同じタイミングで、SHIFT CLKの立ち下がりから1番目のTCCLKの立ち上がりに同期して、TCCLKクロック1周期分のパルスを発生する。 The scanning line signal OEL1 / O and the register selection signal SR1 / O generate a pulse corresponding to one cycle of the TCCLK clock at the same timing in synchronization with the rising edge of the first TCCLK from the falling edge of the SHIFT CLK.
OEL ON/OFFは、図8の有機EL素子79のON時間(発光時間)を示すものであり、本例の場合、発光時間幅は、0μsecから最大発光時間170μsecである。
OEL ON / OFF indicates the ON time (light emission time) of the
これらの信号に即して発光動作を説明する。レジスタ選択信号SR1/Oによりシフトレジスタ71oの1段目のレジスタから出力された発光時間データは、カウンタ値と比較されて容量線52にON又はOFFの信号が出力される。一方これと同タイミングで、走査線信号OEL1/Oが、1段目の有機EL素子駆動回路78に一定時間ごとに出力される。
The light emission operation will be described with reference to these signals. The light emission time data output from the first-stage register of the shift register 71o by the register selection signal SR1 / O is compared with the counter value, and an ON or OFF signal is output to the
上述の通り、走査線信号OEL1/OがONとなったときに容量線52がONであれば、OEL ONとなり、有機EL素子79が点灯する。そして、走査線信号OEL1/OがOFFとなっても、有機EL素子79の点灯が維持される。更に走査線信号OEL1/OがONとなったときに容量線52がOFFであれば、OEL OFFとなり、有機EL素子79が消灯する。
As described above, if the
図18は、図8のタイミングコントローラ69のセレクタ部と発光素子駆動回路の信号タイミングを示す。図17では、基本的な動作の説明として、OEL1/OとSR1/Oについて述べたが、図18では、副走査方向の偶数ラインと奇数ライン合わせて8ラインの有機EL素子の発光制御タイミングについて説明する。
FIG. 18 shows signal timings of the selector unit and the light emitting element driving circuit of the
走査線信号OELn/Oとレジスタ選択信号SRn/Oは、同じタイミングで、SHIFT CLKの立ち下がりからn番目のTCCLKの立ち上がりに同期して、TCCLKクロック1周期分のパルスを発生する。レジスタ選択信号SRn/Oは、シフトレジスタ71のnライン目のレジスタ(図8参照)を選択するので、当該レジスタから出力された発光時間データがコンパレータ73にてカウンタ値と比較され、容量線52にON又はOFFの信号が出力される。一方これと同タイミングで、走査線信号OELn/Oは、nライン目の有機EL素子走査線(図8参照)を選択する。上述のように有機EL素子駆動回路78は、走査線が選択されている時だけ、そのときの容量線52の状態によって有機EL素子をON/OFFできる。従って容量線52を共通にする他の有機EL素子駆動回路に接続された走査線の選択タイミングをずらすことにより、複数の有機EL素子駆動回路78を時分割駆動することができる。
The scanning line signal OELn / O and the register selection signal SRn / O generate pulses corresponding to one cycle of the TCCLK clock in synchronization with the rising edge of the nth TCCLK from the falling edge of the SHIFT CLK at the same timing. Since the register selection signal SRn / O selects the n-th line register (see FIG. 8) of the
シフトレジスタ71の各レジスタの発光時間データに基づく発光がすべて終了したら、SHIFT CLKの64パルスごとにシフトレジスタ71の各レジスタの発光時間データを次のレジスタにシフトさせ、同様に発光させる。このとき、感光体と有機ELアレイとの副走査方向の相対位置を移動させることにより、感光体上の同一画素に、同一の発光時間データに基づく露光を重ねて行うことができる。
When all the light emission based on the light emission time data of each register of the
本実施形態では、複数列の有機EL素子のON/OFFを時分割で制御するので、同一時点においてすべてを発光状態とすることができる。その反面、シフトレジスタ71のデータ書き換え時間が長い場合には、有機EL素子の点灯に支障をきたすおそれがあるが、本実施形態では、ストア手段であるシフトレジスタ70に1ライン分のデータを一旦ストアしてから、一気にシフトレジスタ71にシフトさせるので、データ書き換えが短時間で済み、有機EL素子の点灯に支障をきたすことはない。
In the present embodiment, since ON / OFF of the plurality of rows of organic EL elements is controlled in a time-sharing manner, all of them can be made to emit light at the same time. On the other hand, when the data rewrite time of the
また本実施形態では、複数の有機EL素子駆動回路78に共通のコンパレータ73が、容量線52を介して接続されている。本実施形態では、レジスタ選択信号SRn/Oと走査線信号OELn/Oとを同期させ、かつコンパレータ73を共通にする他の有機EL素子駆動回路78に接続された走査線の選択タイミングをずらしているので、コンパレータ73を共通にしても複数の有機EL素子駆動回路78を異なる発光時間で駆動することができる。
In the present embodiment, a comparator 73 common to the plurality of organic EL
また本実施形態では、複数のコンパレータ73o、73eに共通のカウンタ72が接続されている。図17及び図18に示すように、カウンタクロックCCLK1周期のうちに、レジスタ選択信号SRnによってすべての発光時間データとカウンタ出力とが比較されるので、カウンタ72を共通にしても個々の発光時間データに基づく階調制御が可能である。
In the present embodiment, a
図19は、有機ELアレイ露光ヘッドチップ1における有機EL素子79単位、及び有機ELアレイ露光ヘッドチップ1単位の光量ばらつきの補正内容を詳しく説明するための図である。縦軸は、各有機EL発光素子79の光量を示し、横軸は、主走査方向における有機EL素子79の並びを示す。
FIG. 19 is a diagram for explaining in detail the correction contents of the light amount variation of the organic EL element
ライン85は、有機EL素子79の目標とする光量設定値である。主走査方向に並ぶ40個の有機ELアレイ露光ヘッドチップ1は、有機ELアレイ露光ヘッドチップ1間において発光量に個体差を持ち、また、各有機ELアレイ露光ヘッドチップ1において有機EL素子79間で発光量に個体差がある。具体的には、有機ELアレイ露光ヘッドチップ1単位の発光量、及び有機EL素子79単位の発光量は、ライン101〜105に示すような固体差を有する。この個体差は、例えば、有機アレイ露光ヘッドチップ1としての製造上の個体差によるばらつきや、有機EL素子79の製造上の個体差によるばらつき等によるものである。
A
このばらつきを補正する方法として、図10に示した方法がある。すなわち、光量調整回路77が電力供給線51に印加する電圧を、光量調整用レジスタ86にストアするチップ単位の光量調整データを調整することにより、有機ELアレイ露光ヘッドチップ1の発光量を光量設定値85に合わせ込むことができる。
As a method of correcting this variation, there is a method shown in FIG. That is, the amount of light emitted from the organic EL array
一方、有機EL素子79間のばらつきを補正する方法として、図9で示した方法がある。ライン101で示す有機ELアレイ露光ヘッドチップ1に設けられた1列目から192列目の有機EL素子79において図示するように発光量に差がある場合に、これを補正する方法として、タイミングコントローラ69から供給された光量補正データを加算器84に設定し、そのあと画素データを読み込ませることにより、各有機EL素子79の発光量についても光量設定値85と平行な発光量に合わせ込むことができる。これにより、ライン101〜105で示されるばらつきの多い発光量を、光量設定値85に合わせ込むことができる。
On the other hand, as a method of correcting the variation between the
1…有機ELアレイ露光ヘッドチップ、2…有機ELアレイ露光ヘッド、3…コネクタ、4a、4b、4c…発光部、5…ワイヤボンディングパッド、6…ワイヤボンディングパッド、7…ボンディングワイヤ、8…位置決め用パッド、9…位置決め用パッド、13…集光レンズ、19…光導穴、25…発光部、26…ドライバIC、27…有機ELアレイアセンブリ、28…集光レンズアセンブリ、30…位置決め用パッド、32…ダイスボンド材、33…紫外線(UV)、硬化樹脂接着剤、34…基板、35…異方導電性接着剤、47…データ入力ライン、48…電源ライン、51…電力供給線、52…容量線(第2信号線)、53…走査線(第1信号線)、54…GND、57…データ制御ライン、58…電源ライン、64…プリンタコントローラ、65…画像データ送信部(プリンタコントローラ側)、66…差動信号配線、68…プリンタエンジン側ヘッド制御部、69…タイミングコントローラ、70…シフトレジスタ(o,e)(ストア手段)、71…シフトレジスタ(o,e)、72…カウンタ、73…コンパレータ(o,e)、74…有機EL素子駆動回路(o,e)、75…有機EL素子接続端子、76…有機EL素子接続端子、77…電力調整回路、78…有機EL素子駆動回路詳細、79…有機EL素子(発光素子)、86…光量調整用レジスタ、87…D/Aコンバータ
DESCRIPTION OF
Claims (2)
前記マトリックス状に配された複数の発光素子に供給する電力を補正する調整データを保持する調整データレジスタと、
前記発光素子により形成される複数の画素に対応した複数の画素データレジスタと、
前記調整データ及び前記複数の画素を露光する複数の画素データを受信し、前記調整データ及び前記複数の画素データを順次シフトして前記調整データレジスタ及び前記複数の画素データレジスタにストアするストア手段と、
前記画素データレジスタにストアされた前記画素データに基づき、前記画素データに対応する発光素子を発光させる素子駆動回路と、
前記調整データに基づき、前記マトリックス状に配された複数の発光素子に供給する電力を調整する電力調整回路と
を備え、
前記電力調整回路は、
前記発光素子に電力を供給する電力供給線に接続された第1ノードと第2ノード間に接続され、前記第1ノードおよび前記第2ノード間の電圧を分圧し、分圧電圧を出力する分圧回路と、
前記分圧電圧と基準電位とを比較し、所定の電圧を出力する誤差増幅回路と、
前記所定の電圧に基づき前記第1ノードに供給される電力を制御する制御回路と、
を有し、
前記基準電位は、前記調整データをアナログ変換したもので、
前記光学ヘッドは、前記発光素子を前記副走査方向に順次発光させ、前記主走査方向に配置される複数の画素を多重露光させ、
前記画素データレジスタから受信した画像データを順次シフトする複数の転送レジスタを有する、光学ヘッドの制御装置。 An optical head having a plurality of light emitting elements arranged in a matrix;
An adjustment data register for holding adjustment data for correcting power supplied to the plurality of light emitting elements arranged in a matrix;
A plurality of pixel data registers corresponding to a plurality of pixels formed by the light emitting elements;
Store means for receiving the adjustment data and a plurality of pixel data for exposing the plurality of pixels, sequentially shifting the adjustment data and the plurality of pixel data and storing them in the adjustment data register and the plurality of pixel data registers; ,
An element driving circuit for causing a light emitting element corresponding to the pixel data to emit light based on the pixel data stored in the pixel data register;
A power adjustment circuit for adjusting power supplied to the plurality of light emitting elements arranged in a matrix based on the adjustment data ;
The power adjustment circuit includes:
A portion connected between a first node and a second node connected to a power supply line for supplying power to the light emitting element, dividing a voltage between the first node and the second node, and outputting a divided voltage. Pressure circuit,
An error amplifier circuit that compares the divided voltage with a reference potential and outputs a predetermined voltage;
A control circuit for controlling power supplied to the first node based on the predetermined voltage;
Have
The reference potential is an analog conversion of the adjustment data,
The optical head sequentially emits the light emitting element in the sub-scanning direction, multiple exposure is performed on a plurality of pixels arranged in the main scanning direction,
An optical head control device comprising a plurality of transfer registers for sequentially shifting image data received from the pixel data register .
前記マトリックス状に配された複数の発光素子に供給する電力を補正する調整データを保持する調整データレジスタと、
前記発光素子により形成される複数の画素に対応した複数の画素データレジスタと、
前記調整データ及び前記複数の画素を露光する複数の画素データを受信し、前記調整データ及び前記複数の画素データを順次シフトして前記調整データレジスタ及び前記複数の画素データレジスタにストアするストア手段と、
前記画素データレジスタにストアされた前記画素データに基づき、前記画素データに対応する発光素子を発光させる素子駆動回路と、
前記調整データに基づき、前記マトリックス状に配された複数の発光素子に供給する電力を調整する電力調整回路と
を備え、
前記電力調整回路は、
前記発光素子に電力を供給する電力供給線に接続された第1ノードと第2ノード間に接続され、前記第1ノードおよび前記第2ノード間の電圧を分圧し、分圧電圧を出力する分圧回路と、
前記分圧電圧と基準電位とを比較し、所定の電圧を出力する誤差増幅回路と、
前記所定の電圧に基づき前記第1ノードに供給される電力を制御する制御回路と、
を有し、
前記基準電位は、前記調整データをアナログ変換したもので、
前記光学ヘッドは、前記発光素子を前記副走査方向に順次発光させ、前記主走査方向に配置される複数の画素を多重露光させ、
前記画素データレジスタから受信した画像データを順次シフトする複数の転送レジスタを有する、画像形成装置。 An optical head having a plurality of light emitting elements arranged in a matrix;
An adjustment data register for holding adjustment data for correcting power supplied to the plurality of light emitting elements arranged in a matrix;
A plurality of pixel data registers corresponding to a plurality of pixels formed by the light emitting elements;
Store means for receiving the adjustment data and a plurality of pixel data for exposing the plurality of pixels, sequentially shifting the adjustment data and the plurality of pixel data and storing them in the adjustment data register and the plurality of pixel data registers; ,
An element driving circuit for causing a light emitting element corresponding to the pixel data to emit light based on the pixel data stored in the pixel data register;
A power adjustment circuit for adjusting power supplied to the plurality of light emitting elements arranged in a matrix based on the adjustment data ;
The power adjustment circuit includes:
A portion connected between a first node and a second node connected to a power supply line for supplying power to the light emitting element, dividing a voltage between the first node and the second node, and outputting a divided voltage. Pressure circuit,
An error amplifier circuit that compares the divided voltage with a reference potential and outputs a predetermined voltage;
A control circuit for controlling power supplied to the first node based on the predetermined voltage;
Have
The reference potential is an analog conversion of the adjustment data,
The optical head sequentially emits the light emitting element in the sub-scanning direction, multiple exposure is performed on a plurality of pixels arranged in the main scanning direction,
An image forming apparatus comprising a plurality of transfer registers for sequentially shifting image data received from the pixel data register .
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004226717A JP4450194B2 (en) | 2004-08-03 | 2004-08-03 | Optical head control device and image forming apparatus |
EP05001739A EP1560153A3 (en) | 2004-01-29 | 2005-01-27 | Optical head |
US11/046,202 US20050175043A1 (en) | 2004-01-29 | 2005-01-27 | Optical head |
CNB2005100053211A CN100344456C (en) | 2004-01-29 | 2005-01-31 | Optical head |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004226717A JP4450194B2 (en) | 2004-08-03 | 2004-08-03 | Optical head control device and image forming apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006043986A JP2006043986A (en) | 2006-02-16 |
JP2006043986A5 JP2006043986A5 (en) | 2007-09-13 |
JP4450194B2 true JP4450194B2 (en) | 2010-04-14 |
Family
ID=36023107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004226717A Expired - Fee Related JP4450194B2 (en) | 2004-01-29 | 2004-08-03 | Optical head control device and image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4450194B2 (en) |
-
2004
- 2004-08-03 JP JP2004226717A patent/JP4450194B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006043986A (en) | 2006-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7778562B2 (en) | Exposure head controller, exposure head and image formation device | |
US11385561B2 (en) | Driving apparatus and printing apparatus | |
US6172701B1 (en) | Light emitting element array chip, light emitting element array drive IC and print head | |
JP5874190B2 (en) | Light emitting device, print head, and image forming apparatus | |
KR20110000498A (en) | Light emitting device, print head, image forming apparatus, light amount correction method of print head and computer readable medium | |
JP4803238B2 (en) | Light emitting element head and image forming apparatus | |
JP2010064338A (en) | Light emitting apparatus, exposing apparatus, and image forming apparatus | |
US6642950B2 (en) | Optical printer head and driving method thereof | |
KR102147402B1 (en) | Pixel and Display comprising pixels | |
KR100810451B1 (en) | Optical write head and correction method for light spot row deviations | |
US20050175043A1 (en) | Optical head | |
US8207994B2 (en) | Light-emitting device, exposure device, image forming apparatus and signal supply method | |
JP4450194B2 (en) | Optical head control device and image forming apparatus | |
US7242416B2 (en) | Optical head | |
JP3520816B2 (en) | Optical printer head | |
JP2005212291A (en) | Optical head | |
JP2005212290A (en) | Optical head | |
JP2005205773A (en) | Optical head and printer | |
JP2005169703A (en) | Optical head and its controller | |
JP2005205774A (en) | Optical head and its control device | |
JP2006062105A (en) | Image writer | |
JP2008126589A (en) | Exposure equipment and image forming system with the same | |
JP2006181980A (en) | Exposure head and image forming apparatus | |
JP3595208B2 (en) | LED print head | |
JP2006181979A (en) | Exposure head and image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |