JP4443894B2 - 固体撮像素子の製造方法 - Google Patents

Description

本発明は、固体撮像素子およびその製造方法に係り、特に微細電極間距離をもつ単層電極ＣＣＤ（電荷結合素子）構造をもつ固体撮像素子の転送効率の向上に関する。

エリアセンサ等の撮像デバイスであるＣＣＤを用いた固体撮像素子は、基本構造として、フォトダイオードなどの光電変換部と、この光電変換部からの電荷読み出し部と、読み出し電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。この電荷転送電極は、半導体基板表面に形成された電荷転送チャネル上に複数個隣接して配置され、クロック信号で順次に駆動される。

従来、電荷転送電極は、２層電極構造をとるものが主流であり、第１の電極（下層電極）形成後、第1の電極表面に形成した酸化シリコン膜などの絶縁膜を挟んで第２の電極（上層電極）を形成するという方法がとられている。この方法では、電荷転送部表面に凹凸が形成されるため、電荷転送電極のパターニング後に、新たに上記電荷転送電極のパターンに位置合わせして形成した、開口をもつレジストパターンを形成し、光電変換部の電極材料をエッチング除去し、光電変換部を構成するフォトダイオード形成のためのイオン注入を行おうとする場合、あるいは電荷転送部の上層に多層配線部を形成する場合においては、十分なパターン精度を得ることができないという問題がある。

そこで、単層電極構造を実現する方法が提案されている。単層電極構造では、電極間絶縁膜の微細化には限界がある。しかしながら、電極間絶縁膜の幅が大きすぎると電荷転送効率の低下を招くことになる。このため、解像限界を超えて微細化するための種々の方法が提案されているが、所望の特性を得るのは極めて困難である。そこで電極間絶縁膜下のギャップ領域の電位を制御するという方法も提案されている(特許文献１参照)。
またイオン注入によりギャップ領域の電位を調整できる点も提案されている（特許文献２）。

これは例えばこの電極間絶縁膜下に基板（チャネル）の導電型とは同一導電型の高濃度領域を形成することによって実現される。この方法を、図７（ａ）乃至（ｃ）および図８（ａ）乃至（ｄ）を参照しつつ説明する。
図７（ａ）に示すように、例えば不純物濃度１０¹⁶原子／ｃｍ³程度のｐ型のシリコン基板１を用意し、この表面に、（図示しないが）電荷転送チャネルとなるｎ⁻型のＣＣＤ埋め込みチャネルを形成すると共に、素子分離部となるｐ^＋型のチャネルストッパを基板表面の所定の領域に形成する。次いで、基板表面を熱酸化し膜厚３０ｎｍ程度の酸化シリコン膜２ａを形成し、続いてＬＰＣＶＤ（減圧ＣＶＤ）法で膜厚５０ｎｍ程度の窒化シリコン膜２ｂを形成し、再び酸化して膜厚３ｎｍ程度の酸化シリコン膜２ｃを形成し、いわゆるＯＮＯ構造のゲート酸化膜２を形成する。

そして、導電性膜４ａとしてのポリシリコン膜をゲート酸化膜２上に堆積する。

次に、図７（ｂ）に示すように、周知のフォトリソグラフィ技術を用いて、導電性膜４ａ上に第１のレジストマスクＲ１を形成する。この第１のレジストマスクＲ１には分離開口のパターンが一定のピッチで形成されている。

次に、図７（ｃ）に示すように、第１のレジストマスクＲ１をエッチングマスクにして、導電性膜４ａをＲＩＥ（反応性イオンエッチング）でドライエッチングする。このようにして、分離開口下の電極材料膜４ａを選択的に除去し、分離ギャップ域を有する分離された導電性膜４ａに加工する。

次に、図８（ａ）に示すように、第１のレジストマスクＲ１を残した状態でこれをマスクとして、転送効率の低下を補うためのボロンイオンの注入を行う。これによりギャップインプラ領域８が形成され、オーバラップレスによる転送効率の低下をおぎなうことができる。
そして、図８（ｂ）に示すように、この第１のレジストマスクＲ１を周知のアッシング法で除去し、例えばＳｉＨ_４／Ｎ_２Ｏ＝50／2500（ＳＣＣＭ）、ガス圧１．２Ｔｏｒｒ成膜時間３０分のＣＶＤ法で膜厚１００ｎｍ程度の酸化シリコン膜を全面に堆積させ電極間絶縁膜３を形成する。

次に、周知のフォトリソグラフィ技術を用いて、図８（ｃ）に示すように、上記電極間絶縁膜３上にフォトダイオード形成領域に開口する（ＰＤ開口の）パターンをもつ第２のレジストマスクＲ２を形成する。

続いて、図８（ｄ）に示すように、第２のレジストマスクＲ２をエッチングマスクにして、電極間絶縁膜３と分離された導電性膜４ａを反応性イオンエッチング（ＲＩＥ）で順次にドライエッチングする。

次に、図８（ｅ）に示すように、上記第２のレジストマスクＲ２をそのままイオン注入マスクとして用いて、ＯＮＯ構造のゲート酸化膜３を通してリンイオンをシリコン基板１表面に注入する。このようにして、ｎ型拡散層（図示せず）を形成する。続いて、周知のアッシング法で第２のレジストマスクＲ２を除去し、窒素ガス雰囲気で９００℃のアニール処理を施す。このアニール処理で、シリコン基板１中のリン不純物の活性化と注入損傷の回復を行う。

しかしながら、解像限界を超えた狭ギャップ構造を形成するのは極めて困難であり、さらなる微細化を企図して、２層電荷転送電極構造を利用した方法が提案されている。この方法では、第１層目の電荷転送電極をパターニングし、この後、電荷転送電極表面を酸化シ、サイドウォールを形成すれば電極間のギャップ絶縁膜を形成することができる。これを利用して、２層目の電極材料を成膜し、ＣＭＰやエッチバックなどによって平坦化し、第１層目に形成された電荷転送電極の間に、第２層目の電荷転送電極を形成して、狭ピッチの単層構造の電荷転送電極を形成することができる。

次に、単層電極構造の形成に際し、２回に分けて成膜する方法の一例について説明する。これは例えば以下に示す工程によって実現される。この方法を、図９（ａ）乃至（ｄ）、図１０（ａ）、（ｂ）および図１１（ａ）乃至（ｄ）を参照しつつ説明する。
図９（ａ）に示すように、ｐ型のシリコン基板１を用意し、この表面に、（図示しないが）電荷転送チャネルとなるｎ⁻型のＣＣＤ埋め込みチャネルを形成すると共に、素子分離部となるｐ^＋型のチャネルストッパを基板表面の所定の領域に形成する。次いで、基板表面を熱酸化し膜厚３０ｎｍ程度の酸化シリコン膜２ａを形成し、続いてＬＰＣＶＤ（減圧ＣＶＤ）法で膜厚５０ｎｍ程度の窒化シリコン膜２ｂを形成し、再び酸化して膜厚３ｎｍ程度の酸化シリコン膜２ｃを形成し、いわゆるＯＮＯ構造のゲート酸化膜２を形成する。

そして、導電性膜４ａとしてのポリシリコン膜をゲート酸化膜２上に堆積するとともに、さらに窒化シリコン膜５Nを形成する。

次に、図９（ｂ）に示すように、周知のフォトリソグラフィ技術を用いて、窒化シリコン膜５N上に第１のレジストマスクＲ１を形成する。

次に、図９（ｃ）に示すように、第１のレジストマスクＲ１をエッチングマスクにして、窒化シリコン膜５Nおよび導電性膜４ａをＲＩＥ（反応性イオンエッチング）でドライエッチングし、その後レジストマスクＲ１を除去する。

この後、図９（ｄ）に示すように、酸化を行い、パターニングされた第１層導電性膜の側壁にサイドウォール（側壁）絶縁膜５Ｓを形成する。

次に、図１０（ａ）に示すように、この上層に第２層目の導電性膜４ｂとしてのポリシリコン膜を堆積する。このとき、４ｂは４ａ＋５よりも厚くする。
この後図１０（ｂ）に示すように、ＣＭＰにより平坦化を行い、第１層目の電極を構成する第1の導電性膜上に突出した第２層導電性膜４ｂを研磨及びエッチングにより除去する

この後、周知のフォトリソグラフィ技術を用いて、図１１（ａ）に示すように、ＰＤ開口のパターンをもつ第２のレジストマスクＲ２を形成する。

続いて、図１１（ｂ）に示すように、第２のレジストマスクＲ２をエッチングマスクにして、分離された導電性膜４ｂを反応性イオンエッチング（ＲＩＥ）でドライエッチングする。ここではＰＤ形成領域のＯＮＯ膜のうちの窒化シリコン膜２ｂと第1層目の電極上の窒化シリコン膜をストッパーとしてＲＩＥでエッチングする。

次に、図１１（ｃ）に示すように、第２のレジストマスクＲ２を除去し、導電性膜４ｂの表面を酸化するとともに、図１１（ｄ）に示すように、上記第２のレジストマスクＲ２をそのままイオン注入マスクとして用いて、ＯＮＯ構造のゲート酸化膜３を通してリンイオンをシリコン基板１表面に注入する。このようにして、ＰＤ形成領域のｎ型拡散層（図示せず）を形成する。続いて、周知のアッシング法で第２のレジストマスクＲ２を除去し、窒素ガス雰囲気で９００℃のアニール処理を施す。このアニール処理で、シリコン基板１中のリン不純物の活性化と注入損傷の回復を行う。
この方法によれば、容易に微細ピッチの単層電荷転送電極構造を形成することができる。しかしながらこの方法では、前記構造のようにオーバラップレスによる転送効率低下を補うためのボロンイオンの注入を行うことが難しいという問題がある。

特許第３０２８８２３号公報 特許第３２５２８０７号公報

このように、フォトリソグラフィによってパターニングされた第１層目の導電性膜を酸化することにより側壁にサイドウォールを形成し、この上層に第２層目の導電性膜を形成し、エッチバックまたはＣＭＰにより、表面を平坦化することで、電荷転送電極の形成に際し、微細なギャップの電荷転送電極を形成することができる。
しかしながら、この方法では、転送効率低下を補うためのギャップインプラすなわちボロンイオンの注入を行うためには、別のマスク工程を用いて電極形成に先立ち形成しておくしかなく、特に電極間距離の幅を解像限界を超えて０．１μｍ程度まで微細化するのは極めて困難である。しかもこのイオン注入領域が電荷転送電極間となるように位置合わせをするのは現実的には不可能に近い。

本発明は、前記実情に鑑みてなされたもので、電荷転送効率の低下を防ぎ、微細かつ高精度で信頼性の高い固体撮像素子を提供することを目的とする。

そこで本発明では、半導体基板表面を構成する第１の導電型の半導体層の表面に、ゲート絶縁膜を介して所定の間隔で起立して形成された電極間絶縁膜と、前記電極間絶縁膜によって分離され、ゲート絶縁膜上に配列形成される複数の電荷転送電極とを具備し、前記電極間絶縁膜下に対応する領域に前記電極間絶縁膜とほぼ同一幅の第１の導電型の不純物領域を具備している。
この構成により、電荷転送効率を向上することができ、オーバラップレスによる電荷転送効率の低下を防止し、信頼性の高い固体撮像素子を形成することが可能となる。

また、本発明では、前記電極間絶縁膜によって形成される電荷転送電極間の間隔は、０．３μｍ以下である。
０．３μｍ以下の電極間絶縁膜下にこれとほぼ同一幅の第１の導電型の不純物領域を形成するのは極めて困難であり、従来は形成不可能であるとされており、存在し得なかった。これに対し、本発明によれば、０．３μｍ以下の電極間絶縁膜下にこれとほぼ同一幅の第１の導電型の不純物領域を具備しているため、電荷転送効率が高く高速駆動の可能な固体撮像素子を提供することが可能となる。またこの幅はサイドウォール絶縁膜の幅に相当するものであり、解像限界を越えてこの幅を微細化することも可能である。

また本発明では、前記導電性膜は、金属シリサイドである。
この構成によれば、電極の低抵抗化をはかることができる。

また本発明では、前記導電性膜は、タングステンを含む。
この構成によれば、電極の低抵抗化をはかることができ、また、このタングステンは基板表面の大部分を占有しているため、タングステンの遮光性のために基板内への光の注入を防止することができ、誤動作を防ぐことができる。また、従来必要であった遮光膜が不要となり、低コストで信頼性の高い固体撮像素子を得ることが可能となる。

またこの金属膜としては、タングステンに限定されることなく、チタン、コバルト、タンタルあるいはこれらの金属のシリサイド膜にも適用可能である。
また本発明では、前記導電性膜は、ポリシリコンを含む。

また本発明では、前記第１の導電型の不純物領域は、第２の導電型の不純物によるキャンセリングにより端縁を規定された領域である。
これにより、不純物のプロファイルを急峻にすることができ、微細幅の領域で電荷転送効率を効率よく高めることができる。

また本発明では、半導体基板表面を構成する第１の導電型の半導体層の表面に、ゲート絶縁膜および、第１層導電性膜のパターンを順次形成する工程と、前記第１層導電性膜のパターンをマスクとして、前記第１の導電型の半導体層に、第２の導電型の不純物を注入する工程と、前記第１層導電性膜のパターンの側壁を覆うように側壁絶縁膜を形成する工程と、前記第１層導電性膜及び前記側壁絶縁膜をマスクとして第１の導電型の不純物を注入し、前記側壁絶縁膜下に相当する領域を残して、前記第２の導電型の不純物の一部をキャンセルし、前記側壁絶縁膜下に伸長する第２導電型の不純物領域を形成する工程と、前記第２導電型の不純物領域を形成する工程の後に、前記第１層導電性膜及び前記側壁絶縁膜の上層に第２層導電性膜を形成する工程と、前記第２層導電性膜をエッチバックし、側壁絶縁膜で覆われた第１層導電性膜のパターン間に第２層導電性膜が配置された、単層構造の電荷転送電極を形成する工程とを含む。
この方法によれば、単層電極構造を２層の導電性膜で形成するに際し、第１層導電性膜のパターンを形成し、これをマスクとして第２の導電型の不純物を注入し、この後第１層導電性膜のパターンの側壁に絶縁膜を形成した状態で第１の導電型の不純物を注入し、キャリアのキャンセリング（相殺）を行うことにより、側壁絶縁膜下にのみ第２の導電型の不純物領域を形成するようにしているため、新たにマスク形成工程を付加することなく信頼性の高いパターン形成を行うことが可能となる。

また、本発明では、前記第１層導電性膜のパターンを形成する工程は、前記ゲート絶縁膜上に、第１層導電性膜を形成する工程と、この上層に前記第２層導電性膜に対してエッチング選択性を有する材料からなるエッチングストッパ層を形成する工程と、フォトリソグラフィにより前記第１層導電性膜および前記エッチングストッパ層とをパターニングし、ゲート絶縁膜上に前記第１層導電性膜と前記エッチングストッパ層との２層構造パターンを形成する工程を含む。
この構成によりエッチバック工程において第１層導電性膜がエッチングされるのを防ぐことができる。

また、本発明では、前記側壁絶縁膜を形成する工程は、前記２層構造パターンを覆うように、基板表面全体に絶縁膜を形成する工程と、前記２層構造パターンの側壁にのみ前記絶縁膜を残すように前記絶縁膜を垂直方向に、異方性エッチングする側壁絶縁膜形成工程とを含む。
この方法によれば、自己整合的に微細幅の電極間絶縁膜を形成することができ、高精度で信頼性の高い電荷転送電極を形成することが可能となる。またフォトリソグラフィプロセスを不要とするため、解像限界を超えて信頼性の高いパターン形成が可能となる。

また、本発明では、前記側壁絶縁膜を形成する工程は、前記第１層導電性膜上面を酸化防止膜で被覆し、前記第１層導電性膜の側壁を酸化する工程を含む。
この方法によれば、酸化シリコン膜の成膜速度を制御することができれば、極めて容易に微細幅（膜厚）の酸化シリコン膜からなる側壁絶縁膜を形成することが可能となる。

また、本発明では、前記第２層導電性膜を形成する工程は、前記側壁絶縁膜の形成された第１層導電性膜の厚さを越えるまで、前記１層導電性膜全体を覆う第２層導電性膜を形成する工程と、前記エッチングストッパ層が露呈するまで、前記第２層導電性膜をエッチバックして、前記側壁絶縁膜を電極間絶縁膜として複数の領域に分離された導電性膜からなる電荷転送電極を形成する工程とを含む。
この方法によれば、エッチングストッパ層の存在により、より高精度の導電性膜を形成することが可能となる。なお第２層導電性膜は第１層導電性膜上部のエッチングストッパ層より高い位置まで形成するのが望ましい。

また、本発明では、前記側壁絶縁膜形成工程は、ゲート絶縁膜をエッチングストッパとして異方性エッチングを行う工程を含む。
この方法によれば、ゲート絶縁膜の膜減りを防止し、高精度に幅の規定された側壁絶縁膜からなる電極間絶縁膜を形成することが可能となる。

また、本発明では、前記第２層導電性膜は、多結晶シリコン膜であり、前記第２層導電性膜を形成する工程は、ＣＶＤ法により多結晶シリコン膜を形成する工程である。

また、本発明では、前記エッチバック工程は、化学的研磨法（CMP）法によるものである。
容易に表面の平坦化をはかることができる。

また、本発明では、前記側壁絶縁膜は酸化シリコン膜である。
CVD法により全面に形成した後、異方性エッチングによって側壁残しを行ってもよいし、窒化シリコンなどの酸化防止膜を第１の導電性膜の上面に形成し酸化を行うことにより第１の導電性膜の側壁にのみ選択的に酸化シリコン膜を形成することができる。

以上に説明したように本発明では、解像限界を超えて容易に微細化を実現できるとともにオーバラップレスによる転送効率の低下もなく信頼性の高い固体撮像素子の形成が可能となる。
また電極間絶縁膜をＣＶＤ法あるいは熱酸化で自己整合的に形成しているため、容易に電荷転送効率向上のためのギャップインプラ領域としての不純物領域が高精度に位置ずれなく形成できる。
さらにまた、サイドウォールの幅を制御することでギャップインプラ領域としての不純物領域の幅を精度よく形成することができる。
加えて、電極間絶縁膜をＣＶＤ法で形成するようにすれば容易にメタル電極にも適用可能であり、微細化による転送電極の抵抗上昇を抑制することができ、高速動作や低消費電力化に有利となる。
また、本発明によれば、工数の増大を招くことなく容易に高精度のギャップインプラ領域の形成が可能となり、生産性の向上をはかることができ、高性能で低コストの固体撮像素子の製造が可能になる。

次に本発明の実施の形態を図１乃至６に基づいて説明する。以下の実施の形態では、本発明の特徴となる、光電変換部のフォトダイオードと電荷転送部の形成方法を工程順に説明する。

以下本発明の実施の形態について図面を参照しつ説明する。
（第1の実施の形態）
この固体撮像素子は、図１（ａ）および（ｂ）に、平面図およびそのＡ−Ａ断面図を示すように、表面にｐウェル、およびｎ型半導体層が形成されたシリコン基板１表面に、ゲート絶縁膜２を介して配列形成される複数の電荷転送電極４０（４ａ、４ｂ）が、ゲート絶縁膜２上に所定の間隔で形成された電極間絶縁膜３によって複数の電荷転送電極に分離形成されており、この電極間絶縁膜下に、この電極間絶縁膜とほぼ同一幅である約０．３μｍのｎ型不純物領域で構成されるギャップインプラ領域６を形成し、転送効率の向上をはかるようにしたことを特徴とする。他の領域については、通例の固体撮像素子と同様である。

この電極間絶縁膜３は、第１層導電性膜４ａの側壁に形成される側壁絶縁膜で構成されており、リソグラフィ工程を減ることなく自己整合的に高精度の微細パターンとして形成される。

またこのギャップインプラ領域６は第１の導電性膜４ａのパターンをマスクとしてｎ型イオン注入領域を形成した後、この第１の導電性膜４ａのパターンの側壁に側壁絶縁膜を形成し、この第１の導電性膜４ａのパターンと側壁絶縁膜３とをマスクとし、このｐ型イオン注入領域のキャリアをキャンセルするようにｐ型イオン注入を行うことによって形成される。従って、このギャップインプラ領域６の幅はこのｐ型イオン注入領域によって規定されるように狭小化され、幅約０．３μｍのｐ型イオン注入領域となる。

なお図１（ａ）に示すように、シリコン基板１には、複数のフォトダイオード３０が形成され、フォトダイオードで検出した信号電荷を転送するための電荷転送電極４０が、フォトダイオード３０の間に蛇行形状を呈するように形成される。電荷転送電極４０によって転送される信号電荷が移動する電荷転送チャネル３１は、図１（ａ）では図示していないが、電荷転送電極４０が延在する方向と交差する方向に、やはり蛇行形状を呈するように形成される。なお、図１（ａ）においては、電極間絶縁膜３の内、フォトダイオード領域と電荷転送電極４０との境界近傍に形成されるものの記載を省略してある。

図１（ｂ）に示すように、ｐウェルの形成されたシリコン基板１内には、フォトダイオード３０、電荷転送チャネル３１、チャネルストップ領域３２、電荷読み出し領域３３が形成され、シリコン基板１表面には、ゲート酸化膜２が形成される。ゲート酸化膜２表面には、酸化シリコン膜からなる電極間絶縁膜３と電荷転送電極４０が形成される。
なお、フォトダイオード部３０の表面には薄いｐ型領域が形成されている。

電荷転送電極４０は、上述したとおりであるが、電荷転送電極４０の上面には層間絶縁膜としての、酸化シリコン膜５が形成される。

固体撮像素子の上方には、フォトダイオード３０部分を除いて遮光膜５０が設けられ、さらにカラーフィルタ６０、マイクロレンズ７０が設けられる。また、電荷転送電極４０と遮光膜５０との間、および遮光膜５０とカラーフィルタ６０との間は、絶縁性の透明樹脂等が充填される。電荷転送電極４０および電極間絶縁膜３を除いて通例のものと同様であるので説明を省略する。また、図１では、いわゆるハニカム構造の固体撮像素子を示しているが、インターライン型の固体撮像素子にも適用可能であることはいうまでもない。
そしてこの電荷転送電極は、高濃度ドープされた多結晶シリコンからなる第１層導電性膜のパターン４ａと、電極間絶縁膜３を介してこの間に充填された第２層導電性膜のパターン４ｂとで構成されている。

次にこの固体撮像素子の製造工程について説明する。
まず、図２（ａ）に示すように、例えば不純物濃度１０^１６原子／ｃｍ^３程度のｐ型のウエルを形成したシリコン基板１表面に、電荷転送チャネルとなるｎ⁻型のＣＣＤ埋め込みチャネルが形成されるとともに素子分離部となるｐ^＋型のチャネルストッパを基板表面の所定の領域に形成されたシリコン基板を用意する。そしてこのｐウェルの形成されたｎ型のシリコン基板１表面に、膜厚１５ｎｍの酸化シリコン膜２ａと、膜厚５０ｎｍの窒化シリコン膜２ｂと、膜厚１０ｎｍの酸化シリコン膜２ｃを形成し、３層構造のゲート絶縁膜２を形成する。続いてこのゲート絶縁膜２上に、ＳｉＨ_２Ｃｌ_４とＨ_２との混合ガスを反応性ガスとして用いた減圧ＣＶＤ法により、膜厚０．３μｍの高濃度ドープの多結晶シリコン膜を形成する。このときの基板温度は５００℃とする。続いて、減圧ＣＶＤ法により例えば膜厚１５０ｎｍの窒化シリコン膜からなる上部絶縁膜５を形成する。

そして、この上層にＯＦＰＲと指称する東京応化製のレジストパターンＲ１を厚さ０．８〜１．４μｍとなるように塗布し、フォトリソグラフィにより、所望のマスクを用いて露光し、現像、水洗を行い、図２（ｂ）に示すように、パターン幅０．３５μｍのレジストパターンＲ１を形成する。このとき解像限界が０．３５μｍであった。

この後、図２（ｃ）に示すように、ＨＢｒとＯ_２との混合ガスを用いた反応性イオンエッチングによりレジストパターンＲをマスクとし、上部絶縁膜５、第1層導電性膜４ａ（ポリシリコン膜）をパターニングした後、ゲート絶縁膜２の窒化シリコン膜２ｂをエッチングストッパとして多結晶シリコン膜を選択的にエッチング除去する。

そしてこの後、図２（ｄ）に示すように、レジストパターンＲ１を剥離除去し、ポリシリコン膜からなる第１層導電性膜４ａのパターンを形成する。ここではＥＣＲあるいはＩＣＰなどのエッチング装置を用いるのが望ましい。

この後、図３（ａ）に示すように、この第１層導電性膜４ａのパターンをマスクとしてボロンイオンをイオン注入し、ｎ型イオン注入領域（６）を形成する

そして図３（ｂ）に示すように、ＳｉＣｌ_４とＨ_２とＯ_２の混合ガスを用いた減圧ＣＶＤ法により膜厚３０ｎｍの酸化シリコン膜（ＨＴＯ）からなる電極間絶縁膜３を形成する。なおここでは、Ｏ_３ とＴＥＯＳ（テトラエトキシシラン）を反応ガスとしたＡＰＣＶＤ（常圧ＣＶＤ）法、減圧ＣＶＤ法などを用いてもよい。

そして図３（ｃ）に示すように、異方性エッチングにより、垂直方向にのみエッチングを進行させ、電極となる領域の側壁にのみ酸化シリコン膜を残すように、残膜の膜厚が２５から５０ｎｍ程度となるまでエッチングを行う。

この後図３（ｄ）に示すように、ウェットエッチングにより表面に残留している酸化シリコン膜をエッチング除去し側壁絶縁膜からなる電極間絶縁膜３を形成する。

この後図４（ａ）に示すように、図３（ａ）に示した工程でｎ型イオン注領域（６）の一部を打ち消し、キャンセルするように、この第１層導電性膜４ａのパターンおよび電極間絶縁膜３をマスクとしてリンイオンをイオン注入する。これにより、電極間絶縁膜とほぼ同一幅のｎ型イオン注入領域からなるギャップインプラ領域６を形成する。

この後図４（ｂ）に示すように、減圧ＣＶＤ法により膜厚１０ｎｍ程度の酸化シリコン膜９を形成する。

そして図４（ｃ）に示すように、ＳｉＣｌ_４とＨ_２の混合ガスを用いたＣＶＤ法により高濃度ドープの第2層導電性膜４ｂとしての多結晶シリコン膜を形成する。ここでは第１層の膜厚４５０ｎｍ以上（第１層導電性膜（多結晶シリコン膜）＋上部絶縁膜（窒化シリコン膜）＝３００ｎｍ＋１５０ｎｍ＝４５０ｎｍ）であった。
そしてレジストを塗布し平坦化をはかった後、図４（ｄ）に示すように、異方性エッチングによりエッチバックし、第2層導電性膜４ｂが第１層導電性膜のパターンの間に充填されるようにし、第１層導電性膜４ａと第２層導電性膜４ｂのパターンとで構成された単層構造の電荷転送電極が形成される。

この方法によれば、電極間絶縁膜としての絶縁膜のパターンを形成する際に異方性エッチングを用いた側壁残しにより、微細でかつ緻密で高品質の電極間絶縁膜が容易に形成される。従って、解像限界よりも小さな、微細な電極間絶縁膜を有する固体撮像素子を形成することが可能となる。

次に、周知のフォトリソグラフィ技術を用いて、図５（ａ）に示すように、ＰＤ開口のパターンをもつ第２のレジストマスクＲ２を形成する。この、第２のレジストマスクＲ２には、光電変換部のフォトダイオード領域になる多数のフォトダイオード部形成用開口（ＰＤ開口）が一定間隔で２次元的に配列される。

続いて、図５（ｂ）に示すように、第２のレジストマスクＲ２をエッチングマスクにして、ＰＤ形成領域を覆う第２層導電性膜４ｂ、酸化シリコン膜９を反応性イオンエッチング（ＲＩＥ）で順次にドライエッチングする。ここで、酸化シリコン膜９のエッチングガスとしては、例えばＣ_４Ｆ_８を用い、第２層導電性膜を構成するポリシリコンのエッチングガスとしては上述したＨＢｒとＣｌ_２の混合ガスを用いる。この第２のレジストマスクＲ２をエッチングマスクにしたＰＤ開口下の第２層導電性膜４ｂのエッチング除去で初めて、単層構造の電荷転送電極となる第１層導電性膜４ａ、第２層導電性膜４ｂが所定のピッチで形成されることになる。

次に、上記第２のレジストマスクＲ２をそのままイオン注入マスクにして、ＮＯ構造のゲート酸化膜２ａ、２ｂを通してリンイオンをシリコン基板１表面に注入する。ここで、注入条件として、加速エネルギーは５００〜６００ｋｅＶ、ドーズ量は１０^１０〜１０^１３／ｃｍ^２程度に設定する。このようにして、ｎ型拡散層（図示せず）１４を形成する。続いて、周知のアッシング法で第２のレジストマスクＲ２を除去し、窒素ガス雰囲気で９００℃のアニール処理を施す。このアニール処理で、シリコン基板１中のリン不純物の活性化と注入損傷の回復を行う。

このようにして、図５（ｃ）に示すように、シリコン基板１のｐウェルとｎ型拡散層とでフォトダイオード３０が形成される。ここで、ｎ型拡散層の不純物濃度は１０^１７原子／ｃｍ^２程度であり、その深さは１μｍ程度である。次に、Ｏ_２雰囲気で８００℃程度の熱酸化を施し、露呈する電荷転送電極４ａ、４ｂの側壁を酸化（側面酸化）する。

このようにして、図５（ｄ）に示すように、転送効率向上のためのギャップインプラ領域としてのイオン注入領域６の形成された電荷転送電極をもつ固体撮像素子が計壊死される。ここで、電荷転送電極４は電荷読み出し部の電荷読み出し電極として機能するため、図に示す電荷読み出しチャネル上部にも形成される構造になる。この電荷読み出し電極の駆動により、上記フォトダイオード３０のｎ型拡散層からの電荷（電子）を埋め込みチャネル２に読み出すことになる。以上が固体撮像素子の基本構造となる。

なお、図示しないが、素子分離部となるｐ^＋型のチャネルストッパは、上記ｎ型拡散層の周辺域に電荷読み出しチャネル領域を除いて形成される。
また、以後の工程において、更に上部に層間絶縁膜を挟んで、遮光膜、カラーフィルタ、集光用のマイクロレンズ等が周知の技術を用いて形成されるが、これらの説明は省略する。

このように本発明では、第１層導電性膜パターンをマスクとしてイオン注入を行った後、第１層導電性膜パターンに側壁絶縁膜を形成し、この状態で逆導電型のイオンを注入して、既に形成されたイオンをキャンセルすることにより、側壁絶縁膜に相当する部分にのみ自己整合的にイオン注入層を形成することができ、フォトリソグラフィの限界を超えて極めて微細幅の領域にイオン注入層を形成することができ、高精度で信頼性の高い固体撮像素子を提供することが可能となる。このようにして解像限界を超えて単層電極構造の電荷転送電極を形成することができるのみならず、ギャップインプラも効率よく実現でき、固体撮像素子の微細化あるいは画素数の増加が更に容易になる。また、一連の製造工程が効率化され製造コストの低減が容易になる。

そして、本発明では、上記不純物イオン注入において、レジストマスクと電荷転送電極とが注入マスクになるために、イオンの加速エネルギーを高くすることができ深い拡散層を容易に形成することができる。このために、光電変換効率の高いフォトダイオードが容易に形成できるようになる。

(第２の実施の形態)
次に本発明の第２の実施の形態について説明する。
前記第１の実施の形態では、電極間絶縁膜３となる側壁絶縁膜の形成を、ＣＶＤ法で形成した酸化シリコン膜を異方性エッチングすることにより側壁残しを行うことによって形成したが、本実施の形態では第１の導電性膜のパターンの上面を窒化シリコン膜などの酸化防止膜で被覆しておき、酸化を行うようにしてもよい。
図６（ａ）乃至（ｄ）にこの方法の一例を部分的に説明する。
すなわち、図９に示した従来例の単層電極構造の電荷転送部を形成するに際し、図６（ａ）および（ｂ）に示すように、同様にして窒化シリコン膜５Ｎ上にレジストパターンＲ１を形成する。
そしてこのレジストパターンＲ１をマスクとして窒化シリコン膜５Ｎおよびポリシリコン４ａをパターニングして、図６（ｃ）に示すように、この窒化シリコン膜５Ｎおよび第１層の多結晶シリコン膜をマスクとして、ボロンイオンをイオン注入する。
この後、図６（ｄ）に示すように、窒化シリコン膜５Ｎを酸化防止膜として用いて表面酸化を行い第１層導電性膜の側壁に酸化シリコン膜５Ｓを形成する。そしてこの第１層導電性膜と酸化シリコン膜５Ｓとをマスクとして逆導電型のイオンを注入し、ｎ型イオン注領域（６）の一部を打ち消し、キャンセルするように、リンイオンをイオン注入する。これにより、電極間絶縁膜とほぼ同一幅のｎ型イオン注入領域からなるギャップインプラ領域６を形成する。
後は、前記第１の実施の形態と同様に形成する。
なお、本実施の形態の場合は第１層導電性膜の側壁酸化によって電極間絶縁膜を形成するため、タングステンシリサイドやアルミニウムではなく、多結晶シリコンなどの酸化により絶縁膜となる導電性材料を第１層導電性膜として使用する必要がある。

以上の実施の形態では、光電変換で発生する電荷が電子の場合について説明しているが、電荷が正孔の場合でも本発明は同様に適用できる。但し、この場合には、上述した不純物の導電型を全て逆にすればよい。また、上記の実施の形態ではゲート酸化膜はＯＮＯ構造の場合について説明しているが、酸化シリコン膜のみで構成してもよい。
また前記実施の形態では、電極を形成する導電性膜としてポリシリコン膜を用いたが、タングステンシリサイドなどの金属シリサイドや金属電極を使用するようにしてもよい。たとえば、さらにこのポリシリコン膜上に、ＷＦ_６を用いたＣＶＤ法によりタングステン膜を形成し、熱処理によりタングステンシリサイドを形成するようにしてもよい。これにより第１層及び第２層導電性膜４ａ、４ｂとして、金属シリサイドを用いることができ、低抵抗化をはかることができる。

なお、本発明は、前記実施の形態に限定されることなく、本発明の技術思想の範囲内において、適宜可能である。

以上、説明したように本発明の固体撮像素子は、製造が容易でかつ小型で転送効率が高いことから、デジタルカメラ、携帯電話などに用いられる小型の撮像素子として極めて有効である。

本発明の第１の実施の形態を説明する固体撮像素子の一製造工程の平面図及び断面図である。 本発明の第１の実施の形態を説明する固体撮像素子の製造工程の断面図である。 本発明の第１の実施の形態を説明する固体撮像素子の製造工程の断面図である。 本発明の第１の実施の形態を説明する固体撮像素子の製造工程の断面図である。 本発明の第１の実施の形態を説明する固体撮像素子の製造工程の断面図である。 本発明の第２の実施の形態を説明する固体撮像素子の製造工程の断面図である。 従来例の固体撮像素子の製造工程の断面図である。 従来例の固体撮像素子の製造工程の断面図である。 従来例の固体撮像素子の製造工程の断面図である。 従来例の固体撮像素子の製造工程の断面図である。 従来例の固体撮像素子の製造工程の断面図である。

符号の説明

１ シリコン基板
２ ゲート酸化膜
３ 電極間絶縁膜
４ａ 第１層導電性膜
４ｂ 第２層導電性膜
５ 絶縁膜
６ 不純物領域
Ｒ１ 第１のレジストマスク
Ｒ２ 第２のレジストマスク

Claims (8)

1. 半導体基板表面を構成する第１の導電型の半導体層の表面に、ゲート絶縁膜および、第１層導電性膜のパターンを順次形成する工程と、
   前記第１層導電性膜のパターンをマスクとして、前記第１の導電型の半導体層に、第２の導電型の不純物を注入する工程と、
   前記第１層導電性膜のパターンの側壁を覆うように側壁絶縁膜を形成する工程と、
   前記第１層導電性膜及び前記側壁絶縁膜をマスクとして第１の導電型の不純物を注入し、前記側壁絶縁膜下に相当する領域を残して、前記第２導電型の不純物の一部をキャンセルし、前記側壁絶縁膜下に伸長する第２導電型の不純物領域を形成する工程と、
   前記第２導電型の不純物領域を形成する工程の後に、前記第１層導電性膜及び前記側壁絶縁膜の上層に第２層導電性膜を形成する工程と、
   前記第２層導電性膜をエッチバックし、側壁絶縁膜で覆われた第１層導電性膜のパターン間に第２層導電性膜が配置された、単層構造の電荷転送電極を形成する工程と、を含む固体撮像素子の製造方法。
2. 前記第１層導電性膜のパターンを形成する工程は、
   前記ゲート絶縁膜上に、第１層導電性膜を形成する工程と、
   この上層に前記第２層導電性膜に対してエッチング選択性を有する材料からなるエッチングストッパ層を形成する工程と、
   フォトリソグラフィにより前記第１層導電性膜および前記エッチングストッパ層とをパターニングし、ゲート絶縁膜上に前記第１層導電性膜と前記エッチングストッパ層との２層構造パターンを形成する工程を含む請求項１に記載の固体撮像素子の製造方法。
3. 前記側壁絶縁膜を形成する工程は、前記２層構造パターンを覆うように、基板表面全体に絶縁膜を形成する工程と、
   前記２層構造パターンの側壁にのみ前記絶縁膜を残すように前記絶縁膜を垂直方向に、異方性エッチングする側壁絶縁膜形成工程とを含む請求項２に記載の固体撮像素子の製造方法。
4. 前記側壁絶縁膜を形成する工程は、前記第１層導電性膜上面を酸化防止膜で被覆し、前記第１層導電性膜の側壁を酸化する工程を含む請求項１に記載の固体撮像素子の製造方法。
5. 前記第２層導電性膜を形成する工程は、前記側壁絶縁膜の形成された第１層導電性膜の厚さを越えるまで、前記１層導電性膜全体を覆う第２層導電性膜を形成する工程と、
   前記エッチングストッパ層が露呈するまで、前記第２層導電性膜をエッチバックして、前記側壁絶縁膜を電極間絶縁膜として複数の領域に分離された導電性膜からなる電荷転送電極を形成する工程とを含む請求項２に記載の固体撮像素子の製造方法
6. 前記第２層導電性膜は、多結晶シリコン膜であり、前記第２層導電性膜を形成する工程は、ＣＶＤ法により多結晶シリコン膜を形成する工程である請求項１乃至５のいずれかに記載の固体撮像素子の製造方法。
7. 前記エッチバックとは、レジストエッチバック法によるものである請求項５に記載の固体撮像素子の製造方法。
8. 前記側壁絶縁膜は酸化シリコン膜である請求項１乃至７のいずれかに記載の固体撮像素子の製造方法。

Images