JP4443894B2 - 固体撮像素子の製造方法 - Google Patents
固体撮像素子の製造方法 Download PDFInfo
- Publication number
- JP4443894B2 JP4443894B2 JP2003367245A JP2003367245A JP4443894B2 JP 4443894 B2 JP4443894 B2 JP 4443894B2 JP 2003367245 A JP2003367245 A JP 2003367245A JP 2003367245 A JP2003367245 A JP 2003367245A JP 4443894 B2 JP4443894 B2 JP 4443894B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive film
- film
- insulating film
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
またイオン注入によりギャップ領域の電位を調整できる点も提案されている(特許文献2)。
図7(a)に示すように、例えば不純物濃度1016原子/cm3程度のp型のシリコン基板1を用意し、この表面に、(図示しないが)電荷転送チャネルとなるn−型のCCD埋め込みチャネルを形成すると共に、素子分離部となるp+型のチャネルストッパを基板表面の所定の領域に形成する。次いで、基板表面を熱酸化し膜厚30nm程度の酸化シリコン膜2aを形成し、続いてLPCVD(減圧CVD)法で膜厚50nm程度の窒化シリコン膜2bを形成し、再び酸化して膜厚3nm程度の酸化シリコン膜2cを形成し、いわゆるONO構造のゲート酸化膜2を形成する。
そして、図8(b)に示すように、この第1のレジストマスクR1を周知のアッシング法で除去し、例えばSiH4/N2O=50/2500(SCCM)、ガス圧1.2Torr成膜時間30分のCVD法で膜厚100nm程度の酸化シリコン膜を全面に堆積させ電極間絶縁膜3を形成する。
図9(a)に示すように、p型のシリコン基板1を用意し、この表面に、(図示しないが)電荷転送チャネルとなるn−型のCCD埋め込みチャネルを形成すると共に、素子分離部となるp+型のチャネルストッパを基板表面の所定の領域に形成する。次いで、基板表面を熱酸化し膜厚30nm程度の酸化シリコン膜2aを形成し、続いてLPCVD(減圧CVD)法で膜厚50nm程度の窒化シリコン膜2bを形成し、再び酸化して膜厚3nm程度の酸化シリコン膜2cを形成し、いわゆるONO構造のゲート酸化膜2を形成する。
この後図10(b)に示すように、CMPにより平坦化を行い、第1層目の電極を構成する第1の導電性膜上に突出した第2層導電性膜4bを研磨及びエッチングにより除去する
この方法によれば、容易に微細ピッチの単層電荷転送電極構造を形成することができる。しかしながらこの方法では、前記構造のようにオーバラップレスによる転送効率低下を補うためのボロンイオンの注入を行うことが難しいという問題がある。
しかしながら、この方法では、転送効率低下を補うためのギャップインプラすなわちボロンイオンの注入を行うためには、別のマスク工程を用いて電極形成に先立ち形成しておくしかなく、特に電極間距離の幅を解像限界を超えて0.1μm程度まで微細化するのは極めて困難である。しかもこのイオン注入領域が電荷転送電極間となるように位置合わせをするのは現実的には不可能に近い。
この構成により、電荷転送効率を向上することができ、オーバラップレスによる電荷転送効率の低下を防止し、信頼性の高い固体撮像素子を形成することが可能となる。
0.3μm以下の電極間絶縁膜下にこれとほぼ同一幅の第1の導電型の不純物領域を形成するのは極めて困難であり、従来は形成不可能であるとされており、存在し得なかった。これに対し、本発明によれば、0.3μm以下の電極間絶縁膜下にこれとほぼ同一幅の第1の導電型の不純物領域を具備しているため、電荷転送効率が高く高速駆動の可能な固体撮像素子を提供することが可能となる。またこの幅はサイドウォール絶縁膜の幅に相当するものであり、解像限界を越えてこの幅を微細化することも可能である。
この構成によれば、電極の低抵抗化をはかることができる。
この構成によれば、電極の低抵抗化をはかることができ、また、このタングステンは基板表面の大部分を占有しているため、タングステンの遮光性のために基板内への光の注入を防止することができ、誤動作を防ぐことができる。また、従来必要であった遮光膜が不要となり、低コストで信頼性の高い固体撮像素子を得ることが可能となる。
また本発明では、前記導電性膜は、ポリシリコンを含む。
これにより、不純物のプロファイルを急峻にすることができ、微細幅の領域で電荷転送効率を効率よく高めることができる。
この方法によれば、単層電極構造を2層の導電性膜で形成するに際し、第1層導電性膜のパターンを形成し、これをマスクとして第2の導電型の不純物を注入し、この後第1層導電性膜のパターンの側壁に絶縁膜を形成した状態で第1の導電型の不純物を注入し、キャリアのキャンセリング(相殺)を行うことにより、側壁絶縁膜下にのみ第2の導電型の不純物領域を形成するようにしているため、新たにマスク形成工程を付加することなく信頼性の高いパターン形成を行うことが可能となる。
この構成によりエッチバック工程において第1層導電性膜がエッチングされるのを防ぐことができる。
この方法によれば、自己整合的に微細幅の電極間絶縁膜を形成することができ、高精度で信頼性の高い電荷転送電極を形成することが可能となる。またフォトリソグラフィプロセスを不要とするため、解像限界を超えて信頼性の高いパターン形成が可能となる。
この方法によれば、酸化シリコン膜の成膜速度を制御することができれば、極めて容易に微細幅(膜厚)の酸化シリコン膜からなる側壁絶縁膜を形成することが可能となる。
この方法によれば、エッチングストッパ層の存在により、より高精度の導電性膜を形成することが可能となる。なお第2層導電性膜は第1層導電性膜上部のエッチングストッパ層より高い位置まで形成するのが望ましい。
この方法によれば、ゲート絶縁膜の膜減りを防止し、高精度に幅の規定された側壁絶縁膜からなる電極間絶縁膜を形成することが可能となる。
容易に表面の平坦化をはかることができる。
CVD法により全面に形成した後、異方性エッチングによって側壁残しを行ってもよいし、窒化シリコンなどの酸化防止膜を第1の導電性膜の上面に形成し酸化を行うことにより第1の導電性膜の側壁にのみ選択的に酸化シリコン膜を形成することができる。
また電極間絶縁膜をCVD法あるいは熱酸化で自己整合的に形成しているため、容易に電荷転送効率向上のためのギャップインプラ領域としての不純物領域が高精度に位置ずれなく形成できる。
さらにまた、サイドウォールの幅を制御することでギャップインプラ領域としての不純物領域の幅を精度よく形成することができる。
加えて、電極間絶縁膜をCVD法で形成するようにすれば容易にメタル電極にも適用可能であり、微細化による転送電極の抵抗上昇を抑制することができ、高速動作や低消費電力化に有利となる。
また、本発明によれば、工数の増大を招くことなく容易に高精度のギャップインプラ領域の形成が可能となり、生産性の向上をはかることができ、高性能で低コストの固体撮像素子の製造が可能になる。
(第1の実施の形態)
この固体撮像素子は、図1(a)および(b)に、平面図およびそのA−A断面図を示すように、表面にpウェル、およびn型半導体層が形成されたシリコン基板1表面に、ゲート絶縁膜2を介して配列形成される複数の電荷転送電極40(4a、4b)が、ゲート絶縁膜2上に所定の間隔で形成された電極間絶縁膜3によって複数の電荷転送電極に分離形成されており、この電極間絶縁膜下に、この電極間絶縁膜とほぼ同一幅である約0.3μmのn型不純物領域で構成されるギャップインプラ領域6を形成し、転送効率の向上をはかるようにしたことを特徴とする。他の領域については、通例の固体撮像素子と同様である。
なお、フォトダイオード部30の表面には薄いp型領域が形成されている。
そしてこの電荷転送電極は、高濃度ドープされた多結晶シリコンからなる第1層導電性膜のパターン4aと、電極間絶縁膜3を介してこの間に充填された第2層導電性膜のパターン4bとで構成されている。
まず、図2(a)に示すように、例えば不純物濃度1016原子/cm3程度のp型のウエルを形成したシリコン基板1表面に、電荷転送チャネルとなるn−型のCCD埋め込みチャネルが形成されるとともに素子分離部となるp+型のチャネルストッパを基板表面の所定の領域に形成されたシリコン基板を用意する。そしてこのpウェルの形成されたn型のシリコン基板1表面に、膜厚15nmの酸化シリコン膜2aと、膜厚50nmの窒化シリコン膜2bと、膜厚10nmの酸化シリコン膜2cを形成し、3層構造のゲート絶縁膜2を形成する。続いてこのゲート絶縁膜2上に、SiH2Cl4とH2との混合ガスを反応性ガスとして用いた減圧CVD法により、膜厚0.3μmの高濃度ドープの多結晶シリコン膜を形成する。このときの基板温度は500℃とする。続いて、減圧CVD法により例えば膜厚150nmの窒化シリコン膜からなる上部絶縁膜5を形成する。
そしてレジストを塗布し平坦化をはかった後、図4(d)に示すように、異方性エッチングによりエッチバックし、第2層導電性膜4bが第1層導電性膜のパターンの間に充填されるようにし、第1層導電性膜4aと第2層導電性膜4bのパターンとで構成された単層構造の電荷転送電極が形成される。
また、以後の工程において、更に上部に層間絶縁膜を挟んで、遮光膜、カラーフィルタ、集光用のマイクロレンズ等が周知の技術を用いて形成されるが、これらの説明は省略する。
次に本発明の第2の実施の形態について説明する。
前記第1の実施の形態では、電極間絶縁膜3となる側壁絶縁膜の形成を、CVD法で形成した酸化シリコン膜を異方性エッチングすることにより側壁残しを行うことによって形成したが、本実施の形態では第1の導電性膜のパターンの上面を窒化シリコン膜などの酸化防止膜で被覆しておき、酸化を行うようにしてもよい。
図6(a)乃至(d)にこの方法の一例を部分的に説明する。
すなわち、図9に示した従来例の単層電極構造の電荷転送部を形成するに際し、図6(a)および(b)に示すように、同様にして窒化シリコン膜5N上にレジストパターンR1を形成する。
そしてこのレジストパターンR1をマスクとして窒化シリコン膜5Nおよびポリシリコン4aをパターニングして、図6(c)に示すように、この窒化シリコン膜5Nおよび第1層の多結晶シリコン膜をマスクとして、ボロンイオンをイオン注入する。
この後、図6(d)に示すように、窒化シリコン膜5Nを酸化防止膜として用いて表面酸化を行い第1層導電性膜の側壁に酸化シリコン膜5Sを形成する。そしてこの第1層導電性膜と酸化シリコン膜5Sとをマスクとして逆導電型のイオンを注入し、n型イオン注領域(6)の一部を打ち消し、キャンセルするように、リンイオンをイオン注入する。これにより、電極間絶縁膜とほぼ同一幅のn型イオン注入領域からなるギャップインプラ領域6を形成する。
後は、前記第1の実施の形態と同様に形成する。
なお、本実施の形態の場合は第1層導電性膜の側壁酸化によって電極間絶縁膜を形成するため、タングステンシリサイドやアルミニウムではなく、多結晶シリコンなどの酸化により絶縁膜となる導電性材料を第1層導電性膜として使用する必要がある。
また前記実施の形態では、電極を形成する導電性膜としてポリシリコン膜を用いたが、タングステンシリサイドなどの金属シリサイドや金属電極を使用するようにしてもよい。たとえば、さらにこのポリシリコン膜上に、WF6を用いたCVD法によりタングステン膜を形成し、熱処理によりタングステンシリサイドを形成するようにしてもよい。これにより第1層及び第2層導電性膜4a、4bとして、金属シリサイドを用いることができ、低抵抗化をはかることができる。
2 ゲート酸化膜
3 電極間絶縁膜
4a 第1層導電性膜
4b 第2層導電性膜
5 絶縁膜
6 不純物領域
R1 第1のレジストマスク
R2 第2のレジストマスク
Claims (8)
- 半導体基板表面を構成する第1の導電型の半導体層の表面に、ゲート絶縁膜および、第1層導電性膜のパターンを順次形成する工程と、
前記第1層導電性膜のパターンをマスクとして、前記第1の導電型の半導体層に、第2の導電型の不純物を注入する工程と、
前記第1層導電性膜のパターンの側壁を覆うように側壁絶縁膜を形成する工程と、
前記第1層導電性膜及び前記側壁絶縁膜をマスクとして第1の導電型の不純物を注入し、前記側壁絶縁膜下に相当する領域を残して、前記第2導電型の不純物の一部をキャンセルし、前記側壁絶縁膜下に伸長する第2導電型の不純物領域を形成する工程と、
前記第2導電型の不純物領域を形成する工程の後に、前記第1層導電性膜及び前記側壁絶縁膜の上層に第2層導電性膜を形成する工程と、
前記第2層導電性膜をエッチバックし、側壁絶縁膜で覆われた第1層導電性膜のパターン間に第2層導電性膜が配置された、単層構造の電荷転送電極を形成する工程と、を含む固体撮像素子の製造方法。 - 前記第1層導電性膜のパターンを形成する工程は、
前記ゲート絶縁膜上に、第1層導電性膜を形成する工程と、
この上層に前記第2層導電性膜に対してエッチング選択性を有する材料からなるエッチングストッパ層を形成する工程と、
フォトリソグラフィにより前記第1層導電性膜および前記エッチングストッパ層とをパターニングし、ゲート絶縁膜上に前記第1層導電性膜と前記エッチングストッパ層との2層構造パターンを形成する工程を含む請求項1に記載の固体撮像素子の製造方法。 - 前記側壁絶縁膜を形成する工程は、前記2層構造パターンを覆うように、基板表面全体に絶縁膜を形成する工程と、
前記2層構造パターンの側壁にのみ前記絶縁膜を残すように前記絶縁膜を垂直方向に、異方性エッチングする側壁絶縁膜形成工程とを含む請求項2に記載の固体撮像素子の製造方法。 - 前記側壁絶縁膜を形成する工程は、前記第1層導電性膜上面を酸化防止膜で被覆し、前記第1層導電性膜の側壁を酸化する工程を含む請求項1に記載の固体撮像素子の製造方法。
- 前記第2層導電性膜を形成する工程は、前記側壁絶縁膜の形成された第1層導電性膜の厚さを越えるまで、前記1層導電性膜全体を覆う第2層導電性膜を形成する工程と、
前記エッチングストッパ層が露呈するまで、前記第2層導電性膜をエッチバックして、前記側壁絶縁膜を電極間絶縁膜として複数の領域に分離された導電性膜からなる電荷転送電極を形成する工程とを含む請求項2に記載の固体撮像素子の製造方法 - 前記第2層導電性膜は、多結晶シリコン膜であり、前記第2層導電性膜を形成する工程は、CVD法により多結晶シリコン膜を形成する工程である請求項1乃至5のいずれかに記載の固体撮像素子の製造方法。
- 前記エッチバックとは、レジストエッチバック法によるものである請求項5に記載の固体撮像素子の製造方法。
- 前記側壁絶縁膜は酸化シリコン膜である請求項1乃至7のいずれかに記載の固体撮像素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003367245A JP4443894B2 (ja) | 2003-10-28 | 2003-10-28 | 固体撮像素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003367245A JP4443894B2 (ja) | 2003-10-28 | 2003-10-28 | 固体撮像素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005135965A JP2005135965A (ja) | 2005-05-26 |
JP4443894B2 true JP4443894B2 (ja) | 2010-03-31 |
Family
ID=34645305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003367245A Expired - Fee Related JP4443894B2 (ja) | 2003-10-28 | 2003-10-28 | 固体撮像素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4443894B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2971084B1 (fr) * | 2011-01-28 | 2013-08-23 | E2V Semiconductors | Capteur d'image multilineaire a integration de charges |
-
2003
- 2003-10-28 JP JP2003367245A patent/JP4443894B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005135965A (ja) | 2005-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI520319B (zh) | 半導體裝置及其製造方法 | |
US7420235B2 (en) | Solid-state imaging device and method for producing the same | |
CN111584527B (zh) | 图像传感器、像素传感器与其形成方法 | |
US7294872B2 (en) | Solid state image pickup device and its manufacture method | |
US7795654B2 (en) | Solid-state imaging device and method for producing the same | |
JP4443894B2 (ja) | 固体撮像素子の製造方法 | |
JP4194295B2 (ja) | 固体撮像素子の製造方法 | |
JP2006222379A (ja) | 半導体装置およびその製造方法 | |
EP1766686B1 (en) | Solid state image pickup device and its manufacturing method | |
JP2005191480A (ja) | 固体撮像素子の製造方法 | |
JP4159306B2 (ja) | 固体撮像素子およびその製造方法 | |
JP4406558B2 (ja) | 固体撮像素子 | |
JP2004335804A (ja) | 固体撮像素子およびその製造方法 | |
JP4700928B2 (ja) | 固体撮像素子の製造方法 | |
JP4225836B2 (ja) | 固体撮像素子の製造方法 | |
JP2005209714A (ja) | 固体撮像素子およびその製造方法 | |
JP4500667B2 (ja) | 固体撮像素子およびその製造方法 | |
JP2008288504A (ja) | 半導体装置及びその製造方法 | |
JP4705791B2 (ja) | 固体撮像素子の製造方法 | |
JP2006216655A (ja) | 電荷転送素子及びその製造方法 | |
JP2006278690A (ja) | 固体撮像素子の製造方法および固体撮像素子 | |
JP2009043864A (ja) | 電荷結合素子の製造方法及び固体撮像装置 | |
JP2005286316A (ja) | 固体撮像装置の製造方法 | |
US20080135884A1 (en) | Solid-state imaging device and method for manufacturing same | |
JPH06120476A (ja) | 固体撮像装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060621 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060920 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061124 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071108 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071115 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100113 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |