JP4443474B2 - コマンド転送制御装置およびコマンド転送制御方法 - Google Patents
コマンド転送制御装置およびコマンド転送制御方法 Download PDFInfo
- Publication number
- JP4443474B2 JP4443474B2 JP2005174209A JP2005174209A JP4443474B2 JP 4443474 B2 JP4443474 B2 JP 4443474B2 JP 2005174209 A JP2005174209 A JP 2005174209A JP 2005174209 A JP2005174209 A JP 2005174209A JP 4443474 B2 JP4443474 B2 JP 4443474B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- channel
- commands
- assigned
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
- G06F13/1631—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/125—Frame memory handling using unified memory architecture [UMA]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Multimedia (AREA)
- Controls And Circuits For Display Device (AREA)
- Computer And Data Communications (AREA)
- Multi Processors (AREA)
- Communication Control (AREA)
Description
処理装置Aから送信されたコマンドは、処理装置B、さらには該当のコマンド実行主体に転送されることにより、全体としてタスクが各種の計算リソースに分散されていくことになる。
この装置は、外部のコマンド送信主体からメモリアドレスを指定したコマンドを受信するコマンド受信部と、受信されたコマンドのメモリアドレスに応じて、コマンドに転送のためのチャネルを割り当てるチャネル割当部と、受信されたコマンドを一時的に保持するコマンド保持部と、保持されているコマンドのうち、所定のチャネルを割り当てられたコマンドを他のチャネルに割り当てられたコマンドよりも優先的にコマンド実行主体に転送するコマンド転送部と、を備える。
この装置は、コマンド実行主体を一意に特定しないコマンド送信主体から受信したコマンドを一時的に保持し、コマンドにて指定されたメモリアドレスに応じて、受信された複数のコマンドの転送順序を変更する。
情報処理装置100は、統括制御部110、画像処理部120およびメインメモリ140を含む。情報処理装置100は表示装置150と接続されている。表示装置150は、統括制御部110および画像処理部120の処理の結果得られた画像、映像を出力する。情報処理装置100は、外部機器を制御するためのさまざまなI/Oデバイスともバス118を介して接続されている。情報処理装置100と接続されるI/Oデバイスは、複数個、また、複数種類であってよい。統括制御部110や画像処理部120はそれぞれワンチップの電子デバイスとして形成されており、お互いは物理的に分離されている。情報処理装置100は、これらの電子デバイスをさらに包含する電子デバイスとして形成される。
演算ユニット130は、特に3次元グラフィックスに関する処理を高速に行うために、ラスタライザ132、シェーダユニット134、テクスチャユニット136などの機能ブロックを含む。
コマンド転送制御装置200の詳細については、図3に関連して詳述する。
情報処理装置100の記憶領域は、メインメモリ140やグラフィックスメモリ128のほかにも、主制御装置112や副制御装置116、画像処理部120の各ユニットが内蔵するキャッシュメモリ、その他のI/Oデバイスが内蔵するメモリなどの総合として構成される。統括制御部110上で実行されるプロセスは、これらの物理メモリに対して仮想アドレスによりアクセスできる。同図は、統括制御部110で実行されるプロセスからみた仮想アドレス空間を模式的に示したものである。
コマンド転送制御装置200は、コマンド受信部210、分配部220、コマンド保持部230およびコマンド発行部240を含む。
コマンド受信部210は、統括制御部110などのコマンド送信主体から各種コマンドを受信する。分配部220は、受信されたコマンドをコマンド実行主体に転送するためのチャネルを特定する。バス118自体は単一の物理回線であるが、バス118は複数のストリームに分けてコマンドを転送することで、単一物理回線において複数の仮想回線を実現できる。分配部220は、受信されたコマンドを複数種類に分類する。いいかえれば、複数種類の転送属性が定義された仮想回線であるチャネルのいずれかに、各コマンドは割り当られ、そのチャネルの転送属性に応じた転送方法によって、コマンドは各コマンド実行主体に転送される。
コマンドにて指定される物理アドレスの範囲は複数の領域に分割されている。割当情報保持部228は、これらの各領域がどのように分割されているかを示す割当情報をテーブルデータ(以下、「割当テーブル」とよぶ)として保持する。たとえば、アドレス「0x00000〜0x05000」までは第1領域、アドレス「0x05001〜0x18000」までは第2領域、というように、各領域は開始アドレスと終端アドレスによって範囲を特定されてもよい。そして、各領域がそのままいずれかのチャネルに対応する。コマンド保持部230は、これらの各チャネルに応じて、複数のキューを備える。たとえば、第1キュー232aはチャネル1で第1領域、第2キュー232bはチャネル2で第2領域、・・・、第nキュー232cはチャネルnで第n領域というように割り当てられている。このように、キューと領域、チャネルは対応関係にある。
コマンド発行部240は、コマンド保持部230のいずれかのキューを選択し、そのキューのコマンドを取り出して対応するチャネルにて、コマンド実行主体に転送する。
たとえば、チャネルA、B、Cの3つのチャネルが定義されているとする。チャネルAは、低レイテンシ・低ジッタが要求され、転送量の変動が小さいビデオデータ転送のためのチャネルであるとする。また、チャネルBは、チャネルAよりも大容量で転送量の変動が大きいバーテックスやテクスチャデータの転送に使用されるチャネルである。チャネルCは、転送量は少ないものの転送オーダ管理が必要とされるグラフィックス処理制御命令の転送のためのチャネルである。
また、チャネルCのような転送オーダ管理がなされる、すなわち、インオーダー処理がなされるチャネルについての転送制御方法としては、以下の2つを挙げることができる。
Claims (9)
- コマンド実行主体を一意に特定しない外部のコマンド送信主体から、コマンド処理結果の書込先を示すアドレスを指定したコマンドを受信するコマンド受信部と、
アドレス空間を複数の領域に分割して各領域にチャネルを割り当てた割当テーブルを参照して、受信されたコマンドで指定されたコマンド処理結果の書込先を示すアドレスに対して割り当てられたチャネルを、転送のためのチャネルとしてコマンドに割り当てるチャネル割当部と、
受信されたコマンドを、複数のキューのうち当該コマンドに割り当てられたチャネルに対応づけられたキューに一時的に保持するコマンド保持部と、
前記複数のキューのそれぞれに保持されているコマンドのうち、所定のチャネルを割り当てられたコマンドを他のチャネルに割り当てられたコマンドよりも優先的にコマンド実行主体に転送するコマンド転送部と、
を備え、
前記チャネル割当部は、前記複数のキューのそれぞれにおいて保持されるコマンド数について、あるキューに保持されるコマンド数と別のキューに保持されるコマンド数との比率が所定比率未満となるように、複数のチャネルのそれぞれに割り当てるべき前記コマンド処理結果の書込先を示すアドレスの範囲を動的に変更することを特徴とするコマンド転送制御装置。 - 前記チャネル割当部は、受信されたコマンドで指定されたコマンド処理結果の書込先を示すアドレスの所定の一部分に応じて割り当てるべきチャネルを特定することを特徴とする請求項1に記載のコマンド転送制御装置。
- 前記コマンド転送部は、複数のチャネル間において所定の比率でコマンドが発行されるように、コマンドを発行すべきチャネルを選択することを特徴とする請求項1または2に記載のコマンド転送制御装置。
- 前記コマンド実行主体は、ワンチップの電子デバイスとして形成されることを特徴とする請求項1から3のいずれかに記載のコマンド転送制御装置。
- 前記コマンド実行主体とともにワンチップの電子デバイスに含まれて形成されたことを特徴とする請求項1から4のいずれかに記載のコマンド転送制御装置。
- 前記コマンド送信主体とは物理的に異なる電子デバイスとして形成されたことを特徴とする請求項1から5のいずれかに記載のコマンド転送制御装置。
- コマンド実行主体を一意に特定しない外部のコマンド送信主体から、コマンド処理結果の書込先を示すアドレスを指定したコマンドを受信するステップと、
アドレス空間を複数の領域に分割して各領域にチャネルを割り当てた割当テーブルを参照して、受信されたコマンドで指定されたコマンド処理結果の書込先を示すアドレスに対して割り当てられたチャネルを、転送のためのチャネルとしてコマンドに割り当てるステップと、
受信されたコマンドを、複数のキューのうち当該コマンドに割り当てられたチャネルに対応づけられたキューに一時的に保持するステップと、
前記複数のキューのそれぞれに保持されているコマンドのうち、所定のチャネルを割り当てられたコマンドを他のチャネルに割り当てられたコマンドよりも優先的にコマンド実行主体に転送するステップと、
を備え、
前記割り当てるステップは、前記複数のキューのそれぞれにおいて保持されるコマンド数について、あるキューに保持されるコマンド数と別のキューに保持されるコマンド数との比率が所定比率未満となるように、複数のチャネルのそれぞれに割り当てるべき前記コマンド処理結果の書込先を示すアドレスの範囲を動的に変更することを特徴とするコマンド転送制御方法。 - コマンド実行主体を一意に特定しない外部のコマンド送信主体から、コマンド処理結果の書込先を示すアドレスを指定したコマンドを受信する機能と、
アドレス空間を複数の領域に分割して各領域にチャネルを割り当てた割当テーブルを参照して、受信されたコマンドで指定されたコマンド処理結果の書込先を示すアドレスに対して割り当てられたチャネルを、転送のためのチャネルとしてコマンドに割り当てる機能と、
受信されたコマンドを、複数のキューのうち当該コマンドに割り当てられたチャネルに対応づけられたキューに一時的に保持する機能と、
前記複数のキューのそれぞれに保持されているコマンドのうち、所定のチャネルを割り当てられたコマンドを他のチャネルに割り当てられたコマンドよりも優先的にコマンド実行主体に転送する機能と、
をコンピュータに発揮させ、
前記割り当てる機能は、前記複数のキューのそれぞれにおいて保持されるコマンド数について、あるキューに保持されるコマンド数と別のキューに保持されるコマンド数との比率が所定比率未満となるように、複数のチャネルのそれぞれに割り当てるべき前記コマンド処理結果の書込先を示すアドレスの範囲を動的に変更することを特徴とするコマンド転送制御プログラム。 - コンピュータにて読み取り可能な記録媒体であって、
コマンド実行主体を一意に特定しない外部のコマンド送信主体から、コマンド処理結果の書込先を示すアドレスを指定したコマンドを受信する機能と、
アドレス空間を複数の領域に分割して各領域にチャネルを割り当てた割当テーブルを参照して、受信されたコマンドで指定されたコマンド処理結果の書込先を示すアドレスに対して割り当てられたチャネルを、転送のためのチャネルとしてコマンドに割り当てる機能と、
受信されたコマンドを、複数のキューのうち当該コマンドに割り当てられたチャネルに対応づけられたキューに一時的に保持する機能と、
前記複数のキューのそれぞれに保持されているコマンドのうち、所定のチャネルを割り当てられたコマンドを他のチャネルに割り当てられたコマンドよりも優先的にコマンド実行主体に転送する機能と、
をコンピュータに発揮させ、
前記割り当てる機能は、前記複数のキューのそれぞれにおいて保持されるコマンド数について、あるキューに保持されるコマンド数と別のキューに保持されるコマンド数との比率が所定比率未満となるように、複数のチャネルのそれぞれに割り当てるべき前記コマンド処理結果の書込先を示すアドレスの範囲を動的に変更することを特徴とするコマンド転送制御プログラム
を格納した記録媒体。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005174209A JP4443474B2 (ja) | 2005-06-14 | 2005-06-14 | コマンド転送制御装置およびコマンド転送制御方法 |
PCT/JP2006/309768 WO2006134746A1 (en) | 2005-06-14 | 2006-05-10 | Command transfer controlling apparatus and command transfer controlling method |
US11/628,684 US7725623B2 (en) | 2005-06-14 | 2006-05-10 | Command transfer controlling apparatus and command transfer controlling method |
KR1020077000924A KR100864998B1 (ko) | 2005-06-14 | 2006-05-10 | 명령 전송 제어 장치 및 명령 전송 제어 방법 |
EP12004147.0A EP2495665B1 (en) | 2005-06-14 | 2006-05-10 | Command transfer controlling apparatus and command transfer controlling method |
CN2006800010238A CN101040270B (zh) | 2005-06-14 | 2006-05-10 | 命令传输控制装置和命令传输控制方法 |
EP06732619A EP1894105B1 (en) | 2005-06-14 | 2006-05-10 | Command transfer controlling apparatus and command transfer controlling method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005174209A JP4443474B2 (ja) | 2005-06-14 | 2005-06-14 | コマンド転送制御装置およびコマンド転送制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006350555A JP2006350555A (ja) | 2006-12-28 |
JP4443474B2 true JP4443474B2 (ja) | 2010-03-31 |
Family
ID=37532113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005174209A Active JP4443474B2 (ja) | 2005-06-14 | 2005-06-14 | コマンド転送制御装置およびコマンド転送制御方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7725623B2 (ja) |
EP (2) | EP1894105B1 (ja) |
JP (1) | JP4443474B2 (ja) |
KR (1) | KR100864998B1 (ja) |
CN (1) | CN101040270B (ja) |
WO (1) | WO2006134746A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4996929B2 (ja) * | 2007-01-17 | 2012-08-08 | 株式会社日立製作所 | 仮想計算機システム |
US9201790B2 (en) * | 2007-10-09 | 2015-12-01 | Seagate Technology Llc | System and method of matching data rates |
JP5625737B2 (ja) * | 2010-10-22 | 2014-11-19 | 富士通株式会社 | 転送装置、転送方法および転送プログラム |
JP2012221038A (ja) * | 2011-04-05 | 2012-11-12 | Toshiba Corp | メモリシステム |
US9021179B2 (en) * | 2011-06-10 | 2015-04-28 | International Business Machines Corporation | Store storage class memory information command |
CN102904899A (zh) * | 2012-10-26 | 2013-01-30 | 苏州阔地网络科技有限公司 | 一种动态控制网络连接的方法及*** |
CN102916870A (zh) * | 2012-10-26 | 2013-02-06 | 苏州阔地网络科技有限公司 | 一种控制网络连接的方法及*** |
CN102932226B (zh) * | 2012-10-26 | 2015-07-15 | 苏州阔地网络科技有限公司 | 一种减少网络连接的方法 |
US10037150B2 (en) * | 2016-07-15 | 2018-07-31 | Advanced Micro Devices, Inc. | Memory controller with virtual controller mode |
EP3270295A1 (en) * | 2016-07-15 | 2018-01-17 | Advanced Micro Devices, Inc. | Memory controller with virtual controller mode |
WO2023022356A1 (ko) * | 2021-08-17 | 2023-02-23 | 삼성전자 주식회사 | 디스플레이 패널을 제어하는 커맨드들을 처리하는 타이밍을 동기화하기 위한 전자 장치 및 방법 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5212795A (en) * | 1988-10-11 | 1993-05-18 | California Institute Of Technology | Programmable DMA controller |
WO1994025914A2 (en) | 1993-04-30 | 1994-11-10 | Zenith Data Systems Corporation | Symmetric multiprocessing system with unified environment and distributed system functions |
US5752010A (en) | 1993-09-10 | 1998-05-12 | At&T Global Information Solutions Company | Dual-mode graphics controller with preemptive video access |
JP3190852B2 (ja) | 1997-04-24 | 2001-07-23 | 甲府日本電気株式会社 | 情報処理システムのディスパッチ方式 |
US6643746B1 (en) | 1997-12-24 | 2003-11-04 | Creative Technology Ltd. | Optimal multi-channel memory controller system |
US6205504B1 (en) * | 1998-09-30 | 2001-03-20 | International Business Machines Corporation | Externally provided control of an I2C bus |
JP3558559B2 (ja) | 1999-08-19 | 2004-08-25 | Necエレクトロニクス株式会社 | 情報処理装置 |
JP4403677B2 (ja) * | 2001-08-27 | 2010-01-27 | ブラザー工業株式会社 | 通信装置及び通信システム |
JP2003099384A (ja) | 2001-09-20 | 2003-04-04 | Nec Corp | 負荷分散システム、負荷分散システムのホストコンピュータ、及び負荷分散プログラム |
US6931478B2 (en) * | 2002-02-06 | 2005-08-16 | International Business Machines Corporation | Implicit addressing sequential media drive with intervening converter simulating explicit addressing to host applications |
JP2004046392A (ja) | 2002-07-10 | 2004-02-12 | Renesas Technology Corp | Usbホスト制御回路 |
JP4170742B2 (ja) * | 2002-11-29 | 2008-10-22 | 株式会社エヌ・ティ・ティ・ドコモ | ダウンロードシステム、通信端末、サーバ、ダウンロード方法 |
US6985970B2 (en) | 2003-04-25 | 2006-01-10 | International Business Machines Corporation | Data transfer with implicit notification |
JP2005010956A (ja) * | 2003-06-17 | 2005-01-13 | Hitachi Ltd | 情報処理装置の制御方法、情報処理装置、情報処理システム、及びプログラム |
-
2005
- 2005-06-14 JP JP2005174209A patent/JP4443474B2/ja active Active
-
2006
- 2006-05-10 EP EP06732619A patent/EP1894105B1/en active Active
- 2006-05-10 EP EP12004147.0A patent/EP2495665B1/en active Active
- 2006-05-10 CN CN2006800010238A patent/CN101040270B/zh active Active
- 2006-05-10 KR KR1020077000924A patent/KR100864998B1/ko active IP Right Grant
- 2006-05-10 WO PCT/JP2006/309768 patent/WO2006134746A1/en active Application Filing
- 2006-05-10 US US11/628,684 patent/US7725623B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20080307115A1 (en) | 2008-12-11 |
WO2006134746A1 (en) | 2006-12-21 |
CN101040270A (zh) | 2007-09-19 |
EP1894105B1 (en) | 2012-06-27 |
EP2495665A3 (en) | 2014-03-26 |
US7725623B2 (en) | 2010-05-25 |
CN101040270B (zh) | 2012-02-22 |
KR20070083459A (ko) | 2007-08-24 |
EP2495665A2 (en) | 2012-09-05 |
EP1894105A4 (en) | 2008-09-17 |
EP2495665B1 (en) | 2015-08-19 |
EP1894105A1 (en) | 2008-03-05 |
KR100864998B1 (ko) | 2008-10-23 |
JP2006350555A (ja) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4443474B2 (ja) | コマンド転送制御装置およびコマンド転送制御方法 | |
JP4372043B2 (ja) | コマンド実行制御装置、コマンド実行指示装置およびコマンド実行制御方法 | |
JP4416694B2 (ja) | データ転送調停装置およびデータ転送調停方法 | |
JP4493626B2 (ja) | マルチプロセッサシステム、ライブラリモジュール、および描画処理方法 | |
US11947477B2 (en) | Shared buffer for multi-output display systems | |
JP4318664B2 (ja) | 情報処理装置およびタスク実行方法 | |
CN115335851B (zh) | 多租户图形处理单元的动态透明重新配置 | |
WO2007055067A1 (ja) | 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法 | |
EP2204740A1 (en) | Memory management process and apparatus for the same | |
JP4244028B2 (ja) | グラフィックプロセッサ、制御用プロセッサおよび情報処理装置 | |
US7880742B2 (en) | Information processing device, data transmission method, and electronic apparatus | |
JPH09297854A (ja) | グラフィック描画装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091211 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4443474 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140122 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |